CN116705923A - 显示面板的制备方法和用于微器件的检测和键合设备 - Google Patents

显示面板的制备方法和用于微器件的检测和键合设备 Download PDF

Info

Publication number
CN116705923A
CN116705923A CN202310798587.4A CN202310798587A CN116705923A CN 116705923 A CN116705923 A CN 116705923A CN 202310798587 A CN202310798587 A CN 202310798587A CN 116705923 A CN116705923 A CN 116705923A
Authority
CN
China
Prior art keywords
micro
pattern
temporary carrier
carrier plate
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310798587.4A
Other languages
English (en)
Inventor
席克瑞
钟健升
秦锋
彭旭辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma New Display Technology Research Institute Xiamen Co ltd
Original Assignee
Tianma New Display Technology Research Institute Xiamen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma New Display Technology Research Institute Xiamen Co ltd filed Critical Tianma New Display Technology Research Institute Xiamen Co ltd
Priority to CN202310798587.4A priority Critical patent/CN116705923A/zh
Publication of CN116705923A publication Critical patent/CN116705923A/zh
Priority to US18/381,798 priority patent/US20240047280A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及一种显示面板的制备方法和用于微器件的检测和键合设备，显示面板的制备方法包括提供第一转移基板，第一转移基板包括第一临时载板和位于第一临时载板上的多个微器件；执行检测和键合过程包括将第一转移基板与阵列基板相对放置，使微器件的驱动电极与阵列基板上的连接电极接触；对阵列基板供电，以导通多个微器件；获取点亮的各微器件形成的第一图案，根据第一图案，将点亮的各微器件的驱动电极与连接电极键合，以形成第一键合图案。本申请实施例提供一种显示面板的制备方法和用于微器件的检测和键合设备，能够降低工艺难度，提高产品良率。

Description

显示面板的制备方法和用于微器件的检测和键合设备
技术领域
本申请涉及显示技术领域，特别是涉及一种显示面板的制备方法和用于微器件的检测和键合设备。
背景技术
对于微型发光二极管(Micro LED)而言，在各个微器件完成制作后，需要将其转移至阵列基板上完成键合，以使显示面板整体成型。
目前通常是将制作完成的微器件放置于临时载板上，利用临时载板与阵列基板相对放置，使微器件的驱动电极和阵列基板上的连接电极对接并键合，完成微器件的键合后，通过检测，将不亮的微器件通过激光去除，并重新更换微器件。
然而，在将不亮的微器件进行去除的过程中，可能还要重新修补连接电极，重新进行焊料填充，容易造成其他线路损伤，不仅修补工艺复杂，而且使得产品良率较低。
发明内容
本申请实施例提供一种显示面板的制备方法和用于微器件的检测和键合设备，能够降低工艺难度，提高产品良率。
一方面，根据本申请实施例提出了一种显示面板的制备方法，包括：
提供第一转移基板，第一转移基板包括第一临时载板和位于第一临时载板上的多个微器件，微器件包括驱动电极；
执行检测和键合过程，包括：
将第一转移基板与阵列基板相对放置，使微器件的驱动电极与阵列基板上的连接电极接触；
对阵列基板供电，以导通多个微器件；
获取点亮的各微器件形成的第一图案，根据第一图案，将点亮的各微器件的驱动电极与连接电极键合，以形成第一键合图案；
取走第一临时载板以带离未键合的微器件，以在阵列基板上形成第一未键合图案；
提供第二转移基板，第二转移基板包括第二临时载板和位于第二临时载板上的多个补充微器件，多个补充微器件在第二转移基板上的相对位置与第一未键合图案相符；
再次执行检测和键合过程，以向阵列基板的第一未键合图案包含的位置提供补充微器件。
另一个方面，根据本申请实施例提供一种用于微器件的检测和键合设备，包括检测装置和执行装置，检测装置包括相互连接的光学镜头和显示屏，检测装置用于获取各点亮的微器件的位置构成的第一图案的信息；执行装置包括激光仪器，执行装置接收检测装置提供的第一图案的信息，并根据第一图案的信息将对应位置处的微器件进行键合。
本申请实施例提供一种显示面板的制备方法和用于微器件的检测和键合设备，通过将多个微器件转移至阵列基板上，使微器件的驱动电极与阵列基板上的连接电极接触，先对阵列基板进行供电，在导通微器件后对其进行点灯测试，再有选择性的将点亮的微器件进行键合，对于异常的微器件，直接带离阵列基板，使得键合过程更具有针对性，避免了在对所有微器件完成键合后再将不良的微器件去除，从而降低了因后期修补造成的工艺难度，简化了工艺流程步骤，提高了显示面板的制备效率，防止去除微器件的过程中对部件造成损伤，改善了产品的整体良率。
附图说明
下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。
图1是本申请实施例的一种显示面板的制备方法流程图；
图2是本申请实施例的第一转移基板的结构示意图；
图3是本申请实施例的第一转移基板的平面示意图；
图4是本申请实施例的阵列基板的平面示意图；
图5是本申请实施例的阵列基板的截面膜层示意图；
图6是本申请实施例的显示面板的制备过程图；
图7是本申请实施例的显示面板的制备过程图；
图8是图7中A处的局部放大示意图；
图9是本申请实施例的第一转移基板与阵列基板对接后的平面示意图；
图10是本申请实施例的显示面板的制备过程图；
图11是本申请实施例的阵列基板的平面示意图；
图12是本申请实施例的第二转移基板的结构示意图；
图13是本申请实施例的第二转移基板的平面示意图；
图14是本申请实施例的显示面板的制备过程图；
图15是本申请实施例的显示面板的制备过程图；
图16是本申请实施例的显示面板的制备过程图；
图17是本申请实施例的另一种第一转移基板的结构示意图；
图18是本申请实施例的显示面板的制备过程图；
图19是本申请实施例的显示面板的制备过程图；
图20是本申请实施例的显示面板的制备过程图；
图21是本申请实施例的第一转移基板与阵列基板对接后的另一种平面示意图；
图22是本申请实施例的显示面板的制备过程图；
图23是本申请实施例的显示面板的制备过程图。
附图标记：
10-第一转移基板；1-第一临时载板；2-微器件；
2a-第一器件；2b-第二器件；2c-第三器件；
21-驱动电极；22-连接电极；22a-阳极；22b-阴极；
20-阵列基板；M-第一键合图案；N-第一未键合图案；N1-子区域；
30-第二转移基板；3-第二临时载板；4-补充微器件；
5-临时材料层；6-源极；7-漏极；8-栅极；9-有源层。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了部分结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
下述描述中出现的方位词均为图中示出的方向，并不是对本申请的显示面板的制备方法和用于微器件的检测和键合设备的具体结构进行限定。在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本申请中的具体含义。
为了更好地理解本申请，下面结合图1至图23对本申请实施例的显示面板的制备方法和用于微器件的检测和键合设备进行详细描述。
请参阅图1，本申请实施例提供一种显示面板的制备方法，包括：
S1、提供第一转移基板10，第一转移基板10包括第一临时载板1和位于第一临时载板1上的多个微器件2，微器件2包括驱动电极21；
S2、执行检测和键合过程，包括：
S21、将第一转移基板10与阵列基板20相对放置，使微器件2的驱动电极21与阵列基板20上的连接电极22接触；
S22、对阵列基板20供电，以导通多个微器件2；
S23、获取点亮的各微器件2形成的第一图案，根据第一图案，将点亮的各微器件2的驱动电极21与连接电极22键合，以形成第一键合图案M；
S24、取走第一临时载板1以带离未键合的微器件2，以在阵列基板20上形成第一未键合图案N；
S3、提供第二转移基板30，第二转移基板30包括第二临时载板3和位于第二临时载板3上的多个补充微器件4，多个补充微器件4在第二转移基板30上的相对位置与第一未键合图案N相符；
S4、再次执行检测和键合过程，以向阵列基板20的第一未键合图案N包含的位置提供补充微器件4。
在步骤S1中，多个微器件2成型于生长基底上，可选地，生长基底可以采用蓝宝石基底，其中微器件2包括红色发光器件、绿色发光器件以及蓝色发光器件，绿色发光器件以及蓝色发光器件可以直接成型于蓝宝石基底上。
在多个微器件2成型后，可以依据需求进行其他加工工艺，可将多个微器件2转移至中间载板上完成加工，最终再将多个微器件2由中间载板转移至第一临时载板1上，准备进行装配检测过程。
其中，中间载板上的多个微器件2可通过激光释放的方式，使微器件2与中间载板分离并掉落至第一临时载板1上，从而完成微器件2的转移过程，红色发光器件、绿色发光器件以及蓝色发光器件具有不同的尺寸以及排布位置，可根据预先设定的阵列排布方式对多个微器件2进行排布，以满足不同的产品型号及显示需求。
当将上述微器件2由中间载板转移至第一临时载板1上后，第一临时载板1与多个微器件2共同形成第一转移基板10，具体的，微器件2是通过自身的驱动电极21与阵列基板20进行装配的，如图2和图3所示。
对于阵列基板20的结构而言，阵列基板20上具有多组连接电极22与微器件2的驱动电极21对接，阵列基板20的结构图可参照图4和图5，阵列基板20中具有晶体管(TFT)、电容和信号线等结构，晶体管中具体包括源极6、漏极7和栅极8，源极6和漏极7分别与有源层9连接，有源层9可以是半导体层，中间通过多层绝缘层间隔设置，阳极22a通过平坦化层上的过孔与漏极7连接，阳极22a对其中一个连接电极22提供阳极电位，且阴极22b对另一连接电极22提供阴极电位。
在步骤S21中，请结合图6至图8，将上述成型的第一转移基板10移动至阵列基板20处并与阵列基板20相对放置，可选地，可利用机械臂等设备结构完成对第一转移基板10的搬运移动，使每个微器件2的驱动电极21与阵列基板20上的连接电极22一一对应接触，确保每个微器件2与阵列基板20形成连接，此处的接触可以理解为物理接触，即，若将第一转移基板10与阵列基板相互分离，则微器件2的驱动电极21与阵列基板20的连接电极22可以自然分开，驱动电极21与连接电极22的接触使两者之间实现电导通即可。在高精度设备的引导下，使得微器件2的驱动电极21与阵列基板20的连接电极22形成精确对接。
在步骤S22和S23中，在微器件2与阵列基板20形成对接后，先对阵列基板20进行供电，在导通所有微器件2后进行点灯测试过程，所有微器件2中发光的各微器件2共同构成第一图案，需要有选择性的按照第一图案将发光的微器件2进行键合，整体在阵列基板20上形成第一键合图案M，即第一键合图案M指的是完成键合的各微器件2构成的图案。对于不发光的微器件2不作任何处理，即，对于不发光的微器件2，不进行键合，如图9所示，图中标黑部分为不发光的微器件2，图9示意第一转移基板10与阵列基板20相对设置时的俯视图，微器件2的上方应该还覆盖有第一临时载板1，为了清晰示意不同的微器件2，对第一临时载板1作了透视处理，微器件2出现异常的情况具有随机性，图9中的出现异常的微器件2的位置仅为示意，图9中仅以可能出现的情况作为示例说明，并不是对本方案的限定，还存在其他多种第一键合图案M的可能，本方案不一一列出。
在图9中，第一键合图案M可以指附图中虚线框内的各白色矩形(或者未填充矩形)构成的图案，第一未键合图案N指附图中虚线框内的各黑色矩形构成的图案。
可选地，微器件2的驱动电极21和阵列基板20的连接电极22均采用金属材质，键合过程采用激光焊接的方式，使驱动电极21与连接电极22中的至少一者变成熔融状态，固化后使驱动电极21与连接电极22连接在一起，完成键合过程。
在步骤S24中，由于不发光的微器件2没有与阵列基板20键合，并且还保留在第一临时载板1上，因此在完成上述键合过程后，将第一临时载板1取走以带离不发光的微器件2，在阵列基板20上形成与第一键合图案M互补的第一未键合图案N，如图10和图11所示。
可选地，当转移的多个微器件2在阵列基板20上全部发光时，此时需要将全部微器件2进行键合并且仅形成第一键合图案M，而不具有第一未键合图案N。
在步骤S3中，是对第一未键合图案N进行补充处理，按照上述成型步骤且根据第一未键合图案N的位置形成第二转移基板30，其中第二临时载板3上的多个补充微器件4对应于阵列基板20上的第一未键合图案N设置，再次使补充微器件4与阵列基板20对接，如图12至图16所示。
在步骤S4中，重复步骤S2的各个过程，对第一未键合图案N提供补充微器件4。
重复步骤S2的各个过程的重复次数，可以依据具体需求来设置，比如，可以重复步骤S2的各个过程，直至阵列基板20上的所有微器件2能够点亮并完成键合，从而完成显示面板的制备过程。或者，可以重复步骤S2的各个过程，直至显示面板的可点亮微器件的比率(可点亮微器件的数量与预设的微器件总数量的比值)达到目标良率。
需要说明的是，补充微器件4与微器件2可以是结构相同的微器件，名称的不同仅为了区分两者设置的先后顺序。在其他实施方式中，补充微器件4与微器件2也可以是结构不同的微器件。
本申请实施例提供一种显示面板的制备方法，通过将多个微器件2转移至阵列基板20上，使微器件2的驱动电极21与阵列基板20上的连接电极22接触，先对阵列基板20进行供电，在导通微器件2后对其进行点灯测试，再有选择性的将点亮的微器件2进行键合，使得键合过程更具有针对性，避免了在对所有微器件2完成键合后再将不良的微器件2去除，从而降低了因后期修补造成的工艺难度，简化了工艺流程步骤，提高了显示面板的制备效率，防止去除微器件2的过程中对部件造成损伤，改善了产品的整体良率。另外，由于用于键合补充微器件4的连接电极22未经历激光处理，不存在被激光损伤的情况，可以顺利与补充微器件4键合，因此，阵列基板20中可以不设置起到修复作用的冗余电极位置，节省了连接电极22的布设区域，利于实现高分辨率显示。而且，采用本申请的技术方案制备的显示面板中，各微器件2与补充微器件4从结构上没有明显差异，显示面板中不存在相关技术中引起损伤的修复过程所带来的结构差异，比如修复后的器件的位置与原键合位置不同，或者修复后的微器件的键合结构与原微器件的键合结构不同等等，结构差异容易引起显示的不均一，因此，本申请的显示面板具有优异的显示均一性。
作为一种可选的实施例，再次执行检测和键合过程后，可能再次出现未发光的不良微器件，从而，在阵列基板20上形成第二未键合图案，第二未键合图案与第一未键合图案N不同。
可选地，当第二临时载板3带着补充微器件4按照第一未键合图案N再次进行对接通电后，将其中能够点亮的微器件2进行键合，且不能够点亮的微器件2在阵列基板20上的对应位置处形成第二未键合图案，可以理解的是，第二未键合图案是第一未键合图案N中的一部分图案，按照上述检测过程以此类推，直至所有微器件2完成键合。
本申请实施例提供一种显示面板的制备方法，通过在第一未键合图案N中得到第二未键合图案，更有针对性的对局部微器件2完成了检测及键合过程，重复检测及键合操作，使产品的良率得到了更好的保障。
作为一种可选的实施例，请参阅图17至图19，还包括：
在第一临时载板1上设置临时材料层5，将多个微器件2设置于临时材料层5上，临时材料层5具有粘性和弹性；
将第一转移基板10与阵列基板20相对放置包括临时材料层5对微器件2进行挤压，使微器件2的驱动电极21与阵列基板20上的连接电极22充分接触。
可选地，还可以在第一临时载板1上设置临时材料层5，将多个微器件2由中间载板掉落至临时材料层5上，临时材料层5需要具有一定的粘性和弹性，利用其粘性将微器件2进行粘接，以便于转移，临时材料层5可以采用有机硅胶等材质。
当第一转移基板10与阵列基板20相对放置时，可以向第一转移基板10施加压力，从而通过临时材料层5对多个微器件2整体进行下压，使得微器件2的驱动电极21能够与阵列基板20上的连接电极22形成紧密接触。临时材料层5具有弹性，利于在向第一转移基板10施加压力时，使微器件2受到的挤压力可以通过临时材料层5进行调节，在保证微器件2的驱动电极21与阵列基板20上的连接电极22紧密接触的基础上，避免微器件2上受到的挤压力过大。
相较于不设置临时材料层5，本实施例中能够使微器件2与阵列基板20充分接触，也就是驱动电极21与连接电极22之间对接贴合且不会产生间隙，当阵列基板20通电后，确保了微器件2的正常导通，避免了由于微器件2与阵列基板20的接触不良造成的检测误差，防止两者之间的断路因素影响合格微器件2的正常点亮，提高了检测过程的准确性。
作为一种可选的实施例，在第一临时载板1上设置临时材料层5包括将材料均匀涂布于第一临时载板1上以形成临时材料层5。
可选地，可利用刷子等工具蘸取所需的临时材料，再将其涂刷至第一临时载板1上，临时材料在第一临时载板1上均匀分布形成临时材料层5。
或者，将材料滴落至第一临时载板1上，通过旋涂形成临时材料层5。旋涂的方式能够在第一临时载板1上形成更大的覆盖面积，使得临时材料在第一临时载板1上摊开且均匀分布，最终形成临时材料层5。
本申请实施例提供一种显示面板的制备方法，通过上述临时材料层5在第一临时载板1上的成型方法，使得临时材料层5能够更加均匀的分布于第一临时载板1上，实现了对所有微器件2的全覆盖，确保对多个微器件2形成更加均匀的挤压力，提高检测过程的准确性。
可选地，在第一临时载板1上设置临时材料层5包括控制临时材料层5的厚度维持在5-20μm。
通过将临时材料层5在第一临时载板1上的厚度设置在5-20μm，从而能够使临时材料层5对微器件2发挥出粘接作用的同时，还能够在对接后对微器件2形成适当挤压力，充分发挥出临时材料层5的粘性和弹性作用。
作为一种可选的实施例，在取走第一临时载板1以带离未键合的微器件2之前，还包括：至少降低已键合的微器件2处的临时材料层5的粘度，以使微器件2与阵列基板20之间的键合力大于微器件2与临时材料层5之间的粘力。
考虑到在步骤S24中，需要在键合后将第一临时载板1取走，从而带离未键合的微器件2，此时需要保证点亮的微器件2中，驱动电极21和连接电极22的连接处的键合力大于微器件2与临时材料层5的粘结力，以使在取走第一临时载板1后，已键合的微器件2能够顺利脱离临时材料层5，而不会被其带走。
可选地，可将临时材料层5采用感光材料，当其受到光线照射后能够降低自身的粘度，所以在进行上述点灯检测的过程中，发光的微器件2处的临时材料层5受到光照降低粘度，在对其进行键合后，微器件2受到的粘结力小于键合力，从而便于完成微器件2从临时材料层5上的脱离，而不发光的微器件2处的临时材料层5粘性不受影响，能够跟随第一临时载板1一同取走。
本申请实施例提供一种显示面板的制备方法，通过对发光的微器件2和未发光的微器件2处的临时材料层5粘度进行调整，使得发光的微器件2更容易脱离并完成键合，未发光器件容易被顺利取走，有针对性的完成了调整，降低了工艺流程的难度，使搬运过程更易实现。
作为一种可选的实施例，至少降低已键合的微器件2处的临时材料层5的粘度包括：降低整面临时材料层5的粘度且临时材料层5的粘度大于零。
相较于上述对临时材料层5的局部粘度进行调整，本实施例中是对临时材料层5的整面粘度进行调整，可选地，可通过改变环境温湿度等方式，降低临时材料层5整体的粘性。
如此一来，已键合的微器件2处的键合力大于粘结力，便于微器件2的脱离，同时需要注意的是，即使临时材料层5的粘度整体降低，但是还需确保其粘度大于零，从而能够继续与未键合的微器件2形成粘接，并顺利带离未键合的微器件2。
本申请实施例提供一种显示面板的制备方法，通过降低临时材料层5的整面粘度，能够充分确保微器件2处的键合力大于粘结力，使得已键合的微器件2脱离临时材料层5更具保障。
作为一种可选的实施例，获取点亮的各微器件2形成的第一图案，包括：采用检测装置获取第一图案的信息；
根据第一图案，将点亮的各微器件2的驱动电极21与连接电极22键合，包括：检测装置将第一图案的信息传输至执行装置中，执行装置根据第一图案的信息将对应位置处的微器件2进行键合。
可选地，当阵列基板20完成通电后，点亮的微器件2整体形成第一图案，检测装置能够捕捉到第一图案的形状及位置等信息，并将其显示出来，由此工作人员能够直接观察到第一图案的信息，以便于完成后续键合等操作。
可选地，检测装置能够通过转接线与执行装置连接，在检测装置获取第一图案的信息后，可将信息由转接线传递至执行装置中，命令执行装置按照第一图案对点亮的微器件2进行键合，当然，检测装置与执行装置之间也可以无线连接，本申请对具体的传输方式不作特殊限定，能够实现第一图案信息的传输即可。
本申请实施例提供一种显示面板的制备方法，通过由检测装置获取第一图案的信息并由执行装置按照第一图案对微器件2进行键合，实现了在检测后的更加精准的对点亮微器件2进行键合，降低了出现误差的概率，提高了产品的良率。
作为一种可选的实施例，检测装置包括相互连接的光学镜头和显示屏，采用检测装置获取第一图案的信息包括：利用光学镜头对第一临时载板1上的点亮的各微器件2进行扫描并在显示屏中显示，以获取第一图案的信息。
可选地，光学镜头可以是扫描仪等光学设备，通过对准第一临时载板1上的微器件2移动，捕捉获取其中发光的微器件2并将其位置信息传输至显示屏上，从而将第一图案输出。
本申请实施例提供一种显示面板的制备方法，通过使用光学镜头和显示屏设备，利用对第一临时载板1上点亮的第一图案进行扫描，提高了对微器件2的捕捉精度，得到更加精确的第一图案信息，为后续的精准高效的键合过程提供可靠保障。
作为一种可选的实施例，执行装置包括激光仪器，第一图案包括多个键合区域，激光仪器向键合区域照射激光，以使微器件2的驱动电极21与连接电极22键合。
可选地，执行装置可以是激光仪器，当捕捉到的第一图案传输至执行装置后，执行装置需要将第一图案划分为多个键合区域，按照不同的键合区域对其中的微器件2进行键合。本申请对键合区域的具体数量不作特殊限定。
激光仪器主要是将对接的驱动电极21和连接电极22进行激光焊接，当两者受到激光照射处于熔融状态后形成融合连接，在固化后实现微器件2与阵列基板20的键合。比如，驱动电极21和连接电极22中的至少一者的材料包括金、锡、铟等单质或者合金。
本申请对执行装置的具体结构、键合原理以及装置的数量不作特殊限定，能够按照第一图案的信息完成键合过程即可。
本申请实施例提供一种显示面板的制备方法，通过将第一图案划分为多个键合区域，从而利用激光仪器按照多个键合区域执行命令，更加高效且有针对性的对微器件2进行键合，最终在阵列基板20上形成第一键合图案M。
作为一种可选的实施例，激光仪器向多个键合区域同时照射激光，以使多个键合区域中的微器件2同时键合；或者，激光仪器根据第一图案的信息，逐一向键合区域照射激光，以使微器件2键合。
可选地，可根据实际划分的键合区域的数量设置对应数量的激光仪器，为了更加高效的完成对第一图案的键合，可对形成的多个键合区域同时进行键合，当然，也可以按照预定顺序对键合区域逐一进行键合。
本申请实施例提供一种显示面板的制备方法，在具有多个键合区域的基础上，利用激光仪器对多个区域同时进行键合，提高了对第一图案整体的键合速率，在有针对性完成区域键合的基础上，使得成型过程更加高效。
作为一种可选的实施例，请参阅图20，多个微器件2包括发光波长不同且间隔设置的第一器件2a、第二器件2b和第三器件2c，微器件2的驱动电极21与阵列基板20上的连接电极22接触包括：第一器件2a、第二器件2b和第三器件2c的驱动电极21各自与阵列基板20上的连接电极22对应接触。
可选地，第一器件2a、第二器件2b和第三器件2c分别为红色发光器件、绿色发光器件和蓝色发光器件，当微器件2的驱动电极21与阵列基板20上的连接电极22接触时，实际为第一器件2a、第二器件2b和第三器件2c分别与阵列基板20形成对接。
可选地，第一器件2a、第二器件2b和第三器件2c各自的尺寸可以不同，并可以具有不同的发光面积，并且是按照预定的位置阵列排布，以满足不同的显示需求。
本申请实施例提供一种显示面板的制备方法，通过将第一器件2a、第二器件2b和第三器件2c分别与阵列基板20对接，从而对不同的器件分别进行检测，提高了各个发光器件的检测精度，更有针对性的对微器件2进行点灯测试。
作为一种可选的实施例，将第一转移基板10与阵列基板20相对放置包括：将第一临时载板1上的第一器件2a、第二器件2b和第三器件2c同时转移至阵列基板20处且与阵列基板20相对放置。
将成型后的第一器件2a、第二器件2b和第三器件2c同时由中间载板转移至第一临时载板1上，利用激光照射释放微器件的方式，使三种器件共同掉落至第一临时载板1上，实现对三种器件的同时转移。
三种器件在第一临时载板1上按照预定位置阵列排布，将第一转移基板10移动至阵列基板20处并与之对接，对三种器件同时进行供电检测。
本申请实施例提供一种显示面板的制备方法，通过将第一器件2a、第二器件2b和第三器件2c同时转移至阵列基板20处且与阵列基板20相对放置，实现了对所有微器件2的同时检测，简化了工艺流程，提高了整体的制备效率。
作为一种可选的实施例，将第一临时载板1上的第一器件2a转移至阵列基板20处且与阵列基板20相对放置，在对阵列基板20供电后，获取点亮的各第一器件2a形成第一子图案；
重复进行对第二器件2b和第三器件2c的转移和供电，获取点亮的各第二器件2b形成第二子图案，获取点亮的各第三器件2c形成第三子图案，第一子图案、第二子图案和第三子图案共同形成第一图案。
本实施例中是将三种器件分别进行转移及供电，也就是先将第一器件2a设置于第一临时载板1上，将其与阵列基板20对接后进行通电测试，其中点亮的第一器件2a形成第一子图案并对其进行键合。
随后取走第一临时载板1并在第一临时载板1上设置第二器件2b，重复上述的转移及通电过程，能够点亮的第二器件2b形成第二子图案，随后再取走第一临时载板1并在第一临时载板1上设置第三器件2c，重复上述的转移及通电过程，能够点亮的第三器件2c形成第三子图案，最终由第一子图案、第二子图案和第三子图案共同形成第一图案。
本申请实施例提供一种显示面板的制备方法，通过将第一器件2a、第二器件2b和第三器件2c分别进行转移及通电过程，更加有针对性的对微器件2进行了点灯测试和键合，能够更加精准的实现微器件2的检测，降低了检测的误差，使整个过程具有更高的精度。
作为一种可选的实施例，第一临时载板1上具有与第一子图案互补的未点亮图案，在第一临时载板1上设置第二器件2b以及在未点亮图案处设置补充第一器件2a，将第一临时载板1上的补充第一器件2a和第二器件2b转移至阵列基板20处且与阵列基板20相对放置。
当对第一器件2a进行转移及通电后，点亮的第一器件2a形成第一子图案，未点亮的图案与之互补，所以在对第一临时载板1进行第二次转移时，可在第一临时载板1上设置第二器件2b，同时在未点亮图案的对应位置处设置补充第一器件2a，从而在第二次转移时也能够对第一器件2a的未点亮处重新进行补充测试，可选地，按照上述方式以此类推完成第三器件2c的测试及键合。
本申请实施例提供一种显示面板的制备方法，通过在对第二器件2b进行检测和键合的过程中，对第一器件2a未点亮部分进行补充，将两部合二为一同时进行，从而简化了工艺流程，提高了整体的制备效率。
作为一种可选的实施例，提供第二转移基板30包括：在第一临时载板1上，将未键合的微器件2激光去除且重新设置微器件2以得到补充微器件4，第一临时载板1与第二临时载板3为同一载板。
在按照第一图案对点亮的微器件2进行键合后，可将取走的第一临时载板1上的未点亮微器件2激光去除，在适当修补后重新在对应位置处设置补充微器件4，整体作为第二转移基板30重新与阵列基板20对接检测。
此时由于是在第一临时载板1上将未发光的微器件2去除并重新更换了微器件2，因此整体形成的第二转移基板30依然是应用原先的第一临时载板1，也就是说第一临时载板1和第二临时载板3为同一载板。
本申请实施例提供一种显示面板的制备方法，提供了一种第二转移基板30的成型方法，通过将原先第一临时载板1上未发光的微器件2去除并更换新的微器件2进行检测，节省了载板的材料，降低了整体的用料成本。
作为一种可选的实施例，提供第二转移基板30包括：更换第一临时载板1和未键合的微器件2，提供第二临时载板3，重新在第二临时载板3上设置微器件2以得到补充微器件4。
在本实施例中，对取走的第一临时载板1以及位于其上的未点亮的微器件2不再重复利用，而是重新提供第二临时载板3，在第二临时载板3的对应位置处设置补充微器件4，补充微器件4的图案与第一图案互补。
本申请实施例提供一种显示面板的制备方法，通过将第一临时载板1更换为第二临时载板3，并在第二临时载板3上重新设置补充微器件4，提供了另一种第二转移基板30的成型方法，从而避免了在第一临时载板1上的去除及修复过程，降低了工艺难度。
作为一种可选的实施例，第二临时载板3的面积小于第一临时载板1的面积。
当第一未键合图案N在阵列基板20上的位置集中在某一区域时，此时更换得到的第二临时载板3的面积可以小于第一临时载板1的面积，仅需要将第一未键合图案N完全覆盖即可。
可选地，如图21所示，第一未键合图案N也可以具有多个子区域N1，第二临时载板3具有多个，所述补充微器件4在其中一个所述第二临时载板3上的相对位置与任意一个所述子区域N1的图案相符。
请参阅图22和图23，通过利用多个第二临时载板3对应第一未键合图案N的多个子区域N1，实现了对第一未键合图案N的局部检测及键合，多个第二临时载板3可拼接形成第一未键合图案N的形状，降低了每个第二临时载板3相对于第一临时载板1的面积。
当需要对第一未键合图案N重新进行微器件2的补充键合时，分别将各个第二临时载板3转移至对应的子区域N1处，将每个第二临时载板3上的补充微器件4与阵列基板20对接并通电，对点亮的微器件2实现检测及键合，直至将第一未键合图案N补充完整。
本申请实施例提供一种显示面板的制备方法，通过使第二临时载板3的面积小于第一临时载板1的面积，从而在更换了临时载板的基础上缩短了载板的尺寸，节省了载板的用料，降低了工艺成本，同时也便于完成转移及对接等流程，降低了工艺难度。
本申请实施例提供一种激光设备，用于接收检测装置提供的第一图案的信息，并根据第一图案的信息向目标基板提供与第一图案相符的激光图案。
本申请实施例提供一种显示面板的制备方法和激光设备，通过将多个微器件转移至阵列基板上，使微器件的驱动电极与阵列基板上的连接电极接触，先对阵列基板进行供电，在导通微器件后对其进行点灯测试，再有选择性的将点亮的微器件进行键合，使得键合过程更具有针对性，避免了在对所有微器件完成键合后再将不良的微器件去除，从而降低了因后期修补造成的工艺难度，简化了工艺流程步骤，提高了显示面板的制备效率，防止去除微器件的过程中对部件造成损伤，改善了产品的整体良率。
虽然已经参考优选实施例对本申请进行了描述，但在不脱离本申请的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (20)

1.一种显示面板的制备方法，其特征在于，包括：
提供第一转移基板，所述第一转移基板包括第一临时载板和位于所述第一临时载板上的多个微器件，所述微器件包括驱动电极；
执行检测和键合过程，包括：
将所述第一转移基板与阵列基板相对放置，使所述微器件的驱动电极与所述阵列基板上的连接电极接触；
对所述阵列基板供电，以导通多个所述微器件；
获取点亮的各微器件形成的第一图案，根据所述第一图案，将各所述微器件的驱动电极与所述连接电极键合，以形成第一键合图案；
取走所述第一临时载板以带离未键合的所述微器件，以在所述阵列基板上形成第一未键合图案；
提供第二转移基板，所述第二转移基板包括第二临时载板和位于所述第二临时载板上的多个补充微器件，多个所述补充微器件在所述第二转移基板上的相对位置与所述第一未键合图案相符；
再次执行所述检测和键合过程，以向所述阵列基板的第一未键合图案包含的位置提供所述补充微器件。
2.根据权利要求1所述的制备方法，其特征在于，所述再次执行所述检测和键合过程后，所述阵列基板上形成第二未键合图案，所述第二未键合图案与所述第一未键合图案不同。
3.根据权利要求1所述的制备方法，其特征在于，还包括：
在所述第一临时载板上设置临时材料层，将多个所述微器件设置于所述临时材料层上，所述临时材料层具有粘性和弹性；
将所述第一转移基板与阵列基板相对放置包括所述临时材料层对所述微器件进行挤压，使所述微器件的驱动电极与所述阵列基板上的连接电极充分接触。
4.根据权利要求3所述的制备方法，其特征在于，在所述第一临时载板上设置临时材料层包括将材料均匀涂布于所述第一临时载板上以形成所述临时材料层；
或者，将材料滴落至所述第一临时载板上，通过旋涂形成所述临时材料层。
5.根据权利要求3所述的制备方法，其特征在于，在所述第一临时载板上设置临时材料层包括控制所述临时材料层的厚度维持在5-20μm。
6.根据权利要求3所述的制备方法，其特征在于，
在所述取走所述第一临时载板以带离未键合的所述微器件之前，还包括：
至少降低已键合的所述微器件处的所述临时材料层的粘度，以使所述微器件与所述阵列基板之间的键合力大于所述微器件与所述临时材料层之间的粘力。
7.根据权利要求6所述的制备方法，其特征在于，至少降低已键合的所述微器件处的所述临时材料层的粘度包括：降低整面所述临时材料层的粘度且所述临时材料层的粘度大于零。
8.根据权利要求1所述的制备方法，其特征在于，
所述获取点亮的各微器件形成的第一图案，包括：
采用检测装置获取所述第一图案的信息；
所述根据所述第一图案，将点亮的各所述微器件的驱动电极与所述连接电极键合，包括：
所述检测装置将所述第一图案的信息传输至执行装置中，所述执行装置根据所述第一图案的信息将对应位置处的所述微器件进行键合。
9.根据权利要求8所述的制备方法，其特征在于，所述检测装置包括相互连接的光学镜头和显示屏，所述采用检测装置获取所述第一图案的信息包括：
利用所述光学镜头对所述第一临时载板上的点亮的各微器件进行扫描并在所述显示屏中显示，以获取所述第一图案的信息。
10.根据权利要求8所述的制备方法，其特征在于，所述执行装置包括激光仪器，所述第一图案包括多个键合区域，所述激光仪器向所述键合区域照射激光，以使所述微器件的驱动电极与所述连接电极键合。
11.根据权利要求10所述的制备方法，其特征在于，所述激光仪器向多个键合区域同时照射激光，以使多个所述键合区域中的所述微器件同时键合；或者，
所述激光仪器根据所述第一图案的信息，逐一向所述键合区域照射激光，以使所述微器件键合。
12.根据权利要求1所述的制备方法，其特征在于，多个所述微器件包括发光波长不同且间隔设置的第一器件、第二器件和第三器件，所述微器件的驱动电极与所述阵列基板上的连接电极接触包括：所述第一器件、所述第二器件和所述第三器件的驱动电极各自与所述阵列基板上的连接电极对应接触。
13.根据权利要求12所述的制备方法，其特征在于，将所述第一转移基板与阵列基板相对放置包括：将所述第一临时载板上的所述第一器件、所述第二器件和所述第三器件同时转移至所述阵列基板处且与所述阵列基板相对放置。
14.根据权利要求12所述的制备方法，其特征在于，将所述第一临时载板上的所述第一器件转移至所述阵列基板处且与所述阵列基板相对放置，在对所述阵列基板供电后，获取点亮的各第一器件形成第一子图案；
重复进行对所述第二器件和所述第三器件的转移和供电，获取点亮的各第二器件形成第二子图案，获取点亮的各第三器件形成第三子图案，所述第一子图案、所述第二子图案和所述第三子图案共同形成所述第一图案。
15.根据权利要求14所述的制备方法，其特征在于，所述第一临时载板上具有与所述第一子图案互补的未点亮图案，在所述第一临时载板上设置所述第二器件以及在所述未点亮图案处设置补充第一器件，将所述第一临时载板上的所述补充第一器件和所述第二器件转移至所述阵列基板处且与所述阵列基板相对放置。
16.根据权利要求1所述的制备方法，其特征在于，所述提供第二转移基板包括：在所述第一临时载板上，将未键合的所述微器件激光去除且重新设置微器件以得到所述补充微器件，所述第一临时载板与所述第二临时载板为同一载板。
17.根据权利要求1所述的制备方法，其特征在于，所述提供第二转移基板包括：更换所述第一临时载板和未键合的所述微器件，提供所述第二临时载板，重新在所述第二临时载板上设置微器件以得到所述补充微器件。
18.根据权利要求17所述的制备方法，其特征在于，所述第二临时载板的面积小于所述第一临时载板的面积。
19.根据权利要求18所述的制备方法，其特征在于，所述第一未键合图案具有多个子区域，所述第二临时载板具有多个，所述补充微器件在其中一个所述第二临时载板上的相对位置与任意一个所述子区域的图案相符。
20.一种用于微器件的检测和键合设备，其特征在于，包括检测装置和执行装置；
所述检测装置包括相互连接的光学镜头和显示屏，所述检测装置用于获取各点亮的微器件的位置构成的第一图案的信息；
所述执行装置包括激光仪器，所述执行装置接收所述检测装置提供的第一图案的信息，并根据所述第一图案的信息将对应位置处的所述微器件进行键合。
CN202310798587.4A 2023-06-30 2023-06-30 显示面板的制备方法和用于微器件的检测和键合设备 Pending CN116705923A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310798587.4A CN116705923A (zh) 2023-06-30 2023-06-30 显示面板的制备方法和用于微器件的检测和键合设备
US18/381,798 US20240047280A1 (en) 2023-06-30 2023-10-19 Manufacturing method of display panel, and detection and bonding apparatus for a micro element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310798587.4A CN116705923A (zh) 2023-06-30 2023-06-30 显示面板的制备方法和用于微器件的检测和键合设备

Publications (1)

Publication Number Publication Date
CN116705923A true CN116705923A (zh) 2023-09-05

Family

ID=87829223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310798587.4A Pending CN116705923A (zh) 2023-06-30 2023-06-30 显示面板的制备方法和用于微器件的检测和键合设备

Country Status (2)

Country Link
US (1) US20240047280A1 (zh)
CN (1) CN116705923A (zh)

Also Published As

Publication number Publication date
US20240047280A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
TWI778528B (zh) 微型裝置的無遮罩並行取放轉印
KR102369934B1 (ko) 칩 실장장치 및 이를 이용한 칩 실장방법
CN110137128B (zh) 用以处理半导体装置阵列的方法
TWI802665B (zh) 雷射轉移裝置和雷射轉移方法
CN110634840B (zh) 检测基板及其制备方法、检测装置和检测方法
KR20180041772A (ko) 반도체 디바이스의 어셈블리
KR101368150B1 (ko) 박막 표시 소자의 검사 수정 방법 및 검사 수정 장치
JP7486521B2 (ja) 集光レンズの高さ調整方法およびチップ転写方法ならびに集光レンズの高さ調整装置およびチップ転写装置
CN110491795B (zh) 粘取元件、微型发光二极管光学检修设备及光学检修方法
KR20210091640A (ko) 디스플레이 장치의 제조 방법, 디스플레이 장치 및 디스플레이 장치 제조용 구조물
KR20210063200A (ko) 마이크로 led 디스플레이 리페어 장치 및 방법
JP2023021943A (ja) マストランスファー装置
CN116705923A (zh) 显示面板的制备方法和用于微器件的检测和键合设备
JP6650547B1 (ja) 検査装置及び検査方法
CN110838501A (zh) 一种阵列基板及其制备方法和显示面板
US20220367770A1 (en) Display panel and method of manufacturing same
CN115224167A (zh) 一种显示模块维修方法及维修设备
KR20220017391A (ko) 첩합 장치, 첩합 방법 및 표시 장치의 제조 방법
KR101142528B1 (ko) 발광다이오드 패키지 검사 장치
WO2023032036A1 (ja) 通電検査装置及び通電検査方法
KR102403985B1 (ko) 마이크로 led 이송장치 및 방법
CN214203161U (zh) 显示面板、显示装置及发光元件修复装置
CN118173468A (zh) 发光元件的修补方法以及显示背板
CN117912381A (zh) 显示器的修补方法
KR20210077155A (ko) 마이크로 led 패키지 구조 및 조립방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination