CN116705701A - 晶圆芯片分离和背面金属镀膜的方法 - Google Patents

晶圆芯片分离和背面金属镀膜的方法 Download PDF

Info

Publication number
CN116705701A
CN116705701A CN202310753776.XA CN202310753776A CN116705701A CN 116705701 A CN116705701 A CN 116705701A CN 202310753776 A CN202310753776 A CN 202310753776A CN 116705701 A CN116705701 A CN 116705701A
Authority
CN
China
Prior art keywords
wafer
film
etching
metal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310753776.XA
Other languages
English (en)
Inventor
李凤燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202310753776.XA priority Critical patent/CN116705701A/zh
Publication of CN116705701A publication Critical patent/CN116705701A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes

Abstract

本发明提供将晶圆分离成单芯片颗粒并在芯片背面实现金属镀膜的工艺方法,实现芯片尺寸的小型化并降低芯片生产制造成本。所述工艺方法包括:从晶圆正面对晶圆切割道进行刻蚀,形成深硅槽;对晶圆正面贴减薄保护膜,在晶圆背面研磨减薄时提供对晶圆正面的保护;进行晶圆背面研磨减薄,减薄至深硅槽暴露,实现芯片彼此分离;在晶圆正面贴正面支撑膜;在晶圆背面沉积金属层,形成芯片背面金属膜层;在晶圆背面贴承载膜,且将承载膜贴在承载环上,然后移除晶圆正面支撑膜。

Description

晶圆芯片分离和背面金属镀膜的方法
技术领域
本发明涉及将晶圆分离成单芯片并在芯片背面实现金属镀膜的方法。
背景技术
随着半导体制造技术的发展和市场对芯片制造成本持续降低的需求,同一功能的芯片在性能越来越高的同时,芯片的面积也持续缩小以便在同样尺寸的晶圆上生产更多数量的芯片,其中缩小晶圆上切割道的宽度是缩小芯片面积的有效方法之一,特别是对于面积越小的芯片缩小切割道宽度越能带来越高比例的每片晶圆上的芯片数量的提升,比如对于尺寸是0.25*0.25mm的小面积芯片,将切割道的宽度从50um缩小到15um,能将每片晶圆上芯片的数量提高约30%,显著降低芯片制造成本。将晶圆切割分离成单芯片,通常有刀具切割、激光隐形切割和深反应离子刻蚀(DRIE,Deep Reactive Ion Etching)三种常见的工艺方法。刀具切割需要比较宽的切割道,以避免切割损伤芯片内部,通常50um宽度切割道是刀具切割仍然能保证工艺质量的最小切割道宽度需求,而激光隐形切割和深反应离子刻蚀可以工艺切割道小至5um左右的晶圆的切割,因而激光隐形切割和深反应离子刻蚀是缩减芯片面积的有效方法。然而,激光隐形切割和深反应离子刻蚀均要求晶圆切割道所在的位置的上下面均不含任何金属材料层,无法工艺一些背面有金属电极的芯片晶圆,两者所能适用的范围大大受到制约。如能针对需要在晶圆背面淀积金属层的芯片产品的制造工艺加以改进,使得可以使用激光隐形切割或深反应离子刻蚀工艺切割晶圆,并且不妨碍在芯片背面形成金属层,就能缩小切割道宽度,有效降低芯片面积从而降低芯片制造成本。
发明内容
本发明提供一种将晶圆分离成单芯片并在芯片背面实现金属镀膜的工艺方法,包括:提供待加工芯片晶圆,其中有芯片切割道图形的一面为晶圆正面,另一面为晶圆背面;从晶圆正面对晶圆切割道进行刻蚀,形成深硅槽;对晶圆正面贴减薄保护膜,以在晶圆背面研磨减薄时对晶圆正面进行保护;从晶圆背面对晶圆实施研磨减薄,减薄至深硅槽暴露,实现芯片彼此分离;在晶圆正面贴正面支撑膜,且将正面支撑膜贴在支撑环上;在晶圆背面沉积金属层,形成芯片背面金属膜层;在晶圆背面贴承载膜,且将承载膜贴在承载环上,然后移除晶圆正面支撑膜。
在本公开实施例A提供的工艺方法中,其中所述在晶圆背面沉积金属层的工艺方法包括蒸镀工艺;包括在实施蒸镀工艺时将晶圆相对金属蒸发蒸汽流向倾斜放置,使得晶圆平面和金属蒸发蒸汽流向呈小于90度的锐角夹角,并且使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道不平行;包括可选的,摆放晶圆使得晶圆平面和金属蒸发蒸汽流向呈30到60度夹角;包括可选的,摆放晶圆使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道呈30到60度夹角;包括将晶圆、正面支撑膜和支撑环一起进入蒸镀工艺设备进行蒸镀工艺;包括可选的,在实施蒸镀工艺时将两片或两片以上晶圆的正面支撑膜未被晶圆覆盖的部分做交叠放置;包括可选的,在蒸镀金属层前对晶圆背面做去除氧化层或有机污染物除去处理,可选的包括使用等离子刻蚀或离子束刻蚀工艺。
在本公开实施例A提供的工艺方法中,包括在贴晶圆背面承载膜之前,将晶圆正面和正面支撑膜一起吸附在真空或静电吸盘,以及将正面支撑膜未被晶圆覆盖的部分移除。
在本公开实施例A提供的工艺方法中,包括可选的,在贴正面支撑膜之前在晶圆背面贴晶圆背面支撑膜,并且在贴正面支撑膜之后移除晶圆背面支撑膜;包括可选的,在贴背面支撑膜之后和贴正面支撑膜之前,移除贴在晶圆正面的减薄保护膜,且在后续工艺移除正面支撑膜后直接暴露晶圆正面;包括在贴正面支撑膜之前,将晶圆背面和背面支撑膜一起吸附在真空或静电吸盘,以及将背面支撑膜未被晶圆覆盖的部分移除。
在本公开实施例A提供的工艺方法中,其中所述晶圆为硅衬底晶圆,所述对晶圆切割道进行刻蚀形成深硅槽的方法包括深反应离子刻蚀;可选的,包括使用光刻胶做刻蚀掩膜和直接使用晶圆正面暴露的芯片钝化层和金属层做刻蚀掩膜两种方法。
在本公开实施例A提供的工艺方法中,可选的,在移除晶圆正面支撑膜之后移除减薄保护膜以暴露晶圆正面。
在本公开实施例A提供的工艺方法中,可选的,所述减薄保护膜、支撑膜和承载膜为UV膜。
在本公开实施例A提供的工艺方法中,包括可选的,对晶圆背面承载膜进行延展拉伸,扩大芯片与芯片之间的间距。
本公开的另一个实施例(称实施例B)提供一种将晶圆分离成单芯片并在芯片背面实现金属镀膜的工艺方法,包括:提供待加工芯片晶圆,其中有芯片切割道图形的一面为晶圆正面,另一面为晶圆背面;从晶圆正面对晶圆的切割道进行刻蚀,形成深硅槽;在晶圆正面贴临时键合膜和临时键合支撑衬底;从晶圆背面对晶圆实施研磨减薄,减薄至深硅槽暴露,实现芯片彼此分离;在晶圆背面沉积金属层,形成芯片背面金属膜层;在晶圆背面贴承载膜,且将承载膜贴在承载环上;移除临时键合膜和临时键合支撑衬底。
在本公开实施例B提供的工艺方法中,其中所述在晶圆背面沉积金属层的工艺方法包括蒸镀工艺;包括在实施蒸镀工艺时将晶圆相对金属蒸发蒸汽流向倾斜放置,使得晶圆平面和金属蒸发蒸汽流向呈小于90度的锐角夹角,并且使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道不平行;包括可选的,摆放晶圆使得晶圆平面和金属蒸发蒸汽流向呈30到60度夹角;包括可选的,摆放使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道呈30到60度夹角;包括可选的,在蒸镀金属层前对晶圆背面做去除氧化层或有机污染物除去处理,可选的包括使用等离子刻蚀或离子束刻蚀工艺。
在本公开实施例B提供的工艺方法中,其中所述晶圆为硅衬底晶圆,所述对晶圆切割道进行刻蚀形成深硅槽的方法包括深反应离子刻蚀;可选的,深反应离子刻蚀包括使用光刻胶做刻蚀掩膜和直接使用晶圆正面暴露的芯片钝化层和金属层做刻蚀掩膜两种方法。
在本公开实施例B提供的工艺方法中,临时键合支撑衬底是和晶圆尺寸一致的圆盘,可选的,临时键合支撑衬底可以用玻璃、蓝宝石、塑料等材料制成。
在本公开实施例B提供的工艺方法中,可选的,临时键合膜为有双面粘性的UV膜。
在本公开实施例B提供的工艺方法中,可选的,所述承载膜为UV膜。
在本公开实施例B提供的工艺方法中,可选的,对晶圆背面承载膜进行延展拉伸,扩大芯片与芯片之间的间距。
在本公开实施例B提供的工艺方法中,可选的,先在晶圆正面贴临时键合膜和临时支撑衬底,然后从晶圆背面对晶圆实施研磨减薄,然后从晶圆背面对晶圆的切割道进行刻蚀,形成深硅槽。
本公开实施例提供的用于将晶圆分离成单芯片并在芯片背面实现金属镀膜的工艺方法,可实现以下技术效果:使用深反应离子刻蚀和减薄工艺实现对晶圆上芯片的彼此分离,结合采取特殊的晶圆方位和角度放置方法,在避免深硅槽靠近芯片正面的一侧覆盖金属而避免芯片电路短路的情同时,实现芯片背面的金属镀膜,从而实现达到缩小切割道宽度,增加每片晶圆上芯片的数量并减少整个芯片制造工艺成本的目的。同时由于芯片背面镀膜是在芯片彼此分离状态下进行的,避免了晶圆减薄后的翘曲问题,有效减少了工艺的困难度且有利于降低芯片厚度,减小封装尺寸。
以上的总体描述和下文中的描述仅是示例性和解释性的,不用于限制本申请。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。应注意,根据本行业中的标准惯例,各种特征并非按比例绘制。事实上,为论述清晰起见,可任意增大或减小各种特征的尺寸。
图1至图22示出本公开实施例A所述的制造方法的工艺流程图、各个工艺步骤的示意性截面图和俯视图。
图23至图37示出本公开实施例B所述的制造方法的工艺流程图、各个工艺步骤的示意性截面图和俯视图。
实施例A附图标记:
10:分离的单芯片;100:芯片晶圆衬底;105:切割道;110:深硅槽;120:芯片背面金属层;200:支撑环;210:减薄保护膜;220:背面支撑膜;230:背面支撑膜沿晶圆边切口;300:支撑环;320:正面支撑膜;330:正面支撑膜沿晶圆边切口;400:支撑环;410:承载膜;500:深硅槽靠近芯片背面一侧边缘侧壁上的金属层。
实施例B附图标记:
20:分离的单芯片;1100:芯片晶圆衬底;1105:切割道;1110:临时键合膜;1120:临时支撑衬底;1130:深硅槽;1140:芯片背面金属层;2000:支撑环;2000:支撑环;2010:承载膜;3000:深硅槽靠近芯片背面一侧边缘侧壁上的金属层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
本公开实施例中,术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例,并非用于限定所指示的装置、元件或组成部分必须具有特定方位,或以特定方位进行构造和操作。除附图中所绘示的方位以外,所述空间相对性术语旨在涵盖装置在使用或操作中的不同方位。设备可以其他方式进行定向(旋转90度或处于其他定向),且本文所使用的空间相对性术语可同样相应地进行解释。并且,上述部分术语除了可以用于表示方位或位置关系以外,还可能用于表示其他含义,例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言,可以根据具体情况理解这些术语在本公开实施例中的具体含义。
图1至图22示出本公开实施例A所述的制造方法的工艺流程图、各个工艺步骤的示意性截面图和俯视图。以下结合各图对实施例A作详细说明。
参照图1,为本公开实施例A所述的制造方法,包括:
步骤S1:从晶圆正面对晶圆切割道进行刻蚀,形成深硅槽;
步骤S2:对晶圆正面贴减薄保护膜,在晶圆背面研磨减薄时提供对晶圆正面的保护;
步骤S3:从晶圆背面对晶圆实施研磨减薄,减薄至深硅槽暴露,实现芯片彼此分离;
步骤S4:在晶圆正面保护膜上贴正面支撑膜,且将支撑膜贴在支撑环上;
步骤S5:在晶圆背面沉积金属层,形成芯片背面金属膜层;
步骤S6:在晶圆背面贴承载膜,且将承载膜贴在承载环上,然后移除晶圆正面支撑膜。
参照图2,示出待加工芯片晶圆,其中100为晶圆衬底,可选的为硅衬底;105为晶圆芯片的切割道,在切割道上实施切割工艺将晶圆上的芯片彼此分开为单个芯片;其中切割道图形所在的一面为晶圆正面,与切割道图形所在的一面相对的面为晶圆背面。
参照图3,从晶圆正面对晶圆切割道进行刻蚀,形成深硅槽110。其中刻蚀工艺是深反应离子刻蚀,即DRIE(Deep Reactive Ion Etching),是专门用于在硅衬底上形成深槽或者深孔的工艺,通常视刻蚀图形开口尺寸,其刻蚀深宽比可以大于20以上,开口越大刻蚀深宽比越高。深硅槽深度为h1,h1为略大于最终芯片厚度的数值,如完成所有工艺后芯片的目标厚度为100um,则可选的深硅槽110的深度可以设定为110~130um之间。其中深硅槽110的宽度可结合深反应离子刻蚀工艺设备的刻蚀深宽比工艺能力情况和芯片的最终目标厚度情况综合考虑决定,通常可以是2um到15um之间,其中深硅槽的宽度不大于切割道的宽度。其中深反应离子刻蚀需要掩膜,以便在刻蚀形成深硅槽的同时不对芯片其它区域的材料产生刻蚀损失或者对其它区域的材料的刻蚀损失在刻接受的范围内;深反应离子刻蚀的掩膜,通常有两种选择,一种选择是一次光刻工艺,使用光刻胶图形来做刻蚀掩膜(称为PhotoResist Mask),在完成刻蚀后去除剩余的光刻胶;另一种是使用以氧化硅、氮化硅、聚酰亚胺(Polyimide)、金属等材料形成的图形来做刻蚀掩膜,称为硬掩膜(Hard Mask),相对对硅的刻蚀速率,深反应离子刻蚀对此类材料的刻蚀速率非常慢,即具有非常高的刻蚀选择比。对于常规晶圆制造工艺而言,完成所有晶圆正面加工工艺后,芯片正面直接暴露的材料通常为钝化层(Passivation)和金属焊盘(PAD),钝化层通常为氧化硅、氮化硅、聚酰亚胺(Polyimide)等材料的一种或者它们的组合叠层,金属焊盘通常为Ti、TiN、Al、Cu、Ni、Au、Cr等材料的一种或者它们的组合叠层,深反应离子刻蚀工艺对这些钝化层材料和金属焊盘材料都呈现很低的刻蚀速率,它们本身就能作为深反应离子刻蚀的硬掩膜,那么在实施深反应离子刻蚀在切割道形成深硅槽之前,可以在晶圆制造工艺中在不增加光刻层次的情况下,在刻蚀钝化层暴露金属焊盘的同时将切割道全部区域或者部分区域(如切割道中心部分)的钝化层同时刻蚀移除,从而暴露出切割道的硅表面,使得深反应离子刻蚀可以直接利用芯片表面的钝化层和金属焊盘作为硬掩膜,顺利在切割道刻蚀形成深硅槽,如此可降低生产制造成本;实际上,需要的情况下可以在晶圆制造工艺的淀积钝化层和金属焊盘材料层的时候,适当增加材料层的厚度,以便后续在深反应离子刻蚀过程中即便损失掉部分钝化层材料和金属焊盘材料,所剩余的钝化层厚度和金属焊盘厚度仍然足够满足芯片的性能和可靠性需求;另一方面,需要时也可以对金属焊盘的材料做合适的选择,如采用多层金属材料叠层且在最表层放置深反应离子刻蚀速率很慢的材料,这层最表层材料在深反应离子刻蚀后仍有剩余,并且可以在无需使用光刻掩膜的情况下直接被选择性刻蚀去除,从而暴露出下一层金属层,如此实现在深反应离子刻蚀中对最终所需的焊盘金属表面的保护,从而实现对焊盘金属材料的选择的多样化。
参照图4,对晶圆正面贴减薄保护膜210,以在晶圆背面研磨减薄时对晶圆正面进行保护,其中可选的,减薄保护膜210为半导体制造工艺中常用的UV膜,UV膜具有粘性且在被UV光照射后粘性消除或者降低到某一水平,以便能轻易从晶圆上将UV膜移除;可选的,在某些情况下,UV光照射可以在将UV膜贴到晶圆上之后就进行,之后实施晶圆减薄工艺和后续移除UV膜的操作。
参照图5,从晶圆背面对晶圆实施研磨减薄,减薄至深硅槽暴露,实现芯片彼此分离,形成彼此分离的芯片颗粒10,其中减薄工艺是半导体制造工艺常用的标准工艺,减薄后晶圆衬底100的厚度为h2,和前述参照图3所相关的描述相对应的,h2的厚度小于深硅槽深度h1,以便减薄后形成彼此分离的芯片。
参照图6A、图6B、图7至图12,示出实现在晶圆正面贴正面支撑膜,且将正面支撑膜贴在支撑环上的整个工艺过程,实际上由于晶圆减薄后芯片彼此已经分离,使得晶圆传输操作困难,因而整个工艺过程往往是在同一台工艺设备以自动化工艺的方式一体完成,如日本DISCO公司的减薄机集成了日本LINTEC公司的贴膜、UV、揭膜工艺单元,可实现在减薄后直接在晶圆背面贴膜、UV照射和移除减薄保护膜。如图6A,示出减薄后在晶圆背面贴背面支撑膜220的情形,其中晶圆正面的减薄保护膜未被移除,减薄保护其中支撑膜220被至于支撑环200上,以便能通过支撑环方便实现对晶圆的传输操作,和减薄保护膜类似,可选的背面支撑膜为UV膜。如图6B,示出减薄后在晶圆背面贴背面支撑膜220的另一种情形,其中晶圆正面的减薄保护膜已被移除,减薄保护其中支撑膜220被至于支撑环200上,以便能通过支撑环方便实现对晶圆的传输操作,和减薄保护膜类似,可选的背面支撑膜为UV膜;实际上,在此工艺阶段,选择移除或者不移除减薄保护膜都是可以的,如选择不在此时移除减薄保护膜则可在后续的工艺完成晶圆背面蒸镀金属膜层和在晶圆背面贴承载膜后对减薄保护膜予以移除。如图7,示出在完成实施在晶圆背面贴背面支撑膜之后的晶圆俯视图,其中220是背面支撑膜,200是支撑环,100是晶圆,支撑膜220被粘附在支撑环200上。如图8至图12,示出如何在晶圆正面贴正面支撑膜并移除晶圆背面支撑膜以暴露出晶圆背面的工艺过程,其中图如8所示先将背面支撑膜沿晶圆边缘划开(如开口230),然后如图9所示移除外围未被晶圆覆盖的背面支撑膜和支撑环,然后如图10所示在晶圆正面贴正面支撑膜320且将背面支撑膜320粘附在支撑环300上,然后如图12所示移除覆盖在晶圆背面的背面支撑膜220以暴露晶圆背面,其中图11所示为在完成实施在晶圆正面贴正面支撑膜之后的晶圆俯视图,其中320是正面支撑膜,300是支撑环,100是晶圆,支撑膜320被粘附在支撑环300上。需要指出的是,如图8至图12的工艺过程通常在同一台工艺设备上完成,而无需在多台设备上做转移晶圆操作,并且通常在贴正面支撑膜之前,将晶圆背面和背面支撑膜一起吸附在真空或静电吸盘,以固定晶圆,方便工艺操作;需要进一步指出的是,在贴晶圆正面支撑膜之前实施沿晶圆边缘将背面支撑膜220划开并移除未被晶圆覆盖的背面支撑膜的部分的操作,其原因在于未被晶圆覆盖的背面支撑膜220会在贴正面支撑膜320的时候和正面支撑膜320粘在一起且难以在不影响工艺正常进行的情况下予以分离;还需要指出的是,实际上最直接简便的工艺是在完成晶圆背面减薄后(如图5所示)直接在晶圆正面贴正面支撑膜320(如图12所示),而无需实施图6A、图6B和图7至图10所示的工艺过程,然而现实中常见的如集成有DISCO公司的减薄机和LINTEC的公司的贴膜、UV、揭膜工艺单元的标准量产用一体机并不被配置成在减薄后直接在晶圆正面贴支撑膜这种工艺模式,而是在减薄后实施在晶圆背面贴支撑膜,因而考虑到这种情况本实施例A将如图6A、图6B和图7至图10所示的工艺过程示意出来,作为可选的工艺方案之一,当然还需进一步指出的是,在对现有量产设备实施改造或重新设计之后可实现在对晶圆实施减薄后直接在晶圆正面贴支撑膜。
参照图13至图16,示出在晶圆背面沉积金属层,形成芯片背面金属膜层的具体工艺方法,包括使用蒸镀工艺形成芯片背面金属膜层。如图13所示,其中被分离成单芯片10的晶圆被贴在减薄保护膜210和正面支撑膜320之上,晶圆和减薄保护膜及背面支撑膜和支撑环一起放入蒸镀工艺设备,对芯片背面实施金属膜层淀积,其中单芯片10的四个侧壁被标注为A、B、C、D;为避免芯片10靠近芯片正面的侧壁表面部分和深硅槽110靠近芯片正面的底部被镀上金属镀层从而避免芯片电路短路和可靠性风险,在实施蒸镀工艺时将晶圆相对金属蒸发蒸汽流向倾斜放置,使得晶圆平面和金属蒸发蒸汽流向呈小于90度的锐角夹角,并且使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道不平行。如图13所示出的蒸发蒸汽流向和晶圆平面方向呈角度为X的小于90度的夹角,切割道方向和蒸发蒸汽流在晶圆平面的投影的方向不平行,而是呈Y度夹角,如此芯片侧面对蒸发蒸汽流产生阴影阻挡效果,使得芯片10的侧壁A和侧壁B在靠近芯片背面的部分淀积有金属膜层,而侧壁C和侧壁D的全部表面、侧壁A和侧壁B靠近芯片正面的部分的表面、深硅槽靠近芯片正面的底部都因为相邻芯片对蒸发蒸汽流的阻挡而不会淀积上金属膜层。如图14示出了完成金属膜层镀膜后的晶圆的情形,其中120为在芯片10背面所镀的金属膜层,芯片10的侧壁B靠近芯片背面的部分镀上金属膜层120,形成如图示500所示的情形,而侧壁D的全部侧壁表面、侧壁B靠近芯片正面一侧的部分和深硅槽110底部均不会镀有金属膜层120。容易理解,摆放晶圆使得晶圆平面和金属蒸发蒸汽流向呈30到60度夹角,同时使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道呈30到60度夹角是比较适当的选择。需要特别指出的是,正是因为上述方法实现了在晶圆被分离成单芯片后对芯片背面实施金属镀膜,且同时防止了金属镀膜沉积到靠近芯片正面的区域而避免芯片电路短路和可靠性风险,才使得无需对晶圆背面进行一次光刻和图形化金属膜层以在切割道位置避免金属的存在,简便了制造工艺并减少了工艺成本。另外,可选的,在蒸镀金属层前对晶圆背面做去除氧化层或有机污染物除去处理以保证金属材料对晶圆背面的粘附性和低接触电阻,可选的包括使用等离子刻蚀或离子束刻蚀工艺。需要指出的是,如果减薄保护膜210已经在前述贴背面支撑膜之后贴正面支撑膜之前被移除,那么在实施晶圆背面镀金属膜层的工艺时,晶圆正面是直接贴在正面支撑膜320上的。如图15和图16,则示出了在使用蒸镀工艺实施芯片背面蒸镀金属膜层时,晶圆的摆放方式,其中图16示出的是常规的肩靠肩摆放方式,图15示出的是在实施蒸镀工艺时将两片或两片以上晶圆的正面支撑膜320的未被晶圆覆盖的部分做交叠放置的情形,后者能更充分地利用蒸镀设备工艺腔内晶圆装载治具的面积,将一次工艺所装载的晶圆数量最大化,增大单次工艺产出、降低生产成本。
参照图17至图21,示出在晶圆背面贴承载膜,然后移除晶圆正面支撑膜的整个工艺过程,其中图如17所示先将正面支撑膜沿晶圆边缘划开(如开口330),然后如图18所示移除外围未被晶圆覆盖的正面支撑膜和支撑环,然后如图19所示在晶圆背面贴承载膜410且将承载膜410粘附在承载撑环400上,然后如图21所示移除覆盖在晶圆正面的正面支撑膜320,其中图20所示为在完成实施在晶圆背面贴承载支撑膜之后的晶圆俯视图,其中410是承载膜,400是承载环,100是晶圆,承载膜410被粘附在承载环400上。需要指出的是,如图17至图21的工艺过程通常在同一台工艺设备上完成,而无需在多台设备上做转移晶圆操作,并且通常在贴承载膜之前,将晶圆正面和正面支撑膜一起吸附在真空或静电吸盘,以固定晶圆,方便工艺操作;需要进一步指出的是,在贴承载膜410之前实施沿晶圆边缘将晶圆正面支撑膜320划开(如开口330)并移除正面支撑膜320未被晶圆覆盖的部分的操作,其原因在于未被晶圆覆盖的正面支撑膜320会在贴正面承载膜410的时候和承载膜410粘在一起且难以在不影响工艺正常进行的情况下予以分离。需要指出的是,如减薄保护膜210已在前述贴背面支撑膜之后贴正面支撑膜之前被移除,则在移除正面支撑膜320后直接暴露出晶圆正面,否则则需在移除正面支撑膜320之后再移除减薄保护膜210以暴露晶圆正面。还需要指出的是,减薄保护膜、正面支撑膜、背面支撑膜通常为UV膜,在将其移除之前,须对其进行UV光照射,以便消除其粘性或将粘性降低到一定的水平。
参照图22,示出在移除正面支撑膜和减薄保护膜后,对晶圆背面承载膜进行延展拉伸,扩大芯片与芯片之间的间距。在一些情况下,取决于深硅槽的宽度、芯片的厚度、后续封装的工艺能力,为避免封装工艺过程中两颗相邻的芯片发生撞击,需要将芯片与芯片之间的间距适当扩大,对晶圆背面的承载膜410进行拉伸,能将芯片间的间距扩大,拉伸程度越大,芯片与芯片的间距越大,对承载膜410的拉伸可以在常规或特别定制的扩片机上实现。
图23至图37示出本公开实施例B所述的制造方法的工艺流程图、各个工艺步骤的示意性截面图和俯视图。以下结合各图对实施例B作详细说明。
参照图23,为本公开实施例B所述的制造方法,包括:
步骤S11:从晶圆正面对晶圆切割道进行刻蚀,形成深硅槽;
步骤S12:在晶圆正面贴临时键合膜和临时键合支撑衬底;
步骤S13:从晶圆背面对晶圆实施研磨减薄,减薄至深硅槽暴露,实现芯片彼此分离;
步骤S14:在晶圆背面沉积金属层,形成芯片背面金属膜层;
步骤S15:在晶圆背面贴承载膜,且将承载膜贴在承载环上;
步骤S16:除临时键合膜和临时键合支撑衬底。
参照图24,示出待加工芯片晶圆,其中1100为晶圆衬底,可选的为硅衬底;1105为晶圆芯片的切割道,在切割道上实施切割工艺将晶圆上的芯片彼此分开为单个芯片;其中切割道所在的一面为晶圆正面,与割道所在的一面相对的面为晶圆背面。
参照图25,示出从晶圆正面对晶圆的切割道1105进行刻蚀,形成深度为h1的深硅槽1130,工艺过程和实施例A的对晶圆的切割道进行刻蚀以形成深硅槽的工艺一致,相关的工艺描述和工艺选择也一致,即等同于前述对实施例A的参照图3所示出的工艺过程所做的说明,此处不再累述。
参照图26,示出在晶圆正面贴临时键合膜和临时键合支撑衬底,1110是临时键合膜,1120是临时键合支撑衬底;其中临时键合支撑衬底是和晶圆尺寸一致的圆盘,可选的,可以用玻璃、蓝宝石、塑料等材料制成;其中,可选的,临时键合膜为有双面粘性的UV膜。在一些实施案例中,使用双面粘性的UV膜作为临时键合膜,膜的两面的材料对不同波长的UV光敏感,在使用玻璃作为临时键合支撑衬底并完成键合后,选用对和晶圆表面接触贴附的那一面的UV膜材料敏感的波长的UV光进行照射,以便稳定膜的光学性质,避免后续不易移除。
参照图27,示出从晶圆背面对晶圆实施研磨减薄,减薄至深硅槽暴露,实现芯片彼此分离,形成彼此分离的芯片颗粒20,其中减薄工艺是半导体制造工艺常用的标准工艺,减薄后晶圆衬底1100的厚度为h2,和前述参照图25所相关的描述相对应的,h2的厚度小于深硅槽深度h1,以便减薄后形成彼此分离的芯片。
参照图28和图29,示出在晶圆背面沉积金属层,形成芯片背面金属膜层的具体工艺方法,包括使用蒸镀工艺形成芯片背面金属膜层。如图28所示,其中晶圆衬底1100和芯片20被置于临时键合支撑衬底1120和临时键合膜1110之上,晶圆、临时支撑衬底1120和临时键合膜1110一起被放入蒸镀工艺设备,对芯片背面实施金属膜层淀积,其中被深硅槽1130分离的单芯片20的四个侧壁被标注为E、F、G、H;为避免芯片20靠近芯片正面的侧壁表面部分和深硅槽1130靠近芯片正面的底部被镀上金属镀层从而避免芯片电路短路和可靠性风险,在实施蒸镀工艺时将晶圆相对金属蒸发蒸汽流方向倾斜放置,使得晶圆平面和金属蒸发蒸汽流方向呈小于90度的锐角夹角并,并且使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道不平行。如图28所示出的蒸发蒸汽流向和晶圆平面方向呈角度为S的小于90度的夹角,切割道方向和蒸发蒸汽流向在晶圆平面的投影的方向不平行,而是呈T度夹角,如此芯片侧面对蒸发蒸汽流产生阴影阻挡效果,使得芯片20的侧壁E和侧壁F在靠近芯片背面的部分淀积有金属膜层,而侧壁G和侧壁H的全部表面、侧壁E和侧壁F靠近芯片正面的部分的表面、深硅槽1130靠近芯片正面的底部都因为相邻芯片对蒸发蒸汽流的阻挡而不会淀积上金属膜层。如图29示出了完成金属膜层镀膜后的晶圆的情形,其中1140为在芯片20背面所镀的金属膜层,芯片20的侧壁F靠近芯片背面的部分镀上金属膜层1140,形成如图示3000所示的情形,而侧壁H的全部侧壁表面、侧壁F靠近芯片正面一侧的部分和深硅槽1130底部均不会镀有金属膜层1140。容易理解,摆放晶圆使得晶圆平面和金属蒸发蒸汽流向呈30到60度夹角,同时使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道呈30到60度夹角是比较适当的选择。需要特别指出的是,正是因为上述方法实现了在晶圆被分离成单芯片后对芯片背面实施金属镀膜,且同时防止了金属镀膜沉积到靠近芯片正面的区域而避免芯片电路短路和可靠性风险,才使得无需对晶圆背面进行一次光刻和图形化金属膜层以在切割道位置避免金属的存在,简便了制造工艺并减少了工艺成本。另外,可选的,在蒸镀金属层前对晶圆背面做去除氧化层或有机污染物除去处理以保证金属材料对晶圆背面的粘附性和低接触电阻,可选的包括使用等离子刻蚀或离子束刻蚀工艺。
参照图30至图32,示出在晶圆背面贴承载膜,然后移除晶圆正面临时键合支撑衬底和临时键合膜的工艺过程,其中图如31所示在晶圆背面贴承载膜2010且将承载膜2010贴在承载环2000上,然后如图32所示移除临时键合支撑衬底1120和临时键合膜1110以暴露晶圆正面,其中图30所示为在完成实施在晶圆背面贴承载支撑膜之后的晶圆俯视图,其中2010是承载膜,2000是承载环,1100是晶圆,承载膜2010被粘附在承载环2000上。
参照图33,示出在移除正面支撑膜和减薄保护膜后,对晶圆背面承载膜进行延展拉伸,扩大芯片与芯片之间的间距。在一些情况下,取决于深硅槽的宽度、芯片的厚度、后续封装的工艺能力,为避免封装工艺过程中两颗相邻的芯片发生撞击,需要将芯片与芯片之间的间距适当扩大,对晶圆背面的承载膜2010进行拉伸,能将芯片间的间距扩大,拉伸程度越大,芯片与芯片的间距越大,对承载膜2010的拉伸可以在常规或特别定制的扩片机上实现。
参照图34至图37,示出对前述实施例B的工艺步骤顺序进行调整的工艺流程和工艺方法,作为一种可选工艺方案。如图34为调整工艺步骤先后顺序后的工艺流程,相比于图23所示的工艺流程,刻蚀形成深硅槽的步骤S23被放到了晶圆减薄工艺步骤S22后进行。如图35、图36和图37所示分别代表了图34所示的工艺流程的步骤S21、S22和S23,其中图35示出步骤S21的情形,在晶圆正面贴临时键合膜1110和临时键合支撑衬底1120;其中图36示出步骤S22的情形,从晶圆背面对晶圆实施研磨减薄;其中图37示出步骤S23的情形,从晶圆背面对晶圆的切割道1105进行刻蚀,形成贯穿晶圆的深硅槽1130,实现芯片彼此分离。需要指出的是,从晶圆背面进行刻蚀形成深硅槽,需要在晶圆背面形成刻蚀掩膜,如对晶圆背面进行一次光刻,形成光刻胶掩膜图形,并在完成深硅槽刻蚀后去除剩余的光刻胶。需要特别指出的是,在完成了工艺步骤S23后,工艺步骤S24、S25和S26和图23所示的工艺流程步骤S4、S5和S6相同,所使用的工艺方法也相同,因而此处就不再对图34所示的工艺流程的步骤S24、S25和S26作详细说明。
有以下几点需要说明:
(1)本公开实施例附图中,只涉及到与本公开实施例涉及到的工艺步骤相关的结构图,其他结构可参考通常设计。
(2)在不冲突的情况下,本公开同一实施例及不同实施例中的特征可以相互组合。
以上,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。

Claims (28)

1.一种将晶圆分离成单芯片并在芯片背面实现金属镀膜的方法,其特征在于,包括:
提供待加工芯片晶圆,其中有芯片切割道图形的一面为晶圆正面,另一面为晶圆背面;
从晶圆正面对晶圆切割道进行刻蚀,形成深硅槽;
对晶圆正面贴减薄保护膜,以在晶圆背面研磨减薄时对晶圆正面进行保护;
从晶圆背面对晶圆实施研磨减薄,减薄至深硅槽暴露,实现芯片彼此分离;
在晶圆正面贴正面支撑膜,且将正面支撑膜贴在支撑环上;
在晶圆背面沉积金属层,形成芯片背面金属膜层;
在晶圆背面贴承载膜,且将承载膜贴在承载环上,然后移除晶圆正面支撑膜。
2.根据权利要求1所述的方法,其特征在于,其中所述在晶圆背面沉积金属层的工艺方法包括蒸镀工艺。
3.根据权利要求2所述的方法,其特征在于,包括在实施蒸镀工艺时将晶圆相对金属蒸发蒸汽流向倾斜放置,使得晶圆平面和金属蒸发蒸汽流向呈小于90度的锐角夹角,并且使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道不平行。
4.根据权利要求3所述的方法,其特征在于,摆放晶圆使得晶圆平面和金属蒸发蒸汽流向呈30到60度夹角;摆放晶圆使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道呈30到60度夹角。
5.根据权利要求2所述的方法,其特征在于,包括将晶圆、正面支撑膜和支撑环一起进入蒸镀工艺设备进行蒸镀工艺。
6.根据权利要求5所述的方法,其特征在于,在实施蒸镀工艺时将两片或两片以上晶圆的正面支撑膜未被晶圆覆盖的部分做交叠放置。
7.根据权利要求2所述的方法,其特征在于,在蒸镀金属层前对晶圆背面做去除氧化层或有机污染物除去处理,包括使用等离子刻蚀或离子束刻蚀工艺。
8.根据权利要求1所述的方法,其特征在于,包括在贴晶圆背面承载膜之前,将晶圆正面和正面支撑膜一起吸附在真空或静电吸盘,以及将正面支撑膜未被晶圆覆盖的部分移除。
9.根据权利要求1所述的方法,其特征在于,在贴正面支撑膜之前在晶圆背面贴晶圆背面支撑膜,并且在贴正面支撑膜之后移除晶圆背面支撑膜。
10.根据权利要求9所述的方法,其特征在于,在贴背面支撑膜之后和贴正面支撑膜之前,移除贴在晶圆正面的减薄保护膜,且在后续工艺移除正面支撑膜后直接暴露晶圆正面。
11.根据权利要求9所述的方法,其特征在于,包括在贴正面支撑膜之前,将晶圆背面和背面支撑膜一起吸附在真空或静电吸盘,以及将背面支撑膜未被晶圆覆盖的部分移除。
12.根据权利要求1所述的方法,其特征在于,其中所述晶圆为硅衬底晶圆,所述对晶圆切割道进行刻蚀形成深硅槽的方法包括深反应离子刻蚀。
13.根据权利要求12所述的方法,其特征在于,深反应离子刻蚀包括使用光刻胶做刻蚀掩膜和直接使用晶圆正面暴露的芯片钝化层和金属层做刻蚀掩膜两种方法。
14.根据权利要求1所述的方法,其特征在于,在移除晶圆正面支撑膜之后移除减薄保护膜以暴露晶圆正面。
15.根据权利要求1所述的方法,其特征在于,所述减薄保护膜、支撑膜和承载膜为UV膜。
16.根据权利要求1所述的方法,其特征在于,对晶圆背面承载膜进行延展拉伸,扩大芯片与芯片之间的间距。
17.一种将晶圆分离成单芯片并在芯片背面实现金属镀膜的方法,其特征在于,包括:
提供待加工芯片晶圆,其中有芯片切割道图形的一面为晶圆正面,另一面为晶圆背面;
从晶圆正面对晶圆的切割道进行刻蚀,形成深硅槽;
在晶圆正面贴临时键合膜和临时键合支撑衬底;
从晶圆背面对晶圆实施研磨减薄,减薄至深硅槽暴露,实现芯片彼此分离;
在晶圆背面沉积金属层,形成芯片背面金属膜层;
在晶圆背面贴承载膜,且将承载膜贴在承载环上;
移除临时键合膜和临时键合支撑衬底。
18.根据权利要求17所述的方法,其特征在于,其中所述在晶圆背面沉积金属层的工艺方法包括蒸镀工艺。
19.根据权利要求18所述的方法,其特征在于,包括在实施蒸镀工艺时将晶圆相对金属蒸发蒸汽流向倾斜放置,使得晶圆平面和金属蒸发蒸汽流向呈小于90度的锐角夹角,并且使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道不平行。
20.根据权利要求19所述的方法,其特征在于,摆放晶圆使得晶圆平面和金属蒸发蒸汽流向呈30到60度夹角;摆放晶圆使金属蒸发蒸汽流向在晶圆表面的垂直投影和晶圆的切割道呈30到60度夹角。
21.根据权利要求18所述的方法,其特征在于,在蒸镀金属层前对晶圆背面做去除氧化层或有机污染物除去处理,包括使用等离子刻蚀或离子束刻蚀工艺。
22.根据权利要求17所述的方法,其特征在于,其中所述晶圆为硅衬底晶圆,所述对晶圆切割道进行刻蚀形成深硅槽的方法包括深反应离子刻蚀。
23.根据权利要求22所述的方法,其特征在于,深反应离子刻蚀包括使用光刻胶做刻蚀掩膜和直接使用晶圆正面暴露的芯片钝化层和金属层做刻蚀掩膜两种方法。
24.根据权利要求17所述的方法,其特征在于,临时键合支撑衬底是和晶圆尺寸一致的圆盘,临时键合支撑衬底选自玻璃、蓝宝石或塑料。
25.根据权利要求17所述的方法,其特征在于,临时键合膜为有双面粘性的UV膜。
26.根据权利要求17所述的方法,其特征在于,所述承载膜为UV膜。
27.根据权利要求17所述的方法,其特征在于,在移除临时键合衬底和临时键合膜后,对晶圆背面承载膜进行延展拉伸,扩大芯片与芯片之间的间距。
28.根据权利要求17所述的方法,其特征在于,先在晶圆正面贴临时键合膜和临时支撑衬底,然后从晶圆背面对晶圆实施研磨减薄,然后从晶圆背面对晶圆的切割道进行刻蚀,形成深硅槽。
CN202310753776.XA 2023-06-26 2023-06-26 晶圆芯片分离和背面金属镀膜的方法 Pending CN116705701A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310753776.XA CN116705701A (zh) 2023-06-26 2023-06-26 晶圆芯片分离和背面金属镀膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310753776.XA CN116705701A (zh) 2023-06-26 2023-06-26 晶圆芯片分离和背面金属镀膜的方法

Publications (1)

Publication Number Publication Date
CN116705701A true CN116705701A (zh) 2023-09-05

Family

ID=87827464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310753776.XA Pending CN116705701A (zh) 2023-06-26 2023-06-26 晶圆芯片分离和背面金属镀膜的方法

Country Status (1)

Country Link
CN (1) CN116705701A (zh)

Similar Documents

Publication Publication Date Title
US7989266B2 (en) Methods for separating individual semiconductor devices from a carrier
KR100538158B1 (ko) 웨이퍼 레벨 적층 칩 접착 방법
US8084335B2 (en) Method of thinning a semiconductor wafer using a film frame
KR101579772B1 (ko) 웨이퍼 레벨 싱귤레이션 방법 및 시스템
EP2534677B1 (en) Thin wafer carrier
US7674689B2 (en) Method of making an integrated circuit including singulating a semiconductor wafer
US9412620B2 (en) Three-dimensional integrated circuit device fabrication including wafer scale membrane
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
US7022418B2 (en) Fabrication of stacked microelectronic devices
JP4731050B2 (ja) 半導体ウエーハの加工方法
US10410923B2 (en) Method of processing wafer
TW200411755A (en) Method of processing a semiconductor wafer
JP2018056502A (ja) デバイスウエーハの加工方法
CN116705701A (zh) 晶圆芯片分离和背面金属镀膜的方法
US20150140801A1 (en) Patterned photoresist to attach a carrier wafer to a silicon device wafer
US7192804B2 (en) Semiconductor device and method for fabricating the same
TW201822309A (zh) 半導體結構及半導體製造方法
JP2002270560A (ja) ウエハの加工方法
JP2018018980A (ja) デバイスウエーハの加工方法
JP7171138B2 (ja) デバイスチップの製造方法
JP2003124147A (ja) 半導体装置の製造方法
JP2019169686A (ja) 素子チップの製造方法
EP4130330A2 (en) Mask for deposition
US20240006239A1 (en) Device wafer processing method
JP2024031485A (ja) デバイスチップの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication