CN116705611A - 一种鳍式场效应晶体管中扩散中断结构的形成方法 - Google Patents

一种鳍式场效应晶体管中扩散中断结构的形成方法 Download PDF

Info

Publication number
CN116705611A
CN116705611A CN202210185332.6A CN202210185332A CN116705611A CN 116705611 A CN116705611 A CN 116705611A CN 202210185332 A CN202210185332 A CN 202210185332A CN 116705611 A CN116705611 A CN 116705611A
Authority
CN
China
Prior art keywords
forming
substrate
finfet
diffusion break
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210185332.6A
Other languages
English (en)
Inventor
郭晓波
张瑜
钱睿
赖璐璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210185332.6A priority Critical patent/CN116705611A/zh
Priority to US18/164,523 priority patent/US20230274981A1/en
Publication of CN116705611A publication Critical patent/CN116705611A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种鳍式场效应晶体管中扩散中断结构的形成方法，在衬底上进行光刻工艺，形成单扩散中断结构的光刻图形；刻蚀衬底，形成刻蚀后的单扩散中断结构；进行外延生长工艺，在衬底表面、刻蚀后的单扩散中断结构表面形成外延层，从而形成外延后的单扩散中断结构；在单扩散中断结构处刻蚀外延层和衬底，形成多个间隔排布的鳍片；在鳍片之间形成隔离层，且鳍片的顶部高于隔离层的顶部；在单扩散中断结构处的隔离层的顶部以及鳍片的侧壁和顶部分别形成相互间隔的栅极。提高光刻工艺窗口，从而避免使用更昂贵的极紫外光刻工艺；二是减小单扩散中断结构光刻图形的桥接缺陷，从而解决传统工艺中鳍片无法完全切断的问题，进而提高产品良率。

Description

一种鳍式场效应晶体管中扩散中断结构的形成方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种鳍式场效应晶体管中扩散中断结构的形成方法。
背景技术
半导体器件越来越高的集成度，推动着半导体制造工艺的技术节点不断向前发展，当其发展到14纳米工艺时，晶体管的结构也从平面结构发展到了立体的鳍式场效应晶体管(FinFET)结构。晶体管的源极、漏极以及沟道由衬底上高而薄的鳍片构成，在相邻的鳍片之间通过隔离材料相互隔离。而栅极则紧贴于鳍片的两个侧壁和顶部，从而增加了沟道面积，有利于栅极对沟道的控制，从而大幅改善沟道的漏电流。同时，随着鳍式场效应晶体管器件集成度的增加，需要使用单扩散中断(SDB:Single Diffusion Break)或双扩散中断(DDB:Double Diffusion Break)结构，单扩散中断结构的作用是隔离相邻的鳍片，以避免相邻鳍片的源区和漏区之间的桥接(Source-drain Bridge)。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种鳍式场效应晶体管中扩散中断结构的形成方法，用于解决现有技术中由于光刻胶桥接而导致的鳍片无法完全切断的问题。
为实现上述目的及其他相关目的，本发明提供一种鳍式场效应晶体管中扩散中断结构的形成方法，至少包括：
步骤一、在衬底上进行光刻工艺，形成单扩散中断结构的光刻图形，所述光刻图形的开口宽度为c；
步骤二、刻蚀所述衬底，形成刻蚀后的单扩散中断结构，所述单扩散中断结构的开口宽度为d；
步骤三、进行外延生长工艺，在所述衬底表面、刻蚀后的单扩散中断结构表面形成一外延层，所述外延层厚度为t，从而形成外延后的单扩散中断结构，其开口宽度为b；
步骤四、在所述单扩散中断结构处刻蚀所述外延层和所述衬底，形成多个间隔排布的鳍片；
步骤五、在所述鳍片之间形成隔离层，且所述鳍片的顶部高于隔离层的顶部；
步骤六、在所述单扩散中断结构处的所述隔离层的顶部以及所述鳍片的侧壁和顶部分别形成相互间隔的栅极。
优选地，步骤一中的所述衬底为用于形成所述鳍片的一部分。
优选地，步骤一中的所述衬底为硅衬底。
优选地，步骤一中的所述衬底为进行了离子注入或外延处理后的衬底。
优选地，步骤一中的所述衬底上还设有硬掩模层。
优选地，步骤一中形成所述光刻图形前，在所述衬底上形成碳层和底部抗反射层。
优选地，步骤一中形成所述光刻图形前，在所述衬底上形成碳层或底部抗反射层。
优选地，步骤二中的所述单扩散中断结构的开口宽度d取决于所述光刻图形的开口宽度c以及刻蚀工艺的刻蚀偏差。
优选地，步骤二中的所述单扩散中断结构的开口宽度d＝c-x，其中c为步骤一中的所述光刻图形的开口宽度，x为步骤二中刻蚀工艺的刻蚀偏差。
优选地，该方法在步骤二之后采用重复步骤一和步骤二的双重图形方法获得具有更小间距的单扩散中断结构。
优选地，步骤三中的所述外延生长工艺为同质外延。
优选地，步骤三中的所述外延生长工艺为异质外延。
优选地，步骤三中还对形成的所述外延层进行掺杂处理。
优选地，步骤四中形成所述鳍片的方法为单次光刻、刻蚀的方法。
优选地，步骤四中形成所述鳍片的方法为光刻、刻蚀、光刻、刻蚀的双重图形方法。
优选地，步骤四中形成所述鳍片的方法为自对准双重图形方法。
优选地，步骤四中形成所述鳍片的方法为自对准四重图形方法。
优选地，步骤五中形成所述隔离层的方法包括：1、淀积隔离材料；2、用化学机械研磨或回刻的方法去除多余的所述隔离材料，形成所述隔离层。
如上所述，本发明的鳍式场效应晶体管中扩散中断结构的形成方法，具有以下有益效果：提高光刻工艺窗口，从而避免使用更昂贵的极紫外光刻工艺；二是减小单扩散中断结构光刻图形的桥接缺陷，从而解决传统工艺中鳍片无法完全切断的问题，进而提高产品良率。另外，在本发明中，由于使用了外延工艺，使得鳍片是由衬底材料和外延层两层材料组成的，因此可以通过调节外延层的掺杂元素、浓度、温度及气体流速等参数，以满足最终器件的需求，从而可以灵活调节器件性能。
附图说明
图1显示为本发明的单扩散中断结构的光刻图形结构示意图；
图2显示为本发明中形成的单扩散中断结构示意图；
图3显示为本发明中外延后的单扩散中断结构示意图；
图4显示为本发明中形成的多个间隔排布的鳍片结构示意图；
图5显示为本发明中形成隔离层后的结构示意图；
图6显示为本发明中形成栅极后的结构示意图；
图7显示为本发明中鳍式场效应晶体管中扩散中断结构的形成方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种鳍式场效应晶体管中扩散中断结构的形成方法，如图7所示，图7显示为本发明中鳍式场效应晶体管中扩散中断结构的形成方法流程图，该方法至少包括以下步骤：
步骤一、在衬底上进行光刻工艺，形成单扩散中断结构的光刻图形，所述光刻图形的开口宽度为c；如图1所示，图1显示为本发明的单扩散中断结构的光刻图形结构示意图，该步骤一中在所述衬底100上进行光刻工艺，形成单扩散中断结构的光刻图形401，所述光刻图形401的开口宽度为c。
本发明进一步地，本实施例的步骤一中的所述衬底100为用于形成鳍片的一部分。
本发明进一步地，本实施例的步骤一中的所述衬底100为硅衬底。
本发明进一步地，本实施例的步骤一中的所述衬底100为进行了离子注入或外延处理后的衬底。也就是说本实施例根据工艺需求，可以对所述衬底进行离子注入或外延处理。
本发明进一步地，本实施例的步骤一中的所述衬底上还设有硬掩模层。也就是说根据工艺需要，可以在所述衬底上生长刻蚀掩膜层(Hard Mask)，以用于后续步骤二的刻蚀工艺。
本发明进一步地，本实施例的步骤一中形成所述光刻图形前，在所述衬底上形成碳层和底部抗反射层。本发明进一步地，本实施例的步骤一中形成所述光刻图形前，在所述衬底上形成碳层或底部抗反射层。也就是说，根据工艺需要，在所述光刻图形401下面，可以进行旋涂碳层和/或底部抗反射层的旋涂。
步骤二、刻蚀所述衬底，形成刻蚀后的单扩散中断结构，所述单扩散中断结构的开口宽度为d；如图2所示，图2显示为本发明中形成的单扩散中断结构示意图。该步骤二中对所述衬底100进行刻蚀，形成所述单扩散结构501。
本发明进一步地，本实施例的步骤二中的所述单扩散中断结构的开口宽度d取决于所述光刻图形的开口宽度c以及刻蚀工艺的刻蚀偏差。
本发明进一步地，本实施例的步骤二中的所述单扩散中断结构的开口宽度d＝c-x，其中c为步骤一中的所述光刻图形的开口宽度，x为步骤二中刻蚀工艺的刻蚀偏差。
本发明进一步地，本实施例的该方法在步骤二之后采用重复步骤一和步骤二的双重图形方法获得具有更小间距的单扩散中断结构。也就是说在所述方法的步骤一和步骤二中，根据工艺需求，可以使用双重图形(Double patterning)的方法，也即“光刻-刻蚀-光刻-刻蚀(LELE:Litho-Etch-Litho-Etch)”方法，重复步骤一和步骤二，来获得具有更小间距的单扩散中断结构。
亦即所述的刻蚀后的单扩散中断结构的开口宽度为d取决于所述刻蚀工艺的具体条件以及步骤一中所述的单扩散中断结构光刻图形的开口宽度c，也即d＝c-x，其中x为所述刻蚀工艺的刻蚀偏差(Etch bias)。
步骤三、进行外延生长工艺，在所述衬底表面、刻蚀后的单扩散中断结构表面形成一外延层，所述外延层厚度为t，从而形成外延后的单扩散中断结构，其开口宽度为b；如图3所示，图3显示为本发明中外延后的单扩散中断结构示意图。该步骤三中进行外延生长工艺，在所述衬底表面、刻蚀后的单扩散中断结构表面形成一外延层700，所述外延层700厚度为t，从而形成外延后的单扩散中断结构502，其开口宽度为b。
本发明进一步地，本实施例的步骤三中的所述外延生长工艺为同质外延。
在其他实施例中步骤三中的所述外延生长工艺也可以为异质外延。也就是说所述的外延可以是“同质外延”，也即外延层和衬底是同一种材料；所述的外延也可以是“异质外延”，也即外延层和衬底是不同材料。
本发明进一步地，本实施例的步骤三中还对形成的所述外延层进行掺杂处理。根据器件需求，可以对外延层进行掺杂处理，通过调节外延层生长时的掺杂元素、浓度、温度及气体流速等参数，可以满足不同性能器件的需求。所述外延后的单扩散中断结构的开口宽度为b＝d-2t＝c-x-2t，所述的开口宽度b也即是最终的单扩散中断结构的开口宽度。
步骤四、在所述单扩散中断结构处刻蚀所述外延层和所述衬底，形成多个间隔排布的鳍片；如图4所示，图4显示为本发明中形成的多个间隔排布的鳍片结构示意图。该步骤四在所述单扩散中断结构处刻蚀所述外延层700和所述衬底100，形成多个间隔排布的鳍片201。
本发明进一步地，本实施例的步骤四中形成所述鳍片的方法为单次光刻、刻蚀的方法。
在其他实施例中，步骤四中形成所述鳍片的方法为光刻、刻蚀、光刻、刻蚀的双重图形方法。
在其他实施例中，步骤四中形成所述鳍片的方法为自对准双重图形方法。
在其他实施例中，步骤四中形成所述鳍片的方法为自对准四重图形方法。也就是说，形成所述鳍片的方法包括但不限于：单次光刻-刻蚀的方法、光刻-刻蚀-光刻-刻蚀(LELE)双重图形方法、自对准双重图形(SADP:Self Aligned Double Patterning)方法、自对准四重图形(SADP:Self Aligned Quadruple Patterning)方法。
步骤五、在所述鳍片之间形成隔离层，且所述鳍片的顶部高于隔离层的顶部；如图5所示，图5显示为本发明中形成隔离层后的结构示意图。该步骤五在所述鳍片201之间形成隔离层600，且所述鳍片的顶部高于隔离层的顶部。
本发明进一步地，本实施例的步骤五中形成所述隔离层的方法包括：1、淀积隔离材料；2、用化学机械研磨或回刻的方法去除多余的所述隔离材料，形成所述隔离层。
步骤六、在所述单扩散中断结构处的所述隔离层的顶部以及所述鳍片的侧壁和顶部分别形成相互间隔的栅极。如图6所示，图6显示为本发明中形成栅极后的结构示意图。该步骤六在所述单扩散中断结构处的所述隔离层的顶部以及所述鳍片的侧壁和顶部分别形成相互间隔的栅极800。
由于单扩散中断结构的开口宽度b必须小于或等于栅极800的宽度，而在14纳米FinFET工艺中，栅极800的宽度一般为20纳米，因此单扩散中断结构的开口宽度b必须小于20纳米，而单扩散中断结构的开口宽度b又取决于单扩散中断结构光刻图形的开口宽度a，也即b＝a-x，其中x为刻蚀偏差(Etch bias)，这就使得开口宽度a不能太大，通常来说必须小于50纳米。而要形成开口宽度a小于50纳米的光刻图形，对光刻工艺提出了非常高的挑战，导致工艺窗口比较小，在实际光刻工艺过程中(上述步骤2)，很容易在光刻图形的开口处形成光刻胶桥接(Bridge)，从而在后续的刻蚀工艺过程中(上述步骤三)，导致鳍片无法完全切断，使得单扩散中断结构失效，进而影响器件的最终性能。
本发明的鳍式场效应晶体管中扩散中断结构的形成方法，由步骤一直步骤三可知，单扩散中断结构光刻图形的开口宽度c＝b+x+2t，而在传统的工艺方法中，单扩散中断结构光刻图形的开口宽度a＝b+x，经公式换算可得：c＝a+2t，也即是说，本发明的单扩散中断结构光刻图形的开口宽度c可以比传统工艺方法中的单扩散中断结构光刻图形的开口宽度a大2t，光刻图形的开口宽度做的更大，可以获得以下技术效果：一是提高光刻工艺窗口，从而避免使用更昂贵的极紫外(EUV)光刻工艺；二是减小单扩散中断结构光刻图形的桥接(Bridge)缺陷，从而解决传统工艺中鳍片200无法完全切断的问题，进而提高产品良率。另外，在本发明中，由于使用了外延工艺，使得鳍片是由衬底材料和外延层两层材料组成的，因此可以通过调节外延层的掺杂元素、浓度、温度及气体流速等参数，以满足最终器件的需求，从而可以灵活调节器件性能。
综上所述，本发明提高光刻工艺窗口，从而避免使用更昂贵的极紫外光刻工艺；二是减小单扩散中断结构光刻图形的桥接缺陷，从而解决传统工艺中鳍片无法完全切断的问题，进而提高产品良率。另外，在本发明中，由于使用了外延工艺，使得鳍片是由衬底材料和外延层两层材料组成的，因此可以通过调节外延层的掺杂元素、浓度、温度及气体流速等参数，以满足最终器件的需求，从而可以灵活调节器件性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (18)

1.一种鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于，至少包括：
步骤一、在衬底上进行光刻工艺，形成单扩散中断结构的光刻图形，所述光刻图形的开口宽度为c；
步骤二、刻蚀所述衬底，形成刻蚀后的单扩散中断结构，所述单扩散中断结构的开口宽度为d；
步骤三、进行外延生长工艺，在所述衬底表面、刻蚀后的单扩散中断结构表面形成一外延层，所述外延层厚度为t，从而形成外延后的单扩散中断结构，其开口宽度为b；
步骤四、在所述单扩散中断结构处刻蚀所述外延层和所述衬底，形成多个间隔排布的鳍片；
步骤五、在所述鳍片之间形成隔离层，且所述鳍片的顶部高于隔离层的顶部；
步骤六、在所述单扩散中断结构处的所述隔离层的顶部以及所述鳍片的侧壁和顶部分别形成相互间隔的栅极。
2.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤一中的所述衬底为用于形成所述鳍片的一部分。
3.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤一中的所述衬底为硅衬底。
4.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤一中的所述衬底为进行了离子注入或外延处理后的衬底。
5.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤一中的所述衬底上还设有硬掩模层。
6.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤一中形成所述光刻图形前，在所述衬底上形成碳层和底部抗反射层。
7.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤一中形成所述光刻图形前，在所述衬底上形成碳层或底部抗反射层。
8.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤二中的所述单扩散中断结构的开口宽度d取决于所述光刻图形的开口宽度c以及刻蚀工艺的刻蚀偏差。
9.根据权利要求8所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤二中的所述单扩散中断结构的开口宽度d＝c-x，其中c为步骤一中的所述光刻图形的开口宽度，x为步骤二中刻蚀工艺的刻蚀偏差。
10.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：该方法在步骤二之后采用重复步骤一和步骤二的双重图形方法获得具有更小间距的单扩散中断结构。
11.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤三中的所述外延生长工艺为同质外延。
12.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤三中的所述外延生长工艺为异质外延。
13.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤三中还对形成的所述外延层进行掺杂处理。
14.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤四中形成所述鳍片的方法为单次光刻、刻蚀的方法。
15.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤四中形成所述鳍片的方法为光刻、刻蚀、光刻、刻蚀的双重图形方法。
16.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤四中形成所述鳍片的方法为自对准双重图形方法。
17.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤四中形成所述鳍片的方法为自对准四重图形方法。
18.根据权利要求1所述的鳍式场效应晶体管中扩散中断结构的形成方法，其特征在于：步骤五中形成所述隔离层的方法包括：1、淀积隔离材料；2、用化学机械研磨或回刻的方法去除多余的所述隔离材料，形成所述隔离层。
CN202210185332.6A 2022-02-28 2022-02-28 一种鳍式场效应晶体管中扩散中断结构的形成方法 Pending CN116705611A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210185332.6A CN116705611A (zh) 2022-02-28 2022-02-28 一种鳍式场效应晶体管中扩散中断结构的形成方法
US18/164,523 US20230274981A1 (en) 2022-02-28 2023-02-03 Method for forming diffusion break structure in fin field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210185332.6A CN116705611A (zh) 2022-02-28 2022-02-28 一种鳍式场效应晶体管中扩散中断结构的形成方法

Publications (1)

Publication Number Publication Date
CN116705611A true CN116705611A (zh) 2023-09-05

Family

ID=87761224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210185332.6A Pending CN116705611A (zh) 2022-02-28 2022-02-28 一种鳍式场效应晶体管中扩散中断结构的形成方法

Country Status (2)

Country Link
US (1) US20230274981A1 (zh)
CN (1) CN116705611A (zh)

Also Published As

Publication number Publication date
US20230274981A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
KR100610465B1 (ko) 반도체 소자의 제조 방법
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
JP4101787B2 (ja) マルチゲート構造の薄膜トランジスタおよびその製造方法
US20120309149A1 (en) Cross-hair cell based floating body device
US9214356B2 (en) Mechanisms for forming patterns
US9960123B2 (en) Method of forming semiconductor structure with aligning mark in dicing region
KR102650776B1 (ko) 반도체 패터닝 및 형성된 구조
CN114446769A (zh) 半导体器件的制备方法
CN103390551A (zh) 半导体装置图案化结构的制作方法
KR20210075164A (ko) 트랜지스터 제조 방법 및 게이트 올 어라운드 디바이스 구조
US20230335622A1 (en) Rinse process after forming fin-shaped structure
US20230197451A1 (en) Semiconductor device and method for fabricating the same
CN116705611A (zh) 一种鳍式场效应晶体管中扩散中断结构的形成方法
CN108630544A (zh) 半导体元件及其制作方法
KR20210108853A (ko) 게이트 형성 공정
KR20070000774A (ko) 반도체 소자 제조 방법
CN113594095B (zh) 半导体结构及其形成方法
JP2011165933A (ja) 半導体装置の製造方法
KR100376271B1 (ko) 스플리트 게이트형 플래쉬 메모리 소자의 제조방법
US11309183B2 (en) Semiconductor structure and forming method thereof
US20230386843A1 (en) Method for forming semiconductor structure
US20230298901A1 (en) Feature patterning using pitch relaxation and directional end-pushing with ion bombardment
KR20010060552A (ko) 플래쉬 메모리 소자 제조방법
CN116435255A (zh) 自对准接触孔的制备方法
KR20090069770A (ko) 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication