CN116700422B - 一种单双极晶体管浮动带隙基准电路 - Google Patents
一种单双极晶体管浮动带隙基准电路 Download PDFInfo
- Publication number
- CN116700422B CN116700422B CN202310782781.3A CN202310782781A CN116700422B CN 116700422 B CN116700422 B CN 116700422B CN 202310782781 A CN202310782781 A CN 202310782781A CN 116700422 B CN116700422 B CN 116700422B
- Authority
- CN
- China
- Prior art keywords
- switch
- capacitance
- capacitor
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 79
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000036039 immunity Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种单双极晶体管浮动带隙基准电路及基准电源,包括第一电源I1、第二电源I2、第三电源I3、压控电流源I、双极晶体管、全差分运放、共模反馈运放、开关和电容,通过基于第一电源I1、第二电源I2、双极晶体管与开关协作产生的正向电压VAB1和第一电源I1、双极晶体管与开关协作产生的正向电压VAB2的电压差而生成的带隙基准,再通过共模反馈控制环路获得稳定输出的共模电压;本发明通过采用单个双极晶体管,在节约了芯片面积,避免双极晶体管之间的失配问题,同时通过采用开关电容电路来调整正温系数电压和负温系数电压之间的叠加比例,可获得更加精确的比例值。
Description
技术领域
本发明属于高精度模拟信号处理电路技术领域,具体涉及一种单双极晶体管浮动带隙基准电路。
背景技术
高精度模拟信号处理电路,如高精度模数转换器和高精度数字时钟源等均需要几乎不随电源电压、工艺偏差以及温度变化的基准电压源。传统的基准电压源将具有负温度系数的双极晶体管基极/发射极电压V BE与具有正温度系数的不同电流密双极晶体管基极/发射极电压差ΔV BE按比例进行叠加。如图3所示,运放迫使A点和B点的电压相等,电阻R1上的电压ΔV BE由下式所示:
电压V REF则由下式所示:
通过调整R2/R1的值,电压V REF的温度系数几乎为零,获得的V REF接近于硅的带隙电压,因此,该电路也被称为带隙基准。
就目前状况而言,传统的带隙基准电路存在以下几个缺陷:
(1)一共采用了n+1个双极晶体管,面积较大,而且双极晶体管之间可能存在失配,从而导致基准电压存在误差。
(2)需要精确控制电阻R2和R1之间的比例。但是通常工艺条件下,电阻之间难以实现精确匹配。
(3)传统的基准电压是单端输出,在高精度模数转换器和高精度数字时钟源应用中容易受到数字信号的干扰,从而导致基准电压不稳。
发明内容
本发明的目的在于克服现有技术的不足,提供一种单双极晶体管浮动带隙基准电路。
本发明的目的是通过以下技术方案来实现的:
一种单双极晶体管浮动带隙基准电路,包括:
基于第一电源I 1 、第二电源I 2、双极晶体管与开关协作产生的正向电压和第一电源I 1 、双极晶体管与开关协作产生的正向电压/>的电压差而生成的带隙基准电流,以及
对带隙基准电流进行稳定输出的共模反馈控制环路;
第一电源I 1 的正端与第二电源I 2 的正端均与电压源V DD 连接,第二电源I 2 的负端与开关S 1 的一端连接,开关S 1 的另一端与第一电源I 1 的负端连接;
双极晶体管被配置为:集电极分别与第一电源I 1 的负端和电容C 1 的一端连接,发射极与电容C 2 的一端连接,基极与集电极连接,电容C 1 的另一端和开关S 7 串联后与全差分运放的正输入端连接,电容C 2 的另一端和开关S 8 串联后与全差分运放的负输入端连接;电容C 3 和开关S 5 串联后一端与集电极连接,另一端与电容C 1 的另一端连接;电容C 4 和开关S 6 串联后一端与发射极连接,另一端与电容C 2 的另一端连接;开关S 9 的一端与集电极连接,另一端与发射极连接;开关S 10 的一端与电容C 1 的另一端连接,另一端与电容C 2 的另一端连接;
全差分运放被配置为:正输入端用于接收通过开关S 7 传递的信号,负输入端用于接收通过开关S 8 传递的信号;开关S 3 和电容C 5 并联后一端与正输入端连接,另一端与负输出端连接;开关S 4 和电容C 6 并联后一端与负输入端连接,另一端与正输出端连接;通过负输出端及正输出端输出电压V REF ;
共模反馈运放被配置为:第一正输入端与全差分运放的负输出端连接,第二正输入端与全差分运放的正输出端连接,负输入端连接电压源V COM ,输出端连接压控电流源I;
压控电流源I的正端与双极晶体管的发射极连接,压控电流源I的负端接地;开关S 2 和电流源I 3 串联后一端与压控电流源I的正端连接,另一端接地。
进一步的,通过依次闭合开关S3、S4和开关S1、S2,保持闭合开关S5、S6、S7和S8,保持断开开关S9和S10,第一电源I 1 和第二电源I 2电流流过双极晶体管,产生正向电压,
此时A点和B点之间的电压的计算方式为:
;
其中,为双极晶体管PN结的反向饱和电流,需要说明的是,此时C点和D点之间的电压为0。
进一步的,通过依次断开开关S3、S4和开关S1、S2,开关S5、S6、S7和S8保持闭合,保持断开开关S9和S10,第一电源I 1 的电流流过双极晶体管,产生正向电压,
A点和B点之间的电压的计算方式为:
;
计算出A和B两端的电压变化量为:
;
C与D之间的电压变化量为:
;
接着断开开关S7和S8,再断开开关S5和S6,闭合开关S10,开关S1、 S2 、S3、 S4和S9保持断开,双极晶体管流过I 1的电流,A点和B点和C点和D点之间的电压维持不变;
进一步断开开关S10,再闭合开关S7和S8,其余开关保持不变。双极晶体管流过I 1的电流,A点和B点和C点和D点之间的电压维持不变;
闭合开关S9,其余开关保持不变。A点和B点之间的电压变为零,变化量为:
;
从而C点和D点之间的电压变化量为:
;
因此
;
进一步的,所述的第一电源I1和第二电源I2电流大小的关系为:I2=nI1,n为常数。
进一步的,还包括数个开关电容电路,所述开关电容电路包括电容C 1、电容C 2、电容C 3、电容C 4、电容C 5和电容C 6,
所述电容之间的电容量关系为:电容C 1电容量=电容C 2电容量,电容C 3电容量=电容C 4电容量,电容C 5电容量=电容C 6电容量,电容C 3电容量=m电容C 1电容量,m为电容C3面积与电容C1面积的比值,电容C 1电容量=电容C 5电容量。
故通过调整m和n的值即可获得温度系数为零的带隙基准电压。
进一步的,所述开关和电容构成了开关电容。
进一步的,所述共模反馈控制环路包括双极晶体管、全差分运放、共模反馈运放和压控电流源I。
进一步的,所述共模反馈控制环路具有:
压控电流源I输出可控电流流过双极晶体管对基准电流进行修正;以及
所述共模反馈运放通过调节压控电流源I的一个偏置电压,使全差分运放的输出电压的共模电压稳定在V COM 。
本发明的有益效果是:
1)本发明只采用了1个双极晶体管,节约了芯片面积的同时,避免现有带隙基准电路中双极晶体管之间的失配问题。
2)本发明采用开关电容电路来调整正温系数电压和负温系数电压之间的叠加比例,可获得更加精确的比例值。
3)该发明输出的基准电压是差分输出,对高精度模数转换器和高精度数字时钟源应用中的数字信号干扰具备较强免疫能力,从而可获得稳定的基准电压。
附图说明
图1为本发明单双极晶体管浮动带隙基准电路图;
图2为本发明实施例中连续的带隙基准电压输出电路图;
图3为本发明说明书中现有带隙基准电路图;
图4为本发明实施例开关脉冲状态图。
具体实施方式
下面将结合实施例,对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
参阅图1-图4,本发明提供一种技术方案:
如图1所示的一种单双极晶体管浮动带隙基准电路,包括三个独立电流源、一个压控电流源、一个双极晶体管、一个全差分运放、一个共模反馈运放、十个开关和六个电容,
基于第一电源I 1 、第二电源I 2、双极晶体管与开关协作产生的正向电压和第一电源I 1 、双极晶体管与开关协作产生的正向电压/>的电压差而生成的带隙基准电流,以及
对带隙基准电流进行稳定输出的共模反馈控制环路;
第一电源I 1 的正端与第二电源I 2 的正端均与电压源V DD 连接,第二电源I 2 的负端与开关S 1 的一端连接,开关S 1 的另一端与第一电源I 1 的负端连接;
双极晶体管被配置为:集电极分别与第一电源I 1 的负端和电容C 1 的一端连接,发射极与电容C 2 的一端连接,基极与集电极连接,电容C 1 的另一端和开关S 7 串联后与全差分运放的正输入端连接,电容C 2 的另一端和开关S 8 串联后与全差分运放的负输入端连接;电容C 3 和开关S 5 串联后一端与集电极连接,另一端与电容C 1 的另一端连接;电容C 4 和开关S 6 串联后一端与发射极连接,另一端与电容C 2 的另一端连接;开关S 9 的一端与集电极连接,另一端与发射极连接;开关S 10 的一端与电容C 1 的另一端连接,另一端与电容C 2 的另一端连接;
全差分运放被配置为:正输入端用于接收通过开关S 7 传递的信号,负输入端用于接收通过开关S 8 传递的信号;开关S 3 和电容C 5 并联后一端与正输入端连接,另一端与负输出端连接;开关S 4 和电容C 6 并联后一端与负输入端连接,另一端与正输出端连接;通过负输出端及正输出端输出电压V REF ;
共模反馈运放被配置为:第一正输入端与全差分运放的负输出端连接,第二正输入端与全差分运放的正输出端连接,负输入端连接电压源V COM ,输出端连接压控电流源I;
压控电流源I的正端与双极晶体管的发射极连接,压控电流源I的负端接地;开关S 2 和电流源I 3 串联后一端与压控电流源I的正端连接,另一端接地。
进一步的,通过依次闭合开关S3、S4和开关S1、S2,保持闭合开关S5、S6、S7和S8,保持断开开关S9和S10,第一电源I 1 和第二电源I 2电流流过双极晶体管,产生正向电压,
此时A点和B点之间的电压的计算方式为:
;
其中,为双极晶体管PN结的反向饱和电流,需要说明的是,此时C点和D点之间的电压为0。
进一步的,通过依次断开开关S3、S4和开关S1、S2,开关S5、S6、S7和S8保持闭合,保持断开开关S9和S10,第一电源I 1 的电流流过双极晶体管,产生正向电压,
A点和B点之间的电压的计算方式为:
;
计算出A和B两端的电压变化量为:
;
C与D之间的电压变化量为:
;
接着断开开关S7和S8,再断开开关S5和S6,闭合开关S10,开关S1、 S2 、S3、 S4和S9保持断开,双极晶体管流过I 1的电流,A点和B点和C点和D点之间的电压维持不变;
进一步断开开关S10,再闭合开关S7和S8,其余开关保持不变。双极晶体管流过I 1的电流,A点和B点和C点和D点之间的电压维持不变;
闭合开关S9,其余开关保持不变。A点和B点之间的电压变为零,变化量为:
;
从而C点和D点之间的电压变化量为:
;
因此
;
进一步的,所述的第一电源I1和第二电源I2电流大小的关系为:I2=nI1,n为常数。
进一步的,还包括数个开关电容电路,所述开关电容电路包括电容C 1、电容C 2、电容C 3、电容C 4、电容C 5和电容C 6,
所述电容之间的电容量关系为:电容C 1电容量=电容C 2电容量,电容C 3电容量=电容C 4电容量,电容C 5电容量=电容C 6电容量,电容C 3电容量=m电容C 1电容量,m为电容C3面积与电容C1面积的比值,电容C 1电容量=电容C 5电容量。
故通过调整m和n的值即可获得温度系数为零的带隙基准电压。
进一步的,所述开关和电容构成了开关电容,通过设置开关电容电路来调整正温系数电压和负温系数电压之间的叠加比例,可获得更加精确的比例值。
进一步的,所述共模反馈控制环路包括双极晶体管、全差分运放、共模反馈运放和压控电流源I。
进一步的,所述共模反馈控制环路具有:
压控电流源I输出可控电流流过双极晶体管对基准电流进行修正;以及
所述共模反馈运放通过调节压控电流源I的一个偏置电压,使全差分运放的输出电压的共模电压稳定在V COM 。
该发明输出的基准电压是差分输出,对高精度模数转换器和高精度数字时钟源应用中的数字信号干扰具备较强免疫能力,从而可获得稳定的基准电压。
如图2所示,通过并联两个如图1所示的单双极管浮动带隙基准电路,可以获得稳定连续的带隙基准电压输出。
以上所述仅是本发明的优选实施方式,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。
Claims (8)
1.一种单双极晶体管浮动带隙基准电路,其特征在于:包括第一电源I 1 、第二电源I 2 、第三电源I 3 、压控电流源I、双极晶体管、全差分运放、共模反馈运放、开关和电容;
基于第一电源I 1 、第二电源I 2、双极晶体管与开关协作产生的正向电压和第一电源I 1 、双极晶体管与开关协作产生的正向电压/>的电压差而生成的带隙基准电流,以及对带隙基准电流进行稳定输出的共模反馈控制环路;
第一电源I 1 的正端与第二电源I 2 的正端均与电压源V DD 连接,第二电源I 2 的负端与开关S 1 的一端连接,开关S 1 的另一端与第一电源I 1 的负端连接;
双极晶体管被配置为:集电极分别与第一电源I 1 的负端和电容C 1 的一端连接,发射极与电容C 2 的一端连接,基极与集电极连接,电容C 1 的另一端和开关S 7 串联后与全差分运放的正输入端连接,电容C 2 的另一端和开关S 8 串联后与全差分运放的负输入端连接;电容C 3 和开关S 5 串联后一端与集电极连接,另一端与电容C 1 的另一端连接;电容C 4 和开关S 6 串联后一端与发射极连接,另一端与电容C 2 的另一端连接;开关S 9 的一端与集电极连接,另一端与发射极连接;开关S 10 的一端与电容C 1 的另一端连接,另一端与电容C 2 的另一端连接;
全差分运放被配置为:正输入端用于接收通过开关S 7 传递的信号,负输入端用于接收通过开关S 8 传递的信号;开关S 3 和电容C 5 并联后一端与正输入端连接,另一端与负输出端连接;开关S 4 和电容C 6 并联后一端与负输入端连接,另一端与正输出端连接;通过负输出端及正输出端输出电压V REF ;
共模反馈运放被配置为:第一正输入端与全差分运放的负输出端连接,第二正输入端与全差分运放的正输出端连接,负输入端连接电压源V COM ,输出端连接压控电流源I;
压控电流源I的正端与双极晶体管的发射极连接,压控电流源I的负端接地;开关S 2 和电流源I 3 串联后一端与压控电流源I的正端连接,另一端接地。
2.根据权利要求1所述的一种单双极晶体管浮动带隙基准电路,其特征在于:通过依次闭合开关S3、S4和开关S1、S2,保持闭合开关S5、S6、S7和S8,保持断开开关S9和S10,第一电源I 1 和第二电源I 2电流流过双极晶体管,产生正向电压。
3.根据权利要求1所述的一种单双极晶体管浮动带隙基准电路,其特征在于:通过依次断开开关S3、S4和开关S1、S2,开关S5、S6、S7和S8保持闭合,保持断开开关S9和S10,第一电源I 1 的电流流过双极晶体管,产生正向电压。
4.根据权利要求1所述的一种单双极晶体管浮动带隙基准电路,其特征在于:所述的第一电源I 1 和第二电源I 2电流大小的关系为:I 2=nI 1,n为常数。
5.根据权利要求1所述的一种单双极晶体管浮动带隙基准电路,其特征在于:还包括数个开关电容电路,所述开关电容电路包括电容C 1、电容C 2、电容C 3、电容C 4、电容C 5和电容C 6,
所述电容之间的电容量关系为:电容C 1电容量=电容C 2电容量,电容C 3电容量=电容C 4电容量,电容C 5电容量=电容C 6电容量,电容C 3电容量=m电容C 1电容量,m为电容C3面积与电容C1面积的比值,电容C 1电容量=电容C 5电容量。
6.根据权利要求5所述的一种单双极晶体管浮动带隙基准电路,其特征在于:通过所述开关和电容通过并联或串联的方式构成开关电容电路。
7.根据权利要求1所述的一种单双极晶体管浮动带隙基准电路,其特征在于:所述共模反馈控制环路包括双极晶体管、全差分运放、共模反馈运放和压控电流源I。
8.根据权利要求7所述的一种单双极晶体管浮动带隙基准电路,其特征在于:所述共模反馈控制环路具有:
压控电流源I输出可控电流流过双极晶体管对基准电流进行修正;以及
所述共模反馈运放通过调节压控电流源I的一个偏置电压,使全差分运放的输出电压的共模电压稳定在V COM 。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310782781.3A CN116700422B (zh) | 2023-06-29 | 2023-06-29 | 一种单双极晶体管浮动带隙基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310782781.3A CN116700422B (zh) | 2023-06-29 | 2023-06-29 | 一种单双极晶体管浮动带隙基准电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116700422A CN116700422A (zh) | 2023-09-05 |
CN116700422B true CN116700422B (zh) | 2024-06-04 |
Family
ID=87837302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310782781.3A Active CN116700422B (zh) | 2023-06-29 | 2023-06-29 | 一种单双极晶体管浮动带隙基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116700422B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563504A (en) * | 1994-05-09 | 1996-10-08 | Analog Devices, Inc. | Switching bandgap voltage reference |
CN103412606A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种带隙基准电压源 |
CN105468077A (zh) * | 2015-12-28 | 2016-04-06 | 中国科学院深圳先进技术研究院 | 一种低功耗带隙基准源 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5059820A (en) * | 1990-09-19 | 1991-10-22 | Motorola, Inc. | Switched capacitor bandgap reference circuit having a time multiplexed bipolar transistor |
US6060874A (en) * | 1999-07-22 | 2000-05-09 | Burr-Brown Corporation | Method of curvature compensation, offset compensation, and capacitance trimming of a switched capacitor band gap reference |
KR100588339B1 (ko) * | 2004-01-07 | 2006-06-09 | 삼성전자주식회사 | 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로 |
JP4681983B2 (ja) * | 2005-08-19 | 2011-05-11 | 富士通セミコンダクター株式会社 | バンドギャップ回路 |
DE102015210018B4 (de) * | 2015-06-01 | 2021-03-04 | Dialog Semiconductor B.V. | Bandlückenspannungsreferenz |
US10054968B2 (en) * | 2016-09-15 | 2018-08-21 | Xilinx, Inc. | Area-efficient high-accuracy bandgap voltage reference circuit |
-
2023
- 2023-06-29 CN CN202310782781.3A patent/CN116700422B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563504A (en) * | 1994-05-09 | 1996-10-08 | Analog Devices, Inc. | Switching bandgap voltage reference |
CN103412606A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种带隙基准电压源 |
CN105468077A (zh) * | 2015-12-28 | 2016-04-06 | 中国科学院深圳先进技术研究院 | 一种低功耗带隙基准源 |
Also Published As
Publication number | Publication date |
---|---|
CN116700422A (zh) | 2023-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102393786B (zh) | 高阶温度补偿cmos带隙基准电压源 | |
CN109343639B (zh) | 一种低温漂带隙基准电压电路、方法及其芯片 | |
CN105487587B (zh) | 高精度数字温度传感器校准电路 | |
CN112558675B (zh) | 带隙参考电压产生电路 | |
CN106873704B (zh) | 基准电压源及其正温度系数电压生成电路 | |
CN113721690B (zh) | 带隙基准电路及其控制方法以及电源电路 | |
CN101105699A (zh) | 输出电压可调节的带隙基准电压电路 | |
CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
CN109194328B (zh) | 高精度片上振荡器 | |
US5341087A (en) | Reference current loop | |
CN115291665A (zh) | 带失调消除的带隙基准电路 | |
CN116700422B (zh) | 一种单双极晶体管浮动带隙基准电路 | |
CN104079266B (zh) | 一种用于晶振温度补偿的模拟高阶幂函数发生电路 | |
CN110879626A (zh) | 一种低电源电压下的基准电路 | |
CN115357087B (zh) | 带隙基准电路 | |
CN110109500B (zh) | 一种可自激补偿的带隙基准电压源 | |
CN111064453B (zh) | 电压比较器 | |
CN210377197U (zh) | 一种低温漂带隙基准电压源电路 | |
CN113885641A (zh) | 一种用于带隙基准源的高低温补偿电路 | |
CN211123820U (zh) | 一种低电源电压下的基准电路 | |
CN110597346B (zh) | 一种低温漂带隙基准电压源电路 | |
CN208369560U (zh) | 高精度片上振荡器 | |
CN108279727B (zh) | 改进的电流产生电路 | |
CN109582077B (zh) | 低耗电电源启动重设电路与参考信号电路 | |
CN110134172B (zh) | 一种具有功耗步进调节能力的互补双极性基准电流源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |