CN116682340B - 数据通讯方法、显示装置及电子设备 - Google Patents

Abstract

本申请提供的数据通讯方法、显示装置及电子设备，包括：针对每个驱动组，获取所述驱动组中通道数最多的驱动芯片对应的通道数，作为第一数量；以及获取所述多个驱动芯片的驱动数据；基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据；所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；向每个驱动组发送对应的所述驱动组的驱动数据，以使所述驱动组中的每个驱动芯片从所述驱动组的驱动数据中获取对应的数据段。本申请能够提高驱动芯片的利用率，以降低驱动电路的成本及占用面积。

Description

数据通讯方法、显示装置及电子设备

本申请要求于2023年03月21日提交中国专利局、申请号为202310280055.1、申请名称为“驱动芯片、驱动电路及显示装置”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及显示设备技术领域，尤其涉及数据通讯方法、显示装置及电子设备。

背景技术

显示装置是具有显示用户可观看图像的功能的装置，被广泛应用于各种场景，如应用于手机、电脑或电视中。显示装置通常会配置有控制模块、驱动电路及用于提供背光的灯板，灯板中包括多个灯串，灯板中驱动电路包括多个驱动芯片，控制模块向多个驱动芯片发送对应的驱动数据，以使驱动芯片基于对应的驱动数据驱动与其连接灯串。

相关技术中，灯板中的每行灯珠包括多个灯串(分区)，驱动芯片包括统一数量个通道，一个灯串对应一个通道，控制模块向各驱动芯片发送统一数量个驱动数据，以使各通道获得对应的驱动数据。但一些情况下，每行灯珠的灯串数量与驱动芯片的通道数不能正好匹配，则使得驱动芯片中存在空余通道，这样则使得驱动芯片的利用率较低，从而增加了驱动电路的成本及占用面积。

发明内容

本申请提供一种数据通讯方法、显示装置及电子设备，旨在提高驱动芯片的利用率，以降低驱动电路的成本及占用面积。

第一方面，本申请提供一种数据通讯方法，所述方法应用于控制模块，所述控制模块与驱动组连接，所述驱动组包括顺次串行连接的多个驱动芯片，所述多个驱动芯片中至少一个驱动芯片与其他驱动芯片的通道数不同；所述方法包括：针对每个驱动组，获取所述驱动组中通道数最多的驱动芯片对应的通道数，作为第一数量；以及获取所述多个驱动芯片的驱动数据；基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据；所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；向所述驱动组发送所述驱动组的驱动数据，以使所述驱动组中的每个驱动芯片从所述驱动组的驱动数据中获取对应的数据段，并基于所述驱动芯片的通道数量，从获取的所述数据段中，确定该驱动芯片的驱动数据。

在一些实施例中，所述基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据，包括：针对每个驱动芯片，获取所述驱动芯片对应的驱动数据及所述驱动芯片的通道数；针对每个驱动芯片，将所述驱动芯片对应的驱动数据中添加第二数量个无效数据，生成所述驱动芯片对应的数据段；所述第二数量为所述第一数量与所述驱动芯片的通道数的差值；将所述多个驱动芯片对应的数据段，整合获得所述驱动组的驱动数据；所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致。

在一些实施例中，驱动芯片对应的数据段中，无效数据位于所述驱动芯片的驱动数据之后。

第二方面，本申请提供另一种数据通讯方法，所述方法应用于驱动芯片，所述驱动芯片包含于驱动组中，所述驱动组中包括顺次串行连接的多个驱动芯片，所述多个驱动芯片中至少一个驱动芯片与其他驱动芯片的通道数不同；所述驱动组与控制模块连接；所述方法包括：接收所述驱动组的驱动数据；所述驱动组的驱动数据是控制模块基于第一数量及所述多个驱动芯片的驱动数据生成的，所述第一数量为所述驱动组中通道数最多的驱动芯片对应的通道数；所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；依据串行的顺序，从所述驱动组的驱动数据中获取对应数据段；获取第一数量，并基于所述第一数量及驱动芯片的通道数，从所述数据段中，确定所述驱动芯片的驱动数据。

在一些实施例中，所述驱动组的驱动数据是控制模块将多个驱动芯片对应的数据段整合而成的，其中驱动芯片对应的数据段为将所述驱动芯片对应的驱动数据中添加第二数量个无效数据生成的，所述第二数量为所述第一数量与所述驱动芯片的通道数的差值，所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致；所述依据所述驱动芯片的通道数，从所述数据段中确定所述驱动芯片的驱动数据，包括：将所述第一数量与所述驱动芯片的通道数相减，获得无效数据的第二数量；从所述数据段中删除第二数量个无效数据，生成所述驱动芯片的驱动数据。

在一些实施例中，驱动芯片对应的数据段中，无效数据位于所述驱动芯片的驱动数据之后。

第三方面，本申请提供一种显示装置，所述显示装置包括：控制模块、驱动电路，所述驱动电路包括至少一个驱动组，所述控制模块与所述至少一个驱动组连接，所述驱动组包括顺次串行连接的多个驱动芯片，所述多个驱动芯片中至少一个驱动芯片与其他驱动芯片的通道数不同；所述控制模块，被配置为针对每个驱动组，获取所述驱动组中通道数最多的驱动芯片对应的通道数，作为第一数量；以及获取所述多个驱动芯片的驱动数据；所述控制模块，还被配置为基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据；所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；所述控制模块，还被配置为向所述驱动组发送所述驱动组的驱动数据，以使所述驱动组中的每个驱动芯片从所述驱动组的驱动数据中获取对应的数据段，并基于所述驱动芯片的通道数量，从获取的所述数据段中，确定该驱动芯片的驱动数据。

第四方面，本申请提供一种显示装置，所述显示装置包括：控制模块、驱动电路，所述驱动电路包括至少一个驱动组，所述驱动组中包括顺次串行连接的多个驱动芯片，所述多个驱动芯片中至少一个驱动芯片与其他驱动芯片的通道数不同；所述驱动组与控制模块连接；所述驱动芯片，被配置为接收所述驱动组的驱动数据；所述驱动组的驱动数据是控制模块基于第一数量及所述多个驱动芯片的驱动数据生成的，所述第一数量为所述驱动组中通道数最多的驱动芯片对应的通道数；所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；所述驱动芯片，还被配置为依据串行的顺序，从所述驱动组的驱动数据中获取对应数据段；所述驱动芯片，还被配置为获取第一数量，并基于所述第一数量及驱动芯片的通道数，从所述数据段中，确定所述驱动芯片的驱动数据。

第五方面，本申请提供一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器；所述存储器存储计算机执行指令；所述处理器执行所述存储器存储的计算机执行指令，以实现如上述任一项所述的方法。

第六方面，本申请提供另一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器；所述存储器存储计算机执行指令；所述处理器执行所述存储器存储的计算机执行指令，以实现如上述任一项所述的方法。

本申请提供的数据通讯方法、显示装置及电子设备中，基于第一数量及多个驱动芯片的驱动数据，生成驱动组的驱动数据，驱动组的驱动数据中包括多个数据段，多个数据段与多个驱动芯片一一对应，每个数据段包括第一数量个数据，这样对于驱动芯片来说，每个数据段中数据的个数均一样，则可以直接顺次的获取对应的数据段，不用考虑驱动芯片的通道数的差异，因而基于本方案能够保证不同通道数的驱动芯片有序的获取对应的驱动数据，进而能够实现不同通道数的驱动芯片混合连接，从而能够提高驱动芯片的利用率，以降低驱动电路的成本及占用面积。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请实施例的实施例，并与说明书一起用于解释本申请实施例的原理。

通过上述附图，已示出本申请实施例明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请实施例构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请实施例的概念。

图1为一示例中显示装置的结构示意图；

图2为本申请又一实施例中提供的一种数据通讯方法的流程示意图；

图3为又一示例中显示装置的结构示意图；

图4为本申请又一实施例中提供的另一种数据通讯方法的流程示意图；

图5为一示例中的驱动组的驱动数据的结构示意图；

图6为本申请又一实施例中提供的一种数据通讯方法的流程示意图；

图7为一示例中数据段的结构示意图；

图8为本申请又一实施例中提供的一种数据通讯装置的结构示意图；

图9为本申请又一实施例中提供的另一种数据通讯装置的结构示意图；

图10为本申请又一实施例中提供的电子设备的结构示意图。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，本申请中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本申请的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。

本申请中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体，而并不必然意味着限定特定的顺序或先后次序，除非另外注明(Unless otherwise indicated)。应该理解这样使用的用语在适当情况下可以互换，例如能够根据本申请实施例图示或描述中给出那些以外的顺序实施。

此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。本申请中使用的术语“电路”，是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。

图1为一示例中显示装置的架构图，如图1所示，显示装置包括显示面板12、控制模块10及背光模块11及供电电路13，其中显示面板12用于显示图像，基于不同的技术显示面板12可以分为液晶显示面板LCD，有机发光二极管显示面板OLED及MiniLED等。显示面板12与控制模块10连接，控制模块10作为显示装置的主控制，主要用于接收计算机或其他视频源的信号，将其转化为可供电显示装置使用的格式，作为示例，控制模块10可以为二进制开关码控制器(Binary Code ON，简称Bcon)。控制模块10与供电电路13及背光模块11连接，其中，供电电路13用于向控制模块10及背光模块11供电，背光模块11中包括LED灯板30及驱动电路20，工作时，控制模块10用于基于接收的视频数据生成对应的驱动数据，发送至驱动电路20中的驱动芯片，驱动芯片与灯板30中的灯串连接，驱动芯片依据驱动数据驱动对应灯串发光，以为显示面板12提供背光，从而使得显示面板12显示对应的图像。

相关技术中，灯板中的每行灯珠包括多个灯串(分区)，驱动芯片包括统一数量个通道，一个灯串对应一个通道，控制模块向各驱动芯片发送统一数量个驱动数据，以使各通道获得对应的驱动数据。但一些情况下，每行灯珠的灯串数量与驱动芯片的通道数不能正好匹配，则使得驱动芯片中存在空余通道。举例来说，每行灯珠共有14个分区，使用6通道的驱动芯片，若使用2个，则不足，因而只能使用3个这样则会剩余4个通道。这样则使得驱动芯片的利用率较低，从而增加了驱动电路的成本及占用面积。

经发明人研究发现，现有的驱动组中均采用规格一致的驱动芯片，如都采用6通道或4通道，这样就很容易出现上述通道空余的问题。若将不同通道数的驱动芯片混接，则能够避免上述问题的发生。举例来说，在上述每行灯珠包括14个分区的场景中，可以采用2个4通道的驱动芯片及1个6通道的驱动芯片进行混合连接，则正好匹配每行的分区数。因而不同通道数的驱动芯片混接的方式可以避免驱动芯片的通道空余，从而能够提高驱动芯片的利用率。然而实现混接的方式的难点则在于混接后，各驱动芯片的通道数不是固定的，控制模块与各驱动芯片之间的通讯则会发生混乱，因而使得驱动芯片无法获得对应的驱动数据，进而导致驱动芯片不能正常工作。

本申请提供的技术内容，旨在解决相关技术的如上技术问题。本申请的方案能够保证不同通道数的驱动芯片有序的获取对应的驱动数据，进而能够实现不同通道数的驱动芯片混合连接，从而能够提高驱动芯片的利用率，以降低驱动电路的成本及占用面积。

下面以具体的实施例对本申请的技术方案以及本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。在本申请的描述中，除非另有明确的规定和限定，各术语应在本领域内做广义理解。下面将结合附图，对本申请的实施例进行描述。

图2为本申请又一实施例中提供的一种数据通讯方法的流程示意图，所述方法应用于控制模块，控制模块与驱动组连接，驱动组包括顺次串行连接的多个驱动芯片，多个驱动芯片中至少一个驱动芯片与其他驱动芯片的通道数不同；如图2所示，所述方法包括：

S101：针对每个驱动组获取所述驱动组中通道数最多的驱动芯片对应的通道数，作为第一数量；以及获取所述多个驱动芯片的驱动数据；

S102：基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据；

S103：向所述驱动组发送所述驱动组的驱动数据，以使所述驱动组中的每个驱动芯片从所述驱动组的驱动数据中获取对应的数据段，并基于所述驱动芯片的通道数量，从获取的所述数据段中，确定该驱动芯片的驱动数据。

本实施例中，驱动电路中包括多个驱动组，每个驱动组对应灯板中的一行灯珠，由于显示装置通常基于行扫描技术进行显示，因而每个驱动组的驱动芯片中的驱动数据由一个数据线发送，这样则可以避免同一驱动组下的驱动芯片中的驱动数据的接收时间相差太多。

本实施例中，由于驱动组中包括至少一个与其他驱动芯片的通道数不同的驱动芯片，这也说明驱动组中存在混接的驱动芯片，且多个驱动芯片是串行连接的。图3为又一示例中显示装置的结构示意图，如图3所示，与控制模块10连接的驱动组210中包括第一驱动芯片212a、第二驱动芯片212b及第三驱动芯片212c，其中，第二驱动芯片212b及第三驱动芯片212c均为4通道，第一驱动芯片212a为6通道。驱动芯片的通道数与每行灯珠的分区数正好相等。因而基于本方案不会导致驱动芯片的通道空余。

在此基础上，S101中获取驱动芯片的驱动数据，其中驱动芯片需要依据驱动数据对与其连接灯串进行控制。第一数量为通道数最多的驱动芯片对应的通道数量，如图3中第一驱动芯片212a中的通道数6则为第一数量。

对于S102中，驱动组的驱动数据包括多个数据段，多个数据段与多个驱动芯片一一对应，每个数据段中包括第一数量个数据。举例来说，继续结合图3，驱动组中包括3个驱动芯片，则驱动组的驱动数据中则包括3个数据段，且每个数据段中包括6个数据，需要说明的是，每个数据可以理解为控制一个通道的数据，也就是说每个数据段包括6个通道的数据。

一个示例中，图4为本申请又一实施例中提供的另一种数据通讯方法的流程示意图，如图4所示，S102包括：

S1021：针对每个驱动芯片，获取所述驱动芯片对应的驱动数据及所述驱动芯片的通道数；

S1022：针对每个驱动芯片，将所述驱动芯片对应的驱动数据中添加第二数量个无效数据，生成所述驱动芯片对应的数据段；

S1023：将所述多个驱动芯片对应的数据段，整合获得所述驱动组的驱动数据；所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致。

本示例示例性的介绍了生成驱动组的驱动数据的方案，其中第二数量为第一数量与驱动芯片的通道数的差值，也就是说本示例中针对驱动芯片的驱动数据，将驱动数据中添加第二数量个无效数据，以使数据段包括第一数量个数据。

下面将结合实际场景进行示例：图5为一示例中的驱动组的驱动数据的结构示意图，如图5所示，驱动组包括第一驱动芯片212a、第二驱动芯片212b及第三驱动芯片212c，依次对应驱动组的驱动数据中的第一数据段data1、第二数据段data2及第三数据段data3，参照图3可知，其中第一驱动芯片212a有6个通道，对应的驱动数据有6个；第二驱动芯片212b及第三驱动芯片212c均有4个通道，对应驱动数据皆为4个，其中第一数量为6；则对于第一驱动芯片212a来说，第二数量为0，因而在对应的驱动数据(D1-D6)中增加0个无效数据；对于第二驱动芯片212b及第三驱动芯片212c来说，第二数量均为2，因而分别在对应的驱动数据后增加2个无效数据00。由此生成均包括6个数据的第一数据段data1、第二数据段data2及第三数据段data3。将这三个数据段进行组合，以生成驱动组的驱动数据41。

需要说明的是，本示例中驱动芯片对应的数据段中，无效数据的放置位置不做限定。作为示例，驱动芯片对应的数据段中，无效数据可以位于所述驱动芯片的驱动数据之后。这样驱动芯片获取对应的数据时可以直接顺次读取前面的有效的驱动数据，因而能够节省获取有效的驱动数据的时间。再作为示例，也可以将无效数据置于驱动芯片的驱动组数据之前。

本示例中，在驱动芯片的驱动数据中添加第二数量个无效数据，使得驱动芯片对应的数据段保持第一数量个数据，这样对于驱动芯片来说，每个数据段的个数均一样，则可以直接顺次的获取对应的数据段，因而能够保证数据传输的有序进行，从而使得不同通道数的驱动芯片能够获取对应的驱动数据。

在上述生成驱动组的驱动数据后，向驱动组发送驱动组的驱动数据。驱动组中的各驱动芯片，按照顺序获取对应的数据段，然后可以顺次的从数据段中读取对应通道数个数据，作为驱动芯片的驱动数据，依据驱动数据对所连接的灯串进行控制。

继续结合图5，控制模块发送驱动组的驱动数据后，第一驱动芯片212a从第一位起获取第一数量(6)个数据，第二驱动芯片212b从第7位起在顺次获取6个数据，第三驱动芯片212c从第13位起在获取6个数据，从而实现对对应数据段的获取，在从数据段中获取驱动数据。若不按第一数量生成数据段，而是按照对应的驱动芯片的通道数生成数据段，则会出现数据混乱的问题。例如，若第一数据段包括6个数据，第二数据段及第三数据段皆包括4个数据，当第一驱动芯片从起始位置获取6个数据后，对于第二驱动芯片及第三驱动芯片来说，不知道前面的驱动芯片获取了几个数据，则不知道从哪个位置开始获取，进而导致驱动芯片无法获取对应的驱动数据。而本实施例中，每个驱动芯片获取的数量皆为第一数量个，因而每个驱动芯片都可以从对应的位置获取对应的数据段。

本实施例中，基于第一数量及多个驱动芯片的驱动数据，生成驱动组的驱动数据，驱动组的驱动数据中包括多个数据段，多个数据段与多个驱动芯片一一对应，每个数据段包括第一数量个数据，这样对于驱动芯片来说，每个数据段中数据的个数均一样，则可以直接顺次的获取对应的数据段，不用考虑驱动芯片的通道数的差异，因而基于本方案能够保证不同通道数的驱动芯片有序的获取对应的驱动数据，进而能够实现不同通道数的驱动芯片混合连接，从而能够提高驱动芯片的利用率，以降低驱动电路的成本及占用面积。

图6为本申请又一实施例中提供的一种数据通讯方法的流程示意图，所述方法应用于驱动芯片，所述驱动芯片包含于驱动组中，所述驱动组中包括顺次串行连接的多个驱动芯片，所述多个驱动芯片中至少一个驱动芯片与其他驱动芯片的通道数不同；所述驱动组与控制模块连接；如图6所示，所述方法包括：

S201：接收所述驱动组的驱动数据；

S202：依据串行的顺序，从所述驱动组的驱动数据中获取对应数据段；

S203：获取第一数量，并基于所述第一数量及驱动芯片的通道数，从所述数据段中确定所述驱动芯片的驱动数据。

本实施例则是以驱动芯片为执行主体。在S201中，接收驱动组的驱动数据，其中驱动组的驱动数据是控制模块基于第一数量及多个驱动芯片的驱动数据生成的，第一数量为驱动组中通道数最多的驱动芯片对应的通道数；驱动组的驱动数据包括多个数据段，多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据。然后按照顺序从驱动组中获取对应的数据段。

举例来说，如图5所示，驱动组包括第一驱动芯片212a、第二驱动芯片212b及第三驱动芯片212c，第一数量为6，接收到的驱动组的驱动数据包括18个数据，将波尾后一位作为起始位置，第一驱动芯片212a从起始位置起获取6个驱动数据，这6个数据则位第一驱动芯片212a对应的数据段，第二驱动芯片212b，从第7位起获取6个数据作为第二驱动芯片212b对应的数据段，从第13位起获取6个数据作为第三驱动芯片212c对应的数据段。也就是说，第n个驱动芯片从m(n-1)+1位获取m个数据作为其数据段，其中m为第一数量。

在基于上述获取对应的数据段后，执行S203，获取第一数量，并所述第一数量及驱动芯片的通道数，从所述数据段中确定所述驱动芯片的驱动数据。

作为一个示例，所述驱动组的驱动数据是控制模块将多个驱动芯片对应的数据段整合而成的，所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致，其中驱动芯片对应的数据段为将所述驱动芯片对应的驱动数据中添加第二数量个无效数据生成的，所述第二数量为所述第一数量与所述驱动芯片的通道数的差值；S203包括：

将所述第一数量与所述驱动芯片的通道数相减，获得无效数据的第二数量；从所述数据段中删除第二数量个无效数据，生成所述驱动芯片的驱动数据。

本示例中，驱动芯片的数据段是驱动组的驱动数据加上第二数量获取的，因而在获取驱动芯片的数据段后，则从数据段中去除第二数量个无效数据，剩余的则为驱动芯片的驱动数据。举例来说，图7为一示例中数据段的结构示意图；如图7所示，并结合图5，第三驱动芯片212c获取了对应的数据段Data3后，第二数量为6-4＝2，则从Data3中删除2个无效数据00，从而获取驱动芯片的驱动数据D1、D2、D3、D4。

需要说明的是，在删除第二数量个无效数据时，则可以约定从预定的位置删除。作为一种实施方式，驱动芯片对应的数据段中，无效数据位于所述驱动芯片的驱动数据之后。在此场景下，则可以约定从第一数量个数据段的末位起向前删除第二数量数据，生成驱动芯片的数据，这样在驱动芯片获取对应的数据段时可以直接顺次的读取前面有效的驱动数据，因而能够节省获取有效的驱动数据的时间。当然也可以将无效数据置于驱动芯片的驱动组数据之前。

本实施例中，接收控制模块基于第一数量及所述多个驱动芯片的驱动数据生成的驱动数据，多个数据段与多个驱动芯片一一对应，且每个数据段均包括第一数量个数据，因而可以依据串行的顺序，从驱动组的驱动数据中获取对应数据段，并基于第一数量及驱动芯片的通道数，从数据段中确定驱动芯片的驱动数据，不用考虑驱动芯片的通道数的差异，因而基于本方案能够保证不同通道数的驱动芯片有序的获取对应的驱动数据，进而能够实现不同通道数的驱动芯片混合连接，从而能够提高驱动芯片的利用率，以降低驱动电路的成本及占用面积。

本申请的另一实施例中提供了一种显示装置，如图3所示，显示装置包括：控制模块10、驱动电路20，驱动电路20包括至少一个驱动组，控制模块10与所述至少一个驱动组210连接，驱动组210包括顺次串行连接的多个驱动芯片212，所述多个驱动芯片212中至少一个驱动芯片与其他驱动芯片的通道数不同；

控制模块10，被配置为针对每个驱动组，获取所述驱动组中通道数最多的驱动芯片对应的通道数，作为第一数量；以及获取所述多个驱动芯片的驱动数据；

控制模块10，还被配置为基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据；所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；

控制模块10，还被配置为向所述驱动组发送所述驱动组的驱动数据，以使所述驱动组中的每个驱动芯片从所述驱动组的驱动数据中获取对应的数据段，并基于所述驱动芯片的通道数量，从获取的所述数据段中，确定该驱动芯片的驱动数据。

本实施例中，驱动电路20中包括多个驱动组，图3中仅以一个驱动组进行示例，每个驱动组对应灯板中的一行灯珠，由于显示装置通常基于行扫描技术进行显示，因而每个驱动组的驱动芯片中的驱动数据由一个数据线发送，这样则可以避免同一驱动组下的驱动芯片中的驱动数据的接收时间相差太多。

本实施例中，由于驱动组中包括至少一个与其他驱动芯片的通道数不同的驱动芯片，这也说明驱动组中存在混接的驱动芯片，且多个驱动芯片是串行连接的。

一个示例中，控制模块，具体被配置为针对每个驱动芯片，获取所述驱动芯片对应的驱动数据及所述驱动芯片的通道数；

控制模块，具体还被配置为针对每个驱动芯片，将所述驱动芯片对应的驱动数据中添加第二数量个无效数据，生成所述驱动芯片对应的数据段；

控制模块，具体还被配置为将所述多个驱动芯片对应的数据段，整合获得所述驱动组的驱动数据；所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致。

本示例示例性的介绍了生成驱动组的驱动数据的方案，其中第二数量为第一数量与驱动芯片的通道数的差值，也就是说本示例中针对驱动芯片的驱动数据，将驱动数据中添加第二数量个无效数据，以使数据段包括第一数量个数据。

需要说明的是，本示例中驱动芯片对应的数据段中，无效数据的放置位置不做限定。作为示例，驱动芯片对应的数据段中，无效数据可以位于所述驱动芯片的驱动数据之后。这样驱动芯片获取对应的数据时可以直接顺次读取前面的有效的驱动数据，因而能够节省获取有效的驱动数据的时间。再作为示例，也可以将无效数据置于驱动芯片的驱动组数据之前。

本示例中，在驱动芯片的驱动数据中添加第二数量个无效数据，使得驱动芯片对应的数据段保持第一数量个数据，这样对于驱动芯片来说，每个数据段的个数均一样，则可以直接顺次的获取对应的数据段，因而能够保证数据传输的有序进行，从而使得不同通道数的驱动芯片能够获取对应的驱动数据。

本实施例提供的显示装置中，控制模块基于第一数量及多个驱动芯片的驱动数据，生成驱动组的驱动数据，驱动组的驱动数据中包括多个数据段，多个数据段与多个驱动芯片一一对应，每个数据段包括第一数量个数据，这样对于驱动芯片来说，每个数据段中数据的个数均一样，则可以直接顺次的获取对应的数据段，不用考虑驱动芯片的通道数的差异，因而基于本方案能够保证不同通道数的驱动芯片有序的获取对应的驱动数据，从而能够实现不同通道数的驱动芯片混合连接。

本申请的又一实施例提供的另一种显示装置中，如图3所示，显示装置包括：控制模块10、驱动电路20，驱动电路20包括至少一个驱动组210，所述驱动组210中包括顺次串行连接的多个驱动芯片212，所述多个驱动芯片212中至少一个驱动芯片与其他驱动芯片的通道数不同；所述驱动组与控制模块连接；

驱动芯片212，被配置为接收所述驱动组的驱动数据；所述驱动组的驱动数据是控制模块基于第一数量及所述多个驱动芯片的驱动数据生成的，所述第一数量为所述驱动组中通道数最多的驱动芯片对应的通道数；所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；

驱动芯片212，还被配置为依据串行的顺序，从所述驱动组的驱动数据中获取对应数据段；

驱动芯片212，还被配置为获取第一数量，并基于所述第一数量及驱动芯片的通道数，从所述数据段中，确定所述驱动芯片的驱动数据。

本实施例中，驱动芯片212接收驱动组的驱动数据，其中驱动组的驱动数据是控制模块基于第一数量及多个驱动芯片的驱动数据生成的，第一数量为驱动组中通道数最多的驱动芯片对应的通道数；驱动组的驱动数据包括多个数据段，多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据。然后按照顺序从驱动组中获取对应的数据段。

作为一个示例，所述驱动组的驱动数据是控制模块将多个驱动芯片对应的数据段整合而成的，所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致，其中驱动芯片对应的数据段为将所述驱动芯片对应的驱动数据中添加第二数量个无效数据生成的，所述第二数量为所述第一数量与所述驱动芯片的通道数的差值；

驱动芯片212，具体配配置为将所述第一数量与所述驱动芯片的通道数相减，获得无效数据的第二数量；从所述数据段中删除第二数量个无效数据，生成所述驱动芯片的驱动数据。

本示例中，驱动芯片的数据段是驱动组的驱动数据加上第二数量获取的，因而在获取驱动芯片的数据段后，则从数据段中去除第二数量个无效数据，剩余的则为驱动芯片的驱动数据。

需要说明的是，在删除第二数量个无效数据时，则可以约定从预定的位置删除。作为一种实施方式，驱动芯片对应的数据段中，无效数据位于所述驱动芯片的驱动数据之后。在此场景下，则可以约定从第一数量个数据段的末位起向前删除第二数量数据，生成驱动芯片的数据，这样在驱动芯片获取对应的数据段时可以直接顺次的读取前面有效的驱动数据，因而能够节省获取有效的驱动数据的时间。当然也可以将无效数据置于驱动芯片的驱动组数据之前。

本实施例中，接收控制模块基于第一数量及所述多个驱动芯片的驱动数据生成的驱动数据，多个数据段与多个驱动芯片一一对应，且每个数据段均包括第一数量个数据，因而可以依据串行的顺序，从驱动组的驱动数据中获取对应数据段，并基于第一数量及驱动芯片的通道数，从数据段中确定驱动芯片的驱动数据，不用考虑驱动芯片的通道数的差异，因而基于本方案能够保证不同通道数的驱动芯片有序的获取对应的驱动数据，从而能够实现不同通道数的驱动芯片混合连接的方式。图8为本申请又一实施例中提供的一种数据通讯装置的结构示意图，如图8所示，数据通讯装置包括：

获取模块81，用于针对每个驱动芯片获取所述驱动组中通道数最多的驱动芯片对应的通道数，作为第一数量；以及获取所述多个驱动芯片的驱动数据；

生成模块82，用于基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据；

发送模块83，用于向所述驱动组发送所述驱动组的驱动数据，以使所述驱动组中的每个驱动芯片从所述驱动数据中获取对应的数据段，并基于所述驱动芯片的通道数量，从获取的所述数据段中，确定该驱动芯片的驱动数据。

一个示例中，获取模块81，具体用于针对每个驱动芯片，获取所述驱动芯片对应的驱动数据及所述驱动芯片的通道数；

获取模块81，具体用于针对每个驱动芯片，将所述驱动芯片对应的驱动数据中添加第二数量个无效数据，生成所述驱动芯片对应的数据段；

获取模块81，具体用于将所述多个驱动芯片对应的数据段，整合获得所述驱动组的驱动数据；所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致。

本示例中，在驱动芯片的驱动数据中添加第二数量个无效数据，使得驱动芯片对应的数据段保持第一数量个数据，这样对于驱动芯片来说，每个数据段的个数均一样，则可以直接顺次的获取对应的数据段，从而保证数据传输的有序进行。

在上述生成驱动组的驱动数据后，向驱动组发送驱动组的驱动数据。驱动组中的各驱动芯片，按照顺序获取对应的数据段，然后可以顺次的读取对应通道数个数据，作为驱动芯片的驱动数据，依据驱动数据对所连接的灯串进行控制。

本实施例中，基于第一数量及多个驱动芯片的驱动数据，生成驱动组的驱动数据，驱动组的驱动数据中包括多个数据段，多个数据段与多个驱动芯片一一对应，每个数据段包括第一数量个数据，这样对于驱动芯片来说，每个数据段中数据的个数均一样，则可以直接顺次的获取对应的数据段，不用考虑驱动芯片的通道数的差异，因而基于本方案能够保证不同通道数的驱动芯片有序的获取对应的驱动数据，从而能够实现不同通道数的驱动芯片混合连接的方式。

图9为本申请又一实施例中提供的另一种数据通讯装置的结构示意图，如图9所示，数据通讯装置，数据通讯装置包括：

接收模块91，用于接收所述驱动组的驱动数据；

筛选模块92，依据串行的顺序，从所述驱动组的驱动数据中获取对应数据段；

处理模块93，用于获取第一数量，并基于所述第一数量及驱动芯片的通道数，从所述数据段中确定所述驱动芯片的驱动数据。

作为一个示例，所述驱动组的驱动数据是控制模块将多个驱动芯片对应的数据段整合而成的，所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致，其中驱动芯片对应的数据段为将所述驱动芯片对应的驱动数据中添加第二数量个无效数据生成的，所述第二数量为所述第一数量与所述驱动芯片的通道数的差值；

处理模块93，具体用于将所述第一数量与所述驱动芯片的通道数相减，获得无效数据的第二数量；从所述数据段中删除第二数量个无效数据，生成所述驱动芯片的驱动数据。

需要说明的是，在删除第二数量个无效数据时，则可以约定从预定的位置删除。作为一种实施方式，驱动芯片对应的数据段中，无效数据位于所述驱动芯片的驱动数据之后。在此场景下，则可以约定从第一数量个数据段的末位起向前删除第二数量数据，生成驱动芯片的数据，这样在驱动芯片获取对应的数据段中可以直接顺次的前面的有效的驱动数据，因而能够节省获取有效的驱动数据的时间。当然也可以将无效数据置于驱动芯片的驱动组数据之前。则从波头后的起始位起获取驱动芯片的通道数个数据，作为驱动芯片的驱动数据。

本实施例中，接收控制模块基于第一数量及所述多个驱动芯片的驱动数据生成的驱动数据，多个数据段与多个驱动芯片一一对应，且每个数据段均包括第一数量个数据，因而可以依据串行的顺序，从驱动组的驱动数据中获取对应数据段，并基于第一数量及驱动芯片的通道数，从数据段中确定驱动芯片的驱动数据，不用考虑驱动芯片的通道数的差异，因而基于本方案能够保证不同通道数的驱动芯片有序的获取对应的驱动数据，从而能够实现不同通道数的驱动芯片混合连接的方式。

图10为本申请一实施例提供的电子设备的结构示意图，如图10所示，该电子设备包括：

处理器(processor)291，电子设备还包括了存储器(memory)292；还可以包括通信接口(Communication Interface)293和总线294。其中，处理器291、存储器292、通信接口293、可以通过总线294完成相互间的通信。通信接口293可以用于信息传输。处理器291可以调用存储器292中的逻辑指令，以执行上述实施例的方法。

此外，上述的存储器292中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。

存储器292作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序，如本申请实施例中的方法对应的程序指令/模块。处理器291通过运行存储在存储器292中的软件程序、指令以及模块，从而执行功能应用以及数据处理，即实现上述方法实施例中的方法。

存储器292可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器292可以包括高速随机存取存储器，还可以包括非易失性存储器。

本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现任一实施例中所述的方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求书指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：控制模块、驱动电路，所述驱动电路包括至少一个驱动组，所述控制模块与所述至少一个驱动组连接，所述驱动组包括顺次串行连接的多个驱动芯片，所述多个驱动芯片中至少一个驱动芯片与其他驱动芯片的通道数不同；

所述控制模块，被配置为针对每个驱动组，获取所述驱动组中通道数最多的驱动芯片对应的通道数，作为第一数量；以及获取所述多个驱动芯片的驱动数据；

所述控制模块，还被配置为基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据；所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；

所述控制模块，具体配置为将所述驱动芯片对应的驱动数据中添加第二数量个无效数据，生成所述驱动芯片对应的数据段；以及将所述多个驱动芯片对应的数据段，整合获得所述驱动组的驱动数据；所述第二数量为所述第一数量与所述驱动芯片的通道数的差值；

所述控制模块，还被配置为向每个驱动组发送所述驱动组的驱动数据，以使所述驱动组中的驱动芯片从所述驱动组的驱动数据中获取对应的数据段，并基于所述驱动芯片的通道数量，从获取的所述数据段中，确定该驱动芯片的驱动数据。

2.根据权利要求1所述的显示装置，其特征在于，所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致。

3.根据权利要求1所述的显示装置，其特征在于，驱动芯片对应的数据段中，无效数据位于所述驱动芯片的驱动数据之后。

4.根据权利要求2所述的显示装置，其特征在于，

所述驱动芯片，具体被配置为将所述第一数量与所述驱动芯片的通道数相减，获得无效数据的第二数量；

所述驱动芯片，具体还被配置为从所述数据段中删除第二数量个无效数据，生成所述驱动芯片的驱动数据。

5.一种数据通讯方法，其特征在于，所述方法应用于控制模块，所述控制模块与至少一个驱动组连接，所述驱动组包括顺次串行连接的多个驱动芯片，所述多个驱动芯片中至少一个驱动芯片与其他驱动芯片的通道数不同；所述方法包括：

针对每个驱动组，获取所述驱动组中通道数最多的驱动芯片对应的通道数，作为第一数量；以及获取所述多个驱动芯片的驱动数据；

基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据，所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；

所述基于所述第一数量及所述多个驱动芯片的驱动数据，生成所述驱动组的驱动数据，包括：

将所述驱动芯片对应的驱动数据中添加第二数量个无效数据，生成所述驱动芯片对应的数据段；所述第二数量为所述第一数量与所述驱动芯片的通道数的差值；将所述多个驱动芯片对应的数据段，整合获得所述驱动组的驱动数据；

向每个驱动组发送对应的所述驱动组的驱动数据，以使所述驱动组中的驱动芯片从所述驱动组的驱动数据中获取对应的数据段，并基于所述驱动芯片的通道数量，从获取的所述数据段中，确定该驱动芯片的驱动数据。

6.根据权利要求5所述的方法，其特征在于，所述多个驱动芯片的数据段在所述驱动组的驱动数据中的顺序与所述多个驱动芯片在驱动组中的顺序一致。

7.根据权利要求5所述的方法，其特征在于，驱动芯片对应的数据段中，无效数据位于所述驱动芯片的驱动数据之后。

8.一种数据通讯方法，其特征在于，所述方法应用于驱动芯片，所述驱动芯片包含于驱动组中，所述驱动组中包括顺次串行连接的多个驱动芯片，所述多个驱动芯片中至少一个驱动芯片与其他驱动芯片的通道数不同；所述驱动组与控制模块连接；所述方法包括：

接收所述驱动组的驱动数据；所述驱动组的驱动数据是控制模块基于第一数量及所述多个驱动芯片的驱动数据生成的，所述第一数量为所述驱动组中通道数最多的驱动芯片对应的通道数；所述驱动组的驱动数据包括多个数据段，所述多个数据段与所述多个驱动芯片一一对应，每个数据段中包括第一数量个数据；所述驱动组的驱动数据具体是所述控制模块将所述驱动芯片对应的驱动数据中添加第二数量个无效数据，生成所述驱动芯片对应的数据段；并将所述多个驱动芯片对应的数据段，整合获得的；所述第二数量为所述第一数量与所述驱动芯片的通道数的差值；

依据串行的顺序，从所述驱动组的驱动数据中获取对应数据段；

获取第一数量，并基于所述第一数量及驱动芯片的通道数，从所述数据段中，确定所述驱动芯片的驱动数据。

9.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以实现如权利要求5-7中任一项所述的方法。

10.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以实现如权利要求8中任一项所述的方法。