CN116666416A - 显示装置、制造其的方法和包括其的拼接显示装置 - Google Patents

显示装置、制造其的方法和包括其的拼接显示装置 Download PDF

Info

Publication number
CN116666416A
CN116666416A CN202310150668.3A CN202310150668A CN116666416A CN 116666416 A CN116666416 A CN 116666416A CN 202310150668 A CN202310150668 A CN 202310150668A CN 116666416 A CN116666416 A CN 116666416A
Authority
CN
China
Prior art keywords
layer
contact hole
disposed
display device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310150668.3A
Other languages
English (en)
Inventor
李东成
权容焄
金美仙
金柄勳
金台吾
崔世宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116666416A publication Critical patent/CN116666416A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了显示装置、制造该显示装置的方法以及包括该显示装置的拼接显示装置。显示装置包括：第一衬底，包括第一接触孔；第一阻碍绝缘层，设置在第一衬底上并且包括在厚度方向上与第一接触孔重叠的第二接触孔；封盖层，设置在第一阻碍绝缘层上，封盖层的至少一部分设置在第二接触孔和第一接触孔中；焊盘电极，设置在封盖层上；显示层，设置在焊盘电极上；以及柔性膜，设置在第一衬底之下，并且通过第一接触孔和第二接触孔电连接到焊盘电极。

Description

显示装置、制造其的方法和包括其的拼接显示装置
技术领域
本公开涉及显示装置、包括该显示装置的拼接显示装置和制造该显示装置的方法。
背景技术
随着面向信息的社会的发展，越来越多的需求出现在用于以各种方式显示图像的显示装置上。例如，显示装置用于诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视的各种电子装置中。显示装置可以是平板显示装置，诸如液晶显示装置、场发射显示装置和有机发光显示装置。在平板显示装置之中，在发光显示装置中，由于显示面板的像素中的每个包括能够自身发射光的发光元件，因此可以在没有向显示面板提供光的背光单元的情况下显示图像。
当显示装置制造成大尺寸时，发光元件的缺陷率可能由于像素的数量的增加而增加，从而降低显示装置的生产率或可靠性。为了解决该问题，在拼接显示装置中，可以通过连接具有相对小尺寸的多个显示装置来实现大尺寸屏幕。由于多个显示装置中的每个的非显示区域或边框区域彼此相邻，拼接显示装置可以包括被称为多个显示装置之间的接缝的边界部分。当在整个屏幕上显示单个图像时，多个显示装置之间的边界部分在整个屏幕上给出断开的感觉，从而降低了图像中的沉浸感。
发明内容
本公开的方面提供了能够通过形成覆盖焊盘电极的封盖层来减小接触电阻并保护焊盘电极免受外部环境影响的显示装置、制造该显示装置的方法以及包括该显示装置的拼接显示装置。
然而，本公开的方面不限于本文中阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域中的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示装置可以包括：第一衬底，包括第一接触孔；第一阻碍绝缘层，设置在第一衬底上，并且包括在厚度方向上与第一接触孔重叠的第二接触孔；封盖层，设置在第一阻碍绝缘层上，封盖层的至少一部分设置在第二接触孔和第一接触孔中；焊盘电极，设置在封盖层上；显示层，设置在焊盘电极上；以及柔性膜，设置在第一衬底之下，并且通过第一接触孔和第二接触孔电连接到焊盘电极。
在实施方式中，第一接触孔可以是穿透第一衬底的通孔，并且第二接触孔可以是穿透第一阻碍绝缘层的通孔。
在实施方式中，封盖层可以通过第一接触孔暴露于外部，并且封盖层可以围绕焊盘电极。
在实施方式中，封盖层的设置在第二接触孔和第一接触孔中的部分的底表面可以设置成低于第一衬底的顶表面。
在实施方式中，封盖层可以包括ITO、IZO和IGZO中的至少一种。
在实施方式中，焊盘电极可以包括设置在封盖层上的第一金属层和设置在第一金属层上的第二金属层。
在实施方式中，第一金属层的顶表面可以设置成低于第一衬底的顶表面。
在实施方式中，第二金属层的底表面可以设置成低于第一衬底的顶表面，并且第二金属层的顶表面可以设置成高于第一衬底的顶表面。
在实施方式中，封盖层可以包括凹槽，该凹槽由设置在第一阻碍绝缘层上的部分与设置在第一接触孔和第二接触孔中的部分之间的台阶形成，并且焊盘电极可以设置在该凹槽中。
在实施方式中，显示装置还可以包括第二衬底、以及设置在焊盘电极和显示层之间的第二阻碍绝缘层。第二阻碍绝缘层可以覆盖焊盘电极和封盖层，并且第二衬底可以设置在第二阻碍绝缘层上。
在实施方式中，显示装置还可以包括设置在柔性膜和焊盘电极之间的连接膜。连接膜可以将焊盘电极电连接到柔性膜。
在实施方式中，柔性膜可以包括设置在面对第一衬底的表面上的膜焊盘，并且连接膜可以与膜焊盘和封盖层中的每个电接触。
在实施方式中，显示层可以包括设置在焊盘电极上的薄膜晶体管层、设置在薄膜晶体管层上的发光元件层、设置在发光元件层上的波长转换层、以及设置在波长转换层上的滤色器层。
根据本公开的实施方式，制造显示装置的方法可以包括：制备第一衬底；在第一衬底的一表面上形成第一阻碍绝缘层；在第一阻碍绝缘层上形成第一接触孔；在第一阻碍绝缘层上和第一接触孔中形成封盖层；在封盖层上形成焊盘电极；在焊盘电极上形成显示层；在第一衬底的另一表面上形成第二接触孔，第二接触孔在厚度方向上与第一接触孔重叠；以及将柔性膜电连接到封盖层。
在实施方式中，可以通过蚀刻第一阻碍绝缘层以穿透第一阻碍绝缘层并过蚀刻第一衬底的顶表面的一部分来形成第一接触孔。
在实施方式中，封盖层可以从第一阻碍绝缘层的顶表面延伸到第一接触孔的内部。
在实施方式中，封盖层可以形成凹槽，该凹槽由设置在第一阻碍绝缘层上的部分与设置在第一接触孔和第二接触孔中的部分之间的台阶形成。
在实施方式中，焊盘电极可以包括设置在封盖层上的第一金属层和设置在第一金属层上的第二金属层。形成焊盘电极可以包括依次堆叠和共同蚀刻第一金属层材料和第二金属层材料。第一金属层的顶表面可以形成为低于第一衬底的顶表面，并且第二金属层的底表面可以形成为低于第一衬底的顶表面。
在实施方式中，可以通过使用NF3气体蚀刻第一衬底来形成第二接触孔。
根据本公开的实施方式，拼接显示装置可以包括多个显示装置、以及连接多个显示装置的联接构件。多个显示装置中的每个可以包括：显示区域，包括多个像素；非显示区域，邻近显示区域设置；第一衬底，包括第一接触孔；第一阻碍绝缘层，设置在第一衬底上，并且包括在厚度方向上与第一接触孔重叠的第二接触孔；封盖层，设置在第一阻碍绝缘层上，封盖层的至少一部分设置在第二接触孔和第一接触孔中；焊盘电极，设置在封盖层上；显示层，设置在焊盘电极上；以及柔性膜，设置在第一衬底之下，并且通过第一接触孔和第二接触孔电连接到焊盘电极。
根据显示装置、制造该显示装置的方法以及包括该显示装置的拼接显示装置，能够在蚀刻第一衬底时防止焊盘电极的损坏并减小焊盘电极和柔性膜之间的接触电阻。
根据显示装置、制造该显示装置的方法以及包括该显示装置的拼接显示装置，能够通过形成覆盖焊盘电极的封盖层来保护焊盘电极在工艺期间免受外部环境的影响。
然而，本公开的效果不限于上述效果，并且各种其它效果包括在说明书中。
附图说明
图1是示出根据实施方式的拼接显示装置的平面图；
图2是示出根据实施方式的显示装置的平面图；
图3是沿着图2的线I-I'截取的示意性剖视图；
图4是图3的区域A的放大图；
图5是示出根据实施方式的显示装置的仰视图；
图6至图14是示出根据实施方式的显示装置的制造工艺的每个步骤的示意性剖视图；
图15是示出根据实施方式的拼接显示装置的结合结构的平面图；以及
图16是沿着图15的线II-II'截取的示意性剖视图。
具体实施方式
现在将在下文中参考附图更充分地描述本公开，在附图中示出了本公开的实施方式。然而，本公开可以以不同的形式来实现，并且不应被解释为限于本文中阐述的实施方式。确切地说，提供这些实施方式使得本公开将是彻底和完整的，并且将本公开的范围完全传达给本领域中技术人员。
当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到或直接联接到所述另一元件或层，或者可以存在居间的元件或层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间的元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义进行解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
除非在本文中另外限定或暗示，否则使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员所通常理解的相同的含义。还将理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且除非在说明书中清楚地限定，否则不应当被解释为理想的或过于正式的含义。
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
本公开的各种实施方式的特征中的每个可以部分地或整体地组合或彼此组合，并且技术上的各种互锁和驱动是可能的。每个实施方式可以彼此独立地实现，或者可以关联地一起实现。
出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z或X、Y和Z中的两个或更多个的任何组合，诸如例如XYZ、XYY、YZ和ZZ。如本文中所用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
在下文中，将参考附图描述本公开的实施方式。
图1是示出根据实施方式的拼接显示装置的平面图。
参考图1，拼接显示装置TD可以包括多个显示装置10。显示装置10可以布置成网格形式，但不限于此。显示装置10可以在第一方向(X轴方向)和/或第二方向(Y轴方向)上连接，并且拼接显示装置TD可以具有特定的形状。例如，显示装置10可以具有相同的尺寸，但不限于此。在另一实施方式中，显示装置10可以具有不同的尺寸。
显示装置10中的每个可以具有包括长边和短边的矩形形状。显示装置10可以布置成使得其长边和/或短边彼此连接。显示装置10中的一些可以设置在拼接显示装置TD的边缘处，以形成拼接显示装置TD的一侧。显示装置10中的其它一些可以设置在拼接显示装置TD的拐角处，以形成拼接显示装置TD的两个相邻侧。显示装置10中的其它又一些可以设置在拼接显示装置TD的内侧上，并且可以由其它显示装置10围绕。
显示装置10中的每个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括多个像素以显示图像。像素中的每个可以包括包含有机发光层的有机发光二极管、包含量子点发光层的量子点发光二极管、包含无机半导体或微型LED的无机发光元件。在下文中，将描述其中像素中的每个包括无机发光元件的情况，但是本公开不限于此。非显示区域NDA可以邻近显示区域DA设置，以至少部分地围绕显示区域DA，并且可以不显示图像。
拼接显示装置TD可以整体上具有平面形状，但不限于此。拼接显示装置TD可以具有三维形状以向用户提供三维效果。例如，在拼接显示装置TD具有三维形状的情况下，显示装置10中的至少一些可以具有曲化形状。在另一实施方式中，显示装置10可以各自具有平面形状，并且可以以一角度彼此连接，使得拼接显示装置TD可以具有三维形状。
拼接显示装置TD可以包括设置在显示区域DA之间的联接区域SM。拼接显示装置TD可以通过连接相邻显示装置10的非显示区域NDA来形成。显示装置10可以通过设置在联接区域SM中的联接构件或粘合构件彼此连接。显示装置10中的每个的联接区域SM可以不包括焊盘构件或附接到焊盘构件的柔性膜。因此，显示装置10的显示区域DA之间的距离可以足够小，使得显示装置10之间的联接区域SM不能被用户识别。显示装置10中的每个的显示区域DA的外部光的反射率可以基本上与显示装置10之间的联接区域SM的反射率相同。因此，在拼接显示装置TD中，可以防止显示装置10之间的联接区域SM被用户识别，从而减少显示装置10之间的断开感，并改善图像中的沉浸感。
图2是示出根据实施方式的显示装置的平面图。
参考图2，显示装置10可以包括在显示区域DA中沿着多行和多列布置的多个像素。像素中的每个可以包括由像素限定层或堤部限定的发射区域LA，并且可以通过发射区域LA发射具有峰值波长的光。例如，显示装置10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每个可以是其中从显示装置10的发光元件产生的光被发射到显示装置10的外部的区域。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以向显示装置10的外部发射具有峰值波长的光。第一发射区域LA1可以发射第一颜色的光，第二发射区域LA2可以发射第二颜色的光，并且第三发射区域LA3可以发射第三颜色的光。例如，第一颜色的光可以是峰值波长在约610nm至约650nm的范围内的红光，第二颜色的光可以是峰值波长在约510nm至约550nm的范围内的绿光，并且第三颜色的光可以是峰值波长在约440nm至约480nm的范围内的蓝光，但本公开不限于此。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以在显示区域DA中在第一方向(X轴方向)上重复地依次布置。例如，第三发射区域LA3的尺寸可以大于第一发射区域LA1的尺寸，并且第一发射区域LA1的尺寸可以大于第二发射区域LA2的尺寸。在另一实施方式中，第一发射区域LA1、第二发射区域LA2和第三发射区域LA3在尺寸上可以基本上相同。
显示装置10的显示区域DA可以包括围绕发射区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的有色光彼此混合。
图3是沿着图2的线I-I'截取的示意性剖视图。图4是图3的区域A的放大图。图5是示出根据实施方式的显示装置的仰视图。
参考图3至图5，显示装置10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每个可以是其中从显示装置10的发光元件ED产生的光被发射到显示装置10的外部的区域。
显示装置10可以包括第一衬底SUB1、第一阻碍绝缘层BIL1、封盖层CAP、焊盘电极PD、第二阻碍绝缘层BIL2、第二衬底SUB2、显示层DPL、封装层TFE、抗反射膜ARF、柔性膜FPCB和显示驱动器DIC。
第一衬底SUB1可以支承显示装置10。第一衬底SUB1可以是基础衬底或基础构件。第一衬底SUB1可以是可以弯曲、折叠或卷曲的柔性衬底。例如，第一衬底SUB1可以包括诸如聚合物树脂(诸如聚酰亚胺(PI))的绝缘材料，但是本公开不限于此。在另一实施方式中，第一衬底SUB1可以是包括玻璃材料的刚性衬底。
第一衬底SUB1可以包括第一接触孔CNT1。第一接触孔CNT1可以从第一衬底SUB1的底表面蚀刻，以穿透到第一衬底SUB1的顶表面。第一接触孔CNT1可以是穿透第一衬底SUB1的通孔。例如，第一接触孔CNT1的下部宽度可以大于第一接触孔CNT1的上部宽度。第一接触孔CNT1可以在厚度方向(Z轴方向)上与封盖层CAP和焊盘电极PD重叠。在显示装置10的制造工艺中，第一接触孔CNT1可以暴露封盖层CAP的底表面。第一接触孔CNT1可以暴露封盖层CAP以将柔性膜FPCB和封盖层CAP结合。
第一阻碍绝缘层BIL1可以设置在第一衬底SUB1上。第一阻碍绝缘层BIL1可以包括能够防止空气或湿气渗透的无机膜。例如，第一阻碍绝缘层BIL1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一个，但是本公开不限于此。
第一阻碍绝缘层BIL1可以包括第二接触孔CNT2。第二接触孔CNT2可以从第一阻碍绝缘层BIL1的底表面蚀刻，以穿透到第一阻碍绝缘层BIL1的顶表面。第二接触孔CNT2可以是穿透第一阻碍绝缘层BIL1的通孔。在显示装置10的制造工艺中，第二接触孔CNT2可以暴露封盖层CAP。
封盖层CAP可以设置在第一阻碍绝缘层BIL1上。在显示装置10的制造工艺中，封盖层CAP可以防止焊盘电极PD的损坏，并在第一衬底SUB1的蚀刻工艺期间减小焊盘电极PD和柔性膜FPCB之间的接触电阻。封盖层CAP可以在工艺期间保护焊盘电极PD免受外部环境的影响。
封盖层CAP可以与第一接触孔CNT1和第二接触孔CNT2重叠，并且可以通过第一接触孔CNT1和第二接触孔CNT2暴露于外部。封盖层CAP可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层。
焊盘电极PD可以设置在第一阻碍绝缘层BIL1上，并且焊盘电极PD的至少一部分可以设置在封盖层CAP上。焊盘电极PD可以设置在显示区域DA中，或者可以横跨显示区域DA和非显示区域NDA设置。显示装置10可以通过包括设置在显示区域DA中的至少一部分中的焊盘电极PD来最小化非显示区域NDA的面积。焊盘电极PD可以电连接到柔性膜FPCB。显示装置10可以包括在焊盘电极PD和柔性膜FPCB之间的连接膜ACF。焊盘电极PD可以通过连接膜ACF电连接到柔性膜FPCB。此外，尽管未示出，但是焊盘电极PD可以电连接到像素的薄膜晶体管TFT。因此，焊盘电极PD可以向像素的薄膜晶体管TFT提供从柔性膜FPCB接收的电信号。
根据实施方式，封盖层CAP可以具有朝向第一衬底SUB1突出的结构。封盖层CAP可以从第一阻碍绝缘层BIL1的顶部延伸到第一接触孔CNT1和第二接触孔CNT2的内部。例如，封盖层CAP的边缘可以设置在第一阻碍绝缘层BIL1的顶表面上，并且封盖层CAP的中心部分可以设置在第一阻碍绝缘层BIL1的第二接触孔CNT2和第一衬底SUB1的第一接触孔CNT1内。
如稍后将描述的，封盖层CAP可以设置在第一衬底SUB1上的第一阻碍绝缘层BIL1上，并且可以在蚀刻第一衬底SUB1以形成第一接触孔CNT1时使用。为了形成第二接触孔CNT2，蚀刻工艺可以过蚀刻第一衬底SUB1的一部分。当封盖层CAP设置在第二接触孔CNT2上时，封盖层CAP可以形成在第一阻碍绝缘层BIL1的顶表面上和第二接触孔CNT2内。因此，设置在第二接触孔CNT2中的封盖层CAP的底表面可以设置成低于第一衬底SUB1的顶表面。设置在第二接触孔CNT2内的封盖层CAP的顶表面可以设置成低于第一衬底SUB1的顶表面。
焊盘电极PD可以设置成由封盖层CAP围绕。例如，焊盘电极PD可以设置在由封盖层CAP的台阶形成的凹槽GRO内。如上所述，封盖层CAP可以设置成从第一阻碍绝缘层BIL1的顶表面延伸到第一接触孔CNT1和第二接触孔CNT2的内部。封盖层CAP的与第一接触孔CNT1和第二接触孔CNT2重叠的中心部分可以设置成低于封盖层CAP的边缘，以形成凹陷形状的凹槽GRO。焊盘电极PD可以设置在由封盖层CAP的台阶形成的凹槽GRO中，使得焊盘电极PD的底表面和侧面可以由封盖层CAP围绕。
焊盘电极PD可以包括第一金属层MTL1和第二金属层MTL2。第一金属层MTL1可以形成焊盘电极PD的底表面，并且第二金属层MTL2可以设置在第一金属层MTL1上，以形成焊盘电极PD的顶层。第一金属层MTL1可以设置成接触凹槽GRO内的封盖层CAP的顶表面，并且第二金属层MTL2可以设置成接触凹槽GRO内的封盖层CAP的侧表面。
第一金属层MTL1可以设置成低于第一衬底SUB1的顶表面。如上所述，由于封盖层CAP设置成向第一衬底SUB1内的第一接触孔CNT1内部突出，因此形成在封盖层CAP上的第一金属层MTL1可以设置成低于第一衬底SUB1的顶表面。例如，第一金属层MTL1的顶表面可以设置成低于第一衬底SUB1的顶表面。
第二金属层MTL2的一部分可以设置成低于第一衬底SUB1的顶表面。例如，第二金属层MTL2的底表面可以设置成低于第一衬底SUB1的顶表面，并且第二金属层MTL2的顶表面可以设置成高于第一衬底SUB1的顶表面。
第一金属层MTL1和第二金属层MTL2可以包括金属。第一金属层MTL1可以用于封盖第二金属层MTL2，并且第二金属层MTL2可以用作焊盘电极PD的低电阻布线。例如，第一金属层MTL1可以包括钛(Ti)，并且第二金属层MTL2可以包括铜(Cu)。然而，本公开不限于此，并且可以使用任何金属作为第二金属层MTL2，只要其具有低电阻即可。第一金属层MTL1的厚度可以是约至约/>并且第二金属层MTL2的厚度可以是约/>至约/>然而，本公开不限于此。
如上所述，封盖层CAP可以设置成具有从封盖层CAP的下侧围绕焊盘电极PD的结构。如稍后将描述的，可以在第一衬底SUB1之下执行用于在第一衬底SUB1中形成第一接触孔CNT1的蚀刻工艺。封盖层CAP可以通过围绕和覆盖焊盘电极PD来保护焊盘电极PD免受第一接触孔CNT1的蚀刻工艺的影响。封盖层CAP可以通过保护焊盘电极PD免受外部环境影响来提高显示装置10的可靠性。
第二阻碍绝缘层BIL2可以设置在第一阻碍绝缘层BIL1、封盖层CAP和焊盘电极PD上。第二阻碍绝缘层BIL2可以使封盖层CAP和焊盘电极PD绝缘。第二阻碍绝缘层BIL2可以包括能够防止空气或湿气渗透的无机膜。例如，第二阻碍绝缘层BIL2可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一个，但是本公开不限于此。
第二衬底SUB2可以设置在第二阻碍绝缘层BIL2上。第二衬底SUB2可以是基础衬底或基础构件。第二衬底SUB2可以是可以弯曲、折叠或卷曲的柔性衬底。例如，第二衬底SUB2可以包括诸如聚合物树脂(诸如聚酰亚胺(PI))的绝缘材料，但是本公开不限于此。
显示层DPL可以设置在第二衬底SUB2上。显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL可以包括下部金属层BML、缓冲层BF、有源层ACTL、栅极绝缘层GI、栅电极GE、层间绝缘层ILD、连接电极CNE、第一钝化层PV1和第一平坦化层OC1。
下部金属层BML可以设置在第二衬底SUB2上。下部金属层BML可以在厚度方向(Z轴方向)上与薄膜晶体管TFT重叠，以阻挡外部光入射在薄膜晶体管TFT上。在另一实施方式中，下部金属层BML可以包括数据线或电力线。下部金属层BML可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的任一种的单层或多层。
缓冲层BF可以设置在下部金属层BML和第二衬底SUB2上。缓冲层BF可以包括能够防止空气和/或湿气渗透的无机材料。例如，缓冲层BF可以包括彼此交替堆叠的多个无机层。
有源层ACTL可以设置在缓冲层BF上。有源层ACTL可以包括薄膜晶体管TFT的半导体区域ACT、漏电极DE和源电极SE。半导体区域ACT可以在厚度方向(Z轴方向)上与栅电极GE重叠，并且可以通过栅极绝缘层GI与栅电极GE绝缘。漏电极DE和源电极SE可以通过使半导体区域ACT的材料导电而形成。薄膜晶体管TFT可以构成多个像素中的每个的像素电路。例如，薄膜晶体管TFT可以是像素电路的驱动晶体管或开关晶体管。
栅极绝缘层GI可以设置在有源层ACTL和缓冲层BF上。栅极绝缘层GI可以使薄膜晶体管TFT的半导体区域ACT与栅电极GE绝缘。栅极绝缘层GI可以包括连接电极CNE穿过的接触孔。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与半导体区域ACT重叠，并且栅极绝缘层GI插置在它们之间。栅电极GE可以从栅极线接收栅极信号。例如，栅电极GE可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的任一种的单层或多层。
层间绝缘层ILD可以设置在栅电极GE和栅极绝缘层GI上。层间绝缘层ILD可以使栅电极GE与连接电极CNE绝缘。层间绝缘层ILD可以包括连接电极CNE穿过的接触孔。
连接电极CNE可以设置在层间绝缘层ILD上。连接电极CNE可以包括第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1和第二连接电极CNE2可以在相同的层中由相同的材料形成，但是本公开不限于此。例如，第一连接电极CNE1和第二连接电极CNE2可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的任一种的单层或多层。
第一连接电极CNE1可以将数据线或电力线电连接到薄膜晶体管TFT的漏电极DE。第一连接电极CNE1可以通过在层间绝缘层ILD和栅极绝缘层GI中形成的接触孔与漏电极DE电接触。第二连接电极CNE2可以将薄膜晶体管TFT的源电极SE电连接到第一电极RME1。第二连接电极CNE2可以通过在层间绝缘层ILD和栅极绝缘层GI中形成的接触孔与源电极SE电接触。
第一钝化层PV1可以设置在连接电极CNE和层间绝缘层ILD上。第一钝化层PV1可以保护薄膜晶体管TFT。第一钝化层PV1可以包括第一电极RME1穿过的接触孔。
第一平坦化层OC1可以设置在第一钝化层PV1上。第一平坦化层OC1可以使薄膜晶体管层TFTL的顶部平坦化。例如，第一平坦化层OC1可以包括第一电极RME1穿过的接触孔。第一平坦化层OC1的接触孔可以电连接到第一钝化层PV1的接触孔。第一平坦化层OC1可以包含有机绝缘材料，诸如聚酰亚胺(PI)。
发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括堤部图案BP、第一电极RME1、第二电极RME2、第一绝缘层PAS1、子堤部SB、发光元件ED、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2和第三绝缘层PAS3。
堤部图案BP可以设置在第一平坦化层OC1上。堤部图案BP可以从第一平坦化层OC1的顶表面突出。堤部图案BP可以在第二方向(Y轴方向)上延伸，并且可以设置成在第一方向(X轴方向)上彼此间隔开。堤部图案BP可以设置在像素中的每个的开口区域或发射区域LA中。发光元件ED可以设置在堤部图案BP之间。堤部图案BP可以具有倾斜的侧表面，并且从发光元件ED发射的光可以被设置在堤部图案BP上的第一电极RME1和第二电极RME2反射。例如，堤部图案BP可以包含有机绝缘材料，诸如聚酰亚胺(PI)。
第一电极RME1可以设置在第一平坦化层OC1和堤部图案BP上。第一电极RME1可以设置在设置于发光元件ED的一侧上的堤部图案BP上。第一电极RME1可以设置在堤部图案BP的倾斜的侧表面上，以反射从发光元件ED发射的光。第一电极RME1可以插入到在第一平坦化层OC1和第一钝化层PV1中形成的接触孔中，以电连接到第二连接电极CNE2。第一电极RME1可以通过第一接触电极CTE1电连接到发光元件ED的一端。例如，第一电极RME1可以从像素的薄膜晶体管TFT接收与发光元件ED的亮度成比例的电压。
第二电极RME2可以设置在第一平坦化层OC1和堤部图案BP上。第二电极RME2可以设置在设置于发光元件ED的另一侧上的堤部图案BP上。第二电极RME2可以设置在堤部图案BP的倾斜的侧表面上，以反射从发光元件ED发射的光。第二电极RME2可以通过第二接触电极CTE2电连接到发光元件ED的另一端。例如，第二电极RME2可以从低电位线接收提供给整个像素的低电位电压。
第一电极RME1和第二电极RME2可以包括具有高反射率的导电材料。例如，第一电极RME1和第二电极RME2可以包括铝(Al)、银(Ag)、铜(Cu)、镍(Ni)和镧(La)中的至少一种。在另一实施方式中，第一电极RME1和第二电极RME2可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)的材料。在又一实施方式中，第一电极RME1和第二电极RME2可以包括包含透明导电材料层和具有高反射率的金属层的多层，或者可以包括包含透明导电材料和具有高反射率的金属的一层。第一电极RME1和第二电极RME2可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘层PAS1可以设置在第一平坦化层OC1以及第一电极RME1和第二电极RME2上。第一绝缘层PAS1可以保护第一电极RME1和第二电极RME2并使第一电极RME1和第二电极RME2彼此绝缘。第一绝缘层PAS1可以防止在发光元件ED的对准工艺中由发光元件ED与第一电极RME1和第二电极RME2之间的直接接触引起的损坏。
子堤部SB可以设置成在第一绝缘层PAS1上与光阻挡区域BA重叠。子堤部SB可以设置在相邻像素的边界处以区分像素。子堤部SB可以具有高度并且包含有机绝缘材料，诸如聚酰亚胺(PI)。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以在第一电极RME1和第二电极RME2之间彼此平行地对准。发光元件ED的长度可以大于第一电极RME1和第二电极RME2之间的长度。发光元件ED可以包括多个半导体层，并且可以相对于半导体层限定一端和与所述一端相对的另一端。发光元件ED的一端可以设置在第一电极RME1上，并且发光元件ED的另一端可以设置在第二电极RME2上。发光元件ED的一端可以通过第一接触电极CTE1电连接到第一电极RME1，并且发光元件ED的另一端可以通过第二接触电极CTE2电连接到第二电极RME2。
发光元件ED可以具有微米或纳米尺寸，并且可以是包括无机材料的无机发光二极管。无机发光二极管可以通过在第一电极RME1和第二电极RME2之间在特定方向上形成的电场而在彼此面对的第一电极RME1和第二电极RME2之间对准。
例如，多个发光元件ED可以包括具有相同材料的有源层，并且可以发射相同波长带的光或相同颜色的光。从发光元件层EML的第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的光可以具有相同的颜色。例如，发光元件ED可以发射具有在约440nm至约480nm的范围内的峰值波长的第三颜色的光或蓝光，但本公开不限于此。
第二绝缘层PAS2可以设置在发光元件ED上。例如，第二绝缘层PAS2可以部分地围绕发光元件ED，并且可以不覆盖发光元件ED的两端。第二绝缘层PAS2可以保护发光元件ED，并且可以在显示装置10的制造工艺中固定发光元件ED。第二绝缘层PAS2可以填充发光元件ED和第一绝缘层PAS1之间的空间。
第一接触电极CTE1可以设置在第一绝缘层PAS1上，并且可以电连接到第一电极RME1，同时插入到设置在第一绝缘层PAS1中的接触孔中。例如，第一绝缘层PAS1的接触孔可以形成在堤部图案BP上，但是本公开不限于此。第一接触电极CTE1的一端可以电连接到堤部图案BP上的第一电极RME1，并且第一接触电极CTE1的另一端可以电连接到发光元件ED的一端。
第二接触电极CTE2可以设置在第一绝缘层PAS1上，并且可以电连接到第二电极RME2，同时插入到设置在第一绝缘层PAS1中的接触孔中。例如，第一绝缘层PAS1的接触孔可以设置在堤部图案BP上，但是本公开不限于此。第二接触电极CTE2的一端可以电连接到发光元件ED的另一端，并且第二接触电极CTE2的另一端可以电连接到堤部图案BP上的第二电极RME2。
第三绝缘层PAS3可以设置在第一接触电极CTE1和第二接触电极CTE2、子堤部SB以及第一绝缘层PAS1和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在发光元件层EML的最上面以保护发光元件层EML。
波长转换层WLCL可以设置在发光元件层EML上。波长转换层WLCL可以包括第一光阻挡构件BK1、第一波长转换构件WLC1、第二波长转换构件WLC2、透光构件LTU、第二钝化层PV2和第二平坦化层OC2。
第一光阻挡构件BK1可以设置在第三绝缘层PAS3上，并且可以在厚度方向(Z轴方向)上与光阻挡区域BA重叠。第一光阻挡构件BK1可以在厚度方向(Z轴方向)上与子堤部SB重叠。第一光阻挡构件BK1可以阻挡光的透射。第一光阻挡构件BK1可以防止第一发射区域LA1、第二发射区域LA2和第三发射区域LA3之间的颜色混合，这使得显示装置10的颜色再现性得到改善。在平面图中，第一光阻挡构件BK1可以以围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的网格的形式布置。
第一波长转换构件WLC1可以在第一发射区域LA1中设置在第三绝缘层PAS3上。第一波长转换构件WLC1可以由第一光阻挡构件BK1围绕。第一波长转换构件WLC1可以包括第一基础树脂BS1、第一散射体SCT1和第一波长移位器WLS1。
第一基础树脂BS1可以包含具有相对高透光率的材料。第一基础树脂BS1可以包括透明有机材料。例如，第一基础树脂BS1可以包含诸如环氧树脂、丙烯酸树脂、卡多(cardo)树脂或酰亚胺树脂的至少一种有机材料。
第一散射体SCT1可以具有与第一基础树脂BS1的折射率不同的折射率，并且可以与第一基础树脂BS1形成光学界面。例如，第一散射体SCT1可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第一散射体SCT1可以包含诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)的金属氧化物，或者可以包含诸如丙烯酸树脂或聚氨酯树脂的有机颗粒。不管入射光的入射方向如何，第一散射体SCT1都可以在随机方向上散射光，而不会有入射光的峰值波长的任何实质变化。
第一波长移位器WLS1可以将入射光的峰值波长改变或移位到第一峰值波长。例如，第一波长移位器WLS1可以将从显示装置10提供的蓝光转换为具有在约610nm至约650nm的范围内的单峰值波长的红光，并且可以发射红光。第一波长移位器WLS1可以是量子点、量子杆或荧光物质。量子点可以是当电子从导带跃迁到价带时发射特定颜色的光的颗粒材料。
从发光元件层EML发射的蓝光的一部分可以穿过第一波长转换构件WLC1，而不被第一波长移位器WLS1转换为红光。从发光元件层EML发射的蓝光的未被第一波长转换构件WLC1转换的入射在第一滤色器CF1上的部分可以被第一滤色器CF1阻挡。由转换从发光元件层EML发射的蓝光的第一波长转换构件WLC1提供的红光可以穿过第一滤色器CF1以发射到外部。因此，可以通过第一发射区域LA1发射红光。
第二波长转换构件WLC2可以在第二发射区域LA2中设置在第三绝缘层PAS3上。第二波长转换构件WLC2可以由第一光阻挡构件BK1围绕。第二波长转换构件WLC2可以包括第二基础树脂BS2、第二散射体SCT2和第二波长移位器WLS2。
第二基础树脂BS2可以包含具有相对高透光率的材料。第二基础树脂BS2可以包括透明有机材料。例如，第二基础树脂BS2可以由与第一基础树脂BS1相同的材料制成，或者可以由可以用于形成第一基础树脂BS1的例如如本文中所述的材料制成。
第二散射体SCT2可以具有与第二基础树脂BS2的折射率不同的折射率，并且可以与第二基础树脂BS2形成光学界面。例如，第二散射体SCT2可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第二散射体SCT2可以由与第一散射体SCT1相同的材料制成，或者可以由可以用于形成第一散射体SCT1的例如如本文中所述的材料制成。
第二波长移位器WLS2可以将入射光的峰值波长改变或移位到不同于第一波长移位器WLS1的第一峰值波长的第二峰值波长。例如，第二波长移位器WLS2可以将从显示装置10提供的蓝光转换为具有在约510nm至约550nm的范围内的单峰值波长的绿光，并且可以发射绿光。第二波长移位器WLS2可以是量子点、量子杆或荧光物质。第二波长移位器WLS2可以包含可以用于形成第一波长移位器WLS1的例如如本文中所述的材料。第二波长移位器WLS2可以是具有与第一波长移位器WLS1的波长转换范围不同的波长转换范围的量子点、量子杆或荧光物质。
从发光元件层EML发射的蓝光的一部分可以穿过第二波长转换构件WLC2，而不被第二波长移位器WLS2转换为绿光。从发光元件层EML发射的蓝光的未被第二波长转换构件WLC2转换的入射在第二滤色器CF2上的部分可以被第二滤色器CF2阻挡。由转换从发光元件层EML发射的蓝光的第二波长转换构件WLC2提供的绿光可以穿过第二滤色器CF2以发射到外部。因此，可以通过第二发射区域LA2发射绿光。
透光构件LTU可以在第三发射区域LA3中设置在第三绝缘层PAS3上。透光构件LTU可以由第一光阻挡构件BK1围绕。透光构件LTU可以允许入射光穿过，同时保持光的峰值波长。透光构件LTU可以包括第三基础树脂BS3和第三散射体SCT3。
第三基础树脂BS3可以包含具有相对高透光率的材料。第三基础树脂BS3可以包括透明有机材料。例如，第三基础树脂BS3可以由与第一基础树脂BS1或第二基础树脂BS2相同的材料制成，或者可以由可以用于形成第一基础树脂BS1的例如如本文中所述的材料制成。
第三散射体SCT3可以具有与第三基础树脂BS3的折射率不同的折射率，并且可以与第三基础树脂BS3形成光学界面。例如，第三散射体SCT3可以包含散射透射光的至少一部分的光散射材料或光散射颗粒。例如，第三散射体SCT3可以由与第一散射体SCT1或第二散射体SCT2相同的材料形成，或者可以由可以用于形成第一散射体SCT1的例如如本文中所述的材料制成。
由于波长转换层WLCL直接设置在发光元件层EML的第三绝缘层PAS3上，因此显示装置10可以不需要用于第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU的单独衬底。因此，第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU可以容易地分别在第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中对准，并且可以相对减小显示装置10的厚度。
第二钝化层PV2可以覆盖第一波长转换构件WLC1和第二波长转换构件WLC2、透光构件LTU和第一光阻挡构件BK1。例如，第二钝化层PV2可以密封第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU，以防止第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU被损坏或污染。例如，第二钝化层PV2可以包含无机材料。
第二平坦化层OC2可以设置在第二钝化层PV2上，以提供第一波长转换构件WLC1和第二波长转换构件WLC2以及透光构件LTU的平坦上表面。例如，第二平坦化层OC2可以包含有机绝缘材料，诸如聚酰亚胺(PI)。
滤色器层CFL可以设置在波长转换层WLCL上。滤色器层CFL可以包括第二光阻挡构件BK2、第一滤色器CF1、第二滤色器CF2和第三滤色器CF3、以及第三钝化层PV3。
第二光阻挡构件BK2可以设置在波长转换层WLCL的第二平坦化层OC2上，并且可以在厚度方向(Z轴方向)上与光阻挡区域BA重叠。第二光阻挡构件BK2可以在厚度方向(Z轴方向)上与第一光阻挡构件BK1和/或子堤部SB重叠。第二光阻挡构件BK2可以阻挡光的透射。第二光阻挡构件BK2可以防止第一发射区域LA1、第二发射区域LA2和第三发射区域LA3之间的颜色混合，这使得显示装置10的颜色再现性得到改善。在平面图中，第二光阻挡构件BK2可以以围绕第一发射区域LA1、第二发射区域LA2和第三发射区域LA3的网格的形式布置。
第一滤色器CF1可以在第一发射区域LA1中设置在第二平坦化层OC2上。第一滤色器CF1可以由第二光阻挡构件BK2围绕。第一滤色器CF1可以在厚度方向(Z轴方向)上与第一波长转换构件WLC1重叠。第一滤色器CF1可以选择性地允许第一颜色光(例如，红光)穿过，并且可以阻挡或吸收第二颜色光(例如，绿光)和第三颜色光(例如，蓝光)。例如，第一滤色器CF1可以是红色滤色器并且可以包含红色着色剂。
第二滤色器CF2可以在第二发射区域LA2中设置在第二平坦化层OC2上。第二滤色器CF2可以由第二光阻挡构件BK2围绕。第二滤色器CF2可以在厚度方向(Z轴方向)上与第二波长转换构件WLC2重叠。第二滤色器CF2可以选择性地允许第二颜色光(例如，绿光)穿过，并且可以阻挡或吸收第一颜色光(例如，红光)和第三颜色光(例如，蓝光)。例如，第二滤色器CF2可以是绿色滤色器并且可以包含绿色着色剂。
第三滤色器CF3可以在第三发射区域LA3中设置在第二平坦化层OC2上。第三滤色器CF3可以由第二光阻挡构件BK2围绕。第三滤色器CF3可以在厚度方向(Z轴方向)上与透光构件LTU重叠。第三滤色器CF3可以选择性地允许第三颜色光(例如，蓝光)通过，并且可以阻挡或吸收第一颜色光(例如，红光)和第二颜色光(例如，绿光)。例如，第三滤色器CF3可以是蓝色滤色器并且可以包含蓝色着色剂。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以吸收来自显示装置10的外部的光的一部分，以减少外部光的反射光。因此，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由外部光的反射引起的颜色失真。
由于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3直接设置在波长转换层WLCL的第二平坦化层OC2上，所以显示装置10可以不需要用于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3的单独衬底。因此，可以相对减小显示装置10的厚度。
第三钝化层PV3可以覆盖第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第三钝化层PV3可以保护第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
封装层TFE可以设置在滤色器层CFL的第三钝化层PV3上。封装层TFE可以覆盖显示层DPL的顶表面和侧表面。例如，封装层TFE可以包括至少一个无机层以防止氧气或湿气的渗透。封装层TFE可以包括至少一个有机层，以保护显示装置10免受诸如灰尘的杂质的影响。
抗反射膜ARF可以设置在封装层TFE上。抗反射膜ARF可以防止外部光的反射，从而减少由于外部光的反射而导致的可见度的降低。抗反射膜ARF可以保护显示装置10的顶表面。可以选择性地省略抗反射膜ARF。在另一实施方式中，抗反射膜ARF可以用偏振膜代替。
柔性膜FPCB可以设置在第一衬底SUB1的底部上。柔性膜FPCB可以使用粘合构件ADM附接到第一衬底SUB1的底表面。选择性地，可以省略粘合构件ADM。柔性膜FPCB可以支承设置在柔性膜FPCB的下表面上的显示驱动器DIC。膜焊盘PAE可以设置在柔性膜FPCB的一侧上，例如设置在面对第一衬底SUB1的表面上。柔性膜FPCB的膜焊盘PAE可以通过连接膜ACF电连接到焊盘电极PD。柔性膜FPCB的另一侧可以电连接到在第一衬底SUB1之下的源电路板(未示出)。柔性膜FPCB可以将显示驱动器DIC的信号传输到显示装置10。
显示驱动器DIC可以是集成电路(IC)。例如，显示驱动器DIC可以基于时序控制器的数据控制信号将数字视频数据转换为模拟数据电压，并且可以通过柔性膜FPCB将模拟数据电压提供给显示区域DA的数据线。在另一实施方式中，显示驱动器DIC可以基于时序控制器的栅极控制信号产生栅极信号，并且可以通过柔性膜FPCB将栅极信号提供给显示区域DA的栅极线。由于显示装置10包括柔性膜FPCB，并且显示驱动器DIC设置在第一衬底SUB1之下，因此能够最小化非显示区域NDA的尺寸。
在下文中，将参考其它附图描述用于制造显示装置10的方法。
图6至图14是示出根据实施方式的显示装置的制造工艺的每个步骤的示意性剖视图，其中，图8是图7的区域B的放大图。
参考图6，可以制备第一载体衬底CG1。第一载体衬底CG1可以在显示装置10的制造工艺中支承显示装置10。例如，第一载体衬底CG1可以是玻璃衬底，但本公开不限于此。
可以在第一载体衬底CG1上形成第一衬底SUB1。第一衬底SUB1可以通过经由溶液工艺施加诸如聚合物树脂(如聚酰亚胺(PI))的绝缘材料来形成。第一衬底SUB1可以是基础衬底或基础构件。可以在第一衬底SUB1上形成第一阻碍绝缘层BIL1。第一阻碍绝缘层BIL1可以通过堆叠能够防止空气或湿气彼此渗透的无机材料来形成。
可以在第一阻碍绝缘层BIL1中形成第二接触孔CNT2。第二接触孔CNT2可以通过使用干法蚀刻工艺形成。在干法蚀刻工艺中，可以通过过蚀刻来蚀刻第一衬底SUB1的顶表面的一部分，从而可以完全去除第一阻碍绝缘层BIL1。第二接触孔CNT2可以穿过第一阻碍绝缘层BIL1，并且可以形成到第一衬底SUB1的一部分。
可以在第一阻碍绝缘层BIL1上形成封盖层CAP。封盖层CAP可以通过在第一阻碍绝缘层BIL1上堆叠并通过光刻方法图案化而形成。封盖层CAP可以形成为从第一阻碍绝缘层BIL1的顶表面延伸到第二接触孔CNT2的内部。在实施方式中，封盖层CAP可以包括在用于形成稍后将描述的第一衬底SUB1的第一接触孔CNT1的蚀刻工艺中不被蚀刻的材料。蚀刻工艺可以通过使用NF3气体的大气压等离子体(AP等离子体)蚀刻工艺来执行。蚀刻工艺可以具有NF3气体和待蚀刻的材料形成氟化合物并且氟化合物被蒸发和去除的机理。封盖层CAP可以包括其中不形成氟化合物的材料，并且可以使用透明导电材料，例如ITO、IZO或氧化铟镓锌(IGZO)。
参考图7和图8，可以在封盖层CAP上形成焊盘电极PD。在焊盘电极PD中，焊盘电极PD的第一金属层MTL1和第二金属层MTL2可以通过依次堆叠第一金属层材料和第二金属层材料并共同蚀刻来形成。焊盘电极PD可以形成在封盖层CAP的凹槽GRO中。根据实施方式，第一金属层MTL1可以设置成低于第一衬底SUB1的顶表面，并且第二金属层MTL2可以设置成使得第二金属层MTL2的底表面低于第一衬底SUB1的顶表面，并且第二金属层MTL2的顶表面高于第一衬底SUB1的顶表面。
参考图9，可以在第一阻碍绝缘层BIL1、封盖层CAP和焊盘电极PD上形成第二阻碍绝缘层BIL2。第二阻碍绝缘层BIL2可以通过与上述第一阻碍绝缘层BIL1相同的工艺形成，并且可以包括能够防止空气或湿气渗透的无机材料。可以在第二阻碍绝缘层BIL2上形成第二衬底SUB2。第二衬底SUB2可以通过与上述第一衬底SUB1相同的工艺形成，并且可以由相同的材料制成。
参考图10，可以在第二衬底SUB2上形成显示层DPL。在显示层DPL中，薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL可以依次堆叠在第二衬底SUB2上。可以形成封装层TFE以覆盖显示层DPL的顶表面和侧表面，并且可以在封装层TFE上形成抗反射膜ARF。
参考图11和图12，将显示装置10竖直倒置以形成柔性膜FPCB，并且可以从第一衬底SUB1移除第一载体衬底CG1。通过使用设置在第一载体衬底CG1和第一衬底SUB1之间的牺牲层(未示出)，可以从第一衬底SUB1的底表面去除第一载体衬底CG1，但是本公开不限于此。可以在抗反射膜ARF的表面上形成第二载体衬底。第二载体衬底可以支承竖直倒置的显示装置10。例如，第二载体衬底可以是玻璃衬底。
可以通过蚀刻第一衬底SUB1的表面在第一衬底SUB1中形成第一接触孔CNT1。第一接触孔CNT1通过干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种形成。例如，第一衬底SUB1的第一接触孔CNT1可以通过使用大气压等离子体(AP等离子体)的等离子体蚀刻工艺图案化。因此，可以形成第一衬底SUB1的第一接触孔CNT1，并且可以通过第一接触孔CNT1暴露封盖层CAP。尽管等离子体蚀刻工艺使用NF3气体，但是由于封盖层CAP不产生氟化合物，所以封盖层CAP可以不被蚀刻，并且可以保护焊盘电极PD不受蚀刻工艺的影响。
参考图13和图14，可以制备柔性膜FPCB。可以在柔性膜FPCB的表面上设置显示驱动器DIC，并且可以在柔性膜FPCB的另一表面上设置膜焊盘PAE。柔性膜FPCB可以沿着第一衬底SUB1的表面对准，使得膜焊盘PAE面对第一衬底SUB1。柔性膜FPCB的膜焊盘PAE和封盖层CAP可以使用连接膜ACF电连接。柔性膜FPCB的膜焊盘PAE可以通过连接膜ACF和封盖层CAP电连接到焊盘电极PD。
柔性膜FPCB可以使用粘合构件ADM附接并固定到第一衬底SUB1的表面。然而，本公开不限于此，并且可以省略粘合构件ADM。因此，可以制造根据实施方式的显示装置10。
图15是示出根据实施方式的拼接显示装置的结合结构的平面图。图16是沿着图15的线II-II'截取的示意性剖视图。
参考图15和图16，拼接显示装置TD可以包括多个显示装置10、联接构件20和覆盖构件30。显示装置10可以布置成网格形式，但不限于此。显示装置10可以在第一方向(X轴方向)和/或第二方向(Y轴方向)上电连接，并且拼接显示装置TD可以具有特定的形状。例如，显示装置10可以具有相同的尺寸，但不限于此。在另一实施方式中，显示装置10可以具有不同的尺寸。
拼接显示装置TD可以包括第一显示装置10-1至第四显示装置10-4。显示装置10的数量和连接关系不限于图15的实施方式。显示装置10的数量可以根据显示装置10中的每个和拼接显示装置TD的尺寸来确定。例如，拼接显示装置TD可以包括图3中所示的显示装置10。
显示装置10可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括多个像素以显示图像。非显示区域NDA可以邻近显示区域DA或围绕显示区域DA设置，并且可以不显示图像。
拼接显示装置TD可以包括设置在显示区域DA之间的联接区域SM。拼接显示装置TD可以通过连接相邻的显示装置10中的每个的非显示区域NDA来形成。显示装置10可以通过设置在联接区域SM中的粘合构件或联接构件20彼此电连接。显示装置10中的每个的联接区域SM可以不包括柔性膜。因此，显示装置10的显示区域DA之间的距离可以足够近，使得显示装置10之间的联接区域SM不能被用户识别。显示装置10中的每个的显示区域DA的外部光的反射率可以基本上与显示装置10之间的联接区域SM的反射率相同。因此，在拼接显示装置TD中，可以防止显示装置10之间的联接区域SM被用户识别，从而减少显示装置10之间的断开感，并改善图像中的沉浸感。
显示装置10可以包括在显示区域DA中布置成行和列的多个像素。像素中的每个可以包括由像素限定层或堤部限定的发射区域LA，并且可以通过发射区域LA发射具有峰值波长的光。例如，显示装置10的显示区域DA可以包括第一发射区域LA1、第二发射区域LA2和第三发射区域LA3。第一发射区域LA1、第二发射区域LA2和第三发射区域LA3中的每个可以是其中从显示装置10的发光元件ED产生的光被发射到显示装置10的外部的区域。
第一发射区域LA1、第二发射区域LA2和第三发射区域LA3可以在显示区域DA中在第一方向(X轴方向)上重复地依次布置。例如，第三发射区域LA3的尺寸可以大于第一发射区域LA1的尺寸，并且第一发射区域LA1的尺寸可以大于第二发射区域LA2的尺寸。在另一实施方式中，第一发射区域LA1、第二发射区域LA2和第三发射区域LA3在尺寸上可以基本上相同。
显示装置10的显示区域DA可以包括围绕发射区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发射区域LA1、第二发射区域LA2和第三发射区域LA3发射的有色光彼此混合。
在拼接显示装置TD中，相邻显示装置10的侧表面可以使用设置在显示装置10之间的联接构件20彼此连接。联接构件20可以将布置成栅格形状的第一显示装置10-1至第四显示装置10-4彼此连接，从而实现拼接显示装置TD。联接构件20可以连接显示装置10的相邻的第一衬底SUB1的侧表面、第一阻碍绝缘层BIL1和第二阻碍绝缘层BIL2的侧表面、第二衬底SUB2的侧表面、显示层DPL的侧表面、封装层TFE的侧表面和/或抗反射膜ARF的侧表面。
例如，联接构件20可以包括具有相对薄厚度的粘合剂或双面胶带，以最小化显示装置10之间的间隙。在另一实施方式中，联接构件20可以由具有相对薄厚度的联接框架形成，以最小化显示装置10之间的间隙。因此，在拼接显示装置TD中，可以防止显示装置10之间的联接区域SM被用户识别。
覆盖构件30可以设置在显示装置10和联接构件20的顶表面上，以覆盖显示装置10和联接构件20。例如，覆盖构件30可以设置在显示装置10中的每个的抗反射膜ARF的顶表面上。覆盖构件30可以保护拼接显示装置TD的顶表面。
在结束详细描述时，本领域中的技术人员将理解的是，在基本上不背离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的本公开的实施方式仅以一般和描述性的意义使用，而不是出于限制的目的。

Claims (20)

1.一种显示装置，包括：
第一衬底，包括第一接触孔；
第一阻碍绝缘层，设置在所述第一衬底上，并且包括在厚度方向上与所述第一接触孔重叠的第二接触孔；
封盖层，设置在所述第一阻碍绝缘层上，所述封盖层的至少一部分设置在所述第二接触孔和所述第一接触孔中；
焊盘电极，设置在所述封盖层上；
显示层，设置在所述焊盘电极上；以及
柔性膜，设置在所述第一衬底之下，并且通过所述第一接触孔和所述第二接触孔电连接到所述焊盘电极。
2.根据权利要求1所述的显示装置，其中，
所述第一接触孔是穿透所述第一衬底的通孔，以及
所述第二接触孔是穿透所述第一阻碍绝缘层的通孔。
3.根据权利要求1所述的显示装置，其中，
所述封盖层通过所述第一接触孔暴露于外部，以及
所述封盖层围绕所述焊盘电极。
4.根据权利要求1所述的显示装置，其中，所述封盖层的设置在所述第二接触孔和所述第一接触孔中的部分的底表面设置成低于所述第一衬底的顶表面。
5.根据权利要求1所述的显示装置，其中，所述封盖层包括氧化铟锡、氧化铟锌和氧化铟镓锌中的至少一种。
6.根据权利要求1所述的显示装置，其中，所述焊盘电极包括：
第一金属层，设置在所述封盖层上；以及
第二金属层，设置在所述第一金属层上。
7.根据权利要求6所述的显示装置，其中，所述第一金属层的顶表面设置成低于所述第一衬底的顶表面。
8.根据权利要求6所述的显示装置，其中，
所述第二金属层的底表面设置成低于所述第一衬底的顶表面，以及
所述第二金属层的顶表面设置成高于所述第一衬底的所述顶表面。
9.根据权利要求6所述的显示装置，其中，
所述封盖层包括凹槽，所述凹槽由设置在所述第一阻碍绝缘层上的部分与设置在所述第一接触孔和所述第二接触孔中的部分之间的台阶形成，以及
所述焊盘电极设置在所述凹槽中。
10.根据权利要求1所述的显示装置，还包括：
第二衬底；以及
第二阻碍绝缘层，设置在所述焊盘电极和所述显示层之间，其中，
所述第二阻碍绝缘层覆盖所述焊盘电极和所述封盖层，以及
所述第二衬底设置在所述第二阻碍绝缘层上。
11.根据权利要求1所述的显示装置，还包括：
连接膜，设置在所述柔性膜和所述焊盘电极之间，其中，
所述连接膜将所述焊盘电极电连接到所述柔性膜。
12.根据权利要求11所述的显示装置，其中，
所述柔性膜包括设置在面对所述第一衬底的表面上的膜焊盘，以及
所述连接膜与所述膜焊盘和所述封盖层中的每个电接触。
13.根据权利要求1所述的显示装置，其中，所述显示层包括：
薄膜晶体管层，设置在所述焊盘电极上；
发光元件层，设置在所述薄膜晶体管层上；
波长转换层，设置在所述发光元件层上；以及
滤色器层，设置在所述波长转换层上。
14.一种制造显示装置的方法，包括：
制备第一衬底；
在所述第一衬底的一表面上形成第一阻碍绝缘层；
在所述第一阻碍绝缘层上形成第一接触孔；
在所述第一阻碍绝缘层上和所述第一接触孔中形成封盖层；
在所述封盖层上形成焊盘电极；
在所述焊盘电极上形成显示层；
在所述第一衬底的另一表面上形成第二接触孔，所述第二接触孔在厚度方向上与所述第一接触孔重叠；以及
将柔性膜电连接到所述封盖层。
15.根据权利要求14所述的方法，其中，通过蚀刻所述第一阻碍绝缘层以穿透所述第一阻碍绝缘层并过蚀刻所述第一衬底的顶表面的一部分来形成所述第一接触孔。
16.根据权利要求14所述的方法，其中，所述封盖层从所述第一阻碍绝缘层的顶表面延伸到所述第一接触孔的内部。
17.根据权利要求14所述的方法，其中，所述封盖层形成凹槽，所述凹槽由设置在所述第一阻碍绝缘层上的部分与设置在所述第一接触孔和所述第二接触孔中的部分之间的台阶形成。
18.根据权利要求14所述的方法，其中，
所述焊盘电极包括：
第一金属层，设置在所述封盖层上；以及
第二金属层，设置在所述第一金属层上，
形成所述焊盘电极包括：依次堆叠并共同蚀刻第一金属层材料和第二金属层材料，
所述第一金属层的顶表面形成为低于所述第一衬底的顶表面，以及
所述第二金属层的底表面形成为低于所述第一衬底的所述顶表面。
19.根据权利要求18所述的方法，其中，通过使用NF3气体蚀刻所述第一衬底来形成所述第二接触孔。
20.一种拼接显示装置，包括：
多个显示装置；以及
联接构件，连接所述多个显示装置，其中，
所述多个显示装置中的每个包括：
显示区域，包括多个像素；
非显示区域，邻近所述显示区域设置；
第一衬底，包括第一接触孔；
第一阻碍绝缘层，设置在所述第一衬底上，并且包括在厚度方向上与所述第一接触孔重叠的第二接触孔；
封盖层，设置在所述第一阻碍绝缘层上，所述封盖层的至少一部分设置在所述第二接触孔和所述第一接触孔中；
焊盘电极，设置在所述封盖层上；
显示层，设置在所述焊盘电极上；以及
柔性膜，设置在所述第一衬底之下，并且通过所述第一接触孔和所述第二接触孔电连接到所述焊盘电极。
CN202310150668.3A 2022-02-25 2023-02-21 显示装置、制造其的方法和包括其的拼接显示装置 Pending CN116666416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0025164 2022-02-25
KR1020220025164A KR20230128176A (ko) 2022-02-25 2022-02-25 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
CN116666416A true CN116666416A (zh) 2023-08-29

Family

ID=87710615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310150668.3A Pending CN116666416A (zh) 2022-02-25 2023-02-21 显示装置、制造其的方法和包括其的拼接显示装置

Country Status (3)

Country Link
US (1) US20230275188A1 (zh)
KR (1) KR20230128176A (zh)
CN (1) CN116666416A (zh)

Also Published As

Publication number Publication date
KR20230128176A (ko) 2023-09-04
US20230275188A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
CN115000132A (zh) 显示设备、制造其的方法和包括其的拼接显示设备
CN118077053A (zh) 显示装置和包括该显示装置的拼接显示装置
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN115207041A (zh) 显示装置、其提供方法以及包括显示装置的平铺显示装置
CN116666416A (zh) 显示装置、制造其的方法和包括其的拼接显示装置
EP4239680A1 (en) Display device and tiled display device including the same
EP4287255A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230307462A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230143994A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230275114A1 (en) Display device and tiled display device including the same
US20230274691A1 (en) Display device, method of manufacturing the display device, and tiled display device including the display device
US20230275103A1 (en) Display device, method of manufacturing the same and tiled display device including the same
EP3985739A1 (en) Tiled display
US20240105897A1 (en) Display device, method of manufacturing the same and tiled display device including the same
CN116895675A (zh) 显示装置、其制造方法以及包括其的拼接显示装置
KR20230131332A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN117716500A (zh) 显示装置和包括该显示装置的拼接显示装置
KR20220095288A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230140659A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN117501838A (zh) 显示装置
CN114551491A (zh) 显示装置、制造其的方法以及包括其的拼接显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication