CN116666215A - 阈值调整式GaN器件及其制备方法 - Google Patents

阈值调整式GaN器件及其制备方法 Download PDF

Info

Publication number
CN116666215A
CN116666215A CN202310645047.2A CN202310645047A CN116666215A CN 116666215 A CN116666215 A CN 116666215A CN 202310645047 A CN202310645047 A CN 202310645047A CN 116666215 A CN116666215 A CN 116666215A
Authority
CN
China
Prior art keywords
gan
epitaxial structure
cap layer
layer
gan cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310645047.2A
Other languages
English (en)
Inventor
郁发新
莫炯炯
开翠红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202310645047.2A priority Critical patent/CN116666215A/zh
Publication of CN116666215A publication Critical patent/CN116666215A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阈值调整式GaN器件及其制备方法，通过对所述GaN帽层的表面处理，在所述GaN帽层的表面形成含Ga‑O键的所述调节膜层，改变栅极区的2DEG，使2DEG减少，所述GaN沟道层的表面势升高，改变GaN器件的阈值。本发明制备工艺可实施性较强，且可避免刻蚀对势垒层的离子损伤，进一步的，通过对表面处理工艺的控制，可便捷的改变阈值大小，实现多阈值GaN器件的制备。

Description

阈值调整式GaN器件及其制备方法
技术领域
本发明属于半导体制造技术领域，涉及一种阈值调整式GaN器件及其制备方法。
背景技术
GaN HEMT通常情况下为耗尽型(常开)器件，即阈值为负，要改变GaN HEMT器件的阈值，或者说制备增强型(常关型)器件，通常采用以下几种方式：
一种为，P-GaN栅技术，在AlGaN势垒层上沉积P-GaN外延，以耗尽GaN沟道内的二维电子气(2DEG)；
一种为，栅下氟(F)离子注入技术；
一种为，凹栅结构，刻蚀势垒层，以在GaN沟道内不能极化出导通的2DEG。
但上述这些方法要么工艺繁琐，要么对外延层有损伤，易造成器件可靠性问题，如刻蚀势垒层会造成材料的离子损伤等。
因此，提供一种阈值调整式GaN器件及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种阈值调整式GaN器件及其制备方法，用于解决现有技术中难以对GaN器件的阈值进行调整的问题。
为实现上述目的及其他相关目的，本发明提供一种阈值调整式GaN器件的制备方法，包括以下步骤：
提供衬底；
于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
于所述GaN帽层上形成源漏金属电极；
形成光刻胶，所述光刻胶覆盖所述源漏金属电极及所述GaN帽层；
图形化所述光刻胶，形成显露所述GaN帽层的栅极开口；
对显露的所述GaN帽层进行表面处理，去除所述光刻胶，并进行退火，在所述GaN帽层的表面形成含Ga-O键的调节膜层；
于所述调节膜层上形成栅极金属电极。
可选地，对显露的所述GaN帽层进行表面处理的步骤包括：采用ICP法，通过O2等离子体对所述GaN帽层进行表面处理，其中，O2流量为40sccm～80sccm，压强为4mT～8mT，功率为300W～500W；在去除所述光刻胶后，在N2氛围下进行退火，退火温度为800℃，时间为5min～10min。
可选地，形成的所述调节膜层的横截面积大于或等于所述栅极金属电极的横截面积。
可选地，形成的所述GaN沟道的厚度为50nm～200nm，形成的所述AlN势垒层的厚度为2nm～5nm，形成的所述GaN帽层的厚度为1nm～5nm。
本发明还提供一种阈值调整式GaN器件的制备方法，包括以下步骤：
提供衬底；
于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
于所述外延结构中进行氮离子注入形成隔离结构，通过所述隔离结构将所述外延结构划分为第一外延结构区及第二外延结构区；
于所述GaN帽层上形成源漏金属电极；
形成光刻胶，所述光刻胶覆盖所述源漏金属电极及所述GaN帽层；
图形化所述光刻胶，在所述第一外延结构区中形成显露所述GaN帽层的栅极开口；
对显露的所述GaN帽层进行表面处理，去除所述光刻胶，并进行退火，在所述GaN帽层的表面形成含Ga-O键的调节膜层；
于所述第一外延结构区的所述调节膜层上及所述第二外延结构区的所述GaN帽层上均形成栅极金属电极。
可选地，对显露的所述GaN帽层进行表面处理的步骤包括：采用ICP法，通过O2等离子体对所述GaN帽层进行表面处理，其中，O2流量为40sccm～80sccm，压强为4mT～8mT，功率为300W～500W；在去除所述光刻胶后，在N2氛围下进行退火，退火温度为800℃，时间为5min～10min。
可选地，形成有多个所述第一外延结构区，且多个所述第一外延结构区中的所述调节膜层具有不同结构。
本发明还提供一种阈值调整式GaN器件，所述阈值调整式GaN器件包括：
衬底；
外延结构，所述外延结构位于所述衬底上，包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
源漏金属电极，所述源漏金属电极位于所述GaN帽层上；
含Ga-O键的调节膜层，所述调节膜层位于所述GaN帽层的表面；
栅极金属电极，所述栅极金属电极位于所述调节膜层上。
本发明还提供一种阈值调整式GaN器件，所述阈值调整式GaN器件包括：
衬底；
外延结构，所述外延结构位于所述衬底上，包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
隔离结构，所述隔离结构位于所述外延结构中，通过所述隔离结构将所述外延结构划分为第一外延结构区及第二外延结构区；
源漏金属电极，所述源漏金属电极位于所述GaN帽层上；
含Ga-O键的调节膜层，所述调节膜层位于所述第一外延结构区中的所述GaN帽层的表面；
栅极金属电极，所述栅极金属电极分别位于所述第一外延结构区的所述调节膜层上及所述第二外延结构区的所述GaN帽层上。
可选地，包括多个所述第一外延结构区，且多个所述第一外延结构区中的所述调节膜层具有不同结构。
如上所述，本发明的所述阈值调整式GaN器件及其制备方法，通过对所述GaN帽层的表面处理，在所述GaN帽层的表面形成含Ga-O键的所述调节膜层，改变栅极区的2DEG，使2DEG减少，所述GaN沟道层的表面势升高，改变GaN器件的阈值。
本发明制备工艺可实施性较强，且可避免刻蚀对势垒层的离子损伤，进一步的，通过对表面处理工艺的控制，可便捷的改变阈值大小，实现多阈值GaN器件的制备。
附图说明
图1显示为本发明实施例一中制备阈值调整式GaN器件的工艺流程图。
图2显示为本发明实施例一中外延结构的结构示意图。
图3显示为本发明实施例一中形成隔离结构后的结构示意图。
图4显示为本发明实施例一中形成源漏金属电极后的结构示意图。
图5显示为本发明实施例一中图形化光刻胶后的结构示意图。
图6显示为本发明实施例一中形成含Ga-O键的调节膜层后的结构示意图。
图7显示为本发明实施例一中形成栅极金属电极后的结构示意图。
图8显示为本发明实施例一中阈值调整式GaN器件的原理示意图。
图9显示为本发明实施例二中制备阈值调整式GaN器件的工艺流程图。
元件标号说明
100 GaN沟道层
200 AlN势垒层
300 GaN帽层
400 隔离结构
501、503 源金属电极
502、504 漏金属电极
600 光刻胶
700 调节膜层
801、802 栅极金属电极
A 第一外延结构区
B 第二外延结构区
S1～S8、S1’～S7’ 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
参阅图1，本实施例提供一种阈值调整式GaN器件的制备方法，包括以下步骤：
S1：提供衬底；
S2：于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
S3：于所述外延结构中进行氮离子注入形成隔离结构，通过所述隔离结构将所述外延结构划分为第一外延结构区及第二外延结构区；
S4：于所述GaN帽层上形成源漏金属电极；
S5：形成光刻胶，所述光刻胶覆盖所述源漏金属电极及所述GaN帽层；
S6：图形化所述光刻胶，在所述第一外延结构区中形成显露所述GaN帽层的栅极开口；
S7：对显露的所述GaN帽层进行表面处理，去除所述光刻胶，并进行退火，在所述GaN帽层的表面形成含Ga-O键的调节膜层；
S8：于所述第一外延结构区的所述调节膜层上及所述第二外延结构区的所述GaN帽层上均形成栅极金属电极。
本实施例的所述阈值调整式GaN器件的制备方法，通过对所述GaN帽层的表面处理，在所述GaN帽层的表面形成含Ga-O键的所述调节膜层，改变栅极区的2DEG，使2DEG减少，所述GaN沟道层的表面势升高，改变GaN器件的阈值，如图8。
本实施例制备工艺可实施性较强，且可避免刻蚀对所述AlN势垒层的离子损伤，通过对表面处理工艺的控制，可便捷的改变阈值大小。
以下结合说明书附图2～附图8，对有关所述阈值调整式GaN器件的制备及结构进行介绍。
首先，参阅图1及图2，执行步骤S1及步骤S2，提供衬底(未图示)及于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN沟道层100、AlN势垒层200及GaN帽层300。
具体的，所述衬底可选用常规衬底，如蓝宝石衬底、SiC衬底、GaN衬底或Si衬底等，具体种类此处不作限定，可根据需要进行选择。而后，可采用MOCVD于所述衬底上依次外延形成所述GaN沟道层100、所述AlN势垒层200及所述GaN帽层300。其中，所述GaN沟道层100与所述AlN势垒层200构成AlN/GaN异质结，以提供2DEG(二维电子气)。
作为示例，形成的所述GaN沟道100的厚度可为50nm～200nm，如50nm、100nm、150nm、200nm等；形成的所述AlN势垒层200的厚度可为2nm～5nm，如2nm、3nm、4nm、5nm等，形成的所述GaN帽层300的厚度可为1nm～5nm，如1nm、2nm、3nm、5nm等。
进一步的，在所述外延结构中，所述衬底与所述GaN沟道层100之间还可形成如AlxGa1-xN缓冲层，其中，0＜x≤1，且远离所述衬底的x值小于临近所述衬底的x值，以缓解所述衬底与所述GaN沟道层100的晶格不匹配及热膨胀系数不匹配的问题。关于所述AlxGa1-xN缓冲层的具体组分及厚度此处不作限定。
接着，参阅图1及图3，执行步骤S3，于所述外延结构中进行氮离子注入形成隔离结构400，通过所述隔离结构400将所述外延结构划分为第一外延结构区A及第二外延结构区B。
具体的，通过所述氮离子的注入，可形成高阻的所述隔离结构400，且形成的所述隔离结构400贯穿2DEG区，以使得所述第一外延结构区A及所述第二外延结构区B形成电隔离。关于所述氮离子注入的能量及剂量此处不作限定。
接着，参阅图1及图4，执行步骤S4，于所述GaN帽层300上形成源漏金属电极。
具体的，可通过光刻定义源区及漏区，而后沉积金属，并进行退火，形成位于所述GaN帽层300上的源金属电极501、503，以及位于所述GaN帽层300上的漏金属电极502、504，其中，所述源漏金属电极的材质可以为Ti/Al/Ni/Au，退火温度可以为850℃，退火时间可为1min，但所述源漏金属电极的材质及退火工艺并非局限于此。
接着，参阅图1及图5，执行步骤S5及步骤S6，形成图形化的光刻胶600，所述光刻胶600覆盖所述源漏金属电极及所述GaN帽层300，且具有显露所述第一外延结构区A中的所述GaN帽层300的栅极开口。
具体的，可通过光刻定义所述第一外延结构区A中的栅极区，即通过所述栅极开口显露出部分所述GaN帽层300，其他地方则通过所述光刻胶600进行保护。
接着，参阅图1及图6，执行步骤S7，对显露的所述GaN帽层300进行表面处理，去除所述光刻胶600，并进行退火，在所述GaN帽层300的表面形成含Ga-O键的调节膜层700。
作为示例，对显露的所述GaN帽层300进行表面处理的步骤可包括：采用ICP法，通过O2等离子体对所述GaN帽层300进行表面处理，其中，O2流量可为40sccm～80sccm，如40sccm、60sccm、80sccm等；压强可为4mT～8mT，如4mT、6mT、8mT等；功率可为300W～500W，如300W、400W、500W等。
作为示例，在去除所述光刻胶600后，可在N2氛围下进行退火，退火温度可为800℃，时间可为5min～10min，如5min、8min、10min等，以使O2等离子体处理后的缺陷表面得以恢复。
具体的，如图8，本实施例中通过O2等离子体对所述GaN帽层300进行表面处理，但所述表面处理并非仅局限于O2等离子体，也可为包括O2等离子体的其他等离子体，本实施例通过所述O2等离子体可使得所述GaN沟道层100内的2DEG减少，阈值右移，如从-5V变到-1V，且可只在栅极区改变2DEG，而不影响其他区域，如源、漏区域的2DEG。其中，栅极区的2DEG浓度的改变是通过对所述GaN帽层300的O2等离子体处理形成含Ga-O键的所述调节膜层700耗尽了电子、拉高了表面势带来的，从而本实施例不用进行势垒层的厚度刻蚀，工艺可实施性较强，而且可避免刻蚀对势垒层的离子损伤。
进一步的，通过对所述表面处理的时长、功率、O2流量及压强等表面处理工艺条件的调节，可灵活的改变器件阈值的大小。
接着，参阅图1及图7，执行步骤S8，于所述第一外延结构区A的所述调节膜层700上及所述第二外延结构区B的所述GaN帽层300上分别形成栅极金属电极801、802。
作为示例，形成的所述调节膜层700的横截面积大于或等于所述栅极金属电极801的横截面积。
具体的，可利用光刻定义栅极金属沉积区域，如栅极金属沉积区域的横截面积可定义为A2，O2等离子体处理后的所述调节膜层700的横截面积可定义为A1，且A2≤A1，以使得形成的所述栅极金属电极801完全位于所述调节膜层700上。其中，所述栅极金属电极801、802的材质可为Ni/Au，但并非局限于此。
作为示例，形成有多个所述第一外延结构区A，且多个所述第一外延结构区A中的所述调节膜层700具有不同结构。
具体的，图7中仅示意了具有1个所述第一外延结构区A及1个所述第二外延结构区B的结构示意图，但并非局限于此，根据需要，可通过2个、3个等多个所述隔离结构400，以将所述外延结构划分为更多的区域，从而通过对表面处理工艺的控制，实现在不同的外延结构区中，形成具有不同结构的所述调节膜层700，如具有不同的横截面积、不同深度的所述调节膜层700等，从而可在单外延结构上实现多阈值的GaN器件的制备。
参阅图7，本实施例提供一种阈值调整式GaN器件，所述阈值调整式GaN器件包括：
衬底(未图示)；
外延结构，所述外延结构位于所述衬底上，包括自下而上叠置的GaN沟道层100、AlN势垒层200及GaN帽层300；
隔离结构400，所述隔离结构400位于所述外延结构中，通过所述隔离结构400将所述外延结构划分为第一外延结构区A及第二外延结构区B；
源漏金属电极，所述源漏金属电极位于所述GaN帽层300上，包括源金属电极501、503及漏金属电极502、504；
含Ga-O键的调节膜层700，所述调节膜层700位于所述第一外延结构区A中的所述GaN帽层300的表面；
栅极金属电极801及栅极金属电极802，所述栅极金属电极801位于所述第一外延结构区A的所述调节膜层700上，所述栅极金属电极802位于所述第二外延结构区B的所述GaN帽层300上。
本实施例的所述阈值调整式GaN器件采用上述制备方法制备，但并非局限于上述制备工艺。本实施例中的所述阈值调整式GaN器件直接采用上述制备方法制备，从而有关所述阈值调整式GaN器件的材料、制备等均可参阅上述制备方法。
作为示例，包括多个所述第一外延结构区A，且多个所述第一外延结构区A中的所述调节膜层700具有不同结构。
具体的，图7中仅示意了具有1个所述第一外延结构区A及1个所述第二外延结构区B的结构示意图，但并非局限于此，根据需要，可通过2个、3个等多个所述隔离结构400，以将所述外延结构划分为更多的区域，从而通过对表面处理工艺的控制，实现在不同的外延结构区中，形成具有不同结构的所述调节膜层700，如具有不同的横截面积、不同深度的所述调节膜层700等，从而可在单外延结构上实现多阈值的GaN器件的制备。
实施例二
参阅图9，本实施例提供另一种阈值调整式GaN器件的制备方法，本实施例与实施例一的不同之处主要在于：去除隔离结构的制备步骤，以根据需要制备阈值调整式GaN器件，扩大应用。
如图9，制备所述阈值调整式GaN器件的步骤包括：
S1’：提供衬底；
S2’：于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
S3’：于所述GaN帽层上形成源漏金属电极；
S4’：形成光刻胶，所述光刻胶覆盖所述源漏金属电极及所述GaN帽层；
S5’：图形化所述光刻胶，形成显露所述GaN帽层的栅极开口；
S6’：对显露的所述GaN帽层进行表面处理，去除所述光刻胶，并进行退火，在所述GaN帽层的表面形成含Ga-O键的调节膜层；
S7’：于所述调节膜层上形成栅极金属电极。
其中，关于所述阈值调整式GaN器件的制备及结构均可参阅实施例一中的关于所述第一外延结构区A的制备及结构，此处不作赘述。
综上所述，本发明的所述阈值调整式GaN器件及其制备方法，通过对所述GaN帽层的表面处理，在所述GaN帽层的表面形成含Ga-O键的所述调节膜层，改变栅极区的2DEG，使2DEG减少，所述GaN沟道层的表面势升高，改变GaN器件的阈值。本发明制备工艺可实施性较强，且可避免刻蚀对势垒层的离子损伤，进一步的，通过对表面处理工艺的控制，可便捷的改变阈值大小，实现多阈值GaN器件的制备。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种阈值调整式GaN器件的制备方法，其特征在于，包括以下步骤：
提供衬底；
于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
于所述GaN帽层上形成源漏金属电极；
形成光刻胶，所述光刻胶覆盖所述源漏金属电极及所述GaN帽层；
图形化所述光刻胶，形成显露所述GaN帽层的栅极开口；
对显露的所述GaN帽层进行表面处理，去除所述光刻胶，并进行退火，在所述GaN帽层的表面形成含Ga-O键的调节膜层；
于所述调节膜层上形成栅极金属电极。
2.根据权利要求1所述的阈值调整式GaN器件的制备方法，其特征在于，对显露的所述GaN帽层进行表面处理的步骤包括：采用ICP法，通过O2等离子体对所述GaN帽层进行表面处理，其中，O2流量为40sccm～80sccm，压强为4mT～8mT，功率为300W～500W；在去除所述光刻胶后，在N2氛围下进行退火，退火温度为800℃，时间为5min～10min。
3.根据权利要求1所述的阈值调整式GaN器件的制备方法，其特征在于：形成的所述调节膜层的横截面积大于或等于所述栅极金属电极的横截面积。
4.根据权利要求1所述的阈值调整式GaN器件的制备方法，其特征在于：形成的所述GaN沟道的厚度为50nm～200nm，形成的所述AlN势垒层的厚度为2nm～5nm，形成的所述GaN帽层的厚度为1nm～5nm。
5.一种阈值调整式GaN器件的制备方法，其特征在于，包括以下步骤：
提供衬底；
于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
于所述外延结构中进行氮离子注入形成隔离结构，通过所述隔离结构将所述外延结构划分为第一外延结构区及第二外延结构区；
于所述GaN帽层上形成源漏金属电极；
形成光刻胶，所述光刻胶覆盖所述源漏金属电极及所述GaN帽层；
图形化所述光刻胶，在所述第一外延结构区中形成显露所述GaN帽层的栅极开口；
对显露的所述GaN帽层进行表面处理，去除所述光刻胶，并进行退火，在所述GaN帽层的表面形成含Ga-O键的调节膜层；
于所述第一外延结构区的所述调节膜层上及所述第二外延结构区的所述GaN帽层上均形成栅极金属电极。
6.根据权利要求5所述的阈值调整式GaN器件的制备方法，其特征在于：对显露的所述GaN帽层进行表面处理的步骤包括：采用ICP法，通过O2等离子体对所述GaN帽层进行表面处理，其中，O2流量为40sccm～80sccm，压强为4mT～8mT，功率为300W～500W；在去除所述光刻胶后，在N2氛围下进行退火，退火温度为800℃，时间为5min～10min。
7.根据权利要求5所述的阈值调整式GaN器件的制备方法，其特征在于：形成有多个所述第一外延结构区，且多个所述第一外延结构区中的所述调节膜层具有不同结构。
8.一种阈值调整式GaN器件，其特征在于，所述阈值调整式GaN器件包括：
衬底；
外延结构，所述外延结构位于所述衬底上，包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
源漏金属电极，所述源漏金属电极位于所述GaN帽层上；
含Ga-O键的调节膜层，所述调节膜层位于所述GaN帽层的表面；
栅极金属电极，所述栅极金属电极位于所述调节膜层上。
9.一种阈值调整式GaN器件，其特征在于，所述阈值调整式GaN器件包括：
衬底；
外延结构，所述外延结构位于所述衬底上，包括自下而上叠置的GaN沟道层、AlN势垒层及GaN帽层；
隔离结构，所述隔离结构位于所述外延结构中，通过所述隔离结构将所述外延结构划分为第一外延结构区及第二外延结构区；
源漏金属电极，所述源漏金属电极位于所述GaN帽层上；
含Ga-O键的调节膜层，所述调节膜层位于所述第一外延结构区中的所述GaN帽层的表面；
栅极金属电极，所述栅极金属电极分别位于所述第一外延结构区的所述调节膜层上及所述第二外延结构区的所述GaN帽层上。
10.根据权利要求9所述的阈值调整式GaN器件的制备方法，其特征在于：包括多个所述第一外延结构区，且多个所述第一外延结构区中的所述调节膜层具有不同结构。
CN202310645047.2A 2023-06-01 2023-06-01 阈值调整式GaN器件及其制备方法 Pending CN116666215A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310645047.2A CN116666215A (zh) 2023-06-01 2023-06-01 阈值调整式GaN器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310645047.2A CN116666215A (zh) 2023-06-01 2023-06-01 阈值调整式GaN器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116666215A true CN116666215A (zh) 2023-08-29

Family

ID=87722017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310645047.2A Pending CN116666215A (zh) 2023-06-01 2023-06-01 阈值调整式GaN器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116666215A (zh)

Similar Documents

Publication Publication Date Title
JP6203533B2 (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
EP2084733B1 (en) Methods of fabricating semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
TWI478337B (zh) 高電子遷移率電晶體及其製造方法
JP5534701B2 (ja) 半導体装置
US20110212582A1 (en) Method Of Manufacturing High Electron Mobility Transistor
JP5692898B2 (ja) 電力電子素子及びその製造方法並びに電力電子素子を含む集積回路モジュール
JP2007317794A (ja) 半導体装置およびその製造方法
CN111370300B (zh) 氮化镓高电子移动率晶体管的栅极结构的制造方法
JP2019062115A (ja) 電界効果トランジスタの製造方法及び電界効果トランジスタ
JP2005311028A (ja) 窒化物半導体装置及びその製造方法
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
JP2016100450A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
CN110875383B (zh) 半导体装置及其制造方法
KR101306591B1 (ko) 고-전자 이동도 트랜지스터 소자 및 그 제조 방법
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
CN116666215A (zh) 阈值调整式GaN器件及其制备方法
JP2019135745A (ja) 電界効果トランジスタの製造方法
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same
TWI791364B (zh) 常關型氮化鎵元件的製造方法
CN111092118A (zh) 半导体装置及其制造方法
RU2800395C1 (ru) Способ изготовления высокоточного транзистора с невплавными омическими контактами
CN116959981A (zh) 增强型AlGaN/GaN基HEMT器件的制备方法
KR20220013870A (ko) 고전자 이동도 트랜지스터 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination