CN111092118A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111092118A
CN111092118A CN201811236204.XA CN201811236204A CN111092118A CN 111092118 A CN111092118 A CN 111092118A CN 201811236204 A CN201811236204 A CN 201811236204A CN 111092118 A CN111092118 A CN 111092118A
Authority
CN
China
Prior art keywords
layer
fluorine
compound semiconductor
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811236204.XA
Other languages
English (en)
Other versions
CN111092118B (zh
Inventor
陈志谚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201811236204.XA priority Critical patent/CN111092118B/zh
Publication of CN111092118A publication Critical patent/CN111092118A/zh
Application granted granted Critical
Publication of CN111092118B publication Critical patent/CN111092118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种半导体装置及其制造方法，其包含沟道层，设置于衬底上方；阻挡层，设置于沟道层上方；化合物半导体层，设置于阻挡层上方；一对源极/漏极，设置于衬底上方且分别位于化合物半导体层的两侧；氟化区，设置于化合物半导体层内；以及栅极，设置于化合物半导体层上。本发明在半导体装置的化合物半导体层中导入氟，形成氟化区，以提升表面电位并改变能带，进而改善阈值电压和栅极摆幅。

Description

半导体装置及其制造方法
技术领域
本发明实施例是关于半导体制造技术，特别是有关于半导体装置及其制造方法。
背景技术
高电子迁移率晶体管(high electron mobility transistor，HEMT)，又称为异质结场效应晶体管(heterostructure FET，HFET)或调制掺杂场效应晶体管(modulation-doped FET，MODFET)，为一种场效应晶体管(field effect transistor，FET)，其由具有不同能隙(energy gap)的半导体材料组成。在邻近不同半导体材料的所形成界面处会产生二维电子气(two dimensional electron gas，2DEG)层。由于二维电子气的高电子移动性，高电子迁移率晶体管可以具有高击穿电压、高电子迁移率、低导通电阻与低输入电容等优点，因而适合用于高功率元件上。
然而，现有的高电子迁移率晶体管虽大致符合需求，但并非在每个方面皆令人满意，仍需进一步改良，以提升效能并具有更广泛的应用。
发明内容
根据本发明的一些实施例，提供半导体装置。此半导体装置包含沟道层，设置于衬底上方；阻挡层，设置于沟道层上方；化合物半导体层，设置于阻挡层上方；一对源极/漏极，设置于衬底上方且分别位于化合物半导体层的两侧；氟化区，设置于化合物半导体层内；以及栅极，设置于化合物半导体层上。
在一些实施例中，氟化区从化合物半导体层的顶部延伸至阻挡层中。
在一些实施例中，半导体装置更包含氟化区更设置于化合物半导体层周围的阻挡层中。
在一些实施例中，半导体装置更包含第一氟保持层，设置于化合物半导体层顶部、内部或底部；及/或第二氟保持层，覆盖化合物半导体层的侧壁且延伸至这对源极/漏极与阻挡层之间。
在一些实施例中，这对源极/漏极穿过阻挡层且延伸至沟道层中，且第二氟保持层更设置在这对源极/漏极与沟道层之间。
在一些实施例中，在第一氟保持层和第二氟保持层内的氟含量大于在第一氟保持层和第二氟保持层外的氟含量。
在一些实施例中，第二氟保持层具有开口，此开口的面积小于或等于氟化区在化合物半导体层的顶部的面积，且栅极设置于此开口。
在一些实施例中，第一氟保持层与第二氟保持层各自独立地包含氮化铝、氮化铝镓、氮化铟镓或前述的组合。
在一些实施例中，第一氟保持层的厚度与第二氟保持层的厚度各自独立地在0.5nm至5nm的范围。
在一些实施例中，半导体装置更包含二维电子气回复层，覆盖化合物半导体层的侧壁且延伸至这对源极/漏极与阻挡层之间。
根据本发明的另一些实施例，提供半导体装置的制造方法。此方法包含在衬底上方形成沟道层；在沟道层上方形成阻挡层；在阻挡层上方形成化合物半导体层；在衬底上方且在化合物半导体层的两侧形成一对源极/漏极；在化合物半导体层内导入氟；以及在化合物半导体层上方形成栅极。
在一些实施例中，氟的导入包含使用刻蚀设备。
在一些实施例中，氟的导入包含使用反应性离子刻蚀、感应耦合等离子体刻蚀或前述的组合。
在一些实施例中，导入氟的范围从化合物半导体层的顶部延伸至阻挡层中。
在一些实施例中，半导体装置的制造方法更包含在导入氟之后且在形成栅极之前，执行第一热处理。
在一些实施例中，半导体装置的制造方法更包含在形成栅极之后，执行第二热处理。
在一些实施例中，半导体装置的制造方法更包含在化合物半导体层周围的阻挡层导入氟。
在一些实施例中，氟在化合物半导体层周围的阻挡层的导入包含使用升温设备、刻蚀设备或前述的组合。
在一些实施例中，半导体装置的制造方法更包含在形成化合物半导体层期间，原位形成第一氟保持层；及/或在形成化合物半导体层之后且在形成栅极之前，在化合物半导体层的侧壁上形成第二氟保持层，且第二氟保持层延伸至这对源极/漏极与沟道层之间。
在一些实施例中，半导体装置的制造方法更包含这对源极/漏极穿过阻挡层且延伸至沟道层中，且第二氟保持层延伸至这对源极/漏极与阻挡层之间。
在一些实施例中，半导体装置的制造方法更包含在化合物半导体层上方形成第二氟保持层的开口，从开口导入氟；以及在开口处形成栅极。
在一些实施例中，半导体装置的制造方法更包含在化合物半导体层的侧壁上形成二维电子气回复层，且二维电子气回复层延伸至这对源极/漏极与沟道层之间。
本发明实施例涉及的半导体装置及其制造方法，适用于高电子迁移率晶体管(HEMT)。本发明实施例在半导体装置的化合物半导体层中导入氟，形成氟化区，以提升表面电位并改变能带，进而改善阈值电压和栅极摆幅。
附图说明
以下将配合所附图式详述本发明的实施例。应注意的是，依据产业上的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明的特征。
图1A-图1F是根据一些实施例绘示在制造半导体装置的各个阶段的剖面示意图。
图2是根据一些实施例绘示半导体装置的剖面示意图。
图3是根据一些实施例绘示半导体装置的剖面示意图。
图4A-图4D是根据一些实施例绘示在制造半导体装置的各个阶段的剖面示意图。
图5是根据一些实施例绘示半导体装置的剖面示意图。
图6是根据一些实施例绘示半导体装置的剖面示意图。
附图标号：
100、200、300、400、500、600～半导体装置；
110～衬底；
120～成核层；
130～缓冲层；
140～沟道层；
150～阻挡层；
160、160a～化合物半导体层；
170～源极/漏极；
180、180’～氟化区；
190～栅极；
310～第一氟保持层；
410～第二氟保持层；
420～开口；
610～二维电子气回复层；
T1、T2、T3～厚度。
具体实施方式
以下概述一些实施例，以使得本领域技术人员可以更容易理解本发明。然而，这些实施例只是范例，并非用于限制本发明。可以理解的是，本领域技术人员可以根据需求，调整以下描述的实施例，例如改变工艺顺序及/或包含比在此描述的更多或更少步骤。
此外，可以在以下叙述的实施例的基础上添加其他元件。举例来说，“在第一元件上形成第二元件”的描述可能包含第一元件与第二元件直接接触的实施例，也可能包含第一元件与第二元件之间具有其他元件，使得第一元件与第二元件不直接接触的实施例，并且第一元件与第二元件的上下关系可能随着装置在不同方位操作或使用而改变。
以下根据本发明的一些实施例，描述半导体装置及其制造方法，且特别适用于高电子迁移率晶体管(HEMT)。本发明在半导体装置的化合物半导体层中导入氟，形成氟化区，以提升表面电位并改变能带，进而改善阈值电压(threshold voltage，Vth)和栅极摆幅(gate swing)。
图1A-图1F是根据一些实施例绘示在制造半导体装置100的各个阶段的剖面示意图。如图1A所示，半导体装置100包含衬底110。可以使用任何适用于半导体装置的衬底材料。衬底110可以是整块的(bulk)半导体衬底或包含由不同材料形成的复合衬底，并且可以将衬底110掺杂(例如使用p型或n型掺质)或不掺杂。在一些实施例中，衬底110可以包含半导体衬底、玻璃衬底或陶瓷衬底，例如硅衬底、硅锗衬底、碳化硅(Silicon Carbide，SiC)、氮化铝(Aluminium Nitride，AlN)衬底、蓝宝石(Sapphire)衬底、前述的组合或类似的材料。在一些实施例中，衬底110可以包含绝缘体上覆半导体(semiconductor-on-insulator，SOI)衬底，其是经由在绝缘层上设置半导体材料所形成。
在一些实施例中，在衬底110上方形成成核层120，以缓解衬底110与上方成长的膜层之间的晶格差异，提升结晶品质。成核层120的形成可以包含沉积工艺，例如有机金属化学气相沉积(Metal Organic Chemical Vapor Deposition，MOCVD)、原子层沉积(AtomicLayer Deposition，ALD)、分子束外延(Molecular Beam Epitaxy，MBE)、液相外延(LiquidPhase Epitaxy，LPE)、类似的工艺或前述的组合。在一些实施例中，成核层120的厚度可以是在约1纳米(nanometer，nm)至约500nm的范围，例如约200nm。
在一些实施例中，在成核层120上方形成缓冲层130，以缓解不同膜层之间的晶格差异，提升结晶品质。成核层120是选择性的。在另一些实施例中，可以不设置成核层120，直接在衬底上方形成缓冲层130，降低工艺步骤亦可达到改善的效果。在一些实施例中，缓冲层130的材料可以包含III-V族化合物半导体材料，例如III族氮化物。举例来说，缓冲层130的材料可以包含氮化镓(Gallium Nitride，GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓(AlInN)、类似的材料或前述的组合。在一些实施例中，缓冲层130的形成可以包含沉积工艺，例如有机金属化学气相沉积、原子层沉积、分子束外延、液相外延、类似的工艺或前述的组合。
接着在缓冲层130上方形成沟道层140。在一些实施例中，沟道层140的材料可以包含一或多种III-V族化合物半导体材料，例如III族氮化物。在一些实施例中，沟道层140的材料例如为GaN、AlGaN、InGaN、InAlGaN、类似的材料或前述的组合。此外，可以将沟道层140掺杂或不掺杂。根据一些实施例，沟道层140的形成可以包含沉积工艺，例如有机金属化学气相沉积、原子层沉积、分子束外延、液相外延、类似的工艺或前述的组合。在一些实施例中，沟道层140的厚度在约0.05微米(micrometer，μm)和约1μm之间的范围，例如约0.2μm。
然后在沟道层140上方形成阻挡层150，以在沟道层140和阻挡层150之间的界面产生二维电子气。阻挡层150的形成可以包含沉积工艺，例如有机金属化学气相沉积、原子层沉积、分子束外延、液相外延、类似的工艺或前述的组合。在一些实施例中，阻挡层150的材料可以包含III-V族化合物半导体材料，例如III族氮化物。举例来说，阻挡层150可以包含AlN、AlGaN、AlInN、AlGaInN、类似的材料或前述的组合。阻挡层150可以包含单层或多层结构，且阻挡层150可以是掺杂或不掺杂的。在一些实施例中，阻挡层150的厚度可以在约1nm和约30nm之间的范围内，例如约20nm。
接着如图1B所示，根据一些实施例，在阻挡层150上方设置化合物半导体层160，以耗尽栅极下方的二维电子气，达成半导体装置的常关(normally-off)状态。在一些实施例中，化合物半导体层160包含u型、n型或p型掺杂的氮化镓。化合物半导体层160的形成可以包含沉积工艺，例如有机金属化学气相沉积、原子层沉积、分子束外延、液相外延、类似的工艺或前述的组合。在一些实施例中，化合物半导体层160的厚度可在约30nm和约150nm之间的范围内，例如约80nm。
接着，如图1C所示，根据一些实施例，在化合物半导体层160上形成图案化遮罩层(未绘示)，然后刻蚀化合物半导体层160，以移除化合物半导体层160未被图案化遮罩层覆盖的部分，并且形成化合物半导体层160a。化合物半导体层160a的位置根据预定设置栅极的位置调整。
在一些实施例中，图案化遮罩层可以是光刻胶，例如正型光刻胶或负型光刻胶。在另一些实施例中，图案化遮罩层可以是硬遮罩，例如氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、类似的材料或前述的组合。在一些实施例中，图案化遮罩层的形成可以包含旋转涂布(spin-on coating)、物理气相沉积(Physical Vapor Deposition，PVD)、化学气相沉积(Chemical Vapor Deposition，CVD)、类似的工艺或前述的组合。
在一些实施例中，化合物半导体层160的刻蚀可以使用干式刻蚀工艺、湿式刻蚀工艺或前述的组合。举例来说，化合物半导体层160的刻蚀包含反应性离子刻蚀(ReactiveIon Etch，RIE)、感应耦合式等离子体(Inductively-Coupled Plasma，ICP)刻蚀、中子束刻蚀(Neutral Beam Etch，NBE)、电子回旋共振式(Electron Cyclotron Resonance，ERC)刻蚀、类似的刻蚀工艺或前述的组合。此外，虽然图式中化合物半导体层160a具有大致上垂直的侧壁和平坦的上表面，但本发明不限于此，化合物半导体层160a也可以是其他形状，例如倾斜的侧壁及/或不平坦的上表面。
接着如图1D所示，根据一些实施例，在衬底上方设置一对源极/漏极170，且此对源极/漏极170分别位于化合物半导体层160a的两侧。在一些实施例中，此对源极/漏极170的形成包含执行图案化工艺，以在化合物半导体层160a的两侧凹蚀阻挡层150和沟道层140，形成穿过阻挡层150并延伸至沟道层140中的一对凹陷，然后在此对凹陷沉积导电材料，并对沉积的导电材料执行图案化工艺，以形成此对源极/漏极170。
在一些实施例中，导电材料的沉积工艺可以包含物理气相沉积、化学气相沉积、原子层沉积、分子束外延、液相外延、类似的工艺或前述的组合。在一些实施例中，导电材料可以包含金属、金属硅化物、半导体材料、类似的材料或前述的组合。举例来说，金属可以是金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、钛(Ti)、铬(Cr)、钨(W)、铝(Al)、铜(Cu)、氮化钛(TiN)、类似的材料、前述的合金、前述的多层结构或前述的组合，并且半导体材料可以包含多晶硅或多晶锗。此外，此对源极/漏极170的形状不限于图式中的垂直侧壁，也可以是锥形侧壁或具有其他轮廓。
虽然在图1D绘示的实施例中，此对源极/漏极170位于阻挡层150上，并延伸至阻挡层150和沟道层140内，但本发明不限于此，可以依据选用的工艺及设备调整此对源极/漏极170延伸的深度。举例来说，此对源极/漏极170也可以只延伸至部分阻挡层150内，或不延伸至阻挡层150内，以避免此对源极/漏极170穿过二维电子气，进而维持沟道层140和阻挡层150之间的界面的二维电子气。
然后如图1E所示，在化合物半导体层160a中导入氟，形成氟化区180。本发明在化合物半导体层160a中导入氟，形成氟化区180，可以提升表面电位并改变能带。表面电位的提升可以增加栅极金属接触的功函数，进而改善阈值电压(Vth)和栅极摆幅。此外，对于n型或p型掺杂的氮化镓的化合物半导体层160a而言，由于导入的氟不会影响导电类型，因此不会在化合物半导体层160a中形成p-n结，有利于半导体装置100的开关性能。另外，氟离子在氮化镓中的键结会拉高能带分布，具有耗尽二维电子气的效果，也可以达到增加阈值电压的效果。
在一些实施例中，氟化区180的形成可以包含使用遮罩(未绘示)，露出部分的化合物半导体层160a，然后对露出部分的化合物半导体层160a导入氟。遮罩的形状将决定氟化区180的范围。在一些实施例中，遮罩可以大致覆盖化合物半导体层160a以外的区域，以在化合物半导体层160a内形成均匀浓度的氟。在另一些实施例中，遮罩可以是网状的(mesh)，以将氟的导入分成多个分开的部分，在化合物半导体层160a内形成多个浓度较高的部分，避免氟化区180的氟含量过高。
在一些实施例中，可以使用刻蚀设备导入氟。在一些实施例中，刻蚀设备可以包含例如反应性离子刻蚀(RIE)、感应耦合等离子体刻蚀(ICP)、类似的设备或前述的组合。氟源可以使用四氟化碳(Tetrafluoromethane，CF4)、三氟甲烷(Trifluoromethane，CHF3)、六氟化硫(Sulfur hexafluoride，SF6)、类似的材料或前述的组合。在一些实施例中，氟导入的量在约1×l012原子/平方公分(atoms/cm2)和约5×1015原子/平方公分之间的范围，例如在约5×l014原子/平方公分和约1×1015原子/平方公分之间的范围，可以改善阈值电压并且使周围组件可能受到的影响降至最低。
在使用刻蚀设备导入氟的实施例中，由于刻蚀设备相对于离子注入可以达到相对甚低的离子加速电压，因此可以降低对元件的轰击伤害，同时达到较稳定的离子浓度及分布。
然后选择性地对氟化区180进行热处理，例如快速热处理(Rapid ThermalProcess，RTP)，以控制氟的分布。此步骤的热处理可以修复受氟离子轰击的元件表面，同时使氟离子在元件内重新分布到稳定的值，提升元件的操作性能与可靠度。在一些实施例中，热处理的温度在约300℃和约500℃之间的范围，且时间在约5分钟和约15分钟之间的范围。
虽然在绘示的范例中，氟化区180从化合物半导体层160a的顶部延伸至阻挡层150中，但本发明不限于此。在一些实施例中，可以使氟化区180从化合物半导体层160a的顶部进一步延伸至沟道层140中，例如藉由调整热处理的参数或增加导入氟的功率。在另一些实施例中，氟化区180也可以仅位于化合物半导体层160a内，而不延伸至阻挡层150中，以调节阈值电压(Vth)。
接着如图1F所示，在化合物半导体层160a上方设置栅极190，形成半导体装置100。在一些实施例中，栅极190的形成包含在化合物半导体层160a上方沉积导电材料，然后对沉积的导电材料执行图案化工艺，以形成栅极190。
在一些实施例中，导电材料的沉积工艺和材料可以采用如前所述关于形成源极/漏极170的导电材料的沉积工艺和材料，在此不重复叙述，并且源极/漏极170和栅极190的形成可以独立地包含相同或不同的工艺和材料。另外，虽然在此描述在形成源极/漏极170之后形成栅极190，但本发明不限于此。举例来说，可以在同一步骤中形成源极/漏极170和栅极190。
此外，栅极190的形状不限于图式中的垂直侧壁，也可以是倾斜的侧壁或具有其他形貌。虽然在图1F绘示的实施例中，栅极190的底面与氟化区180的顶面大致上具有相同面积，但本发明不限于此，栅极190的底面也可以大于或小于氟化区180的顶面。
然后可以进行热处理，例如快速热处理(Rapid Thermal Process，RTP)，以调整氟化区180的分布，并且可以改善栅极金属的接触特性。在一些实施例中，热处理的温度在约300℃和约400℃之间的范围，且时间在约5分钟和约10分钟之间的范围。
虽然在此描述执行两次热处理，但是可以根据氟化区180预定的分布范围和氟离子注入的稳定性控制能力，执行一次或多次热处理。在一些实施例中，可以仅执行形成栅极之后的热处理，而不执行形成栅极之前的热处理，以减少工艺步骤。在另一些实施例中，可以在形成栅极前后各自执行一次热处理，以更良好控制氟化区180的分布范围。
图2是根据一些实施例绘示半导体装置200的剖面示意图。在一些实施例中，如图2所示，氟化区180可以更分布于化合物半导体层160a周围的阻挡层150中，形成氟化区180’，以抑制漏电。
在一些实施例中，氟化区180’的形成可以是在形成氟化区180之后，再次使用如前所述用于形成氟化区180的方法和氟源，以将氟导入化合物半导体层160a周围的阻挡层150。或者，在另一些实施例中，可以使用露出化合物半导体层160a和其周围的阻挡层150的遮罩，以在同一步骤形成氟化区180’。或者，在又另一些实施例中，可以控制如前所述的一或多次热处理，使氟化区180的氟扩散进入阻挡层150中，形成氟化区180’，而无须另外导入氟，减少工艺步骤和成本，并且提升产能。
在图2绘示的半导体装置200中，在化合物半导体层160a周围的阻挡层150中设置氟化区180’，可以抑制漏电，提升半导体装置200的良率。
图3是根据一些实施例绘示半导体装置300的剖面示意图。在一些实施例中，如图3所示，可以在化合物半导体层160a中设置第一氟保持层310，以与氟化区180中的氟形成稳定的化合物，避免氟向外扩散，影响其他元件。第一氟保持层310的材料可以包含氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓(AlInN)、类似的材料或前述的组合，这些材料可以与导入的氟形成氟化铝(Aluminium Fluoride，AlF)。由于形成的氟化铝在后续工艺的热处理下稳定，可以增加氟化区180的热稳定性。因此，在第一氟保持层310内的氟含量大于在第一氟保持层310外的氟含量。
在一些实施例中，第一氟保持层310的形成可以包含沉积工艺，例如有机金属化学气相沉积、原子层沉积、分子束外延、液相外延、类似的工艺或前述的组合。可以在形成化合物半导体层160a期间，原位(in situ)形成第一氟保持层310。虽然在绘示的实施例中，第一氟保持层310位于化合物半导体层160a内部，但本发明不限于此。在一些实施例中，第一氟保持层310也可以设置于化合物半导体层160a的顶部或底部。在一些实施例中，第一氟保持层310的厚度T1在约0.5nm至约5nm的范围，例如约4nm。
根据本发明的一些实施例，在化合物半导体层160a设置第一氟保持层310，除了可以提升氟的热稳定性，避免氟向外扩散，更可以保护其下方的区域，避免后续工艺影响下方的区域，提升半导体装置300的良率。
图4A-图4D是根据一些实施例绘示在制造半导体装置400的各个阶段的剖面示意图。图4A是接续图1C的描述，以相同符号描述相同元件，并且这些元件的形成方式和材料如前所述，在此不重复叙述。
在一些实施例中，如图4A所示，可以设置第二氟保持层410覆盖化合物半导体层160a的侧壁且延伸至这对源极/漏极170与阻挡层150之间，以避免氟的扩散并保护其下方的元件。在一些实施例中，第二氟保持层410的形成可以选用如前所述第一氟保持层310的工艺和材料。在一些实施例中，第二氟保持层410的厚度T2在约0.5nm至约5nm的范围，例如约4nm。
如前所述，可以调整此对源极/漏极170延伸至膜层的深度，因此亦可因应调整第二氟保持层410的位置。举例来说，在一些实施例中，对于此对源极/漏极170只延伸至部分阻挡层150内，或不延伸至阻挡层150内的情况，第二氟保持层410设置延伸至这对源极/漏极170与阻挡层150之间。另一方面，对于此对源极/漏极170进一步延伸至沟道层140内的情况，第二氟保持层410更设置在这对源极/漏极170与沟道层140之间。
然后如图4B所示，在第二氟保持层410中形成开口420，且开口420位于化合物半导体层160a上方。开口420的位置根据预定设置栅极的位置调整。在一些实施例中，开口420的形成可以使用图案化遮罩层(未绘示)，刻蚀被图案化遮罩层露出的一部分的第二氟保持层410，以移除这部分的第二氟保持层410。形成图案化遮罩层的材料和方法如前所述，在此不重复描述。
在一些实施例中，第二氟保持层410的刻蚀可以使用干式刻蚀工艺、湿式刻蚀工艺或前述的组合。举例来说，第二氟保持层410的刻蚀包含反应性离子刻蚀(RIE)、感应耦合式等离子体(ICP)刻蚀、中子束刻蚀(NBE)、电子回旋共振式(ERC)刻蚀、类似的刻蚀工艺或前述的组合。
接着如图4C所示，从开口420导入氟，形成氟化区180。可以选用如前所述的工艺和材料形成氟化区180，且可以在形成氟化区180之后，选择性地执行热处理，更可以如图2所示，形成延伸至化合物半导体层160a周围的阻挡层150的氟化区180’。此外，由于从开口420导入氟，因此开口420的面积大致上小于或等于氟化区180/180’在化合物半导体层160a的顶部面积。另外，可以使用与开口420相同的图案化遮罩层导入氟，以减少工艺步骤。
接着如图4D所示，在化合物半导体层160a上方的开口420设置栅极190，形成半导体装置400。形成栅极190的材料和工艺如前所述，在此不重复叙述。可以使用与开口420相同的图案化遮罩层形成栅极190，以减少工艺步骤。另外，虽然在此描述形成源极/漏极170之后形成栅极190，但本发明不限于此。举例来说，可以同时形成源极/漏极170和栅极190。
虽然在图4D绘示的实施例中，开口420与栅极190的底面与氟化区180的顶面大致上具有相同面积，但本发明不限于此。另外，栅极190不限于如图所示的垂直侧壁，栅极190也可以具有倾斜的侧壁或覆盖部分的第二氟保持层410的阶梯状侧壁。
然后可以对半导体装置400再次进行热处理，例如快速热处理，以调整氟化区180的范围。热处理的温度、时间和次数如前所述，在此不重复叙述。
根据本发明的一些实施例，在半导体装置400设置第二氟保持层410覆盖化合物半导体层160a的侧壁且延伸至这对源极/漏极170与阻挡层150之间，除了可以与氟形成稳定的化合物，提升氟化区180的热稳定性，以避免此区的氟向外扩散，还可以在后续工艺期间保护其下方的区域，提升半导体装置400的良率。
图5是根据一些实施例绘示半导体装置500的剖面示意图。在一些实施例中，如图5所示，可以同时设置第一氟保持层310和第二氟保持层410，以进一步提升氟保持层180的热稳定性，并更完整保护第一氟保持层310和第二氟保持层410下方的区域，提升半导体装置500的良率。第一氟保持层310和第二氟保持层410的位置、材料与工艺如前所述，在此不重复说明。
为了方便绘示，第一氟保持层310的厚度T1和第二氟保持层410的厚度T2大致上相同，但本发明不限于此，可以使厚度T1大于、等于或小于厚度T2。此外，第一氟保持层310和第二氟保持层410的形成可以选用相同或不同的工艺和材料，还可以调整第一氟保持层310和第二氟保持层410的位置。
图6是根据一些实施例绘示半导体装置600的剖面示意图。在一些实施例中，如图6所示，半导体装置600更包含二维电子气回复层610，覆盖化合物半导体层160a的侧壁且延伸至这对源极/漏极170与阻挡层150之间，以回复源极/漏极170周围的二维电子气的沟道。
在一些实施例中，二维电子气回复层610的形成包含沉积工艺，例如有机金属化学气相沉积、原子层沉积、分子束外延、液相外延、类似的工艺或前述的组合。二维电子气回复层610的材料可以包含六方晶系(hexagonal crystal)的二元化合物半导体、石墨烯(graphene)、类似的材料或前述的组合。在一些实施例中，二维电子气回复层610的材料包含氮化铝(AlN)、氧化锌(Zinc Oxide，ZnO)、氮化铟(Indium Nitride，InN)、类似的材料或前述的组合。
如前所述，可以调整此对源极/漏极170延伸至膜层的深度，因此亦可根据需求设置二维电子气回复层610的位置。此外，二维电子气回复层610可以具有设置栅极190的开口，并且从开口导入氟，因此开口的面积大致上小于或等于氟化区180在化合物半导体层160a的顶部面积。开口的形成方式及导入氟的工艺如前所述，在此不重复叙述。
此外，虽然在图6中绘示半导体装置600具有第一氟保持层310和二维电子气回复层610，但本发明不限于此。举例来说，可以仅设置二维电子气回复层610。
在一些实施例中，二维电子气回复层610的厚度T3在约0.5nm至约5nm的范围，例如约4nm。为了方便绘示，第一氟保持层310的厚度T1和二维电子气回复层610的厚度T3大致上相同，但本发明不限于此，可以使厚度T1大于、等于或小于厚度T3。此外，第一氟保持层310和二维电子气回复层610的位置不限于说明用的图式，例如第一氟保持层310可以设置于化合物半导体层160a的底部。
根据本发明的一些实施例，在半导体装置600设置二维电子气回复层610，除了可以降低结电阻(RC)、改善导通电阻(RON)，还可以保护下方的膜层不受到后续工艺的影响，提升半导体装置600的效能和良率。
根据一些实施例，本发明在半导体装置的化合物半导体层中导入氟，形成化合物半导体层中的氟化区，可以提升表面电位并改变能带，进而改善半导体装置的阈值电压和栅极摆幅。由于导入的氟不与化合物半导体层形成p-n结，有利于半导体装置的开关性能。此外，还可以藉由调整氟的分布和含量，例如使氟进入化合物半导体周围的阻挡层中，以抑制漏电。另外，使用刻蚀设备导入氟更可以降低对元件的轰击伤害并且达到较稳定的离子浓度及分布。
根据另一些实施例，本发明在化合物半导体层顶部、内部、底部及/或侧壁上设置氟保持层，可避免氟化区的氟向外扩散，更可避免后续工艺影响氟保持层以内的区域，提升半导体装置的良率。另外，根据又另一些实施例，设置二维电子气回复层覆盖化合物半导体层的侧壁且延伸至源极/漏极与阻挡层之间，可以回复源极/漏极周围的二维电子气的沟道，以降低结电阻(RC)，并改善导通电阻(RON)，更可保护其下方的区域。
虽然本发明已以多个实施例描述如上，但这些实施例并非用于限定本发明。本领域技术人员应可理解，他们能以本发明实施例为基础，做各式各样的改变、取代和替换，以达到与在此描述的多个实施例相同的目的及/或优点。本领域技术人员也可理解，此类修改或设计并未悖离本发明的精神和范围。因此，本发明的保护范围当视权利要求范围所界定者为准。

Claims (22)

1.一种半导体装置，其特征在于，包括：
一沟道层，设置于一衬底上方；
一阻挡层，设置于该沟道层上方；
一化合物半导体层，设置于该阻挡层上方；
一对源极/漏极，设置于该衬底上方且分别位于该化合物半导体层的两侧；
一氟化区，设置于该化合物半导体层内；以及
一栅极，设置于该化合物半导体层上。
2.如权利要求1所述的半导体装置，其特征在于，该氟化区从该化合物半导体层的一顶部延伸至该阻挡层中。
3.如权利要求1所述的半导体装置，其特征在于，更包括该氟化区更设置于该化合物半导体层周围的该阻挡层中。
4.如权利要求1所述的半导体装置，其特征在于，更包括：
一第一氟保持层，设置于该化合物半导体层顶部、内部或底部；及/或
一第二氟保持层，覆盖该化合物半导体层的侧壁且延伸至该对源极/漏极与该阻挡层之间。
5.如权利要求4所述的半导体装置，其特征在于，该对源极/漏极穿过该阻挡层且延伸至该沟道层中，且该第二氟保持层更设置在该对源极/漏极与该沟道层之间。
6.如权利要求4所述的半导体装置，其特征在于，在该第一氟保持层和该第二氟保持层内的氟含量大于在该第一氟保持层和该第二氟保持层外的氟含量。
7.如权利要求4所述的半导体装置，其特征在于，该第二氟保持层具有一开口，该开口的面积小于或等于该氟化区在该化合物半导体层的该顶部的面积，且该栅极设置于该开口。
8.如权利要求4所述的半导体装置，其特征在于，该第一氟保持层与该第二氟保持层各自独立地包括氮化铝、氮化铝镓、氮化铟镓或前述的组合。
9.如权利要求4所述的半导体装置，其特征在于，该第一氟保持层的厚度与该第二氟保持层的厚度各自独立地在0.5nm至5nm的范围。
10.如权利要求1所述的半导体装置，其特征在于，更包括一二维电子气回复层，覆盖该化合物半导体层的侧壁且延伸至该对源极/漏极与该阻挡层之间。
11.一种半导体装置的制造方法，其特征在于，包括：
在一衬底上方形成一沟道层；
在该沟道层上方形成一阻挡层；
在该阻挡层上方形成一化合物半导体层；
在该衬底上方且在该化合物半导体层的两侧形成一对源极/漏极；
在该化合物半导体层内导入氟；以及
在该化合物半导体层上方形成一栅极。
12.如权利要求11所述的半导体装置的制造方法，其特征在于，该氟的导入包括使用刻蚀设备。
13.如权利要求11所述的半导体装置的制造方法，其特征在于，该氟的导入包括使用反应性离子刻蚀、感应耦合等离子体刻蚀或前述的组合。
14.如权利要求11所述的半导体装置的制造方法，其特征在于，导入该氟的范围从该化合物半导体层的一顶部延伸至该阻挡层中。
15.如权利要求11所述的半导体装置的制造方法，其特征在于，更包括在导入该氟之后且在形成该栅极之前，执行一第一热处理。
16.如权利要求11所述的半导体装置的制造方法，其特征在于，更包括在形成该栅极之后，执行一第二热处理。
17.如权利要求11所述的半导体装置的制造方法，其特征在于，更包括在该化合物半导体层周围的该阻挡层导入该氟。
18.如权利要求17所述的半导体装置的制造方法，其特征在于，该氟在该化合物半导体层周围的该阻挡层的导入包括使用升温设备、刻蚀设备或前述的组合。
19.如权利要求11所述的半导体装置的制造方法，其特征在于，更包括：
在形成该化合物半导体层期间，原位形成一第一氟保持层；及/或
在形成该化合物半导体层之后且在形成该栅极之前，在该化合物半导体层的侧壁上形成一第二氟保持层，且该第二氟保持层延伸至该对源极/漏极与该沟道层之间。
20.如权利要求19所述的半导体装置的制造方法，其特征在于，更包括该对源极/漏极穿过该阻挡层且延伸至该沟道层中，且该第二氟保持层延伸至该对源极/漏极与该阻挡层之间。
21.如权利要求19所述的半导体装置的制造方法，其特征在于，更包括：
在该化合物半导体层上方形成该第二氟保持层的一开口，从该开口导入该氟；以及
在该开口处形成该栅极。
22.如权利要求11所述的半导体装置的制造方法，其特征在于，更包括在该化合物半导体层的侧壁上形成一二维电子气回复层，且该二维电子气回复层延伸至该对源极/漏极与该沟道层之间。
CN201811236204.XA 2018-10-23 2018-10-23 半导体装置及其制造方法 Active CN111092118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811236204.XA CN111092118B (zh) 2018-10-23 2018-10-23 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811236204.XA CN111092118B (zh) 2018-10-23 2018-10-23 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN111092118A true CN111092118A (zh) 2020-05-01
CN111092118B CN111092118B (zh) 2023-03-24

Family

ID=70391864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811236204.XA Active CN111092118B (zh) 2018-10-23 2018-10-23 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN111092118B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118197921A (zh) * 2024-05-17 2024-06-14 山东大学 具有氟基气体处理AlN帽层的氮化镓HEMT器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114569A1 (en) * 2005-09-07 2007-05-24 Cree, Inc. Robust transistors with fluorine treatment
CN102651315A (zh) * 2011-02-24 2012-08-29 富士通株式会社 制造半导体器件的方法及半导体器件
US20130069175A1 (en) * 2011-09-15 2013-03-21 Fujitsu Limited Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit
US20130105808A1 (en) * 2011-10-31 2013-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US8624296B1 (en) * 2012-08-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an embedded flourine region
TWI577009B (zh) * 2015-07-13 2017-04-01 Nat Chung-Hsing Univ Enhanced High Electron Mobility Crystal

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114569A1 (en) * 2005-09-07 2007-05-24 Cree, Inc. Robust transistors with fluorine treatment
CN102651315A (zh) * 2011-02-24 2012-08-29 富士通株式会社 制造半导体器件的方法及半导体器件
US20130069175A1 (en) * 2011-09-15 2013-03-21 Fujitsu Limited Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit
US20130105808A1 (en) * 2011-10-31 2013-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US8624296B1 (en) * 2012-08-09 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an embedded flourine region
TWI577009B (zh) * 2015-07-13 2017-04-01 Nat Chung-Hsing Univ Enhanced High Electron Mobility Crystal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118197921A (zh) * 2024-05-17 2024-06-14 山东大学 具有氟基气体处理AlN帽层的氮化镓HEMT器件及其制备方法

Also Published As

Publication number Publication date
CN111092118B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
US11522066B2 (en) Sidewall passivation for HEMT devices
EP3520144B1 (en) Doped gate dielectric materials
JP7065329B2 (ja) 窒化物半導体装置及びその製造方法
US11545567B2 (en) Methods for forming fluorine doped high electron mobility transistor (HEMT) devices
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10700189B1 (en) Semiconductor devices and methods for forming the same
CN113169228A (zh) 包括垂直栅极模块的横向iii族氮化物器件
TWI676293B (zh) 半導體裝置及其製造方法
JP2004273486A (ja) 半導体装置およびその製造方法
US10002956B1 (en) High electron mobility transistor
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
JP2007317794A (ja) 半導体装置およびその製造方法
US11335797B2 (en) Semiconductor devices and methods for fabricating the same
JP2011233612A (ja) 半導体装置及びその製造方法
WO2023123378A1 (en) Semiconductor device and method for manufacturing the same
CN111048411A (zh) 半导体装置的制造方法
JP2016100450A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
CN110875383B (zh) 半导体装置及其制造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
CN111092118B (zh) 半导体装置及其制造方法
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
US20230215912A1 (en) Semiconductor device and method for manufacturing the same
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
TWI740058B (zh) 半導體裝置及其製造方法
JP2009049358A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant