CN116665570A - 扫描驱动器 - Google Patents

扫描驱动器 Download PDF

Info

Publication number
CN116665570A
CN116665570A CN202310040568.5A CN202310040568A CN116665570A CN 116665570 A CN116665570 A CN 116665570A CN 202310040568 A CN202310040568 A CN 202310040568A CN 116665570 A CN116665570 A CN 116665570A
Authority
CN
China
Prior art keywords
voltage
node
transistor
input terminal
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310040568.5A
Other languages
English (en)
Inventor
印海静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116665570A publication Critical patent/CN116665570A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种扫描驱动器包括：多个级，将扫描信号供应到扫描线。多个级之中的第一级包括：第一子级电路，基于输入信号、第一时钟信号、第二时钟信号、第一电源的电压和第二电源的电压生成第一扫描信号；以及第一电荷泵电路，基于第三电源的电压将偏置电压供应到第一子级电路。第一子级电路包括：第一驱动器，基于输入信号、第一时钟信号、第二时钟信号、第一电源的电压和第二电源的电压控制第一节点的电压和第二节点的电压；第二驱动器，基于第一节点的电压、第二节点的电压、第一电源的电压和第二电源的电压控制输出节点的电压；以及输出单元，基于输出节点的电压、第一电源的电压和第二电源的电压通过第一输出端子输出第一扫描信号。

Description

扫描驱动器
相关申请的交叉引用
本申请要求于2022年2月25日在韩国知识产权局提交的第10-2022-0025477号韩国专利申请的优先权，上述韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开一般地涉及一种扫描驱动器。
背景技术
显示装置包括用于将数据信号供应到数据线的数据驱动器、用于将扫描信号供应到扫描线的扫描驱动器、用于将发射控制信号供应到发射控制线的发射驱动器以及配置为连接到数据线、扫描线和发射控制线的像素。
扫描驱动器包括用于生成扫描信号的级。级可以包括多个晶体管和多个电容器，并且基于多个时钟信号生成通过使输入信号移位而获得的输出信号。
发明内容
实施例可以提供一种能够降低功耗的扫描驱动器。
根据实施例，提供有一种扫描驱动器，包括：多个级，被配置为将扫描信号供应到扫描线，其中，所述多个级之中的第一级包括：第一子级电路，被配置为基于输入信号、第一时钟信号、第二时钟信号、第一电源的电压和第二电源的电压来生成第一扫描信号；以及第一电荷泵电路，被配置为基于第三电源的电压将偏置电压供应到所述第一子级电路，并且其中，所述第一子级电路包括：第一驱动器，被配置为基于所述输入信号、所述第一时钟信号、所述第二时钟信号、所述第一电源的所述电压和所述第二电源的所述电压控制第一节点的电压和第二节点的电压：第二驱动器，被配置为基于所述第一节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压控制输出节点的电压；以及输出单元，被配置为基于所述输出节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压通过第一输出端子输出所述第一扫描信号。
在实施例中，所述输出单元可以包括n型晶体管和p型晶体管。所述第一电荷泵电路可以将所述偏置电压供应到包括在所述输出单元中的所述n型晶体管的背栅极电极。
在实施例中，所述第三电源的电压电平可以低于所述第一电源的电压电平并且高于所述第二电源的电压电平。所述偏置电压的电压电平可以低于所述第二电源的所述电压电平。
在实施例中，所述第一驱动器可以包括：第一晶体管，连接在第一输入端子和输入节点之间，所述输入信号供应到所述第一输入端子，所述第一晶体管包括连接到第二输入端子的栅极电极，所述第一时钟信号供应到所述第二输入端子；第二晶体管，包括连接到第一电源输入端子的第一电极和连接到所述第二节点的栅极电极，所述第一电源的所述电压供应到所述第一电源输入端子；第三晶体管，连接在所述第二晶体管的第二电极和所述输入节点之间，所述第三晶体管包括连接到第三输入端子的栅极电极，所述第二时钟信号供应到所述第三输入端子；第四晶体管，连接在所述第二节点和所述第二输入端子之间，所述第四晶体管包括连接到所述输入节点的栅极电极；第五晶体管，连接在所述第二节点和第二电源输入端子之间，所述第二电源的所述电压供应到所述第二电源输入端子，所述第五晶体管包括连接到所述第二输入端子的栅极电极；以及第六晶体管，连接在所述输入节点和所述第一节点之间，所述第六晶体管包括连接到所述第二电源输入端子的栅极电极。
在实施例中，所述第一驱动器还可以包括连接在所述第一电源输入端子和所述第二节点之间的第一电容器。
在实施例中，所述第二驱动器可以包括：第七晶体管，连接在第一电源输入端子和所述输出节点之间，所述第一电源的所述电压供应到所述第一电源输入端子，所述第七晶体管包括连接到所述第二节点的栅极电极；以及第八晶体管，连接在所述输出节点和第三输入端子之间，所述第二时钟信号供应到所述第三输入端子，所述第八晶体管包括连接到所述第一节点的栅极电极。
在实施例中，所述第二驱动器还可以包括连接在所述输出节点和所述第一节点之间的第二电容器。
在实施例中，所述输出单元可以包括：第九晶体管，连接在第一电源输入端子和所述第一输出端子之间，所述第一电源的所述电压供应到所述第一电源输入端子，所述第九晶体管包括连接到所述输出节点的栅极电极；以及第十晶体管，连接在所述第一输出端子和第二电源输入端子之间，所述第二电源的所述电压供应到所述第二电源输入端子，所述第十晶体管包括连接到所述输出节点的栅极电极。
在实施例中，所述第九晶体管可以是p型晶体管，并且所述第十晶体管可以是n型晶体管。
在实施例中，所述第一电荷泵电路可以包括：第十一晶体管，连接在第三电源输入端子和第三节点之间，所述第三电源的所述电压供应到所述第三电源输入端子，所述第十一晶体管包括连接到所述第三电源输入端子的栅极电极；第十二晶体管，包括连接到第三输入端子的第一电极和连接到所述第三节点的栅极电极，所述第二时钟信号供应到所述第三输入端子；第三电容器，连接在所述第十二晶体管的第二电极和所述第三节点之间；第四电容器，包括连接到第一电源输入端子、第二电源输入端子和所述第三电源输入端子中的任意一者的第一电极，所述第一电源的所述电压供应到所述第一电源输入端子，所述第二电源的所述电压供应到所述第二电源输入端子；以及第十三晶体管，连接在所述第四电容器的第二电极和所述第三节点之间，所述第十三晶体管包括连接到所述第三节点的栅极电极。
在实施例中，所述第一电荷泵电路可以包括：第十四晶体管，包括连接到第三电源输入端子的第一电极和连接到第二输入端子的栅极电极，所述第三电源的所述电压供应到所述第三电源输入端子，所述第一时钟信号供应到所述第二输入端子；第十一晶体管，连接在所述第十四晶体管的第二电极和第三节点之间，所述第十一晶体管包括连接到第二电源输入端子的栅极电极，所述第二电源的所述电压供应到所述第二电源输入端子；第十二晶体管，包括连接到第三输入端子的第一电极和连接到所述第三节点的栅极电极，所述第二时钟信号供应到所述第三输入端子；以及第三电容器，连接在所述第十二晶体管的第二电极和所述第三节点之间。
在实施例中，所述第一电荷泵电路还可以包括：第四电容器，包括连接到第一电源输入端子、所述第二电源输入端子和所述第三电源输入端子中的任意一者的第一电极，所述第一电源的所述电压供应到所述第一电源输入端子；以及第十三晶体管，连接在所述第四电容器的第二电极和所述第三节点之间，所述第十三晶体管包括连接到所述第三节点的栅极电极。
在实施例中，所述偏置电压可以与所述第四电容器的所述第二电极所连接到的节点的电压相对应。
在实施例中，所述第一电荷泵电路还可以包括：第四电容器，包括连接到第一电源输入端子、所述第二电源输入端子和所述第三电源输入端子中的任意一者的第一电极，所述第一电源的所述电压供应到所述第一电源输入端子；第十三晶体管，包括连接到所述第四电容器的第二电极的第一电极、第二电极和栅极电极；以及第十五晶体管，连接在所述第十三晶体管的所述第二电极和所述栅极电极所连接到的节点和所述第三节点之间，所述第十五晶体管包括连接到所述第三节点的栅极电极。
根据实施例，提供一种扫描驱动器，包括：多个子级电路和多个电荷泵电路，所述多个子级电路被配置为将多个扫描信号供应到多条扫描线，所述多个电荷泵电路被配置为生成偏置电压，其中，所述多个子级电路中的每一个包括：第一驱动器，被配置为基于输入信号、第一时钟信号、第二时钟信号、第一电源的电压和第二电源的电压控制第一节点的电压和第二节点的电压；第二驱动器，被配置为基于所述第一节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压控制输出节点的电压；输出单元，被配置为基于所述输出节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压通过输出端子输出所述多个扫描信号中的相应的扫描信号，并且其中，所述多个子级电路之中的被配置为生成作为所述扫描信号的第一扫描信号第一子级电路和被配置为生成作为所述扫描信号的第二扫描信号第二子级电路公共地连接到所述多个电荷泵电路之中的第一电荷泵电路。
在实施例中，所述第一电荷泵电路可以将所述偏置电压供应到包括在所述第一子级电路中的所述输出单元和包括在所述第二子级电路中的所述输出单元中的每一者。
根据实施例，提供一种扫描驱动器，包括：多个级，被配置为将第一子扫描信号供应到第一子扫描线并且将第二子扫描信号供应到第二子扫描线，其中，所述多个级之中的第一级包括：第一子级电路，被配置为基于输入信号、第一时钟信号、第二时钟信号、第四时钟信号、第一电源的电压和第二电源的电压生成第(1-1)子扫描信号和第(2-1)子扫描信号；和第一电荷泵电路，被配置为基于第三电源的电压将偏置电压供应到所述第一子级电路，其中，所述第一子级电路包括：第一驱动器，被配置为基于所述输入信号、所述第一时钟信号、所述第二时钟信号、所述第一电源的所述电压和所述第二电源的所述电压控制第一节点的电压和第二节点的电压；第二驱动器，被配置为基于所述第一节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第四时钟信号控制输出节点的电压；第一子输出单元，被配置为基于所述输出节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压通过第(1-1)子输出端子输出所述第(1-1)子扫描信号；以及第二子输出单元，被配置为基于所述第一节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第二时钟信号通过第(2-1)子输出端子输出所述第(2-1)子扫描信号，其中，所述第(1-1)子扫描信号具有高电平的脉冲，并且所述第(2-1)子扫描信号具有低电平的脉冲。
在实施例中，所述第一子输出单元可以包括：第九晶体管，连接在第一电源输入端子和所述第(1-1)子输出端子之间，所述第一电源的所述电压供应到所述第一电源输入端子，所述第九晶体管包括连接到所述输出节点的栅极电极；以及第十晶体管，连接在所述第(1-1)子输出端子和第五输入端子之间，所述第四时钟信号供应到所述第五输入端子，所述第十晶体管包括连接到所述输出节点的栅极电极。所述第九晶体管可以是p型晶体管，并且所述第十晶体管可以是n型晶体管。
在实施例中，所述第二子输出单元可以包括：第十六晶体管，连接在所述第一电源输入端子和所述第(2-1)子输出端子之间，所述第十六晶体管包括连接到所述第二节点的栅极电极；以及第十七晶体管，连接在第三输入端子和所述第(2-1)子输出端子之间，所述第二时钟信号供应到所述第三输入端子，所述第十七晶体管包括连接到所述第一节点的栅极电极。
在实施例中，所述多个级之中的第一级可以接收所述第四时钟信号，并且所述多个级之中的第二级可以接收第三时钟信号。所述第四时钟信号可以是从所述第三时钟信号移位的信号。
附图说明
现在将在下文中参照附图更充分地描述示例实施例，然而，示例实施例可以以不同的形式实现，并且不应被解释为局限于本文中所阐述的实施例。而是，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达示例实施例的范围。
在附图中，为了图示的清楚，尺寸可能被夸大。将理解的是，当元件被称为“在”两个元件“之间”时，所述元件可以是所述两个元件之间的唯一元件，或者也可以存在一个或多个居间元件。同样的附图标记始终指代同样的元件。
如本文中所使用的，词语“或”表示逻辑上的“或”，所以除非上下文另外指出，否则表述“A、B或C”表示“A和B和C”、“A和B但没有C”、“A和C但没有B”、“B和C但没有A”、“A但没有B且没有C”、“B但没有A且没有C”以及“C但没有A且没有B”。
图1是示出根据本公开的实施例的显示装置的框图。
图2是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。
图3是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。
图4是示出图3中所示的第一级的驱动的示例的时序图。
图5是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。
图6是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。
图7是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。
图8是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。
图9是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。
图10是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。
图11是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。
图12是示出包括在图11中所示的扫描驱动器中的第一级的示例的电路图。
图13是示出图12中所示的第一级的驱动的示例的时序图。
图14是示出图12中所示的第一级的驱动的示例的时序图。
图15是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。
图16A和图16B是示出施加到包括在图15中所示的扫描驱动器中的级的第四电源的电压电平的图。
图17是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。
图18是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。
图19是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。
图20是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。
图21是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。
图22是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。
图23是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。
图24是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。
图25是示出包括在图24中所示的扫描驱动器中的第一级的示例的电路图。
图26是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。
图27是示出包括在图26中所示的扫描驱动器中的第一级的示例的电路图。
图28是示出图27中所示的第一级的驱动的示例的时序图。
图29是示出图27中所示的第一级的驱动的示例的时序图。
图30是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。
图31是示出包括在图30中所示的扫描驱动器中的第一级的示例的电路图。
具体实施方式
在下文中，将参照附图更详细地描述本公开的示例性实施例。在整个附图中，相同的附图标记被赋予相同的元件，并且将省略其重复描述。
图1是示出根据本公开的实施例的显示装置的框图。
参照图1，显示装置1000可以包括像素单元100(或显示面板)、扫描驱动器200(或第一栅极驱动器)、发射驱动器300(或第二栅极驱动器)、数据驱动器400和时序控制器500。
在下文中，可以理解的是，扫描驱动器200和发射驱动器300是栅极驱动器的一种配置。
显示装置1000可以根据驱动条件以不同的驱动频率(或者图像刷新率或屏幕刷新率)显示图像。驱动频率是数据电压基本上被写入像素PX的驱动晶体管的频率。例如，驱动频率也被称为屏幕扫描率或屏幕刷新频率，并且表示显示屏幕刷新一秒的频率。显示装置1000可以与不同的驱动频率相对应地显示图像。
在实施例中，相对于一条水平线(或像素行)的数据驱动器400的输出频率或输出扫描信号的扫描驱动器200的输出频率可以被确定为与图像刷新率相对应。例如，用于动态图像驱动的刷新率可以是大约60Hz或更高(例如，80Hz、96Hz、120Hz或240Hz等)的频率。
在实施例中，显示装置1000可以根据驱动条件调整相对于一条水平线(或像素行)的扫描驱动器200的输出频率以及与扫描驱动器200的输出频率相对应的数据驱动器400的输出频率。例如，显示装置1000可以与1Hz至240Hz的各种图像刷新率相对应地显示图像。然而，这仅仅是说明性的，并且显示装置1000也可以以240Hz或更高(例如，480Hz)的图像刷新率显示图像。
像素单元100可以显示图像。像素单元100可以包括配置为连接到数据线DL1至DLm、扫描线SL1至SLn以及发射控制线EL1至ELn的像素PX。这里，m和n可以是正整数。像素PX可以被供应有来自外部的第一驱动电源VDD的电压、第二驱动电源VSS的电压和初始化电源的电压。
另外，像素PX中的每一个可以与像素电路结构相对应地连接到至少一条扫描线SLi、至少一条发射控制线ELi和至少一条数据线DLj。这里，i可以是小于或等于n的正整数，并且j可以是小于或等于m的正整数。像素PX可以包括驱动晶体管、用n型晶体管和p型晶体管中的至少一者实现的多个开关晶体管以及发光元件。
时序控制器500可以从诸如外部图形装置的图像源接收输入控制信号和输入图像信号。时序控制器500可以基于输入图像信号生成适合于像素单元100的操作条件的图像数据RGB，并且将图像数据RGB提供到数据驱动器400。时序控制器500可以基于输入控制信号生成用于控制扫描驱动器200的驱动时序的第一控制信号SCS、用于控制发射驱动器300的驱动时序的第二控制信号ECS和用于控制数据驱动器400的驱动时序的第三控制信号DCS，并且将第一控制信号SCS、第二控制信号ECS和第三控制信号DCS分别提供到扫描驱动器200、发射驱动器300和数据驱动器400。
扫描驱动器200可以从时序控制器500接收第一控制信号SCS。扫描驱动器200可以响应于第一控制信号SCS将扫描信号供应到扫描线SL1至SLn。第一控制信号SCS可以包括用于扫描信号的起始脉冲和多个时钟信号。
在实施例中，扫描驱动器200可以以与显示装置1000的图像刷新率相同的频率(例如，第二频率)将扫描信号供应到扫描线SL1至SLn。扫描信号可以是用于将数据信号写入到像素PX的驱动晶体管的扫描信号。第二频率可以被设定为发射驱动器300被驱动的第一频率的整除数。
扫描驱动器200可以在一帧的显示扫描时段中将具有栅极导通电平的脉冲的扫描信号供应到扫描线SL1至SLn。在示例中，扫描驱动器200可以在显示扫描时段期间将至少一个扫描信号供应到扫描线SL1至SLn中的每一条。
而且，扫描驱动器200可以在一帧的自扫描时段中将保持在栅极截止电平的扫描信号供应到扫描线SL1至SLn。
同时，本公开不限于此。例如，扫描驱动器200可以将用于初始化或补偿的扫描信号额外地供应到像素PX。
发射驱动器300可以从时序控制器500接收第二控制信号ECS。发射驱动器300可以响应于第二控制信号ECS将发射控制信号供应到发射控制线EL1至ELn。第二控制信号ECS可以包括用于发射控制信号的起始脉冲和多个时钟信号。
在实施例中，发射驱动器300可以以第一频率将发射控制信号供应到发射控制线EL1至ELn。例如，发射驱动器300可以始终以恒定的频率(例如，第一频率)将发射控制信号供应到发射控制线EL1至ELn，而无论图像刷新率的频率如何。因此，在一帧中，针对每一个预定的周期，可以重复地供应被供应到发射控制线EL1至ELn的发射控制信号。
另外，第一频率可以被设定为高于第二频率。在实施例中，图像刷新率的频率(或第二频率)可以被设定为第一频率的整除数。
例如，在显示装置1000可以被驱动的所有驱动频率下，发射驱动器300可以在显示扫描时段期间执行扫描一次，并且在自扫描时段期间根据图像刷新率执行扫描至少一次。
即，在显示扫描时段期间，发射控制信号可以被顺序地输出到发射控制线EL1至ELn中的每一条一次。在自扫描时段期间，发射控制信号可以被顺序地输出到发射控制线EL1至ELn中的每一条至少一次。
因此，当图像刷新率减小时，发射驱动器300在一帧中重复地将发射控制信号供应到发射控制线EL1至ELn中的每一条的次数可以增加。
数据驱动器400可以从时序控制器500接收第三控制信号DCS。数据驱动器400可以响应于第三控制信号DCS将图像数据RGB转换为模拟数据信号(例如，数据电压)，并且将数据信号供应到数据线DL1至DLm。
同时，为了便于描述，在图1中已经示出了扫描驱动器200和发射驱动器300中的每一者是单个组件的情况，但是本公开不限于此。扫描驱动器200可以包括多个扫描驱动器，多个扫描驱动器中的每一个根据设计供应具有不同波形的扫描信号中的至少一个。另外，扫描驱动器200和发射驱动器300的至少一部分可以被集成为一个驱动电路或一个模块等。
在实施例中，显示装置1000还可以包括电源。电源可以将用于像素PX的驱动的第一驱动电源VDD的电压和第二驱动电源VSS的电压供应到像素单元100。
图2是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。
同时，为了便于描述，示出了包括在扫描驱动器200中的四个级ST1至ST4以及从四个级ST1至ST4输出的扫描信号(或输出信号OUT1至OUT4)。
另外，扫描驱动器200是栅极驱动器的示例，并且可以用图1中所示的发射驱动器300代替。
参照图2，扫描驱动器200可以包括多个级ST1至ST4。多个级ST1至ST4可以分别连接到相对应的扫描线SL1至SL4，并且与时钟信号CLK1和CLK2相对应地输出扫描信号。
第二级ST2可以从属地连接到第一级ST1，第三级ST3可以从属地连接到第二级ST2，并且第四级ST4可以从属地连接到第三级ST3。第一级ST1至第四级ST4可以具有基本上相同的配置。
级ST1至ST4中的每一个可以包括第一输入端子201、第二输入端子202、第三输入端子203、第一电源输入端子204、第二电源输入端子205、第三电源输入端子206、第一输出端子207和第二输出端子208。
第一级ST1的第一输入端子201可以接收起始脉冲SSP。另外，第二级ST2至第四级ST4的第一输入端子201中的每一个可以接收从前一级的第二输出端子208输出的进位信号(即，第一进位信号CR1至第三进位信号CR3中的相应一个)。例如，第二级ST2的第一输入端子201可以接收从第一级ST1的第二输出端子208输出的第一进位信号CR1，第三级ST3的第一输入端子201可以接收从第二级ST2的第二输出端子208输出的第二进位信号CR2，并且第四级ST4的第一输入端子201可以接收从第三级ST3的第二输出端子208输出的第三进位信号CR3。
第一时钟信号CLK1和第二时钟信号CLK2可以交替地被提供到级ST1至ST4的第二输入端子202和第三输入端子203。
在实施例中，第k(k是大于0的整数)级的第二输入端子202可以接收第一时钟信号CLK1，并且第k级的第三输入端子203可以接收第二时钟信号CLK2。另一方面，第(k+1)级的第二输入端子202可以接收第二时钟信号CLK2，并且第(k+1)级的第三输入端子203可以接收第一时钟信号CLK1。
例如，第一级ST1和第三级ST3的第二输入端子202中的每一个可以接收第一时钟信号CLK1，并且第一级ST1和第三级ST3的第三输入端子203中的每一个可以接收第二时钟信号CLK2。另外，第二级ST2和第四级ST4的第二输入端子202中的每一个可以接收第二时钟信号CLK2，并且第二级ST2和第四级ST4的第三输入端子203中的每一个可以接收第一时钟信号CLK1。
第一时钟信号CLK1和第二时钟信号CLK2可以具有相同的周期，并且具有其相位不彼此重叠的波形。在示例中，第二时钟信号CLK2可以被设定为从第一时钟信号CLK1移位大约半个周期的信号。
级ST1至ST4的驱动所需的电源的电压可以被施加到级ST1至ST4的第一电源输入端子204、第二电源输入端子205和第三电源输入端子206。
例如，第一电源VGH的电压可以被施加到级ST1至ST4中的每一个的第一电源输入端子204，并且第二电源VGL的电压可以被施加到级ST1至ST4中的每一个的第二电源输入端子205。第一电源VGH的电压和第二电源VGL的电压中的每一者可以具有直流(DC)电压电平。第一电源VGH的电压电平可以被设定为高于第二电源VGL的电压电平。
另外，第三电源VREF的电压可以被施加到级ST1至ST4中的每一个的第三电源输入端子206。第三电源VREF的电压电平可以低于第一电源VGH的电压电平并且高于第二电源VGL的电压电平。即，第三电源VREF可以具有第一电源VGH的电压电平和第二电源VGL的电压电平之间的电压电平。
输出信号OUT1至OUT4可以输出到相应的级ST1至ST4的第一输出端子207。在实施例中，输出到第一输出端子207的输出信号OUT1至OUT4是扫描信号，并且可以被提供到相对应的扫描线SL1至SL4。
进位信号CR1至CR4可以输出到相应的级ST1至ST4的第二输出端子208。如上所述，输出到第二输出端子208的进位信号CR1至CR4中的每一个可以被提供到下一级的第一输入端子201。例如，从第一级ST1的第二输出端子208输出的第一进位信号CR1可以被提供到第二级ST2的第一输入端子201，从第二级ST2的第二输出端子208输出的第二进位信号CR2可以被提供到第三级ST3的第一输入端子201，从第三级ST3的第二输出端子208输出的第三进位信号CR3可以被提供到第四级ST4的第一输入端子201，并且从第四级ST4的第二输出端子208输出的第四进位信号CR2可以被提供到第五级的第一输入端子。
在实施例中，除了通过级ST1至ST4的第一输入端子201接收的信号的种类以外，包括在扫描驱动器200中的级ST1至ST4可以具有基本上相同的配置。例如，除了通过第一输入端子201接收的输入信号(即，起始脉冲SSP或前一级的进位信号)以外，通过第一输入端子201接收起始脉冲SSP的作为初始级的第一级ST1以及其中的每一个通过第一输入端子201接收前一级的进位信号的其它级(例如，第二级ST2至第四级ST4)可以具有基本上相同的电路配置，并且彼此基本上相同地操作。
因此，在下文中，为了便于描述，将基于第一级ST1描述包括在扫描驱动器200中的级。
图3是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。
参照图2和图3，第一级ST1可以包括第一子级电路LB1。
第一子级电路LB1可以基于输入信号(例如，起始脉冲SSP)、第一时钟信号CLK1、第二时钟信号CLK2、第一电源VGH的电压以及第二电源VGL的电压生成并输出第一输出信号OUT1和第一进位信号CR1。
在实施例中，第一子级电路LB1可以包括第一驱动器SST1、第二驱动器SST2和输出单元SST3。
第一驱动器SST1可以通过第一输入端子201接收输入信号(例如，起始脉冲SSP)，通过第二输入端子202接收第一时钟信号CLK1并且通过第三输入端子203接收第二时钟信号CLK2。而且，第一驱动器SST1可以通过第一电源输入端子204连接到第一电源VGH，并且通过第二电源输入端子205连接到第二电源VGL。
第一驱动器SST1可以基于起始脉冲SSP、第一时钟信号CLK1、第二时钟信号CLK2、第一电源VGH的电压和第二电源VGL的电压控制第一节点Q的电压和第二节点QB的电压。
为此，第一驱动器SST1可以包括第一晶体管T1至第六晶体管T6以及第一电容器C1。
第一晶体管T1可以连接在第一输入端子201和输入节点NI之间，并且包括连接到第二输入端子202的栅极电极。当通过第二输入端子202供应的第一时钟信号CLK1具有栅极导通电平(例如，低电平)时，第一晶体管T1可以导通以将第一输入端子201和输入节点NI彼此电连接。
在实施例中，第一晶体管T1可以包括彼此串联地连接的多个子晶体管。这将参照图5进行详细描述。
第二晶体管T2可以包括连接到第一电源输入端子204的第一电极和连接到第二节点QB的栅极电极。第二晶体管T2可以基于第二节点QB的电压而导通或截止。
第三晶体管T3可以连接在第二晶体管T2的第二电极和输入节点NI之间，并且包括连接到第三输入端子203的栅极电极。当通过第三输入端子203供应的第二时钟信号CLK2具有栅极导通电平(例如，低电平)时，第三晶体管T3可以导通以将第二晶体管T2(例如，第二晶体管T2的第二电极)和输入节点NI彼此电连接。
第四晶体管T4可以连接在第二节点QB和第二输入端子202之间，并且包括连接到输入节点NI的栅极电极。第四晶体管T4可以基于输入节点NI的电压而导通或截止。
第五晶体管T5可以连接在第二节点QB和第二电源输入端子205之间，并且包括连接到第二输入端子202的栅极电极。当通过第二输入端子202供应的第一时钟信号CLK1具有栅极导通电平(例如，低电平)时，第五晶体管T5可以导通以将第二节点QB和第二电源输入端子205彼此电连接。
第六晶体管T6可以连接在输入节点NI和第一节点Q之间，并且包括连接到第二电源输入端子205的栅极电极。由于具有低电平(或栅极导通电平)的第二电源VGL的电压通过第二电源输入端子205供应到第六晶体管T6的栅极电极，因此第六晶体管T6可以始终保持导通状态。因此，输入节点NI的电压不变得低于第二电源VGL的电压，使得可以减少可能施加到第一晶体管T1的偏置应力。例如，输入节点NI的电压可以等于或大于第二电源VGL的电压的绝对值和第六晶体管T6的阈值电压的绝对值之和。
第一电容器C1可以连接在第一电源输入端子204和第二节点QB之间。例如，第一电容器C1可以包括连接到第一电源输入端子204的第一电极和连接到第二节点QB的第二电极。由于第一电容器C1的一个电极连接到被供应有第一电源VGH的电压的第一电源输入端子204，因此第一电容器C1对施加到第二节点QB的电压充电并且稳定地保持第二节点QB的电压。
第二驱动器SST2可以连接到第一节点Q和第二节点QB，通过第一电源输入端子204接收第一电源VGH的电压并且通过第三输入端子203接收第二时钟信号CLK2。
第二驱动器SST2可以基于第一节点Q的电压、第二节点QB的电压、第一电源VGH的电压和第二时钟信号CLK2的信号电平来控制输出节点QB_F的电压。而且，第二驱动器SST2可以基于第一节点Q的电压、第二节点QB的电压、第一电源VGH的电压和第二时钟信号CLK2的信号电平通过第二输出端子208输出第一进位信号CR1。第一进位信号CR1可以与输出节点QB_F的电压相对应，并且与输出节点QB_F的电压电平相对应的信号可以被输出为第一进位信号CR1。例如，第一电源VGH的电压可以与第一进位信号CR1的高电平相对应，并且第二时钟信号CLK2的低电平可以与第一进位信号CR1的低电平相对应。同时，如参照图2所述，第一进位信号CR1可以被提供到下一级(例如，图2中所示的第二级ST2)。
为此，第二驱动器SST2可以包括第七晶体管T7、第八晶体管T8和第二电容器C2。
第七晶体管T7可以连接在第一电源输入端子204和输出节点QB_F之间，并且包括连接到第二节点QB的栅极电极。第七晶体管T7可以基于第二节点QB的电压而导通或截止。当第七晶体管T7导通时，具有高电平的第一电源VGH的电压可以供应到输出节点QB_F。
第八晶体管T8可以连接在第三输入端子203和输出节点QB_F之间，并且包括连接到第一节点Q的栅极电极。第八晶体管T8可以基于第一节点Q的电压而导通或截止。当第八晶体管T8导通时，第二时钟信号CLK2可以供应到输出节点QB_F。
如上所述，可以根据第七晶体管T7和第八晶体管T8的导通或截止来控制输出节点QB_F的电压。
第二电容器C2可以连接在第一节点Q和输出节点QB_F之间。例如，第二电容器C2可以包括连接到第一节点Q的第一电极和连接到输出节点QB_F的第二电极。
输出单元SST3可以连接到输出节点QB_F。输出单元SST3可以通过第一电源输入端子204接收第一电源VGH的电压并且通过第二电源输入端子205接收第二电源VGL的电压。
输出单元SST3可以基于输出节点QB_F的电压、第一电源VGH的电压和第二电源VGL的电压输出第一输出信号OUT1。例如，第一电源VGH的电压可以与第一输出信号OUT1的高电平相对应，并且第二电源VGL的电压可以与第一输出信号OUT1的低电平相对应。第一输出信号OUT1是扫描信号，并且可以通过第一输出端子207被提供到第一扫描线SL1。
为此，输出单元SST3可以包括第九晶体管T9和第十晶体管T10。
第九晶体管T9可以连接在第一电源输入端子204和第一输出端子207之间，并且包括连接到输出节点QB_F的栅极电极。第九晶体管T9可以基于输出节点QB_F的电压而导通或截止。当第九晶体管T9导通时，供应到第一输出端子207的第一输出信号OUT1可以具有高电平(例如，n型晶体管的栅极导通电压电平)。
第十晶体管T10可以连接在第二电源输入端子205和第一输出端子207之间，并且包括连接到输出节点QB_F的栅极电极。第十晶体管T10可以基于输出节点QB_F的电压而导通或截止。当第十晶体管T10导通时，供应到第一输出端子207的第一输出信号OUT1可以具有低电平(例如，n型晶体管的栅极截止电压电平)。
在实施例中，第一子级电路LB1的输出单元SST3可以被实现为互补金属氧化物半导体(CMOS)电路(在下文中，被称为CMOS电路)。
例如，输出单元SST3的第九晶体管T9可以被实现为p型晶体管，并且输出单元SST3的第十晶体管T10可以被实现为n型晶体管。由于第九晶体管T9的栅极电极和第十晶体管T10的栅极电极公共地连接到输出节点QB_F，因此第十晶体管T10可以在第九晶体管T9对应于输出节点QB_F的电压而导通时截止，并且在第九晶体管T9对应于输出节点QB_F的电压而截止时导通。因此，通过第一输出端子207输出的第一输出信号OUT1可以具有作为高电平的第一电源VGH的电压电平或者作为低电平的第二电源VGL的电压电平。
第一子级电路LB1的输出单元SST3被实现为CMOS电路，使得p型晶体管(例如，第九晶体管T9)负责并执行上拉功能，并且n型晶体管(例如，第十晶体管T10)负责并执行下拉功能。因此，与现有的仅被配置有p型晶体管或n型晶体管的级电路相比，可以相对地改善根据本公开的实施例的第一子级电路LB1(或第一级ST1)的电流驱动能力。
如上所述，第一子级电路LB1包括第一驱动器SST1、第二驱动器SST2和输出单元SST3，使得第一级ST1负责并执行通过第一扫描线SL1输出第一输出信号OUT1(或第一扫描信号)的功能。将参照图4详细描述第一子级电路LB1的操作和效果。
同时，如参照图2所述，除了通过多个级中的每一个的第一输入端子201接收的信号以外，扫描驱动器(例如，图2中所示的扫描驱动器200)的多个级(例如，图2中所示的级ST1至ST4)彼此基本上相同或相似。因此，除了扫描驱动器(例如，图2中所示的扫描驱动器200)的除了第一级ST1以外的其它级(例如，图2中所示的第二级ST2至第四级ST4)中的每一个通过第一输入端子201接收前一级的进位信号以外，其它级可以与第一级ST1具有基本上相同的电路配置并且与第一级ST1基本上相同地操作。
同时，如上所述，由于第一子级电路LB1的输出单元SST3被实现为CMOS电路，因此输出单元SST3包括n型晶体管(例如，第十晶体管T10)。被实现为n型晶体管的第十晶体管T10的沟道可以用氧化物半导体实现。根据氧化物半导体的种类，氧化物半导体可以具有负阈值电压。因此，需要通过将低于第二电源VGL的电压的电压(例如，偏置电压Vbias)施加到第十晶体管T10(例如，第十晶体管T10的背栅极电极)而将第十晶体管T10设定为具有正阈值电压。
为此，根据本公开的实施例的第一级ST1还可以包括用于将偏置电压Vbias施加到包括在被实现为CMOS电路的输出单元SST3中的n型晶体管的第一电荷泵电路CPB1。
第一电荷泵电路CPB1可以通过第三输入端子203接收第二时钟信号CLK2。而且，第一电荷泵电路CPB1可以通过第二电源输入端子205连接到第二电源VGL，并且通过第三电源输入端子206连接到第三电源VREF。
在实施例中，第一电荷泵电路CPB1可以基于第二时钟信号CLK2、第二电源VGL的电压和第三电源VREF的电压生成偏置电压Vbias，并且将偏置电压Vbias供应到输出单元SST3(或输出单元SST3的第十晶体管T10)。
为此，第一电荷泵电路CPB1可以包括第十一晶体管T11至第十三晶体管T13、第三电容器C3以及第四电容器C4。
第十一晶体管T11可以连接在第三电源输入端子206和第三节点PPN之间，并且包括连接到第三电源输入端子206的栅极电极。第十一晶体管T11可以由通过第三电源输入端子206供应的第三电源VREF的电压导通，以将第三电源VREF的电压供应到第三节点PPN。
第十二晶体管T12可以包括连接到第三输入端子203的第一电极和连接到第三节点PPN的栅极电极。第十二晶体管T12可以基于第三节点PPN的电压而导通或截止。例如，第十二晶体管T12可以基于具有等于或低于第三电源VREF的电压电平的电压电平的第三节点PPN的电压而导通。
第三电容器C3可以连接在第十二晶体管T12的第二电极和第三节点PPN之间。例如，第三电容器C3可以包括连接到第十二晶体管T12的第二电极的第一电极和连接到第三节点PPN的第二电极。第三电容器C3可以存储第十二晶体管T12的第二电极和第三节点PPN之间的电压差。因此，供应到第十二晶体管T12的第二电极(或第三电容器C3的第一电极)的电压的变化可以被反映到第三节点PPN(或第三电容器C3的第二电极)。
第十三晶体管T13可以连接在第三节点PPN和输出单元SST3(例如，第十晶体管T10的背栅极电极)之间。例如，第十三晶体管T13可以包括连接到第三节点PPN的第一电极和连接到第十晶体管T10的背栅极电极的第二电极。第十三晶体管T13可以包括连接到第三节点PPN的栅极电极。第十三晶体管T13可以基于第三节点PPN的电压而导通或截止。
第四电容器C4可以连接在第二电源输入端子205和第十三晶体管T13的第二电极之间。例如，第四电容器C4可以包括连接到第二电源输入端子205的第一电极和连接到第十三晶体管T13的第二电极的第二电极。
在实施例中，第四电容器C4可以存储第二电源输入端子205和第十三晶体管T13的第二电极之间的电压差。由于作为恒定电压的第二电源VGL的电压供应到第二电源输入端子205，因此，电压(即，第十三晶体管T13的第二电极的偏置电压Vbias)可以由第四电容器C4稳定地保持。
同时，当根据第一级ST1的电路布局相对于偏置电压Vbias的寄生电容足够时，可以从第一电荷泵电路CPB1中省略第四电容器C4。
在实施例中，通过使用具有第一电源VGH的电压电平和第二电源VGL的电压电平之间的电压电平的第三电源VREF的电压，第一电荷泵电路CPB1可以生成低于第二电源VGL的电压电平的偏置电压Vbias并且将偏置电压Vbias供应到包括在输出单元SST3中的第十晶体管T10的背栅极电极。
例如，当第二时钟信号CLK2的信号电平从高电平改变为低电平时，由于第三电容器C3的耦合，第三节点PPN的电压从现有的电压电平(例如，第三电源VREF的电压)变低了第二时钟信号CLK2的高电平和低电平之间的差。因此，第三节点PPN的电压具有低于作为低电平的第二电源VGL的电压电平的电压电平。因此，低于第二电源VGL的电压电平的第三节点PPN的电压作为偏置电压Vbias通过第十三晶体管T13供应到输出单元SST3的第十晶体管T10。
同时，如上所述，为了通过将偏置电压Vbias供应到作为包括在被实现为CMOS电路的输出单元SST3中的n型晶体管的第十晶体管T10的背栅极电极来改变第十晶体管T10的阈值电压，需要使偏置电压Vbias具有低于第二电源VGL的电压电平的电压电平。当扫描驱动器200(或显示装置1000(参见图1))包括用于供应偏置电压Vbias的单独的电压源时，除了扫描驱动器200的级的驱动所需的第一电源VGH和第二电源VGL以外，还附加了单独的电压源，并且因此，这在功耗方面可能是不利的。
另一方面，根据本公开的实施例的扫描驱动器200(或第一级ST1)包括电荷泵电路(例如，第一电荷泵电路CPB1)，使得可以通过使用第三电源VREF生成具有低于第二电源VGL的电压电平的电压电平的偏置电压Vbias。由于第三电源VREF具有第一电源VGH的电压电平和第二电源VGL的电压电平之间的电压电平，因此显示装置(图1中所示的1000)(或包括在显示装置1000中的电源)可以通过经由电压调节器电路改变第一电源VGH和第二电源VGL的电压来生成第三电源VREF的电压。由于电压调节器电路被配置为相对简单的电路，因此与显示装置(图1中所示的1000)包括单独的电压源的情况相比，显示装置(图1中所示的1000)可以被简化并且在功耗方面是有利的。
在下文中，将参照图4详细描述第一级ST1的第一子级电路LB1和第一电荷泵电路CPB1的操作。
图4是示出图3中所示的第一级的驱动的示例的时序图。
参照图1至图4，可以以不同的时序供应第一时钟信号CLK1和第二时钟信号CLK2。例如，第二时钟信号CLK2可以被设定为从第一时钟信号CLK1移位半个周期(例如，一个水平时段)的信号。在示例中，可以在第一时间t1处通过第二输入端子202供应具有低电平L的第一时钟信号CLK1，并且可以在第一时间t1之后的第二时间t2处通过第三输入端子203供应具有低电平L的第二时钟信号CLK2。
同时，图4中所示的高电平H(或高电压)可以与第一电源VGH的电压相对应，并且图4中所示的低电平L(或低电压)可以与第二电源VGL的电压相对应。例如，第一电源VGH的电压可以是正电压，并且第二电源VGL的电压可以是负电压。然而，这仅仅是说明性的，并且高电平H和低电平L不限于此。例如，可以根据晶体管的种类和显示装置的使用环境等来设定具有高电平H的电压和具有低电平L的电压。
同时，2-低电平2L可以对应于与低电平L的2倍相对应的电压电平。
起始脉冲SSP可以在第一时间t1、第二时间t2和第八时间t8处具有高电平H。起始脉冲SSP可以在第三时间t3至第七时间t7处具有低电平L。
如参照图3所述，第十一晶体管T11由通过第三电源输入端子206供应的第三电源VREF的电压导通，并且因此，第三电源VREF的电压可以供应到第三节点PPN。
同时，在第一时间t1处通过第三输入端子203供应的第二时钟信号CLK2可以具有高电平H。随着第十二晶体管T12由第三节点PPN的电压导通，具有高电平H的电压可以供应到第十二晶体管T12的第二电极(或第三电容器C3的第一电极)。因此，第三电容器C3可以存储与具有高电平H的电压和第三电源VREF的电压之间的差相对应的电压。
随后，在第二时间t2处，可以通过第三输入端子203施加具有低电平L的第二时钟信号CLK2。因此，第十二晶体管T12的第二电极(或第三电容器C3的第一电极)的电压从现有的具有高电平H的电压改变为具有低电平L的电压，并且由于第三电容器C3的耦合，第三节点PPN的电压从现有的第三电源VREF的电压电平变低了第三电容器C3的第一电极的电压变化(即，具有高电平H的电压和具有低电平L的电压之间的差)。具有低于第二电源VGL的电压的电压电平的偏置电压Vbias可以通过由第三节点PPN的电压导通的第十三晶体管T13供应到第一子级电路LB1的输出单元SST3(例如，第十晶体管T10)。存在于第十晶体管T10的背栅极电极中的电荷通过导通的第十三晶体管T13流出，并且因此，被实现为n型晶体管的第十晶体管T10可以被设定为具有正阈值电压。
同时，由于第四电容器C4的第一电极连接到被供应有作为恒定电压的第二电源VGL的电压的第二电源输入端子205，因此与第四电容器C4的第二电极相对应的偏置电压Vbias可以被稳定地保持。
当重复这样的过程(例如，电荷泵送过程)时，稳定的偏置电压Vbias变得低于具有低电平L的电压(例如，第二电源VGL的电压)。因此，根据本公开的实施例，不需要使显示装置(图1中示出的1000)包括单独的电压源。因此，简化了显示装置(图1中示出的1000)，并且这在功耗方面可以是有利的。
在下文中，将通过第一子级电路LB1的在第三时间t3至第八时间t8处的操作来描述其中第一级ST1通过第一扫描线SL1供应第一输出信号OUT1(或第一扫描信号)的配置。
在第三时间t3处，可以通过第一输入端子201供应具有低电平L的起始脉冲SSP。从第三时间t3起直到第八时间t8之前为止(例如，直到第七时间t7和第八时间t8之间的任意时间为止)，供应到第一输入端子201的起始脉冲SSP可以具有低电平L。
随后，在第四时间t4处，可以通过第二输入端子202供应具有低电平L(或栅极导通电平)的第一时钟信号CLK1，使得第一晶体管T1和第五晶体管T5导通。
当第一晶体管T1导通时，起始脉冲SSP的低电平L可以供应到输入节点NI。同时，由于第六晶体管T6的栅极电极连接到第二电源输入端子205以始终保持导通状态，因此起始脉冲SSP的低电平L可以供应到第一节点Q。因此，第一节点Q的电压可以改变为低电平L。
另外，当第五晶体管T5导通时，具有低电平的第二电源VGL供应到第二节点QB，并且因此，第二节点QB的电压保持低电平L。
随后，在第五时间t5处，供应到第二输入端子202的第一时钟信号CLK1可以从低电平L改变为高电平H。因此，第一晶体管T1和第五晶体管T5可以截止。
同时，由于输入节点NI的电压保持在低电平L，因此第四晶体管T4可以处于导通状态。因此，第一时钟信号CLK1的高电平H可以供应到第二节点QB，使得第二节点QB的电压改变为高电平H。
随后，在第六时间t6处，可以通过第三输入端子203供应具有低电平L(或栅极导通电平)的第二时钟信号CLK2，使得第三晶体管T3导通。
同时，第八晶体管T8可以基于具有低电平L(或栅极导通电平)的第一节点Q的电压而保持导通状态。第二时钟信号CLK2的低电平L可以通过第八晶体管T8供应到输出节点QB_F，使得输出节点QB_F的电压从现有的高电平H改变为低电平L。第一节点Q的电压由于第二电容器C2的耦合而从低电平L减小到2-低电平2L，并且第八晶体管T8稳定地保持导通状态。
另外，基于具有低电平L的输出节点QB_F的电压，输出单元SST3的第九晶体管T9可以导通，并且输出单元SST3的第十晶体管T10可以截止。因此，具有高电平H的第一电源VGH的电压供应到第一输出端子207，使得第一输出信号OUT1可以以高电平H输出。
同时，与具有低电平L的输出节点QB_F的电压相对应地，可以以低电平L输出第一进位信号CR1。
随后，在第七时间t7处，供应到第三输入端子203的第二时钟信号CLK2可以从低电平L改变为高电平H。第二时钟信号CLK2的高电平H可以通过处于导通状态的第八晶体管T8供应到输出节点QB_F。因此，基于具有高电平H的输出节点QB_F的电压，输出单元SST3的第九晶体管T9可以截止，并且输出单元SST3的第十晶体管T10可以导通，使得具有低电平L的第一输出信号OUT1被输出。
同时，与具有高电平H的输出节点QB_F的电压相对应地，可以以高电平H输出第一进位信号CR1。
在第七时间t7之后，起始脉冲SSP可以从低电平L改变为高电平H。
在第八时间t8处，可以通过第二输入端子202供应具有低电平L(或栅极导通电平)的第一时钟信号CLK1，使得第一晶体管T1和第五晶体管T5导通。
然而，与第四时间t4处的起始脉冲SSP不同，在第八时间t8处的起始脉冲SSP具有高电平H，并且因此，起始脉冲SSP的高电平H可以通过处于导通状态的第六晶体管T6供应到第一节点Q。因此，第一节点Q的电压可以改变为高电平H。
另外，具有低电平的第二电源VGL的电压可以通过处于导通状态的第五晶体管T5供应到第二节点QB，使得第二节点QB的电压改变为低电平L。
同时，如上所述，由于除了其第一输入端子201接收的输入信号以外，包括在扫描驱动器(图2中所示的200)中的多个级(图2中所示的ST1至ST4)具有基本上相同的配置，因此除了第一级ST1以外的其它级(例如，图2中所示的第二级ST2至第四级ST4)可以通过与第一级ST1的操作基本上相同的操作将输出信号(例如，OUT2至OUT4)输出到扫描线。
图5是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。在图5中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图5中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图5中所示的第一级ST1_1表示参照图3描述的第一级ST1的修改实施例。
参照图3和图5，图5中所示的第一级ST1_1可以包括第一子级电路LB1和第一电荷泵电路CPB1_1。同时，除了第十一晶体管T11的连接配置和第一级ST1_1还包括第十四晶体管T14以外，图5中所示的第一级ST1_1和图3中所示的第一级ST1彼此基本上相同或相似，并且因此，将不复述重复描述。
第一级ST1_1的第一电荷泵电路CPB1_1可以通过第二输入端子202接收第一时钟信号CLK1，并且通过第三输入端子203接收第二时钟信号CLK2。而且，第一电荷泵电路CPB1_1可以通过第二电源输入端子205连接到第二电源VGL，并且通过第三电源输入端子206连接到第三电源VREF。
在实施例中，第一电荷泵电路CPB1_1可以基于第一时钟信号CLK1、第二时钟信号CLK2、第二电源VGL的电压和第三电源VREF的电压生成偏置电压Vbias，并且将偏置电压Vbias供应到输出单元SST3(或输出单元SST3的第十晶体管T10)。
为此，第一电荷泵电路CPB1_1可以包括第十一晶体管T11_1、第十二晶体管T12、第十三晶体管T13和第十四晶体管T14、第三电容器C3以及第四电容器C4。
第十四晶体管T14可以连接在第三电源输入端子206和第十一晶体管T11_1之间。例如，第十四晶体管T14可以包括连接到第三电源输入端子206的第一电极和连接到第十一晶体管T11_1的第二电极。另外，第十四晶体管T14可以包括连接到第二输入端子202的栅极电极。第十四晶体管T14可以基于第一时钟信号CLK1的信号电平而导通或截止。
第十一晶体管T11_1可以连接在第十四晶体管T14的第二电极和第三节点PPN之间。第十一晶体管T11_1可以包括连接到第二电源输入端子205的栅极电极。由于具有低电平(或栅极导通电平)的第二电源VGL的电压通过第二电源输入端子205供应到第十一晶体管T11_1的栅极电极，因此第十一晶体管T11_1可以始终保持导通状态。因此，当第十四晶体管T14通过接收具有栅极导通电平(例如，低电平)的第一时钟信号CLK1而导通时，第三电源VREF的电压可以供应到第三节点PPN。
例如，还参照图4，当在第一时间t1处通过第二输入端子202供应具有低电平L的第一时钟信号CLK1时，第十四晶体管T14可以基于第一时钟信号CLK1而导通。
第十一晶体管T11_1通过经由第二电源输入端子205供应的第二电源VGL的电压始终保持导通状态，并且因此，第三电源VREF的电压可以在第一时间t1处供应到第三节点PPN。
图6是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。在图6中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图6中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图6中所示的第一级ST1_2表示参照图5描述的第一级ST1_1的修改实施例。
参照图5和图6，图6中所示的第一级ST1_2可以包括第一子级电路LB1_1和第一电荷泵电路CPB1_2。
在实施例中，包括在第一子级电路LB1_1中的第一晶体管T1_1或包括在第一电荷泵电路CPB1_2中的第十四晶体管T14_1可以包括多个彼此串联地连接的多个子晶体管。
例如，第一晶体管T1_1可以包括彼此串联地连接的第一子晶体管T1a和第二子晶体管T1b。第一子晶体管T1a和第二子晶体管T1b中的每一者可以包括公共地连接到第二输入端子202的栅极电极(例如，被称为双栅极结构)。因此，可以使由第一晶体管T1_1引起的电流泄漏最小化。
在另一示例中，第十四晶体管T14_1可以包括彼此串联地连接的第三子晶体管T14a和第四子晶体管T14b。第三子晶体管T14a和第四子晶体管T14b中的每一者可以包括公共地连接到第二输入端子202的栅极电极。因此，可以使由第十四晶体管T14_1引起的电流泄漏最小化。
然而，这仅仅是说明性的，并且除了第一晶体管T1_1和第十四晶体管T14_1之外的其它晶体管中的至少一个可以具有双栅极结构。
图7是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。图8是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。在图7和图8中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图7和图8中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图7和图8中所示的第一级ST1_3和第一级ST1_4中的每一者表示参照图5描述的第一级ST1_1的修改实施例。
参照图5、图7和图8，图7中所示的第一级ST1_3可以包括第一子级电路LB1和第一电荷泵电路CPB1_3，并且图8中所示的第一级ST1_4可以包括第一子级电路LB1和第一电荷泵电路CPB1_4。
如参照图3至图5所述，需要使第四电容器C4的第一电极连接到恒定电压，使得包括在第一电荷泵电路CPB1或第一电荷泵电路CPB1_1中的第四电容器C4允许偏置电压Vbias被稳定地保持。
例如，如图7中所示，第四电容器C4_1可以连接在第一电源输入端子204和第十三晶体管T13的第二电极之间。即，第四电容器C4_1的第一电极可以连接到被供应有作为恒定电压的第一电源VGH的电压的第一电源输入端子204。
在另一示例中，如图8中所示，第四电容器C4_2可以连接在第三电源输入端子206和第十三晶体管T13的第二电极之间。即，第四电容器C4_2的第一电极可以连接到被供应有作为恒定电压的第三电源VREF的电压的第三电源输入端子206。
图9是示出包括在图2中所示的扫描驱动器中的第一级的示例的电路图。在图9中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图9中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图9中所示的第一级ST1_5表示参照图5描述的第一级ST1_1的修改实施例。
参照图5和图9，图9中所示的第一级ST1_5可以包括第一子级电路LB1和第一电荷泵电路CPB1_5。同时，除了第一级ST1_5还包括第十五晶体管T15以外，图9中所示的第一级ST1_5和图5中所示的第一级ST1_1彼此基本上相同或相似，并且因此，将不复述重复描述。
第一电荷泵电路CPB1_5可以包括第十一晶体管T11_1、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14和第十五晶体管T15、第三电容器C3以及第四电容器C4。
第十五晶体管T15可以连接在第三节点PPN和第十三晶体管T13(例如，第十三晶体管T13的第一电极)之间，并且包括连接到第三节点PPN的栅极电极。因此，第十五晶体管T15可以与参照图3和图5描述的第十三晶体管T13基本上相同地操作。
图10是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。在图10中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图10中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图10中所示的扫描驱动器200_1表示参照图2描述的扫描驱动器200的修改实施例。
参照图2和图10，图10中所示的扫描驱动器200_1可以包括多个子级电路LB1_2至LB4_2。子级电路LB1_2至LB4_2可以与包括在参照图2和图3描述的级ST1至ST4中的每一个中的子级电路(例如，第一子级电路LB1)基本上相同。
例如，图10中所示的子级电路LB1_2至LB4_2可以具有基本上相同的配置，并且从属地彼此连接。
而且，子级电路LB1_2至LB4_2中的每一个可以包括接收输入信号(例如，起始脉冲SSP或从前一子级电路输出的进位信号)的第一输入端子201、接收第一时钟信号CLK1或第二时钟信号CLK2的第二输入端子202、接收第二时钟信号CLK2或第一时钟信号CLK1的第三输入端子203、被施加有第一电源VGH的电压的第一电源输入端子204以及被施加有第二电源VGL的电压的第二电源输入端子205。
而且，子级电路LB1_2至LB4_2中的每一个可以包括第一输出端子207和第二输出端子208。输出信号OUT1至OUT4可以被输出到相应的子级电路LB1_2至LB4_2的第一输出端子207，并且进位信号CR1至CR4可以被输出到相应的子级电路LB1_2至LB4_2的第二输出端子208。
在一些实施例中，子级电路LB1_2至LB4_2中的每一个还可以包括第四输入端子209。子级电路LB1_2至LB4_2中的每一个可以通过第四输入端子209被供应有来自相对应的电荷泵电路的偏置电压Vbias。
另外，图10中所示的扫描驱动器200_1可以包括多个电荷泵电路CPB1_6和CPB2_6。电荷泵电路CPB1_6和CPB2_6可以与包括在参照图2和图3描述的级ST1至ST4中的每一个中的电荷泵电路(例如，第一电荷泵电路CPB1)基本上相同。
例如，电荷泵电路CPB1_6和CPB2_6中的每一个可以包括第四电源输入端子301、第六输入端子302、第七输入端子303和第三输出端子304。
第三电源VREF的电压可以被施加到电荷泵电路CPB1_6和CPB2_6中的每一个的第四电源输入端子301。另外，电荷泵电路CPB1_6和CPB2_6中的每一个的第六输入端子302可以接收第一时钟信号CLK1，电荷泵电路CPB1_6和CPB2_6中的每一个的第七输入端子303可以接收第二时钟信号CLK2。
电荷泵电路CPB1_6和CPB2_6中的每一个可以基于第一时钟信号CLK1和第二时钟信号CLK2以及第三电源VREF生成偏置电压Vbias。
在实施例中，子级电路LB1_2至LB4_2中的至少一些可以共享一个电荷泵电路。
例如，第一子级电路LB1_2和第二子级电路LB2_2可以共享第一电荷泵电路CPB1_6。第一子级电路LB1_2和第二子级电路LB2_2中的每一者的第四输入端子209可以连接到第一电荷泵电路CPB1_6的第三输出端子304以被供应有偏置电压Vbias。
在另一示例中，第三子级电路LB3_2和第四子级电路LB4_2可以共享第二电荷泵电路CPB2_6。第三子级电路LB3_2和第四子级电路LB4_2中的每一者的第四输入端子209可以连接到第二电荷泵电路CPB2_6的第三输出端子304以被供应有偏置电压Vbias。
由于包括在扫描驱动器200_1中的电荷泵电路CPB1_6和CPB2_6的数量减少，因此电路面积减小，并且这在功耗方面可以是有利的。
同时，尽管在图10中示出了两个子级电路共享一个电荷泵电路的情况，但是这仅仅是说明性的，并且本公开的实施例不限于此。例如，三个或更多个子级电路可以共享一个电荷泵电路。
图11是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。在图11中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图11中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图11中所示的扫描驱动器200_2表示参照图2描述的扫描驱动器200的修改实施例。
参照图2和图11，扫描驱动器200_2可以包括多个级ST1_6至ST4_6。
在实施例中，级ST1_6至ST4_6中的每一个还可以包括第五输入端子210。第三时钟信号CLK3和第四时钟信号CLK4可以交替地被提供到级ST1_6至ST4_6的第五输入端子210。
例如，第k(k是大于0的整数)级的第五输入端子210可以接收第四时钟信号CLK4，并且第(k+1)级的第五输入端子210可以接收第三时钟信号CLK3。
在示例中，第一级ST1_6和第三级ST3_6的第五输入端子210中的每一个可以接收第四时钟信号CLK4，并且第二级ST2_6和第四级ST4_6的第五输入端子210中的每一个可以接收第三时钟信号CLK3。
第三时钟信号CLK3和第四时钟信号CLK4可以具有相同的周期，并且具有其相位不彼此重叠的波形。在示例中，第四时钟信号CLK4可以被设定为从第三时钟信号CLK3移位大约半个周期的信号。
在实施例中，级ST1_6至ST4_6中的每一个可以包括第一子输出端子207a和第二子输出端子207b。
第一子输出信号OUT1a至OUT4a可以被输出到相应的级ST1_6至ST4_6的第一子输出端子207a。输出到第一子输出端子207a的第一子输出信号OUT1a至OUT4a可以具有与参照图2至图4描述的输出到第一输出端子207的输出信号OUT1至OUT4基本上相同的配置。
第二子输出信号OUT1b至OUT4b可以被输出到相应的级ST1_6至ST4_6的第二子输出端子207b。
在一些实施例中，第一子输出信号OUT1a至OUT4a和第二子输出信号OUT1b至OUT4b可以具有不同的脉冲。例如，与参照图2至图4描述的输出信号OUT1至OUT4基本上相同或相似的第一子输出信号OUT1a至OUT4中的每一个可以与具有高电平的脉冲的信号(即，扫描信号)相对应，并且第二子输出信号OUT1b至OUT4b中的每一个可以与具有低电平的脉冲的信号(即，扫描信号)相对应。
即，包括在扫描驱动器200_2中的级ST1_6至ST4_6中的每一个可以输出具有高电平的脉冲的扫描信号(例如，第一子输出信号OUT1a至OUT4a)和具有低电平的脉冲的扫描信号(例如，第二子输出信号OUT1b至OUT4b)两者。
同时，需要使包括在像素PX(参见图1)中并接收扫描信号的开关晶体管根据开关晶体管的类型而接收具有高电平的脉冲的扫描信号或具有低电平的脉冲的扫描信号。需要使包括在一个像素PX(参见图1)中的多个开关晶体管根据像素PX(参见图1)的电路结构而接收具有不同脉冲的扫描信号。
根据本公开的实施例的扫描驱动器200_2可以包括级ST1_6至ST4_6，级ST1_6至ST4_6中的每一个输出具有高电平的脉冲的扫描信号(例如，第一子输出信号OUT1a至OUT4a)和具有低电平的脉冲的扫描信号(例如，第二子输出信号OUT1b至OUT4b)两者。因此，与扫描驱动器包括用于输出具有高电平的脉冲的扫描信号的级和用于输出具有低电平的脉冲的扫描信号的级的情况相比，扫描驱动器中的电路面积可以减小。
在实施例中，扫描驱动器200_2(或级ST1_6至ST4_6)可以根据显示装置1000(参见图1)的驱动条件在第一驱动时段和第二驱动时段中被驱动。
例如，级ST1_6至ST4_6可以在第一驱动时段中输出具有高电平的脉冲的第一子输出信号OUT1a至OUT4a，并且在第二驱动时段中输出不具有高电平的脉冲并且保持在低电平的第一子输出信号OUT1a至OUT4a。
如参照图1所述，显示装置1000(参见图1)可以根据显示装置1000的驱动条件以各种驱动频率(或者图像刷新率或屏幕刷新率)显示图像。包括在显示装置1000(参见图1)中的像素PX(参见图1)可以根据显示装置1000的驱动条件接收具有高电平的脉冲的扫描信号和具有低电平的脉冲的扫描信号两者或者仅接收具有低电平的脉冲的扫描信号。例如，在第一驱动时段中，像素PX(参见图1)可以接收具有高电平的脉冲的扫描信号和具有低电平的脉冲的扫描信号两种信号。而且，在第二驱动时段中，像素PX(参见图1)可以仅接收具有低电平的脉冲的扫描信号。
将参照图12至图14描述包括在扫描驱动器200_2中的级ST1_6至ST4_6的配置以及级ST1_6至ST4_6在第一驱动时段和第二驱动时段的操作。
图12是示出包括在图11中所示的扫描驱动器中的第一级的示例的电路图。在图12中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图12中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
同时，除了第一级ST1_6通过第五输入端子210接收第四时钟信号CLK4，第一级ST1_6还包括第十六晶体管T16和第十七晶体管T17并且第一级ST1_6通过第(2-1)子输出端子207b输出第(2-1)子输出信号OUT1b以及第二输出端子208连接到与第(2-1)子输出端子207b所连接到的节点相同的节点以外，图12中所示的第一级ST1_6与图3中所示的第一级ST1基本上相同或相似。因此，将不复述重复描述。
参照图3、图11和图12，第一级ST1_6可以包括第一子级电路LB1_3和第一电荷泵电路CPB1。
第一子级电路LB1_3可以通过第五输入端子210接收第四时钟信号CLK4。
第一子级电路LB1_3可以包括第一驱动器SST1、第二驱动器SST2和输出单元SST3_1。输出单元SST3_1可以包括第一子输出单元SST3a和第二子输出单元SST3b。
同时，除了第一子输出单元SST3a通过第(1-1)子输出端子207a将作为扫描信号的第(1-1)子输出信号OUT1a输出到第(1-1)子扫描线SL1a以外，第一子输出单元SST3a可以具有与参照图3描述的输出单元SST3基本上相同的配置。
第二子输出单元SST3b可以连接到第一节点Q和第二节点QB，通过第一电源输入端子204接收第一电源VGH的电压，并且通过第三输入端子203接收第二时钟信号CLK2。
第二子输出单元SST3b可以基于第一节点Q1和第二节点QB的电压输出第(2-1)子输出信号OUT1b。例如，第一电源VGH的电压可以与第(2-1)子输出信号OUT1b的高电平相对应，并且第二时钟信号CLK2的低电平可以与第(2-1)子输出信号OUT1b的低电平相对应。第(2-1)子输出信号OUT1b可以通过第(2-1)输出端子207b作为扫描信号被提供到第(2-1)子扫描线SL1b。
为此，第二子输出单元SST3b可以包括第十六晶体管T16和第十七晶体管T17。
第十六晶体管T16可以连接在第一电源输入端子204和第(2-1)子输出端子207b之间，并且包括连接到第二节点QB的栅极电极。第十六晶体管T16可以基于第二节点QB的电压而导通或截止。当第十六晶体管T16导通时，供应到第(2-1)子输出端子207b的第(2-1)子输出信号OUT1b可以具有高电平(例如，p型晶体管的栅极截止电压电平)。
第十七晶体管T17可以连接在第三输入端子203和第(2-1)子输出端子207b之间，并且包括连接到第一节点Q的栅极电极。第十七晶体管T17可以基于第一节点Q的电压而导通或截止。
在实施例中，当第十七晶体管T17导通时，基于供应到第三输入端子203的具有低电平的第二时钟信号CLK2，供应到第(2-1)子输出端子207b的第(2-1)子输出信号OUT1b可以具有低电平(例如，p型晶体管的栅极导通电压电平)。
在下文中，将参照图13详细描述第一级ST1_6在第一驱动时段的操作，并且将参照图14详细描述第一级ST1_6在第二驱动时段的操作。
图13是示出图12中所示的第一级的驱动的示例的时序图。图14是示出图12中所示的第一级的驱动的示例的时序图。
同时，在图13中示出了用于描述第一级ST1_6在第一驱动时段DSP1中的驱动的时序图，并且在图14中示出了用于描述第一级ST1_6在第二驱动时段DSP2中的驱动的时序图。
首先，将参照图3、图4以及图11至图13描述第一驱动时段DSP1。在第一驱动时段DSP1中，可以以不同的时序供应第三时钟信号CLK3和第四时钟信号CLK4。例如，第四时钟信号CLK4可以被设定为从第三时钟信号CLK3移位半个周期(例如，一个水平时段)的信号。
在一些实施例中，在第一驱动时段DSP1中，第三时钟信号CLK3可以与第一时钟信号CLK1具有基本上相同的波形，并且第四时钟信号CLK4可以与第二时钟信号CLK2具有基本上相同的波形。
同时，除了第八晶体管T8的第一电极连接到被供应有第四时钟信号CLK4的第五输入端子210以外，第一级ST1_6的第一驱动器SST1、第二驱动器SST2和第一子输出单元SST3a与参照图3描述的第一级ST1的第一驱动器SST1、第二驱动器SST2和输出单元SST3基本上相同。如上所述，第四时钟信号CLK4和第二时钟信号CLK2在第一驱动时段DSP1中具有基本上相同的波形。因此，在第一驱动时段DSP1的第(1-1)时间t1a至第(1-8)时间t8a中，第一级ST1_6的第一驱动器SST1、第二驱动器SST2和第一子输出单元SST3a的操作与参照图3和图4描述的第一级ST1的第一驱动器SST1、第二驱动器SST2和输出单元SST3的操作基本上相同或相似，并且因此，将不复述重复描述。
当第一节点Q的电压具有低电平L或2-低电平2L时，第二子输出单元SST3b的第十七晶体管T17可以导通，并且当第二节点QB的电压具有低电平L时，第二子输出单元SST3b的第十六晶体管T16可以导通。
在第二节点QB的电压具有低电平L的时段(例如，从第一驱动时段DSP1开始的时间处到第(1-5)时间t5a的时段以及从第(1-8)时间t8a到第一驱动时段DSP1结束的时间处的时段)中，第十六晶体管T16保持导通状态。因此，具有高电平的第一电源VGH的电压可以供应到第(2-1)子输出端子207b，使得第(2-1)子输出信号OUT1b以高电平H输出。
而且，在第一节点Q的电压具有低电平L的时段(例如，从第(1-4)时间t4a到第(1-8)时间t8a的时段)中，第十七晶体管T17可以保持导通状态。第十七晶体管T17的第一电极连接到被供应有第二时钟信号CLK2的第三输入端子203。因此，在第二时钟信号CLK2在第十七晶体管T17导通的时段期间具有低电平L的时段中，第二时钟信号CLK2的低电平L可以供应到到第(2-1)子输出端子207b，使得第(2-1)子输出信号OUT1b以低电平L输出。例如，在从第(1-6)时间t6a到第(1-7)时间t7a的时段中，可以输出具有低电平L的第(2-1)子输出信号OUT1b。
同时，与具有低电平L的第(2-1)子输出信号OUT1b相对应地，可以以低电平L输出第一进位信号CR1。即，第二输出端子208与第二子输出端子207b连接到相同的节点，并且因此，第一进位信号CR1可以与第(2-1)子输出信号OUT1b在相同的时间(或时段)处具有低电平L的脉冲。
接下来，将参照图3、图4、图11、图12和图14描述第二驱动时段DSP2。在第二驱动时段DSP2中，第三时钟信号CLK3和第四时钟信号CLK4可以保持在高电平H。
尽管第八晶体管T8在第一节点Q的电压具有低电平L或2-低电平2L的时段中导通，但是第八晶体管T8的第一电极连接到被供应有保持在高电平H的第四时钟信号CLK4的第五输入端子210，并且因此输出节点QB_F的电压可以始终保持在高电平H。因此，在第二驱动时段DSP2中，第九晶体管T9保持导通状态并且第十晶体管T10保持导通状态。因此，在第二驱动时段DSP2中，输出到第(1-1)子输出端子207a的第(1-1)子输出信号OUT1a不具有高电平的脉冲，并且可以具有保持在低电平的波形。
同时，第二子输出单元SST3b在第二驱动时段DSP2中输出第(2-1)子输出信号OUT1b的操作与第二子输出单元SST3b在第一驱动时段DSP1中输出第(2-1)子输出信号OUT1b的操作基本上相同或相似，因此，将不复述重复描述。
图15是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。图16A和图16B是示出施加到包括在图15中所示的扫描驱动器中的级的第四电源的电压电平的图。
在图15中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图15中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图15中所示的扫描驱动器200_3表示参照图2描述的扫描驱动器200的修改实施例。
参照图2和图15，扫描驱动器200_3可以包括多个级ST1_7至ST4_7。
在实施例中，级ST1_7至ST4_7中的每一个还可以包括第五电源输入端子211。第四电源BVGL的电压可以施加到级ST1_7至ST4_7的第五电源输入端子211。
在实施例中，第四电源BVGL的电压电平可以根据扫描驱动器200_3的模式而变化。例如，第四电源BVGL可以在扫描驱动器200_3的第一模式中与第二电源VGL具有相同的电压电平，并且在扫描驱动器200_3的第二模式中与第一电源VGH具有相同的电压电平。
例如，还参照图16A和图16B，第四电源BVGL可以在扫描驱动器200_3的第一模式中具有作为低电平L的电压电平，并且在扫描驱动器200_3的第二模式中具有作为高电平H的电压电平。
同时，扫描驱动器200_3的第一模式可以是其中扫描驱动器200_3正常地输出输出信号OUT1至OUT4(或扫描信号)的驱动模式。即，在第一模式中，扫描驱动器200_3可以基于具有作为低电平L的电压电平的第四电源BVGL的电压将具有高电平的脉冲的输出信号OUT1至OUT4(或扫描信号)顺序地输出到扫描线SL1至SLn。
另外，扫描驱动器200_3的第二模式可以是用于评估扫描驱动器200_3是否正常地输出具有高电平H的脉冲的输出信号OUT1至OUT4(或扫描信号)的模式。例如，为了评估由扫描驱动器200_3输出的输出信号OUT1至OUT4的高电平H的脉冲是否被正常地输出，需要控制扫描驱动器200_3使其在第二模式中输出保持在高电平H的输出信号OUT1至OUT4(或扫描信号)。为此，第四电源BVGL可以在扫描驱动器200_3的第二模式中具有作为高电平H的电压电平。将参照图17至图22描述扫描驱动器200_3的级ST1_7至ST4_7基于具有作为高电平H的电压电平的第四电源BVGL输出保持在高电平H的输出信号OUT1至OUT4(或扫描信号)的情况。
图17是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。在图17中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图17中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
参照图3、图15、图16A、图16B和图17，除了包括在第一级ST1_7a的输出单元SST3_2a中的第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间以外，图17中所示的第一级ST1_7a与图3中所示的第一级ST1基本上相同或相似，并且因此，将不复述重复描述。
在实施例中，第一级ST1_7a可以包括第一子级电路LB1_4a和第一电荷泵电路CPB1。
在实施例中，包括在第一子级电路LB1_4a的输出单元SST3_2a中的第十晶体管T10_1可以连接在第一输出端子207和第五电源输入端子211之间。
如参照图15、图16A和图16B所述，第一级ST1_7a可以在第一模式中通过第一输出端子207将具有高电平H的脉冲的第一输出信号OUT1输出到第一扫描线SL1，并且在第二模式中将保持在高电平H的第一输出信号OUT1输出到第一输出端子207。
例如，由于具有低电平L的第四电源BVGL的电压在第一模式中被施加到第五电源输入端子211，因此第一级ST1_7a(或第一子级电路LB1_4a)的在第一模式中的操作可以与参照图3和图4描述的第一级ST1(或第一子级电路LB1)的操作基本上相同。在示例中，在第一模式中，第一级ST1_7a可以通过第一输出端子207将具有高电平H的脉冲的第一输出信号OUT1输出到第一扫描线SL1。
在示例中，在第二模式中，具有低电平L的第四电源BVGL的电压可以被施加到第五电源输入端子211。第十晶体管T10_1的执行输出单元SST3_2a的下拉功能的一个电极连接到第五电源输入端子211，并且因此，第一输出端子207所连接到的节点的电压可以在第二模式中保持在高电平H。因此，在第二模式中，通过第一输出端子207输出到第一扫描线SL1的第一输出信号OUT1的电压电平可以保持在高电平H。
图18是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。在图18中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图18中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
参照图5、图15、图16A、图16B和图18，除了包括在第一级ST1_7b的输出单元SST3_2b中的第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间以外，图18中所示的第一级ST1_7b与图5中所示的第一级ST1_1基本上相同或相似，并且因此，将不复述重复描述。
在实施例中，第一级ST1_7B可以包括第一子级电路LB1_4b和第一电荷泵电路CPB1_1。
在实施例中，包括在第一子级电路LB1_4b的输出单元SST3_2b中的第十晶体管T10_1可以连接在第一输出端子207和第五电源输入端子211之间。
如参照图15、图16A、图16B和图17所述，第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间。因此，图18中所示的第一级ST1_7b可以在第一模式中通过第一输出端子207将具有高电平H的脉冲的第一输出信号OUT1输出到第一扫描线SL1，并且在第二模式中通过第一输出端子207将保持在高电平H的第一输出信号OUT1输出到第一扫描线SL1。
图19是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。在图19中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图19中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
参照图6、图15、图16A、图16B和图19，除了包括在第一级ST1_7c的输出单元SST3_2c中的第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间以外，图19中所示的第一级ST1_7c与图6中所示的第一级ST1_2基本上相同或相似，因此，将不复述重复描述。
在实施例中，第一级ST1_7c可以包括第一子级电路LB1_4c和电荷泵电路CPB1_2。
在实施例中，包括在第一子级电路LB1_4c的输出单元SST3_2c中的第十晶体管T10_1可以连接在第一输出端子207和第五电源输入端子211之间。
如参照图15、图16A、图16B和图17所述，第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间。因此，图19中所示的第一级ST1_7c可以在第一模式中通过第一输出端子207将具有高电平H的脉冲的第一输出信号OUT1输出到第一扫描线SL1，并且在第二模式中通过第一输出端子207将保持在高电平H的第一输出信号OUT1输出到第一扫描线SL1。
图20是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。在图20中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图20中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
参照图7、图15、图16A、图16B和图20，除了包括在第一级ST1_7d的输出单元SST3_2d中的第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间以外，图20中所示的第一级ST1_7d与图7中所示的第一级ST1_3基本上相同或相似，因此，将不复述重复描述。
在实施例中，第一级ST1_7d可以包括第一子级电路LB1_4d和第一电荷泵电路CPB1_3。
在实施例中，包括在第一子级电路LB1_4d的输出单元SST3_2d中的第十晶体管T10_1可以连接在第一输出端子207和第五电源输入端子211之间。
如参照图15、图16A、图16B和图17所述，第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间。因此，图20中所示的第一级ST1_7d可以在第一模式中通过第一输出端子207将具有高电平H的脉冲的第一输出信号OUT1输出到第一扫描线SL1，并且在第二模式中通过第一输出端子207将保持在高电平H的第一输出信号OUT1输出到第一扫描线SL1。
图21是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。在图21中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图21中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
参照图8、图15、图16A、图16B和图21，除了包括在第一级ST1_7e的输出单元SST3_2e中的第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间以外，图21中所示的第一级ST1_7e与图8中所示的第一级ST1_4基本上相同或相似，并且因此，将不复述重复描述。
在实施例中，第一级ST1_7e可以包括第一子级电路LB1_4e和第一电荷泵电路CPB1_4。
在实施例中，包括在第一子级电路LB1_4e的输出单元SST3_2e中的第十晶体管T10_1可以连接在第一输出端子207和第五电源输入端子211之间。
如参照图15、图16A、图16B和图17所述，第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间。因此，图21中所示的第一级ST1_7e可以在第一模式中通过第一输出端子207将具有高电平H的脉冲的第一输出信号OUT1输出到第一扫描线SL1，并且在第二模式中通过第一输出端子207将保持在高电平H的第一输出信号OUT1输出到第一扫描线SL1。
图22是示出包括在图15中所示的扫描驱动器中的第一级的示例的电路图。在图22中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图22中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
参照图9和图22，除了包括在第一级ST1_7f的输出单元SST3_2f中的第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间以外，图22中所示的第一级ST1_7f与图9中所示的第一级ST1_5基本上相同或相似，因此，将不复述重复描述。
在实施例中，第一级ST1_7f可以包括第一子级电路LB1_4f和第一电荷泵电路CPB1_5。
在实施例中，包括在第一子级电路LB1_4f的输出单元SST3_2f中的第十晶体管T10_1可以连接在第一输出端子207和第五电源输入端子211之间。
如参照图15、图16A、图16B和图17所述，第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间。因此，图22中所示的第一级ST1_7f可以在第一模式中通过第一输出端子207将具有高电平H的脉冲的第一输出信号OUT1输出到第一扫描线SL1，并且在第二模式中通过第一输出端子207将保持在高电平H的第一输出信号OUT1输出到第一扫描线SL1。
图23是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。在图23中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图23中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图23中所示的扫描驱动器200_4表示参照图10描述的扫描驱动器200_1的修改实施例。
参照图10和图23，图23中所示的扫描驱动器200_4可以包括多个子级电路LB1_5至LB4_5。在一些实施例中，图23中所示的子级电路LB1_5至LB4_5中的每一个的电路配置可以与参照图17至图22描述的第一子级电路LB1_4a、LB1_4b、LB1_4c、LB1_4d、LB1_4e和LB1_4f中的每一个的电路配置基本上相同或相似。
在实施例中，子级电路LB1_5至LB4_5中的每一个还可以包括第五电源输入端子211。第四电源BVGL的电压可以施加到子级电路LB1_5至LB4_5的第五电源输入端子211。
在实施例中，第四电源BVGL的电压电平可以根据扫描驱动器200_4的模式而变化。例如，第四电源BVGL在扫描驱动器200_4的第一模式中可以与第二电源VGL具有相同的电压电平，并且在扫描驱动器200_4的第二模式中与第一电源VGH具有相同的电压电平。
因此，如参照图15至图22所述，图23中所示的扫描驱动器200_4可以在第一模式中将具有高电平H的脉冲的输出信号OUT1至OUT4顺序地输出到扫描线SL1至SL4，并且在第二模式中将保持在高电平H的输出信号OUT1至OUT4顺序地输出到扫描线SL1至SL4。
图24是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。在图24中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图24中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图24中所示的扫描驱动器200_5表示参照图11描述的扫描驱动器200_2的修改实施例。
参照图11和图24，图24中所示的扫描驱动器200_5可以包括多个级ST1_8至ST4_8。
在实施例中，级ST1_8至ST4_8中的每一个还可以包括第五电源输入端子211。第四电源BVGL的电压可以施加到级ST1_8至ST4_8的第五电源输入端子211。
在实施例中，第四电源BVGL的电压电平可以根据扫描驱动器200_5的模式而变化。例如，第四电源BVGL在扫描驱动器200_5的第一模式中可以与第二电源VGL具有相同的电压电平，并且在扫描驱动器200_5的第二模式中与第一电源VGH具有相同的电压电平。
因此，如参照图15至图22所述，图24中所示的扫描驱动器200_5可以在第一模式中将具有高电平H的脉冲的第一子输出信号OUT1a至OUT4a顺序地输出到第一子扫描线SL1a至SL4a，并且在第二模式中将保持在高电平H的第一子输出信号OUT1a至OUT4a顺序地输出到第一子扫描线SL1a至SL4a。
图25是示出包括在图24中所示的扫描驱动器中的第一级的示例的电路图。在图25中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图25中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
参照图12、图15、图16A、图16B、图24和图25，除了包括在第一级ST1_8的第一子输出单元SST3a_1中的第十晶体管T10_1连接在第(1-1)子输出端子207a和第五电源输入端子211之间以外，图25中所示的第一级ST1_8与图12中所示的第一级ST1_6基本上相同或相似，因此，将不复述重复描述。
在实施例中，第一级ST1_8可以包括第一子级电路LB1_6和第一电荷泵电路CPB1，并且第一子级电路LB1_6可以包括第一驱动器SST1、第二驱动器SST2和输出单元SST3_2。
在实施例中，包括在输出单元SST3_2的第一子输出单元SST3a_1中的第十晶体管T10_1可以连接在第一输出端子207和第五电源输入端子211之间。
如参照图24所述，第一级ST1_8可以在第一模式中通过第(1-1)子输出端子207a将具有高电平H的脉冲的第(1-1)子输出信号OUT1a输出到第(1-1)子扫描线SL1a。更具体地，如参照图25所述，第一级ST1_8可以在第一模式的第一驱动时段中通过第(1-1)子输出端子207a将具有高电平H的脉冲的第(1-1)子输出信号OUT1a输出到第(1-1)子扫描线SL1a，并且在第一模式的第二驱动时段中通过第(1-1)子输出端子207a将不具有高电平的脉冲并保持在低电平的第(1-1)子输出信号OUT1a输出到第(1-1)子扫描线SL1a。
而且，第一级ST1_8可以在第二模式中通过第(1-1)子输出端子207a将保持在高电平H的第(1-1)子输出信号OUT1a输出到第(1-1)子扫描线SL1a。
图26是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。在图26中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图26中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图26中所示的扫描驱动器200_6表示参照图2描述的扫描驱动器200的修改实施例。
参照图2和图26，图26中所示的扫描驱动器200_6可以包括多个级ST1_9至ST4_9。
在实施例中，级ST1_9至ST4_9中的每一个还可以包括第八输入端子212。第一电荷泵时钟信号CP_CLK1和第二电荷泵时钟信号CP_CLK2可以交替地被提供到级ST1_9至ST4_9的第八输入端子212。
例如，第k(k是大于0的整数)级的第八输入端子212可以接收第一电荷泵时钟信号CP_CLK1，并且第(k+1)级的第八输入端子212可以接收第二电荷泵时钟信号CP_CLK2。
在示例中，第一级ST1_9和第三级ST3_9的第八输入端子212中的每一个可以接收第一电荷泵时钟信号CP_CLK1，并且第二级ST2_9和第四级ST4_9的第八输入端子212中的每一个可以接收第二电荷泵时钟信号CP_CLK2。
第一电荷泵时钟信号CP_CLK1和第二电荷泵时钟信号CP_CLK2可以具有相同的周期，并且具有其相位不彼此重叠的波形。在示例中，第二电荷泵时钟信号CP_CLK2可以被设定为从第一电荷泵时钟信号CP_CLK1移位大约半个周期的信号。
在实施例中，交替地被提供到级ST1_9至ST4_9的第二输入端子202和第三输入端子203的第一时钟信号CLK1_1和第二时钟信号CLK1_2可以在第三驱动时段(或显示扫描时段)中具有相同的周期并且具有其相位不彼此重叠的波形。在示例中，第二时钟信号CLK2_1可以被设定为从第一时钟信号CLK1_1移位大约半个周期的信号。因此，在第三驱动时段中，级ST1_9至ST4_9可以基于被提供到第二输入端子202和第三输入端子203的第一时钟信号CLK1_1和第二时钟信号CLK2_1通过扫描线SL1至SL4输出具有高电平的脉冲的输出信号OUT1至OUT4。即，扫描驱动器200_6(或级ST1_9至ST4_9)的在第三驱动时段中的驱动可以与参照图2至图4描述的扫描驱动器200(或级ST1至ST4)的驱动基本上相同或相似。
在实施例中，交替地被提供到级ST1_9至ST4_9的第二输入端子202和第三输入端子203的第一时钟信号CLK1_1和第二时钟信号CLK2_1可以在第四驱动时段(或自扫描时段)中保持在恒定电平。例如，第一时钟信号CLK1_1和第二时钟信号CLK2_1可以在第四驱动时段中保持在高电平。基于保持在高电平的第一时钟信号CLK1_1和第二时钟信号CLK2_1，级ST1_9至ST4_9可以在第四驱动时段中将保持在栅极截止电平(例如，低电平)的输出信号OUT1至OUT4供应到扫描线SL1至SL4。
如参照图1所述，显示装置1000(参见图1)可以根据其驱动条件以各种驱动频率(或者图像刷新率或屏幕刷新率)显示图像。显示装置1000(参见图1)(或扫描驱动器200_6)在扫描信号(或输出信号)保持在栅极截止电平(或低电平)的自扫描时段(即，第四驱动时段)期间将用于生成扫描信号的第一时钟信号CLK1_1和第二时钟信号CLK2_1保持在恒定电平(例如，高电平)，使得可以减少用于在特定周期中改变(或计时(clocking))第一时钟信号CLK1_1和第二时钟信号CLK2_1的信号电平中的每一者的功耗。这将参照图27至图29更详细地描述。
图27是示出包括在图26中所示的扫描驱动器中的第一级的示例的电路图。在图27中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图27中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
参照图3和图27，第一级ST1_9可以包括第一子级电路LB1和第一电荷泵电路CPB1_7。同时，除了被提供到第二输入端子202和第三输入端子203的第一时钟信号CLK1_1和第二时钟信号CLK2_1以及包括在第一电荷泵电路CPB1_7中的第十二晶体管T12_2的连接配置以外，图27中所示的第一级ST1_9的配置和操作与参照图3描述的第一级ST1的配置和操作基本上相同或相似，并且因此，将不复述重复描述。
第一子级电路LB1可以基于输入信号(例如，起始脉冲SSP)、第一时钟信号CLK1_1、第二时钟信号CLK2_1、第一电源VGH的电压以及第二电源VGL的电压生成并输出第一输出信号OUT1和第一进位信号CR1。
在实施例中，第一子级电路LB1可以在第三驱动时段中基于其信号电平以恒定周期改变(或计时)的第一时钟信号CLK1_1和第二时钟信号CLK2_1通过第一输出端子207将具有高电平的脉冲的第一输出信号OUT1(或第一扫描信号)输出到第一扫描线SL1。
在实施例中，第一子级电路LB1可以在第四驱动时段中基于保持在恒定电平的第一时钟信号CLK1_1和第二时钟信号CLK2_1通过第一输出端子207将保持在栅极截止电平(或低电平)的第一输出信号OUT1(或第一扫描信号)输出到第一扫描线SL1。
第一电荷泵电路CPB1_7可以通过第八输入端子212接收第一电荷泵时钟信号CP_CLK1。
在实施例中，第一电荷泵电路CPB1_7可以基于第一电荷泵时钟信号CP_CLK1、第二电源VGL的电压和第三电源VREF的电压生成偏置电压Vbias，并且将偏置电压Vbias供应到输出单元SST3(或输出单元SST3的第十晶体管T10)。
为此，第一电荷泵电路CPB1_7可以包括第十一晶体管T11、第十二晶体管T12_2和第十三晶体管T13、第三电容器C3以及第四电容器C4。
在实施例中，第十二晶体管T12_2的第一电极可以连接到第八输入端子212。
在实施例中，第一电荷泵电路CPB1_7可以在一帧的第三驱动时段和第四驱动时段中通过使用具有第一电源VGH的电压电平和第二电源VGL的电压电平之间的电压电平的第三电源VREF的电压生成低于第二电源VGL的电压电平的偏置电压Vbias，并且将偏置电压Vbias供应到包括在输出单元SST3中的第十晶体管T10的背栅极电极。
例如，类似于如参照图2至图4所述的，当第一电荷泵时钟信号CP_CLK1的信号电平从高电平改变为低电平时，由于第三电容器C3的耦合，第三节点PPN的电压从现有的电压电平(例如，第三电源VREF的电压电平)变低了第一电荷泵时钟信号CP_CLK1的高电平和低电平之间的差。因此，第三节点PPN的电压具有低于作为低电平的第二电源VGL的电压电平的电压电平。低于第二电源VGL的电压电平的第三节点PPN的电压作为偏置电压Vbias通过第十三晶体管T13供应到输出单元SST3的第十晶体管T10。
图28是示出图27中所示的第一级的驱动的示例的时序图。图29是示出图27中所示的第一级的驱动的示例的时序图。
同时，在图28中示出了用于描述第一级ST1_9的在一帧的第三驱动时段DSP3(或显示扫描时段)中的驱动的时序图，并且在图29中示出了用于描述第一级ST1_9的在一帧的第四驱动时段DSP4(或自扫描时段)中的驱动的时序图。
首先，将参照图2、图3、图4以及图26至图28描述一帧的第三驱动时段DSP3。图28中所示的信号的波形图与参照图4的信号的波形图基本上相同或相似，因此，将不复述重复描述。
可以以不同的时序提供第一电荷泵时钟信号CP_CLK1和第二电荷泵时钟信号CP_CLK2。例如，第二电荷泵时钟信号CP_CLK2可以被设定为从第一电荷泵时钟信号CP_CLK1移位半个周期(例如，一个水平时段)的信号。
在实施例中，第一电荷泵时钟信号CP_CLK1可以与第二时钟信号CLK2_1具有基本上相同的波形，并且第二电荷泵时钟信号CP_CLK2可以与第一时钟信号CLK1_1具有基本相同的波形。
如参照图27所述，在图27中所示的第一级ST1_9中，与参照图3描述的第一级ST1相比，第十二晶体管T12_2的第一电极可以连接到被供应有第一电荷泵时钟信号CP_CLK的第八输入端子212。如上所述，由于第一电荷泵时钟信号CP_CLK1在第三驱动时段DSP3中与第二时钟信号CLK2_1具有基本上相同的波形，因此第一级ST1_9的在第三驱动时段DSP3中的驱动和操作与参照图2至图4描述的第一级ST1的驱动和操作基本上相同或相似。
接下来，将参照图26、图27和图29描述一帧的第四驱动时段DSP4。在第四驱动时段DSP4中，起始脉冲SSP、第一时钟信号CLK1_1和第二时钟信号CLK2_1可以保持在高电平H。
例如，第一时钟信号CLK1_1和第二时钟信号CLK2_1可以在包括第九时间t9的第四驱动时段DSP4期间保持在高电平H。
由于在第四驱动时段DSP4中第一时钟信号CLK1_1和第二时钟信号CLK2_1保持在高电平H，因此第一晶体管T1、第三晶体管T3和第五晶体管T5保持截止状态。因此，第一节点Q的电压可以保持在高电平H，并且第二节点QB的电压可以保持在低电平L。因此，输出节点QB_F的电压保持在高电平H。因此，在第四驱动时段DSP4中，第九晶体管T9可以保持截止状态，并且第十晶体管T10可以保持导通状态。
因此，在第四驱动时段DSP4中，通过第一输出端子207输出到第一扫描线SL1的第一输出信号OUT1(或第一扫描信号)保持在栅极截止电平(或低电平L)。
在实施例中，第四驱动时段DSP4中的第一电荷泵时钟信号CP_CLK1和第二电荷泵时钟信号CP_CLK2可以分别具有与参照图28描述的第三驱动时段DSP3中的第一电荷泵时钟信号CP_CLK1和第二电荷泵时钟信号CP_CLK2相同的信号波形。因此，在第四驱动时段DSP4中，第一电荷泵电路CPB1_7生成低于第二电源VGL的电压电平的偏置电压Vbias，并且将偏置电压Vbias周期性地供应到包括在输出单元SST3中的第十晶体管T10的背栅极电极。
图30是示出根据本公开的实施例的扫描驱动器(栅极驱动器)的框图。在图30中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图30中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
图30中所示的扫描驱动器200_7表示参照图26描述的扫描驱动器200_6的修改实施例。
参照图26和图30，扫描驱动器200_7可以包括多个级ST1_10至ST4_10。
在实施例中，级ST1_10至ST4_10中的每一个还可以包括第五电源输入端子211。第四电源BVGL的电压可以施加到级ST1_10至ST4_10的第五电源输入端子211。
在实施例中，第四电源BVGL的电压电平可以根据扫描驱动器200_7的模式而变化。例如，如参照图15、图16A和图16B所述，第四电源BVGL可以在扫描驱动器200_7的第一模式中与第二电源VGL具有相同的电压电平，并且在扫描驱动器200_7的第二模式中与第一电源VGH具有相同的电压电平。
图31是示出包括在图30中所示的扫描驱动器中的第一级的示例的电路图。在图31中，为了避免冗余，将主要描述与上述实施例的部分不同的部分。在图31中所示的实施例中未具体描述的部分遵循上述实施例的部分。另外，相同的附图标记指代相同的组件，并且相似的附图标记指代相似的组件。
参照图15、图16A、图16B、图27、图28、图29、图30和图31，除了包括在第一级ST1_10的输出单元SST3_3中的第十晶体管T10_1连接在第一输出端子207和第五电源输入端子211之间以外，图31中所示的第一级ST1_10与图27中所示的第一级ST1_9基本上相同或相似，并且因此，将不复述重复描述。
在实施例中，第一级ST1_10可以包括第一子级电路LB1_7和第一电荷泵电路CPB1_8。
在实施例中，包括在第一子级电路LB1_7的输出单元SST3_3中的第十晶体管T10_1可以连接在第一输出端子207和第五电源输入端子211之间。
如参照图15、图16A和图16B所述，第一级ST1_10可以在第一模式中通过第一输出端子207将具有高电平H的脉冲的第一输出信号OUT1输出到第一扫描线SL1，并且在第二模式中通过第一输出端子207将保持在高电平H的第一输出信号OUT1输出到第一扫描线SL1。
例如，具有低电平L的第四电源BVGL的电压在第一模式中被施加到第五电源输入端子211，并且因此，第一级ST1_10(或第一子级电路LB1_7)的在第一模式中的操作可以与参照图26至图28描述的第一级ST1_9的在第三驱动时段DSP3中的操作基本上相同。在实施例中，在第一模式中，第一级ST1_10可以通过第一输出端子207将具有高电平H的脉冲的第一输出信号OUT1输出到第一扫描线SL1。
在另一示例中，在第二模式中，具有低电平L的第四电源BVGL的电压可以被施加到第五电源输入端子211。第十晶体管T10_1的执行输出单元SST3_3的下拉功能的一个电极连接到第五电源输入端子211，并且因此，第一输出端子207所连接到的节点的电压可以在第二模式中保持在高电平H。因此，在第二模式中，通过第一输出端子207输出到第一扫描线SL1的第一输出信号OUT1的电压电平可保持在高电平H。
根据本公开，扫描驱动器包括多个级，并且级中的每一个包括用于生成扫描信号的子级电路和用于将偏置电压供应到子级电路的电荷泵电路。电荷泵电路通过使用具有第一电源的电压电平和第二电源的电压电平之间的电压电平的第三电源来生成低于第二电源的电压电平的偏置电压。因此，可以减少功耗。
而且，根据本公开，在扫描信号在一个帧时段期间以栅极截止电平输出的第四驱动时段(或自扫描时段)中，时钟信号保持在恒定的信号电平。因此，可以减少用于以特定周期改变时钟信号的信号电平中的每一者的功耗。
虽然已经参照本公开的实施例描述了本公开，但是对于本领域普通技术人员而言将显而易见的是，在不脱离所附权利要求中阐述的本公开的范围和精神的情况下可以对本公开进行各种改变和修改。

Claims (20)

1.一种扫描驱动器，其中，所述扫描驱动器包括：
多个级，被配置为将扫描信号供应到扫描线，
其中，所述多个级之中的第一级包括：
第一子级电路，被配置为基于输入信号、第一时钟信号、第二时钟信号、第一电源的电压和第二电源的电压生成第一扫描信号；以及
第一电荷泵电路，被配置为基于第三电源的电压将偏置电压供应到所述第一子级电路，并且
其中，所述第一子级电路包括：
第一驱动器，被配置为基于所述输入信号、所述第一时钟信号、所述第二时钟信号、所述第一电源的所述电压和所述第二电源的所述电压控制第一节点的电压和第二节点的电压；
第二驱动器，被配置为基于所述第一节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压控制输出节点的电压；以及
输出单元，被配置为基于所述输出节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压通过第一输出端子输出所述第一扫描信号。
2.根据权利要求1所述的扫描驱动器，其中，所述输出单元包括n型晶体管和p型晶体管，并且
其中，所述第一电荷泵电路将所述偏置电压供应到包括在所述输出单元中的所述n型晶体管的背栅极电极。
3.根据权利要求1所述的扫描驱动器，其中，所述第三电源的电压电平低于所述第一电源的电压电平并且高于所述第二电源的电压电平，并且
其中，所述偏置电压的电压电平低于所述第二电源的所述电压电平。
4.根据权利要求1所述的扫描驱动器，其中，所述第一驱动器包括：
第一晶体管，连接在第一输入端子和输入节点之间，所述输入信号供应到所述第一输入端子，所述第一晶体管包括连接到第二输入端子的栅极电极，所述第一时钟信号供应到所述第二输入端子；
第二晶体管，包括连接到第一电源输入端子的第一电极和连接到所述第二节点的栅极电极，所述第一电源的所述电压供应到所述第一电源输入端子；
第三晶体管，连接在所述第二晶体管的第二电极和所述输入节点之间，所述第三晶体管包括连接到第三输入端子的栅极电极，所述第二时钟信号供应到所述第三输入端子；
第四晶体管，连接在所述第二节点和所述第二输入端子之间，所述第四晶体管包括连接到所述输入节点的栅极电极；
第五晶体管，连接在所述第二节点和第二电源输入端子之间，所述第二电源的所述电压供应到所述第二电源输入端子，所述第五晶体管包括连接到所述第二输入端子的栅极电极；以及
第六晶体管，连接在所述输入节点和所述第一节点之间，所述第六晶体管包括连接到所述第二电源输入端子的栅极电极。
5.根据权利要求4所述的扫描驱动器，其中，所述第一驱动器还包括连接在所述第一电源输入端子和所述第二节点之间的第一电容器。
6.根据权利要求1所述的扫描驱动器，其中，所述第二驱动器包括：
第七晶体管，连接在第一电源输入端子和所述输出节点之间，所述第一电源的所述电压供应到所述第一电源输入端子，所述第七晶体管包括连接到所述第二节点的栅极电极；以及
第八晶体管，连接在所述输出节点和第三输入端子之间，所述第二时钟信号供应到所述第三输入端子，所述第八晶体管包括连接到所述第一节点的栅极电极。
7.根据权利要求6所述的扫描驱动器，其中，所述第二驱动器还包括连接在所述输出节点和所述第一节点之间的第二电容器。
8.根据权利要求1所述的扫描驱动器，其中，所述输出单元包括：
第九晶体管，连接在第一电源输入端子和所述第一输出端子之间，所述第一电源的所述电压供应到所述第一电源输入端子，所述第九晶体管包括连接到所述输出节点的栅极电极；以及
第十晶体管，连接在所述第一输出端子和第二电源输入端子之间，所述第二电源的所述电压供应到所述第二电源输入端子，所述第十晶体管包括连接到所述输出节点的栅极电极。
9.根据权利要求8所述的扫描驱动器，其中，所述第九晶体管是p型晶体管，并且所述第十晶体管是n型晶体管。
10.根据权利要求1所述的扫描驱动器，其中，所述第一电荷泵电路包括：
第十一晶体管，连接在第三电源输入端子和第三节点之间，所述第三电源的所述电压供应到所述第三电源输入端子，所述第十一晶体管包括连接到所述第三电源输入端子的栅极电极；
第十二晶体管，包括连接到第三输入端子的第一电极和连接到所述第三节点的栅极电极，所述第二时钟信号供应到所述第三输入端子；
第三电容器，连接在所述第十二晶体管的第二电极和所述第三节点之间；
第四电容器，包括连接到第一电源输入端子、第二电源输入端子和所述第三电源输入端子中的任意一者的第一电极，所述第一电源的所述电压供应到所述第一电源输入端子，所述第二电源的所述电压供应到所述第二电源输入端子；以及
第十三晶体管，连接在所述第四电容器的第二电极和所述第三节点之间，所述第十三晶体管包括连接到所述第三节点的栅极电极。
11.根据权利要求1所述的扫描驱动器，其中，所述第一电荷泵电路包括：
第十四晶体管，包括连接到第三电源输入端子的第一电极和连接到第二输入端子的栅极电极，所述第三电源的所述电压供应到所述第三电源输入端子，所述第一时钟信号供应到所述第二输入端子；
第十一晶体管，连接在所述第十四晶体管的第二电极和第三节点之间，所述第十一晶体管包括连接到第二电源输入端子的栅极电极，所述第二电源的所述电压供应到所述第二电源输入端子；
第十二晶体管，包括连接到第三输入端子的第一电极和连接到所述第三节点的栅极电极，所述第二时钟信号供应到所述第三输入端子；以及
第三电容器，连接在所述第十二晶体管的第二电极和所述第三节点之间。
12.根据权利要求11所述的扫描驱动器，其中，所述第一电荷泵电路还包括：
第四电容器，包括连接到第一电源输入端子、所述第二电源输入端子和所述第三电源输入端子中的任意一者的第一电极，所述第一电源的所述电压供应到所述第一电源输入端子；以及
第十三晶体管，连接在所述第四电容器的第二电极和所述第三节点之间，所述第十三晶体管包括连接到所述第三节点的栅极电极。
13.根据权利要求12所述的扫描驱动器，其中，所述偏置电压与所述第四电容器的所述第二电极所连接到的节点的电压相对应。
14.根据权利要求11所述的扫描驱动器，其中，所述第一电荷泵电路还包括：
第四电容器，包括连接到第一电源输入端子、所述第二电源输入端子和所述第三电源输入端子中的任意一者的第一电极，所述第一电源的所述电压供应到所述第一电源输入端子；
第十三晶体管，包括连接到所述第四电容器的第二电极的第一电极、第二电极和栅极电极；以及
第十五晶体管，连接在所述第十三晶体管的所述第二电极和所述栅极电极所连接到的节点与所述第三节点之间，所述第十五晶体管包括连接到所述第三节点的栅极电极。
15.一种扫描驱动器，其中，所述扫描驱动器包括：
多个子级电路和多个电荷泵电路，所述多个子级电路被配置为将多个扫描信号供应到多条扫描线，所述多个电荷泵电路被配置为生成偏置电压，
其中，所述多个子级电路中的每一个包括：
第一驱动器，被配置为基于输入信号、第一时钟信号、第二时钟信号、第一电源的电压和第二电源的电压控制第一节点的电压和第二节点的电压；
第二驱动器，被配置为基于所述第一节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压控制输出节点的电压；以及
输出单元，被配置为基于所述输出节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压通过输出端子输出所述多个扫描信号中的相应的扫描信号，并且
其中，所述多个子级电路之中的被配置为生成作为所述扫描信号的第一扫描信号的第一子级电路和被配置为生成作为所述扫描信号的第二扫描信号的第二子级电路公共地连接到所述多个电荷泵电路之中的第一电荷泵电路。
16.根据权利要求15所述的扫描驱动器，其中，所述第一电荷泵电路将所述偏置电压供应到包括在所述第一子级电路中的所述输出单元和包括在所述第二子级电路中的所述输出单元中的每一者。
17.一种扫描驱动器，其中，所述扫描驱动器包括：
多个级，被配置为将第一子扫描信号供应到第一子扫描线并且将第二子扫描信号供应到第二子扫描线，
其中，所述多个级之中的第一级包括：
第一子级电路，被配置为基于输入信号、第一时钟信号、第二时钟信号、第四时钟信号、第一电源的电压和第二电源的电压生成第1-1子扫描信号和第2-1子扫描信号；以及
第一电荷泵电路，被配置为基于第三电源的电压将偏置电压供应到所述第一子级电路，
其中，所述第一子级电路包括：
第一驱动器，被配置为基于所述输入信号、所述第一时钟信号、所述第二时钟信号、所述第一电源的所述电压和所述第二电源的所述电压控制第一节点的电压和第二节点的电压；
第二驱动器，被配置为基于所述第一节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第四时钟信号控制输出节点的电压；
第一子输出单元，被配置为基于所述输出节点的所述电压、所述第一电源的所述电压和所述第二电源的所述电压通过第1-1子输出端子输出所述第1-1子扫描信号；以及
第二子输出单元，被配置为基于所述第一节点的所述电压、所述第二节点的所述电压、所述第一电源的所述电压和所述第二时钟信号通过第2-1子输出端子输出所述第2-1子扫描信号，并且
其中，所述第1-1子扫描信号具有高电平的脉冲，并且所述第2-1子扫描信号具有低电平的脉冲。
18.根据权利要求17所述的扫描驱动器，其中，所述第一子输出单元包括：
第九晶体管，连接在第一电源输入端子和所述第1-1子输出端子之间，所述第一电源的所述电压供应到所述第一电源输入端子，所述第九晶体管包括连接到所述输出节点的栅极电极；以及
第十晶体管，连接在所述第1-1子输出端子和第五输入端子之间，所述第四时钟信号供应到所述第五输入端子，所述第十晶体管包括连接到所述输出节点的栅极电极，并且
其中，所述第九晶体管是p型晶体管，并且所述第十晶体管是n型晶体管。
19.根据权利要求18所述的扫描驱动器，其中，所述第二子输出单元包括：
第十六晶体管，连接在所述第一电源输入端子和所述第2-1子输出端子之间，所述第十六晶体管包括连接到所述第二节点的栅极电极；以及
第十七晶体管，连接在第三输入端子和所述第2-1子输出端子之间，所述第二时钟信号供应到所述第三输入端子，所述第十七晶体管包括连接到所述第一节点的栅极电极。
20.根据权利要求17所述的扫描驱动器，其中，所述多个级之中的所述第一级接收所述第四时钟信号，并且
所述多个级之中的第二级接收第三时钟信号，并且
其中，所述第四时钟信号是从所述第三时钟信号移位的信号。
CN202310040568.5A 2022-02-25 2023-01-12 扫描驱动器 Pending CN116665570A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0025477 2022-02-25
KR1020220025477A KR20230128209A (ko) 2022-02-25 2022-02-25 주사 구동부

Publications (1)

Publication Number Publication Date
CN116665570A true CN116665570A (zh) 2023-08-29

Family

ID=87710573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310040568.5A Pending CN116665570A (zh) 2022-02-25 2023-01-12 扫描驱动器

Country Status (3)

Country Link
US (1) US11847956B2 (zh)
KR (1) KR20230128209A (zh)
CN (1) CN116665570A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101778701B1 (ko) * 2010-08-11 2017-09-15 삼성디스플레이 주식회사 구동 장치 및 이를 포함하는 표시 장치
US10431159B2 (en) 2015-08-25 2019-10-01 Joled Inc. Register circuit, driver circuit, and display unit
WO2018193912A1 (ja) 2017-04-17 2018-10-25 シャープ株式会社 走査信号線駆動回路およびそれを備える表示装置
KR20210028774A (ko) 2019-09-04 2021-03-15 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
KR102655404B1 (ko) 2019-12-23 2024-04-04 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR20210089296A (ko) 2020-01-07 2021-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US11847956B2 (en) 2023-12-19
US20230274687A1 (en) 2023-08-31
KR20230128209A (ko) 2023-09-04

Similar Documents

Publication Publication Date Title
CN108461065B (zh) 级电路及使用级电路的扫描驱动器
KR102395869B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US11127340B2 (en) Stage circuit and scan driver including the same
CN110956919A (zh) 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
CN112802422B (zh) 移位寄存器、栅极驱动电路和显示面板
KR20140147998A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN113096605A (zh) 发射驱动器和显示装置
US9252747B2 (en) Stage circuits and scan driver using the same
KR20210114603A (ko) 스테이지 회로 및 이를 포함하는 스캔 구동부
KR20150018970A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US11308857B2 (en) Gate driver and display device including the same
KR102669165B1 (ko) 발광 제어 구동부 및 이를 포함하는 표시 장치
CN112542131A (zh) 发光驱动器和具有发光驱动器的显示装置
US20210366352A1 (en) Gate Driver Circuit, Display Device and Driving Method
JP4969322B2 (ja) 電圧発生回路およびそれを備える画像表示装置
CN113168814A (zh) 扫描驱动单元
KR20200083759A (ko) 스테이지 및 이를 포함하는 주사 구동부
CN116229904A (zh) 栅极驱动器及包括该栅极驱动器的显示装置
CN116665570A (zh) 扫描驱动器
CN115346472A (zh) 栅极驱动器和包括该栅极驱动器的电致发光显示设备
CN116895229A (zh) 扫描驱动器
CN113838402B (zh) 移位寄存器、栅极驱动电路及显示面板
KR20140098367A (ko) 전원 공급부 및 이를 이용한 평판 표시 장치
US20240194151A1 (en) Scanning signal line drive circuit and display device provided with same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication