CN116649001A - 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统 - Google Patents

形成微电子装置的方法及相关微电子装置、存储器装置及电子系统 Download PDF

Info

Publication number
CN116649001A
CN116649001A CN202180085079.0A CN202180085079A CN116649001A CN 116649001 A CN116649001 A CN 116649001A CN 202180085079 A CN202180085079 A CN 202180085079A CN 116649001 A CN116649001 A CN 116649001A
Authority
CN
China
Prior art keywords
dielectric
blocks
structures
stadium
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180085079.0A
Other languages
English (en)
Inventor
罗双强
J·D·霍普金斯
徐丽芳
N·M·洛梅利
I·V·恰雷
K·W·汤
王世聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116649001A publication Critical patent/CN116649001A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种微电子装置包括堆叠结构，所述堆叠结构包括以层级布置的导电材料及绝缘材料的竖直交替序列。堆叠结构具有通过第一电介质槽结构彼此分离的块。所述块中的每一者包括：两个顶区；体育场结构，其在第一水平方向上插入于两个顶区之间且包括各自具有包括所述堆叠结构的层级的边缘的梯级的相对阶梯结构；及两个桥区，其在正交于所述第一水平方向的第二水平方向上与体育场结构的相对侧相邻且具有与所述两个顶区的上表面基本上共面的上表面。至少一个第二电介质槽结构在第一水平方向上在体育场结构的水平边界内且部分竖直延伸穿过两个桥区中的每一者且使两个桥区中的每一者分段。还描述存储器装置、电子系统及形成微电子装置的方法。

Description

形成微电子装置的方法及相关微电子装置、存储器装置及电 子系统
优先权主张
本申请案主张2020年12月17日申请的“形成微电子装置的方法及相关微电子装置、存储器装置及电子系统(METHODS OF FORMING MICROELECTRONIC DEVICES,ANDRELATED MICROELECTRONIC DEVICES,MEMORY DEVICES,AND ELECTRONIC SYSTEMS)”的序列号为17/125,200的美国专利申请案的申请日权益。
技术领域
在各个实施例中，本公开大体上涉及微电子装置设计及制造领域。更明确来说，本公开涉及形成微电子装置的方法及相关微电子装置、存储器装置及电子系统。
背景技术
微电子装置设计者通常期望通过减小个别特征的尺寸及通过减小相邻特征之间的间隔距离来提高微电子装置内特征的集成度或密度。另外，微电子装置设计者通常力图设计不仅小型而且提供性能优点及简化设计的架构。
微电子装置的一个实例是存储器装置。存储器装置通常提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，其包含(但不限于)非易失性存储器装置(例如NAND快闪存储器装置)。提高非易失性存储器装置的存储器密度的一种方式是利用竖直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规竖直存储器阵列包含竖直延伸穿过包含导电材料及绝缘材料的层级的一或多个堆叠结构的存储器单元串。每一存储器单元串可包含耦合到其的至少一个选择装置。与具有常规平面(例如二维)晶体管布置的结构相比，此配置准许通过在裸片上向上(例如竖直)构建阵列来将更多开关装置(例如晶体管)定位于单位裸片面积(即，所占用的有效表面的长度及宽度)中。
竖直存储器阵列架构通常包含存储器装置的堆叠结构的层级的导电材料与控制逻辑装置(例如串驱动器)之间的电连接，使得竖直存储器阵列的存储器单元可被唯一选择用于写入、读取或擦除操作。形成此电连接的一种方法包含在存储器装置的堆叠结构的层级的边缘(例如水平端)处形成所谓的“阶梯”(或“步阶”)结构。阶梯结构包含界定层级的导电材料的接触区的个别“梯级”，导电接触结构可定位于梯级上以提供对导电材料的电接入。导电路由结构又可用于将导电接触结构耦合到控制逻辑装置。然而，常规阶梯结构制造技术可以导致穿过层级的不连续导电路径的方式使个别层级的导电材料分段，这需要使用至少一个串驱动器的多个(例如多于一个)开关装置(例如晶体管)来驱动电压完全横跨层级及/或在相反方向上横跨层级。
发明内容
在一些实施例中，一种微电子装置包括堆叠结构，其包括以层级布置的导电材料及绝缘材料的竖直交替序列。所述堆叠结构具有通过第一电介质槽结构彼此分离的块。所述块中的每一者包括：两个顶区；体育场结构，其在第一水平方向上插入于所述两个顶区之间且包括各自具有包括所述堆叠结构的所述层级的边缘的梯级的相对阶梯结构；及两个桥区，其在正交于所述第一水平方向的第二水平方向上与所述体育场结构的相对侧相邻且具有与所述两个顶区的上表面基本上共面的上表面。所述微电子装置进一步包括在所述第一水平方向上在所述体育场结构的水平边界内且部分竖直延伸穿过所述两个桥区中的每一者且使所述两个桥区中的每一者分段的至少一个第二电介质槽结构。
在额外实施例中，一种形成微电子装置的方法包括形成包括以层级布置的牺牲材料及绝缘材料的竖直交替序列的初步堆叠结构。所述初步堆叠结构具有通过槽彼此分离的块。所述块中的每一者包括：两个顶区；两个桥区，其从所述两个顶区且在所述两个顶区之间平行地水平延伸且具有与所述两个顶区的上边界基本上共面的上边界；两个桥区，其从所述两个顶区且在所述两个顶区之间平行地水平延伸且具有与所述两个顶区的上边界基本上共面的上边界；及体育场结构，其在第一水平方向上插入于所述两个顶区之间且在正交于所述第一水平方向的第二水平方向上插入于所述两个桥区之间。所述体育场结构包括各自具有包括所述初步堆叠结构的所述层级的边缘的梯级的相对阶梯结构。用导电材料替换所述初步堆叠结构的所述牺牲材料以形成包括以所述层级布置的所述导电材料及所述绝缘材料的竖直交替序列的堆叠结构。所述堆叠结构具有通过所述槽彼此分离的所述块。用电介质材料填充所述槽以形成第一电介质槽结构。在所述第一水平方向上在所述体育场结构的水平边界内形成部分竖直延伸穿过所述两个桥区中的每一者且使所述两个桥区中的每一者分段的至少一个第二电介质槽结构。
在另外实施例中，一种存储器装置包括堆叠结构，其包括各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级。所述堆叠结构分成在第一方向上平行延伸且在第二方向上通过电介质槽结构彼此分离的块。所述块中的每一者包括：体育场结构，其包括：相对阶梯结构，其个别地具有包括所述堆叠结构的至少一些所述层级的水平端的梯级；及中心部分，其在所述第一方向上在所述相对阶梯结构之间；第一抬高区，其在所述第一方向上与所述体育场结构的相对端相邻；及第二抬高区，其在所述第二方向上与所述体育场结构的相对侧相邻，所述第二抬高区的最上表面与所述第一抬高区的最上表面基本上共面。所述存储器装置进一步包括至少一个额外电介质槽结构及存储器单元串。所述至少一个额外电介质槽结构在所述块中的每一者的所述体育场结构的所述中心部分在所述第一方向上的水平边界内，且水平及竖直延伸穿过所述块中的每一者的所述第二抬高区。所述存储器单元串竖直延伸穿过在所述第一方向上与所述体育场结构相邻的所述块中的每一者的一部分。
在另外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括至少一个微电子装置结构，其包括包含以层级布置的导电材料及绝缘材料的竖直交替序列的堆叠结构。所述堆叠结构进一步包括通过至少一个中介电介质结构分离的至少两个块。所述至少两个块中的每一者包括两个抬高区、体育场结构及两个额外抬高区。所述体育场结构在第一水平方向上插入于所述两个抬高区之间且包括在所述第一水平方向上彼此相对的阶梯结构。所述阶梯结构各自具有包括所述堆叠结构的所述层级的水平端的梯级。所述两个额外抬高区在垂直于所述第一水平方向的第二水平方向上与所述体育场结构的相对侧相邻。所述两个额外抬高区的上边界与所述两个抬高区的上边界基本上共面。所述至少一个微电子装置结构进一步包括在所述第一水平方向上在所述体育场结构的水平边界内的至少一个电介质槽结构。所述至少一个电介质槽结构水平及竖直延伸穿过所述堆叠结构的所述至少两个块中的每一者的所述两个额外抬高区中的每一者。
附图说明
图1A是根据本公开的实施例的微电子装置结构在形成微电子装置的方法的处理阶段中的简化部分透视图。图1B是图1A中展示的微电子装置结构的部分A(图1A中用虚线识别)的简化纵向横截面图。
图2是图1A及1B中展示的微电子装置结构的部分A在图1A及1B的处理阶段之后的形成微电子装置的方法的另一处理阶段中的简化纵向横截面图。
图3是图1A及1B中展示的微电子装置结构的部分A在图2的处理阶段之后的形成微电子装置的方法的另一处理阶段中的简化纵向横截面图。
图4A是图1A及1B中展示的微电子装置结构的部分A在图3的处理阶段之后的形成微电子装置的方法的另一处理阶段中的简化纵向横截面图。图4B是微电子装置结构的一部分在图4A的处理阶段中关于图4A中展示的虚线B-B的简化纵向横截面图。图4C是微电子装置结构在图4A的处理阶段中的简化部分俯视图。图4D展示图4C中展示的微电子装置结构的简化部分俯视图的部分C(图4C中用虚线识别)的放大图。
图5A是图1A及1B中展示的微电子装置结构的部分A在图4A到4D的处理阶段之后的形成微电子装置的方法的另一处理阶段中的简化纵向横截面图。图5B是微电子装置结构在图5A的处理阶段中的简化部分俯视图。图5C是图5B中展示的微电子装置结构的部分D(图5B中用虚线识别)的简化部分透视图。
图6是根据本公开的额外实施例的微电子装置结构在形成微电子装置的方法的处理阶段中的简化部分俯视图。
图7是根据本公开的额外实施例的微电子装置结构在形成微电子装置的方法的处理阶段中的简化部分俯视图。
图8是根据本公开的另外实施例的微电子装置结构在形成微电子装置的方法的处理阶段中的简化部分俯视图。
图9是根据本公开的另外实施例的微电子装置结构在形成微电子装置的方法的处理阶段中的简化部分俯视图。
图10是根据本公开的实施例的微电子装置的简化部分剖视透视图。
图11是说明根据本公开的实施例的电子系统的示意性框图。
具体实施方式
以下描述提供例如材料组成、形状及大小的特定细节来提供本公开的实施例的详尽描述。然而，所属领域的一般技术人员应理解，可在不采用这些特定细节的情况下实践本公开的实施例。事实上，可结合在工业中采用的常规微电子装置制造技术来实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置(例如存储器装置)的完整工艺流程。下文描述的结构不形成完整微电子装置。下文仅详细描述理解本公开的实施例所需的那些过程动作及结构。由结构形成完整微电子装置的额外动作可通过常规制造技术执行。
本文中呈现的图式仅供说明且不意味着任何特定材料、组件、结构、装置或系统的实际图。可预期由(例如)制造技术及/或公差导致的图式中描绘的形状的变化。因此，本文中描述的实施例不应被解释为限于所说明的特定形状或区，而是包含由(例如)制造导致的形状偏差。举例来说，说明或描述为框形的区可具有粗糙及/或非线性特征，且说明或描述为圆形的区可包含一些粗糙及/或线性特征。此外，所说明的锐角可被修圆，且反之亦然。因此，图中说明的区具示意性且其形状不希望说明区的精确形状且不限制本发明权利要求书的范围。图式不一定按比例绘制。另外，图之间的共同元件可保持相同数字符号。
如本文中使用，“存储器装置”意味着且包含展现存储器功能性但不一定限于存储器功能性的微电子装置。换句话说且仅举非限制性实例来说，术语“存储器装置”不仅包含常规存储器(例如：常规易失性存储器，例如常规动态随机存取存储器(DRAM)；常规非易失性存储器，例如常规NAND存储器)，而且包含专用集成电路(ASIC)(例如单芯片系统(SoC))、组合逻辑与存储器的微电子装置及并入存储器的图形处理单元(GPU)。
如本文中使用，术语“经配置”指代至少一个结构及至少一个设备中的一或多者的大小、形状、材料组成、定向及布置以预定方式促进结构及设备中的一或多者操作。
如本文中使用，术语“竖直”、“纵向”、“水平”及“横向”是参考结构的主平面且不一定由地球的重力场界定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面由具有比结构的其它表面相对更大的面积的结构的表面界定。参考各图，“水平”或“横向”方向可垂直于所指示的“Z”轴且可平行于所指示的“X”轴及/或平行于所指示的“Y”轴；且“竖直”或“纵向”方向可平行于所指示的“Z”轴，可垂直于所指示的“X”轴，且可垂直于所指示的“Y”轴。
如本文中使用，描述为彼此“相邻”的特征(例如区、结构、装置)意味着且包含彼此最接近(例如，最靠近)定位的一(或若干)公开个体的特征。不匹配“相邻”特征的一(或若干)公开个体的额外特征(例如额外区、额外结构、额外装置)可经安置于“相邻”特征之间。换句话说，“相邻”特征可彼此直接邻近定位，使得没有其它特征介入于“相邻”特征之间；或“相邻”特征可彼此间接邻近定位，使得具有除与至少一个“相邻”特征相关联的个体之外的个体的至少一个特征经定位于“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征意味着且包含彼此竖直最接近(例如，竖直最靠近)定位的一(或若干)公开个体的特征。此外，描述为彼此“水平相邻”的特征意味着且包含彼此水平最接近(例如，水平最靠近)定位的一(或若干)公开个体的特征。
如本文中使用，为便于描述，空间相对术语(例如“下面”、“下方”、“下”、“底部”、“上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似物)可用于描述一个元件或特征与另一(些)元件或特征的关系，如图中说明。除非另外指定，否则空间相对术语除涵盖图中描绘的定向之外，还希望涵盖材料的不同定向。举例来说，如果使图中的材料反转，那么描述为在其它元件或特征“下方”或“下面”或“之下”或“底部上”的元件将定向成在其它元件或特征“上方”或“顶部上”。因此，所属领域的一般技术人员将明白，术语“下方”可涵盖上方及下方两种定向，其取决于使用术语的上下文。材料可以其它方式定向(例如旋转90度、反转、翻转)且相应地解译本文中使用的空间相对描述词。
如本文中使用，单数形式“一”及“所述”希望还包含复数形式，除非上下文另外明确指示。
如本文中使用，“及/或”包含相关联列项中的一或多者的任何及所有组合。
如本文中使用，短语“耦合到”指代结构彼此操作连接，例如通过直接欧姆连接或通过间接连接(例如通过另一结构)电连接。
如本文中使用，关于给定参数、性质或条件的术语“基本上”意味着且包含所属领域的一般技术人员所理解的在一定变化程度内(例如在可接受公差内)满足给定参数、性质或条件的程度。举例来说，取决于基本上满足的特定参数、性质或条件，参数、性质或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％或甚至满足100％。
如本文中使用，关于特定参数的数值的“约”或“近似”包含数值且所属领域的一般技术人员所理解的数值在特定参数的可接受公差内的变化程度。举例来说，关于数值的“约”或“近似”可包含在从数值的90.0％到110.0％的范围内的额外数值，例如在从数值的95.0％到105.0％的范围内、在从数值的97.5％到102.5％的范围内、在从数值的99.0％到101.0％的范围内、在从数值的99.5％到100.5％的范围内或在从数值的99.9％到100.1％的范围内。
如本文中使用，“导电材料”意味着且包含导电材料，例如以下中的一或多者：金属(例如钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al))、合金(例如Co基合金、Fe基合金、Ni基合金、Fe及Ni基合金、Co及Ni基合金、Fe及Co基合金、Co及Ni及Fe基合金、Al基合金、Cu基合金、镁(Mg)基合金、Ti基合金、钢、低碳钢、不锈钢)、导电含金属材料(例如导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)及导电掺杂半导体材料(例如导电掺杂多晶硅、导电掺杂锗(Ge)、导电掺杂硅锗(SiGe))。另外，“导电结构”意味着且包含由导电材料形成且包含导电材料的结构。
如本文中使用，“绝缘材料”意味着且包含电绝缘材料，例如以下中的一或多者：至少一种电介质氧化物材料(例如以下中的一或多者：氧化硅(SiOx)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbOx)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)及氧化镁(MgOx))、至少一种电介质氮化物材料(例如氮化硅(SiNy))、至少一种电介质氮氧化物材料(例如氮氧化硅(SiOxNy))及至少一种电介质碳氮氧化物材料(例如碳氮氧化硅(SiOxCzNy))。本文中包含“x”、“y”及“z”中的一或多者的化学式(例如SiOx、AlOx、HfOx、NbOx、TiOx、SiNy、SiOxNy、SiOxCzNy)表示针对另一元素(例如Si、Al、Hf、Nb、Ti)的每个原子含有一个元素的“x”个原子、另一元素的“y”个原子及额外元素(如果存在)的“z”个原子的平均比率的材料。由于化学式表示相对原子比而非绝对化学结构，因此绝缘材料可包括一或多种化学计量化合物及/或一或多种非化学计量化合物，且“x”、“y”及“z”(如果存在)的值可为整数或可为非整数。如本文中使用，术语“非化学计量化合物”意味着且包含具有无法由明确界定的自然数比率表示且违反定比定律的元素组成的化学化合物。另外，“绝缘结构”意味着且包含由绝缘材料形成且包含绝缘材料的结构。
如本文中使用，术语“同质”意味着包含于特征(例如材料、结构)中的元素的相对量在特征的所有不同部分(例如不同水平部分、不同竖直部分)内不变。相反地，如本文中使用，术语“异质”意味着包含于特征(例如材料、结构)中的元素的相对量在特征的所有不同部分内变化。如果特征是异质的，那么包含于特征中的一或多种元素的量在特征的所有不同部分内可逐步变化(例如突然改变)或可连续变化(例如渐进改变，例如线性地、抛物线地)。特征可例如由至少两种不同材料的堆叠形成且包含至少两种不同材料的堆叠。
除非上下文另外指示，否则本文中描述的材料可通过包含(但不限于)以下的任何合适技术形成：旋涂、毯覆式涂覆、化学气相沉积(CVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)、等离子体增强ALD(PEALD)、物理气相沉积(PVD)(例如溅镀)或外延生长。取决于要形成的特定材料，用于沉积或生长材料的技术可由所属领域的一般技术人员选择。另外，除非上下文另外指示，否则本文中描述的材料的移除可通过包含(但不限于)以下的任何合适技术完成：蚀刻(例如干蚀刻、湿蚀刻、蒸气蚀刻)、离子铣削、研磨平坦化(例如化学机械平坦化(CMP))或其它已知方法。
图1A到图5C是说明根据本公开的实施例的形成微电子装置(例如存储器装置，例如3D NAND快闪存储器装置)的方法的不同处理阶段中的微电子装置结构的各种视图(下文更详细描述)。通过下文提供的描述，所属领域的一般技术人员将明白，本文中描述的方法可用于形成各种装置。换句话说，可在希望形成微电子装置的任何时候使用本公开的方法。
图1A描绘微电子装置结构100的简化部分透视图。如图1A中展示，可形成包含初步堆叠结构102的微电子装置结构100，初步堆叠结构102包含以层级108布置的绝缘材料104及牺牲材料106的竖直交替(例如，在Z方向上)序列。初步堆叠结构102的层级108中的每一者可个别地包含与绝缘材料104竖直相邻(例如，直接竖直邻近)的牺牲材料106。另外，初步堆叠结构102可经划分(例如，分段、分割)成通过槽112(例如缝、开口、沟槽)彼此分离的初步块110。槽112可竖直地完全延伸(例如，在Z方向上)穿过初步堆叠结构102。初步堆叠结构102(包含其初步块110)的额外特征(例如材料、结构)在下文更详细描述。图1B是微电子装置结构100的部分A(图1A中用虚线方框识别)在图1A中描绘的处理阶段中的简化纵向横截面图。
初步堆叠结构102的层级108中的每一者的绝缘材料104可由至少一种电介质材料形成且包含至少一种电介质材料，例如以下中的一或多者：至少一种电介质氧化物材料(例如SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种电介质氮化物材料(例如SiNy)、至少一种电介质氮氧化物材料(例如SiOxNy)及至少一种电介质碳氮氧化物材料(例如SiOxCzNy)。在一些实施例中，初步堆叠结构102的层级108中的每一者的绝缘材料104由电介质氧化物材料形成且包含电介质氧化物材料，例如SiOx(例如SiO2)。层级108中的每一者的绝缘材料104可基本上同质，或层级108中的一或多者(例如每一者)的绝缘材料104可为异质的。
初步堆叠结构102的层级108中的每一者的牺牲材料106可由可相对于绝缘材料104选择性移除的至少一种材料(例如至少一种绝缘材料)形成且包含所述至少一种材料。牺牲材料106可在共同(例如集体、相互)暴露于第一蚀刻剂期间相对于绝缘材料104选择性蚀刻；且绝缘材料104可在共同暴露于第二不同蚀刻剂期间相对于牺牲材料106选择性蚀刻。如本文中使用，如果材料展现的蚀刻速率为另一材料的蚀刻速率的至少约五倍(5x)(例如约十倍(10x)、约二十倍(20x)或约四十倍(40x))，那么材料相对于另一材料“可选择性蚀刻”。举非限制性实例来说，取决于绝缘材料104的材料组成，牺牲材料106可由以下中的一或多者形成且包含所述一或多者：至少一种电介质氧化物材料(例如SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种电介质氮化物材料(例如SiNy)、至少一种电介质氮氧化物材料(例如SiOxNy)、至少一种电介质碳氧化物材料(例如SiOxCy)、至少一种氢化电介质碳氧化物材料(例如SiCxOyHz)及至少一种电介质碳氮氧化物材料(例如SiOxCzNy)及至少一种半导电材料(例如多晶硅)。在一些实施例中，初步堆叠结构102的层级108中的每一者的牺牲材料106由电介质氮化物材料形成且包含电介质氮化物材料，例如SiNy(例如Si3N4)。牺牲材料106可例如在共同暴露于包括磷酸(H3PO4)的湿蚀刻剂期间相对于绝缘材料104选择性蚀刻。
初步堆叠结构102可经形成为包含任何期望数目个层级108。举非限制性实例来说，初步堆叠结构102可经形成为包含大于或等于十六(16)个层级108，例如大于或等于三十二(32)个层级108、大于或等于六十四(64)个层级108、大于或等于一百二十八(128)个层级108或大于或等于二百五十六(256)个层级108。
仍参考图1A，初步堆叠结构102的初步块110可在X方向(例如第一水平方向)上平行地水平延伸。如本文中使用，术语“平行”意味着基本上平行。初步堆叠结构102的水平相邻初步块110可在正交于X方向的Y方向(例如第二水平方向)上通过槽112彼此分离。槽112还可在X方向上水平地平行延伸。初步堆叠结构102的初步块110中的每一者可展现与初步块110中的每一其它者基本上相同的几何配置(例如，基本上相同尺寸及基本上相同形状)，或初步块110中的一或多者可展现与初步块110中的一或多个其它者不同的几何配置(例如一或多个不同尺寸及/或不同形状)。另外，初步堆叠结构102的每一对水平相邻初步块110可彼此水平间隔与初步堆叠结构102的每一其它对水平相邻初步块110基本上相同的距离(例如，对应于槽112中的每一者在Y方向上的宽度)，或初步堆叠结构102的至少一对水平相邻初步块110可彼此水平间隔与初步堆叠结构102的至少另一对水平相邻初步块110的间隔距离不同的距离。在一些实施例中，初步堆叠结构102的初步块110相对于彼此基本上均匀(例如，基本上不可变、基本上相等、基本上一致)设定大小、塑形及间隔。
如图1A中展示，初步堆叠结构102的每一初步块110可个别地包含体育场结构114、顶区122(例如抬高区)及桥区124(例如额外抬高区)。体育场结构114可分布于初步块110的整个水平区域上且基本上局限于所述水平区域内。顶区122可水平插入于在X方向上彼此水平相邻的体育场结构114之间。桥区124可在Y方向上与个别体育场结构114的相对侧水平相邻，且可从在X方向上彼此水平相邻的顶区122且在所述顶区之间水平延伸。在图1A中，为了清楚及便于理解图式及相关联描述，初步堆叠结构102的初步块110中的一者的部分(例如在Y方向上与体育场结构114的第一侧水平相邻的一些桥区124)被描绘为透明以更清楚地展示分布于初步块110内的体育场结构114。
仍参考图1A，初步堆叠结构102的个别初步块110内的至少一些(例如每一)体育场结构114可在Z方向上定位于彼此不同竖直标高处。举例来说，如图1A中描绘，个别初步块110可包含第一体育场结构114A、在初步块110内相对低于第一体育场结构114A的竖直位置处(例如，在Z方向上)的第二体育场结构114B、在初步块110内相对低于第二体育场结构114B的竖直位置处的第三体育场结构114C及在初步块110内相对低于第三体育场结构114C的竖直位置处的第四体育场结构114D。另外，体育场结构114可彼此基本上均匀(例如，相等、平均)水平间隔开。在额外实施例中，初步堆叠结构102的一或多个块110可个别地包含与图1A中描绘的数量及/或分布不同的体育场结构114数量及/或体育场结构114分布。举例来说，初步堆叠结构102的个别初步块110可包含大于四(4)个体育场结构114(例如大于或等于五(5)个体育场结构114、大于或等于十(10)个体育场结构114、大于或等于二十五(25)个体育场结构114、大于或等于五十(50)个体育场结构114)或小于四(4)个体育场结构114(例如小于或等于三(3)个体育场结构114、小于或等于两(2)个体育场结构114、仅一(1)个体育场结构114)。举另一实例来说，在个别初步块110内，体育场结构114可至少部分非均匀(例如，非相等、非平均)水平间隔，使得体育场结构114中的至少一者与至少一个体育场结构114水平相邻(例如，在X方向上)的体育场结构114中的至少另两者间隔不同(例如，非相等)距离。举额外非限制性实例来说，在个别初步块110内，体育场结构114的竖直位置(例如，在Z方向上)可以与图1A中描绘的方式不同的方式变化(例如，可交替于相对较深与相对较浅竖直位置之间)。
每一体育场结构114可包含相对阶梯结构116及水平插入于相对阶梯结构116之间(例如，在X方向上)的中心区117。每一体育场结构114的相对阶梯结构116可包含正向阶梯结构116A及反向阶梯结构116B。从正向阶梯结构116A的顶部延伸到正向阶梯结构116A的底部的假想线可具有正斜率，且从反向阶梯结构116B的顶部延伸到反向阶梯结构116B的底部的另一假想线可具有负斜率。在额外实施例中，体育场结构114中的一或多者可个别地展现与图1A中描绘的配置不同的配置。举非限制性实例来说，至少一个体育场结构114可经修改以包含正向阶梯结构116A而不包含反向阶梯结构116B(例如，反向阶梯结构116B可不存在)，或至少一个体育场结构114可经修改以包含反向阶梯结构116B而不包含正向阶梯结构116A(例如，正向阶梯结构116A可不存在)。在此类实施例中，中心区117与正向阶梯结构116A的底部水平相邻(例如，如果反向阶梯结构116B不存在)或与反向阶梯结构116B的底部水平相邻(例如，如果正向阶梯结构116A不存在)。
个别体育场结构114的相对阶梯结构116(例如正向阶梯结构116A及反向阶梯结构116B)各自包含由初步堆叠结构102的个别初步块110的水平区域内的初步堆叠结构102的层级108的边缘(例如水平端)界定的梯级118。针对个别体育场结构114的相对阶梯结构116，正向阶梯结构116A的每一梯级118可在具有基本上相同几何配置(例如形状、尺寸)、竖直位置(例如，在Z方向上)及与体育场结构114的中心区117的水平中心(例如，在X方向上)的水平距离(例如，在X方向上)的反向阶梯结构116B内具有对应梯级118。在额外实施例中，正向阶梯结构116A的至少一个梯级118在具有基本上相同几何配置(例如形状、尺寸)、竖直位置(例如，在Z方向上)及/或与体育场结构114的中心区117的水平中心(例如，在X方向上)的水平距离(例如，在X方向上)的反向阶梯结构116B内不具有对应梯级118；及/或反向阶梯结构116B的至少一个梯级118在具有基本上相同几何配置(例如形状、尺寸)、竖直位置(例如，在Z方向上)及/或与体育场结构114的中心区117的水平中心(例如，在X方向上)的水平距离(例如，在X方向上)的正向阶梯结构116A内不具有对应梯级118。
初步堆叠结构102的个别初步块110内的体育场结构114中的每一者可个别地包含期望数量的梯级118。体育场结构114中的每一者可包含与体育场结构114的每一其它者基本上相同数量的梯级118，或体育场结构114中的至少一者可包含与体育场结构114的至少另一者不同数量的梯级118。在一些实施例中，体育场结构114中的至少一者包含与体育场结构114中的至少另一者不同(例如，更大、更低)数量的梯级118。如图1A中展示，在一些实施例中，体育场结构114中的每一者的梯级118依序布置，使得彼此直接水平邻近(例如，在X方向上)的梯级118对应于彼此直接竖直邻近(例如，在Z方向上)的初步堆叠结构102的层级108。在额外实施例中，体育场结构114中的至少一者的梯级118乱序配置，使得彼此直接水平邻近(例如，在X方向上)的体育场结构114的至少一些梯级118对应于彼此不直接竖直邻近(例如，在Z方向上)的初步堆叠结构102的层级108。
继续参考图1A，针对个别体育场结构114，其中心区117可水平介入(例如，在X方向上)于其正向阶梯结构116A与其反向阶梯结构116B之间且将其正向阶梯结构116A与其反向阶梯结构116B分离。中心区117可与正向阶梯结构116A的竖直最下梯级118水平相邻，且还可与反向阶梯结构116B的竖直最下梯级118水平相邻。个别体育场结构114的中心区117可具有任何期望水平尺寸。另外，在初步堆叠结构102的个别初步块110内，体育场结构114中的每一者的中心区117可具有与体育场结构114中的每一其它者的中心区117基本上相同的水平尺寸，或体育场结构114中的至少一者的中心区117可具有与体育场结构114中的至少另一者的中心区117不同的水平尺寸。
针对初步堆叠结构102的每一初步块110，初步块110内的每一体育场结构114(包含其正向阶梯结构116A、反向阶梯结构116B及中心区117)可个别地部分界定竖直延伸(例如，在Z方向上)穿过初步块110的填充沟槽120的边界(例如水平边界、竖直边界)。与个别体育场结构114水平相邻的顶区122及桥区124也可部分界定与体育场结构114相关联的填充沟槽120的边界。填充沟槽120仅可竖直延伸穿过界定体育场结构114的正向阶梯结构116A及反向阶梯结构116B的初步堆叠结构102的层级108，或还可竖直延伸穿过不界定体育场结构114的正向阶梯结构116A及反向阶梯结构116B的初步堆叠结构102的额外层级108，例如竖直上覆于体育场结构114的初步堆叠结构102的额外层级108。初步堆叠结构102的额外层级108的边缘可例如界定竖直上覆于体育场结构114且从体育场结构114水平偏移的一或多个额外体育场结构。填充沟槽120可填充有一或多种电介质材料，如下文参考图1B更详细描述。
仍参考图1A，针对初步堆叠结构102的每一初步块110，其顶区122(其也可称为“抬高区”或“高原区”)及桥区124(其也可称为“额外抬高区”或“额外高原区”)可包括在体育场结构114形成之后留下的初步块110的部分。在每一初步块110内，其顶区122及桥区124可界定初步堆叠结构102的层级108的未移除部分的水平边界(例如，在X方向上及在Y方向上)。
如图1A中展示，初步堆叠结构102的个别初步块110的顶区122可介入于在X方向上彼此水平相邻的体育场结构114之间且分离所述体育场结构。举例来说，顶区122中的一者可介入于第一体育场结构114A与第二体育场结构114B之间且将第一体育场结构114A与第二体育场结构114B分离；顶区122中的额外者可介入于第二体育场结构114B与第三体育场结构114C之间且将第二体育场结构114B与第三体育场结构114C分离；且顶区122中的另外者可介入于第三体育场结构114C与第四体育场结构114D之间且将第三体育场结构114C与第四体育场结构114D分离。顶区122在Z方向上的竖直高度可基本上等于初步块110在Z方向上的最大竖直高度；且顶区122在Y方向上的水平宽度可基本上等于初步块110在Y方向上的最大水平宽度。另外，顶区122中的每一者可在X方向上个别地展现期望水平长度。初步堆叠结构102的个别初步块110的顶区122中的每一者可在X方向上展现与初步块110的顶区122中的每一其它者基本上相同的水平长度；或初步块110的顶区122中的至少一者可在X方向上展现与初步块110的顶区122中的至少另一者不同的水平长度。
如图1A中展示，如果来自槽112的初步块110在Y方向上与初步块110水平相邻，那么初步堆叠结构102的个别初步块110的桥区124可介入于体育场结构114之间且分离体育场结构114。举例来说，针对初步堆叠结构102的个别初步块110内的每一体育场结构114，第一桥区124A可在Y方向上水平插入于体育场结构114的第一侧与初步块110水平相邻的槽112中的第一者之间；且第二桥区124B可在Y方向上水平插入于体育场结构114的第二侧与初步块110水平相邻的槽112中的第二者之间。第一桥区124A及第二桥区124B可在X方向上平行地水平延伸。另外，第一桥区124A及第二桥区124B可各自从在X方向上彼此水平相邻的初步块110的顶区122且在所述顶区之间水平延伸。初步块110的桥区124可与初步块110的顶区122集成及连续。桥区124的上边界(例如上表面)可与顶区122的上边界基本上共面。桥区124在Z方向上的竖直高度可基本上等于初步块110在Z方向上的最大竖直高度。另外，桥区124中的每一者(包含每一第一桥区124A及每一第二桥区124B)可个别地展现Y方向上的期望水平宽度及X方向上的期望水平长度。初步块110的桥区124中的每一者可在X方向上展现与初步块110的桥区124中的每一其它者基本上相同的水平长度；或初步块110的桥区124中的至少一者可在X方向上展现与初步块110的桥区124中的至少另一者不同的水平长度。另外，初步块110的桥区124中的每一者可在Y方向上展现与初步块110的桥区124中的每一其它者基本上相同的水平宽度；或初步块110的桥区124中的至少一者可在Y方向上展现与初步块110的桥区124中的至少另一者不同的水平宽度。
针对初步堆叠结构102的每一初步块110，其桥区124围绕初步块110的填充沟槽120水平延伸。如下文更详细描述，在后续处理(例如所谓的“替换栅极”或“后栅极”处理)之后，初步块110的一些桥区124可用于形成从初步块110的水平相邻顶区122且在所述水平相邻顶区之间延伸的连续导电路径。也如下文更详细描述，在此后续(例如替换栅极)处理之后，在Y方向上与第一体育场结构114A水平相邻的至少桥区124(例如第一桥区124A及第二桥区124B)可经进一步行动(例如，分段)以中断(例如，打断)从在X方向上与第一体育场结构114A水平相邻的顶区122且在所述顶区之间延伸的连续导电路径的至少一部分。
如先前描述，图1B是微电子装置结构100的部分A(图1A中用虚线方框识别)在图1A中描绘的处理阶段中的简化纵向横截面图。部分A涵盖初步堆叠结构102(图1A)的个别初步块110(图1A)的第一体育场结构114A。部分A还涵盖在Y方向上与第一体育场结构114A水平相邻的桥区124(图1A)的部分、在X方向上与第一体育场结构114A水平相邻的顶区122的部分及具有由第一体育场结构114A界定的边界的填充沟槽120，且桥区124及顶区122中的每一者与第一体育场结构114A水平相邻。虽然微电子装置结构100的额外特征(例如结构、材料)在下文中参考微电子装置结构100的部分A进行描述，但此类额外特征还可形成且包含于微电子装置结构100的额外部分中，包含涵盖初步堆叠结构102(图1A)的初步块110(图1A)中的一或多者(例如每一者)的额外体育场结构114的额外部分及桥区124(图1A)、顶区122及具有由额外体育场结构114界定的边界的填充沟槽120的部分。
参考图1B，填充沟槽120可个别地填充有多种(例如，多于一种)电介质材料。举例来说，如图1B中展示，每一填充沟槽120可包含第一电介质材料126(例如电介质衬层材料)、第二电介质材料128(例如额外电介质衬层材料)及第三电介质材料130(例如电介质填充材料)。针对个别填充沟槽120，第一电介质材料126可形成于界定填充沟槽120的边界(例如水平边界、竖直边界)的初步块110(图1A)的体育场结构114(例如第一体育场结构114A)、顶区122及桥区124(图1A)的表面(例如水平延伸表面、竖直延伸表面)上或之上；第二电介质材料128可形成于第一电介质材料126上或之上；且第三电介质材料130可形成于第二电介质材料128上或之上。如图1B中描绘，第一电介质材料126、第二电介质材料128及第三电介质材料130中的一或多者(例如每一者)还可经形成为延伸超过填充沟槽120的边界(例如水平边界、竖直边界)。举例来说，第一电介质材料126、第二电介质材料128及第三电介质材料130还可经形成为延伸于微电子装置结构100的初步堆叠结构102(图1A)的个别初步块110(图1A)的顶区122及/或桥区124(图1A)的最上表面之上。在额外实施例中，可省略(例如，不存在)第一电介质材料126及第二电介质材料128。
第一电介质材料126可用作(例如，充当)屏障材料以保护(例如，遮蔽)第二电介质材料128在后续处理动作(例如后续替换栅极处理动作，例如后续蚀刻动作)期间免受移除，如下文更详细描述。第一电介质材料126可经形成为具有能够在后续处理动作期间保护第二电介质材料128的期望厚度。第一电介质材料126可经形成为基本上连续延伸于槽112(图1A)的水平边界外的初步堆叠结构102的初步块110的表面上或之上。针对初步块110中的每一者，第一电介质材料126可基本上连续延伸于体育场结构114(例如第一体育场结构114A、第二体育场结构114B、第三体育场结构114C、第四体育场结构114D)中的每一者的相对阶梯结构116(例如正向阶梯结构116A及反向阶梯结构116B)的表面上或之上以及与体育场结构114中的每一者水平相邻(例如，在Y方向上)的桥区124(图1A)(例如第一桥区124A、第二桥区124B)的内侧壁上或之上。另外，针对初步块110中的每一者，第一电介质材料126还可基本上连续延伸于顶区122及桥区124的上表面上或之上。界定槽112(图1A)的水平边界的初步块110(图1A)的表面可基本上没有第一电介质材料126。第一电介质材料126可从初步堆叠结构102(图1A)的初步块110(图1A)之间的槽112(图1A)省略(例如，不存在)。
第一电介质材料126可由具有与初步堆叠结构102的层级108的牺牲材料106不同的蚀刻选择性的至少一种电介质材料形成且包含所述至少一种电介质材料。第一电介质材料126还可具有与第二电介质材料128不同的蚀刻选择性。第一电介质材料126可例如具有基本上类似于初步堆叠结构102的层级108的绝缘材料104的蚀刻选择性的蚀刻选择性。举非限制性实例来说，第一电介质材料126可由至少一种含氧电介质材料形成且包含至少一种含氧电介质材料，例如以下中的一或多者：至少一种电介质氧化物材料(例如SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx及TiOx中的一或多者)、至少一种电介质氮氧化物材料(例如SiOxNy)及至少一种电介质碳氮氧化物材料(例如SiOxCzNy)。在一些实施例中，第一电介质材料126由SiOx(例如SiO2)形成且包含SiOx(例如SiO2)。
第二电介质材料128可在后续处理动作(例如后续蚀刻动作)期间用作(例如，充当)蚀刻停止材料以形成竖直延伸穿过第三电介质材料130的开口(例如接触开口、接触通路)，如下文更详细描述。第二电介质材料128可经形成为具有能够在后续处理动作期间保护下伏于第二电介质材料128的第一电介质材料126免受移除的期望厚度。第二电介质材料128可经形成为基本上连续延伸于第一电介质材料126上或之上。第二电介质材料128可从初步堆叠结构102(图1A)的初步块110(图1A)之间的槽112(图1A)省略(例如，不存在)。
第二电介质材料128可由具有与第三电介质材料130不同的蚀刻选择性的至少一种电介质材料形成且包含所述至少一种电介质材料。第二电介质材料128还可具有与第一电介质材料126不同的蚀刻选择性。第二电介质材料128可例如具有基本上类似于初步堆叠结构102的层级108的牺牲材料106的蚀刻选择性的蚀刻选择性。举非限制性实例来说，第二电介质材料128可由至少一种含氮电介质材料形成且包含至少一种含氮电介质材料，例如至少一种电介质氮化物材料。在一些实施例中，第二电介质材料128由SiNy(例如Si3N4)形成且包含SiNy(例如Si3N4)。
仍参考图1B，第三电介质材料130可基本上填充未被第一电介质材料126及第二电介质材料128占用的填充沟槽120的部分。第三电介质材料130可经形成为基本上连续延伸于第二电介质材料128上或之上。第三电介质材料130可从初步堆叠结构102(图1A)的初步块110(图1A)之间的槽112(图1A)省略(例如，不存在)。第三电介质材料130可经形成为展现基本上平坦上竖直边界及与其下的拓扑互补(例如，基本上镜像)的基本上非平坦下竖直边界。
第三电介质材料130可由具有与第二电介质材料128不同的蚀刻选择性的至少一种电介质材料形成且包含所述至少一种电介质材料。第三电介质材料130可例如具有基本上类似于第一电介质材料126、初步堆叠结构102的层级108的绝缘材料104中的一或多者的蚀刻选择性的蚀刻选择性。举非限制性实例来说，第三电介质材料130可由至少一种含氧电介质材料形成且包含至少一种含氧电介质材料，例如以下中的一或多者：至少一种电介质氧化物材料(例如SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx及TiOx中的一或多者)、至少一种电介质氮氧化物材料(例如SiOxNy)及至少一种电介质碳氮氧化物材料(例如SiOxCzNy)。在一些实施例中，第三电介质材料130由SiOx(例如SiO2)形成且包含SiOx(例如SiO2)。
如下文参考图4B更详细描述，微电子装置结构100可经形成为进一步包含竖直延伸穿过初步堆叠结构102的初步块110的支撑支柱。支撑支柱可经配置及定位以在微电子装置结构100的后续处理(例如替换栅极处理)期间支撑初步堆叠结构102的层级108。举例来说，在初步块110中的每一者内，支撑支柱可经配置及定位以在后续替换栅极处理动作期间阻止(例如，基本上防止)层级108的绝缘材料104的部分与体育场结构114的水平区域折叠。
接着，参考图2，其是微电子装置结构100的部分A在先前参考图1A及1B描述的处理阶段之后(例如，后续)的简化纵向横截面图的，微电子装置结构100可经受替换栅极处理。替换栅极处理可用导电材料134至少部分(例如，基本上)替换初步堆叠结构102(图1A及1B)的层级108(图1A及1B)的牺牲材料106(图1A及1B)。替换栅极处理可将包含初步块110(图1A及1B)的初步堆叠结构102(图1A及1B)转换成包含块133的堆叠结构132。堆叠结构132可包含以层级136布置的绝缘材料104及导电材料134的竖直交替(例如，在Z方向上)序列。堆叠结构132可分成块133，且块133的形状及尺寸可与初步堆叠结构102(图1A及1B)的初步块110(图1A及1B)的形状及尺寸基本上相同。槽112(图1A及1B)可插入于堆叠结构132的水平相邻(例如，在Y方向上)块133之间。
堆叠结构132的层级136的导电材料134可由以下中的一或多者形成且包含所述一或多者：至少一种导电掺杂半导体材料、至少一种金属、至少一种合金及至少一种导电含金属材料(例如至少一种导电金属氮化物、至少一种导电金属硅化物、至少一种导电金属碳化物、至少一种导电金属氧化物)。在一些实施例中，导电材料134由W形成且包含W。任选地，至少一种衬层材料(例如至少一种绝缘衬层材料、至少一种导电衬层材料)可围绕导电材料134形成。衬层材料可例如由以下中的一或多者形成且包含所述一或多者：金属(例如钛、钽)、合金、金属氮化物(例如氮化钨、氮化钛、氮化钽)及金属氧化物(例如氧化铝)。在一些实施例中，衬层材料包括用作用于形成导电材料134的种子材料的至少一种导电材料。在一些实施例中，衬层材料包括氮化钛(TiNx，例如TiN)。在另外实施例中，衬层材料进一步包含氧化铝(AlOx，例如Al2O3)。举非限制性实例来说，针对堆叠结构132的层级136中的每一者，AlOx(例如Al2O3)可经形成为直接邻近绝缘材料104，TiNx(例如TiN)可经形成为直接邻近AlOx，且W可经形成为直接邻近TiNx。为了清楚及便于理解描述，衬层材料未在图2中说明，但应理解，衬层材料可围绕导电材料134安置。
在堆叠结构132的每一块133内，一或多种相对竖直较高层级136A(例如上层级)的导电材料134可用于形成块133的上选择晶体管(例如漏极侧选择晶体管)的上选择栅极结构(例如漏极侧选择栅极(SGD)结构)，如下文更详细描述。相对竖直较高层级136A的导电材料134可由一或多个填充槽(例如填充SGD槽)分段以形成块133的上选择栅极结构，也如下文更详细描述。在一些实施例中，在堆叠结构132的每一块133内，堆叠结构132的少于或等于八(8)个相对较高层级136A(例如从一(1)个相对竖直较高层级136A到八(8)个相对竖直较高层级136A)中的每一者的导电材料134用于形成块133的上选择栅极结构(例如SGD结构)。另外，在堆叠结构132的每一块133内，竖直下伏于相对竖直较高层级136A的至少一些相对竖直较低层级136B的导电材料134可用于形成块133的存取线结构(例如字线结构)，也如下文更详细描述。此外，在堆叠结构132的每一块133内，至少一竖直最低层级136的导电材料134可用于形成为块133的下选择晶体管(例如源极侧选择晶体管)的至少一个下选择栅极结构(例如至少一个源极侧选择栅极(SGS)结构)，也如下文更详细描述。
用于形成堆叠结构132的替换栅极处理可包含用至少一种湿蚀刻剂处理微电子装置结构100，至少一种湿蚀刻剂经配制以通过初步块110(图1A)之间的槽112(图1A)选择性地移除初步堆叠结构102(图1A及1B)的层级108(图1A及1B)的牺牲材料106(图1A及1B)的部分。湿蚀刻剂可经选择以移除牺牲材料106(图1A及1B)的部分，基本上不移除初步堆叠结构102(图1A及1B)的层级108(图1A及1B)的绝缘材料104的部分且基本上不移除第一电介质材料126的部分。在材料移除工艺期间，第一电介质材料126可保护(例如，遮蔽)第二电介质材料128免受移除。在其中牺牲材料106(图1A及1B)包括电介质氮化物材料(例如SiNy，例如Si3N4)且绝缘材料104及第一电介质材料126包括电介质氧化物材料(例如SiOx，例如SiO2)的一些实施例中，初步堆叠结构102(图1A及1B)的层级108(图1A及1B)的牺牲材料106(图1A及1B)使用包括H3PO4的湿蚀刻剂来选择性地移除。在牺牲材料106(图1A及1B)的部分选择性移除之后，所得凹部可填充有导电材料134以形成堆叠结构132(包含层级136及其块133)。另外，在堆叠结构132形成之后，堆叠结构132的块133之间的槽112(图1A)可填充有电介质材料以形成水平插入于堆叠结构132的水平相邻块133之间的填充槽(如下文参考图4B更详细描述)。
接着参考图3，其是微电子装置结构100的部分A在先前参考图2描述的处理阶段之后的简化纵向横截面图，第三电介质材料130、第二电介质材料128及第一电介质材料126的部分经移除(例如，蚀刻)以形成竖直延伸(例如，在Z方向上)穿过其的接触开口138(例如孔、通路)。接触开口138可竖直延伸到体育场结构114中的一或多者(例如每一者)的梯级118，例如体育场结构114中的一或多者的正向阶梯结构116A的梯级118及/或体育场结构114中的一或多者的反向阶梯结构116B的梯级118。每一接触开口138的底部(例如下竖直端)可在堆叠结构132的个别块133的个别体育场结构114的个别梯级118处暴露堆叠结构132的个别层级136的导电材料134的上表面且由所述上表面界定。
如图3中展示，在堆叠结构132的个别块133内的第一体育场结构114A(例如竖直最上体育场结构114)的水平区域内，接触开口138可包含第一接触开口138A及第二接触开口138B。在块133的水平边界内，第一接触开口138A可竖直延伸到且终止于堆叠结构132的相对竖直较高层级136A，且第二接触开口138B可竖直延伸到且终止于堆叠结构132的相对竖直较低层级136B。第一接触开口138A可竖直延伸到且部分暴露由堆叠结构132的个别相对竖直较高层级136A的导电材料134的部分形成的块133的上选择栅极结构(例如SGD结构)。第二接触开口138B可竖直延伸到且部分暴露由堆叠结构132的个别相对竖直较低层级136B的导电材料134形成的块133的存取线结构。
在堆叠结构132的每一块133内，每一接触开口138可形成于体育场结构114中的一者的梯级118中的一者上或之上的期望水平位置处(例如，在X方向及Y方向上)。如下文参考图4C更详细描述，在一些实施例中，在第一体育场结构114A的水平区域内，至少一些第二接触开口138B在Y方向上从至少一些第一接触开口138A水平偏移。在图3中，此水平偏移借助于第二接触开口138B的边界(例如水平边界、竖直边界)处的虚线描绘。另外，第一体育场结构114A的个别梯级118(例如其正向阶梯结构116A的个别梯级118、其反向阶梯结构116B的个别梯级118)可具有竖直延伸到其的单个(例如仅一个)接触开口138，可具有竖直延伸到其的多个(例如多于一个)接触开口138，或可不具有竖直延伸到其的接触开口138。
接触开口138可各自个别地经形成为展现期望水平横截面形状。在一些实施例中，接触开口138中的每一者经形成为展现基本上圆形水平横截面形状。在额外实施例中，接触开口138中的一或多者(例如每一者)展现非圆形横截面形状，例如以下中的一或多者：长圆横截面形状、椭圆横截面形状、正方形横截面形状、矩形横截面形状、泪滴横截面形状、半圆形横截面形状、墓碑横截面形状、月牙横截面形状、三角形横截面形状、风筝横截面形状及不规则横截面形状。另外，接触开口138中的每一者可经形成为展现基本上相同水平横截面尺寸(例如基本上相同水平直径)，或接触开口138中的至少一者可经形成为展现与接触开口138中的至少另一者不同的一或多个水平横截面尺寸(例如不同水平直径)。在一些实施例中，所有接触开口138经形成为展现基本上相同水平横截面尺寸。
接触开口138可使用多个材料移除动作形成。举例来说，第三电介质材料130的部分可使用第一材料移除动作(例如第一蚀刻工艺)移除以形成竖直延伸到且暴露第二电介质材料128的部分的初步接触开口；且接着，初步接触开口的水平边界内的第二电介质材料128及第一电介质材料126的部分可使用第二材料移除动作(例如第二蚀刻工艺)移除以使初步接触开口竖直延伸到体育场结构114的梯级118且形成接触开口138。举非限制性实例来说，第一材料移除动作可包括第一蚀刻工艺(例如各向异性干蚀刻，例如RIE、深RIE、等离子体蚀刻、反应离子束蚀刻及化学辅助离子束蚀刻中的一或多者)；且第二材料移除动作可包括第二不同蚀刻工艺(例如所谓的“穿通”蚀刻)。在第一蚀刻工艺期间，第二电介质材料128可充当所谓的“蚀刻停止”材料以保护第一电介质材料126及堆叠结构132的下伏部分免受移除。
接着参考图4A，其是微电子装置结构100的部分A在先前参考图3描述的处理阶段之后的纵向横截面图，接触结构140可形成于接触开口138(图3)内。接触结构140可基本上局限于接触开口138(图3)的边界(例如水平边界、竖直边界)内且可基本上填充接触开口138(图3)。每一接触结构140可具有对应于(例如，基本上相同于)填充有接触结构140的接触开口138(图3)的几何配置的几何配置(例如形状、尺寸)。如图4A中展示，每一接触结构140可具有与第三电介质材料130的最上竖直边界(例如最上表面)基本上共面的最上竖直边界(例如最上表面)及与堆叠结构132的个别层级136的导电材料134的最上竖直边界(例如最上表面)竖直邻近的最下竖直边界(例如最下表面)。每一接触结构140可在堆叠结构132的个别块133的个别体育场结构114的个别梯级118处个别地接触(例如，物理接触、电接触)堆叠结构132的个别层级136的导电材料134。
如图4A中展示，在堆叠结构132的个别块133内的第一体育场结构114A(例如竖直最上体育场结构114)的水平区域内，接触结构140可包含填充第一接触开口138A(图3)的第一接触结构140A及填充第二接触开口138B的第二接触结构140B。在块133的水平边界内，第一接触结构140A可竖直延伸到且终止于堆叠结构132的相对竖直较高层级136A，且第二接触结构140B可竖直延伸到且终止于堆叠结构132的相对竖直较低层级136B。第一接触结构140A可竖直延伸到且物理接触由堆叠结构132的个别相对竖直较高层级136A的导电材料134的部分形成的块133的上选择栅极结构(例如SGD结构)。第二接触结构140B可竖直延伸到且物理接触由堆叠结构132的个别相对竖直较低层级136B的导电材料134形成的块133的局部存取线结构。
接触结构140可由导电材料形成且包含导电材料。举非限制性实例来说，接触结构140可由以下中的一或多者形成且包含所述一或多者：至少一种金属、至少一种合金及至少一种导电含金属材料(例如导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)。接触结构140的材料组成可与堆叠结构132的层级136的导电材料134的材料组成基本上相同，或接触结构140的材料组成可与堆叠结构132的层级136的导电材料134的材料组成不同。在一些实施例中，接触结构140个别地由W形成且包含W。接触结构140可个别地为同质的，或接触结构140可个别地为异质的。
接触结构140可通过在接触开口138(图3)的内部及外部形成(例如，非保形地沉积，例如通过PVD工艺及非保形CVD工艺中的一或多者)导电材料及接着移除(例如，通过研磨平坦化工艺，例如CMP工艺)上覆于第三电介质材料130的最上竖直边界(例如最上表面)的导电材料的部分来形成。
图4B是微电子装置结构100在上文参考图4A描述的处理阶段中关于图4A中说明的虚线B-B的简化纵向横截面图。如图4B中展示，在堆叠结构132的每一块133内，块133的桥区124(包含第一桥区124A及第二桥区124B)可在Y方向上水平介入于块133的体育场结构114(及因此填充沟槽120)与在Y方向上与块133水平相邻的填充槽结构142(例如电介质填充槽)之间。填充槽结构142可包括在由初步堆叠结构102(图1A及1B)形成堆叠结构132之后填充有至少一种电介质材料(例如：至少一种电介质氧化物材料，例如SiOx；至少一种电介质氮化物材料，例如SiNy)的槽112(图1A)。在堆叠结构132的每一块133内，具有界定个别体育场结构114的水平端的堆叠结构132的每一层级136的导电材料134可在X方向上横跨在Y方向上彼此相对的体育场结构114的侧连续水平延伸以形成从在X方向上与体育场结构114水平相邻的块133的顶区122(图1A)且在所述顶区之间延伸的导电路径。
如图4B中展示，堆叠结构132的每一块133的桥区124中的每一者(例如第一桥区124A中的每一者、第二桥区124B中的每一者)的内水平边界(例如内侧壁)可经定向成基本上非垂直于块133的最上竖直边界(例如最上表面)。举例来说，个别块133的第一桥区124A的内水平边界可展现负斜率，且块133的第二桥区124B的内水平边界可展现正斜率。在Y方向上与块133的个别体育场结构114(例如第一体育场结构114A)水平相邻的一对桥区124中的每一桥区124(例如第一桥区124A及第二桥区124B)在Y方向上的水平宽度可在从体育场结构114的最上竖直边界到体育场结构114的最下竖直边界的向下Z方向(例如负Z方向)上增大。因此，体育场结构114的相对竖直较低梯级118可在Y方向上具有相对小于(例如，窄于)体育场结构114的相对竖直较高梯级118的水平宽度。
仍参考图4B，第一电介质材料126可基本上覆盖且连续延伸横跨堆叠结构132的每一块133的桥区124中的每一者(例如第一桥区124A中的每一者、第二桥区124B中的每一者)的内水平边界(例如内侧壁、内侧面)。第一电介质材料126还可基本上覆盖且连续延伸横跨堆叠结构132的每一块133内的每一体育场结构114的边界(例如水平边界、竖直边界)。此外，第二电介质材料128可至少部分(例如，基本上)覆盖且连续延伸横跨第一电介质材料126；且第三电介质材料130可基本上覆盖且连续延伸横跨第二电介质材料128。另外，在每一体育场结构114的水平区域内，接触结构140的群组可竖直延伸穿过第三电介质材料130、第二电介质材料128及第一电介质材料126中的每一者且可着陆于(例如，物理接触)体育场结构114的至少一些梯级118。
如图4B中展示，在一些实施例中，针对堆叠结构132的块133中的每一者，所有第二接触结构140B在至少Y方向上水平居中于与其物理接触的第一体育场结构114A的梯级118上。举例来说，每一第二接触结构140B在Y方向上的水平中心可与第二接触结构140B物理接触的第一体育场结构114A的梯级118在Y方向上的水平中心基本上对准。另外，每一第二接触结构140B在X方向上的水平中心可与第二接触结构140B物理接触的第一体育场结构114A的梯级118在X方向上的水平中心基本上对准。在额外实施例中，针对堆叠结构132的块133中的每一者，第二接触结构140B中的一或多者在Y方向上从与其物理接触的第一体育场结构114A的梯级118在Y方向上的水平中心水平偏移及/或在X方向上从与其物理接触的第一体育场结构114A的梯级118在X方向上的水平中心水平偏移。虽然图4B中未展示，但堆叠结构132的块133中的每一者的水平区域内的第一接触结构140A(图4A)的水平位置在下文参考图4C及4D更详细描述。
图4C是微电子装置结构100在上文参考图4A及4B描述的处理阶段中的简化部分俯视图。如图4C中展示，除先前参考图4A及4B描述的特征(例如结构、材料)之外，微电子装置结构100还形成为进一步包含额外填充槽结构144及支撑结构148(例如支撑接触件、支撑支柱)。额外填充槽结构144可经形成为部分竖直延伸(例如，在Z方向上)穿过堆叠结构132的每一块133，且可部分界定及水平分离(例如，在Y方向上)堆叠结构132的每一块133的上选择栅极结构。另外，支撑结构148可竖直延伸穿过(例如，基本上穿过)堆叠结构132的个别块133。
堆叠结构132的每一块133可个别地具有支撑结构148的期望分布以促进在替换导电材料134(图4A及4B)内的层级108(图1A及1B)中的每一者的牺牲材料106(图1A及1B)期间支撑初步堆叠结构102(图1A及1B)的层级108(图1A及1B)中的每一者的绝缘材料104以形成堆叠结构132(图4A及4B)，如本文中先前参考图2描述。如图4C中展示，在一些实施例中，堆叠结构132的每一块133包含竖直延伸穿过其的支撑结构148的至少一个阵列，包含在X方向上延伸的支撑结构148的行及在Y方向上延伸的支撑结构148的列。举非限制性实例来说，支撑结构148的阵列可包含各自在X方向上延伸的至少两(2)行(例如至少四(4)行)支撑结构148。在一些实施例中，堆叠结构132的每一块133个别地包含展现至少四(4)行支撑结构148的支撑结构148的至少一个阵列。针对每一块133，支撑结构148的至少一个阵列的部分可定位于块133内的体育场结构114的水平区域内。如图4C中描绘，在体育场结构114的水平区域内，接触结构140可个别地水平定位于在X方向上彼此水平相邻的支撑结构148之间。另外，在一些实施例中，一些接触结构140(例如第二接触结构140B)还个别地水平定位于在Y方向上彼此水平相邻的支撑结构148之间。
支撑结构148可各自个别地形成为展现期望水平横截面形状。在一些实施例中，支撑结构148中的每一者经形成为展现基本上圆形水平横截面形状。在额外实施例中，支撑结构148中的一或多者(例如每一者)展现非圆形横截面形状，例如以下中的一或多者：正方形横截面形状、矩形横截面形状、长圆横截面形状、椭圆横截面形状、泪滴横截面形状、半圆形横截面形状、墓碑横截面形状、月牙横截面形状、三角形横截面形状、风筝横截面形状及不规则横截面形状。另外，支撑结构148中的每一者可经形成为展现基本上相同水平横截面尺寸(例如基本上相同水平直径)，或支撑结构148中的至少一者可经形成为展现与支撑结构148中的至少另一者不同的一或多个水平横截面尺寸(例如不同水平直径)。在一些实施例中，所有支撑结构148经形成为展现基本上相同水平横截面尺寸。
支撑结构148可各自个别地由至少一种导电材料形成且包含至少一种导电材料，例如以下中的一或多者：至少一种金属(例如W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au、Al)、至少一种合金(例如Co基合金、Fe基合金、Ni基合金、Fe及Ni基合金、Co及Ni基合金、Fe及Co基合金、Co及Ni及Fe基合金、Al基合金、Cu基合金、Mg基合金、Ti基合金、钢、低碳钢、不锈钢)、至少一种导电含金属材料(例如导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)及至少一种导电掺杂半导体材料(例如导电掺杂Si、导电掺杂Ge、导电掺杂SiGe)。另外，至少一种电介质衬层材料可经形成为基本上包围(例如，基本上水平及竖直覆盖)支撑结构148中的每一者的侧壁。电介质衬层材料可水平插入于支撑结构148中的每一者与堆叠结构132的层级136(图4A及4B)(包含其导电材料134及绝缘材料104)之间。电介质衬层材料可由以下中的一或多者形成且包含所述一或多者：至少一种电介质氧化物材料(例如SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种电介质氮化物材料(例如SiNy)、至少一种电介质氮氧化物材料(例如SiOxNy)、至少一种电介质碳氮氧化物材料(例如SiOxCzNy)及非晶碳。在一些实施例中，电介质衬层材料包括SiO2。
仍参考图4C，在堆叠结构132的每一块133内，额外填充槽结构144可经形成为在X方向上平行地水平延伸到块133内的第一体育场结构114A的水平区域中。额外填充槽结构144可例如在X方向上个别地水平延伸穿过与第一体育场结构114A水平相邻的块133的顶区122且部分延伸到第一体育场结构114A的相对阶梯结构116中的一者(例如反向阶梯结构116B)的水平区域中。在一些实施例中，额外填充槽结构144中的每一者在X方向上水平终止(例如，水平结束)于堆叠结构132的相对竖直较高层级136A的竖直边界(例如，在Z方向上)内的相对阶梯结构116中的一者(例如反向阶梯结构116B)的相对最低梯级118处或接近处。另外，额外填充槽结构144中的每一者可在Z方向上竖直延伸到且终止于堆叠结构132的相对竖直较高层级136A的相对最低层级136的竖直边界处或内。在块133内，堆叠结构132的相对竖直较高层级136A的相对最低层级136的水平端可界定相对阶梯结构116中的一者(例如反向阶梯结构116B)的相对最低梯级118。
每一额外填充槽结构144可包括填充有至少一种电介质材料的堆叠结构132的块133中的槽(例如开口、沟槽、缝)。额外填充槽结构144的电介质材料的材料组成可与填充槽结构142的电介质材料的材料组成基本上相同，或额外填充槽结构144的电介质材料的材料组成可与填充槽结构142的电介质材料的材料组成不同。在一些实施例中，额外填充槽结构144由至少一种电介质氧化物材料(例如SiOx，例如SiO2)形成且包含所述至少一种电介质氧化物材料。
堆叠结构132的每一块133可在其水平区域内包含大于或等于一(1)个额外填充槽结构144，例如大于或等于两(2)个额外填充槽结构144或大于或等于三(3)个额外填充槽结构144。在一些实施例中，堆叠结构132的每一块133在其水平区域内包含三(3)个额外填充槽结构144。额外填充槽结构144可将每一块133细分成至少两(2)个子块146。举例来说，如图4C中展示，如果个别块133在其水平区域内包含三(3)个额外填充槽结构144，那么额外填充槽结构144可将块133细分成四(4)个子块146，例如第一子块146A、第二子块146B、第三子块146C及第四子块146D。针对个别块133，块133的子块146的水平区域内的堆叠结构132的相对竖直较高层级136A中的每一者的导电材料134(图4A及4B)的部分可形成块133的上选择栅极结构(例如SGD结构)。举例来说，第一子块146A的水平边界内的堆叠结构132的相对竖直较高层级136A中的每一者的第一部分可形成块133的第一上选择栅极结构；第二子块146B的水平边界内的堆叠结构132的相对竖直较高层级136A中的每一者的第二部分可形成块133的第二上选择栅极结构；第三子块146C的水平边界内的堆叠结构132的相对竖直较高层级136A中的每一者的第三部分可形成块133的第三上选择栅极结构；且第四子块146D的水平边界内的堆叠结构132的相对竖直较高层级136A中的每一者的第四部分可形成块133的第四上选择栅极结构。
仍参考图4C，针对堆叠结构132的个别块133，在块133的顶区122中的一者及与顶区122水平相邻的第一体育场结构114A的相对阶梯结构116中的一者(例如反向阶梯结构116B)的水平区域内，额外填充槽结构144可将块133的子块146中的每一者的上选择栅极结构与块133的子块146中的每一其它者的上选择栅极结构分离且隔离。然而，由于从块133的水平相邻顶区122且在所述水平相邻顶区之间水平延伸的块133的桥区124(例如第一桥区124A及第二桥区124B)，块133的一些上选择栅极结构可一起短接于与第一体育场结构114A的相对阶梯结构116中的另一者(例如正向阶梯结构116A)水平相邻的块133的顶区122中的另一者内。举例来说，针对个别块133，其第一子块146A的第一上选择栅极结构可借助于从与第一体育场结构114A水平相邻的块133的顶区122中的两(2)者且在所述两者之间延伸的桥区124来短接到其第四子块146D的第四上选择栅极结构。与第一体育场结构114A的第一侧水平相邻的第一桥区124A可围绕第一体育场结构114A延伸第一子块146A的第一上选择栅极结构的导电路径；且与第一体育场结构114A的第二相对侧水平相邻的第二桥区124B可围绕第一体育场结构114A延伸第四子块146D的第四上选择栅极结构的导电路径。第一上选择栅极结构及第四上选择栅极结构的导电路径可收敛于与第一体育场结构114A水平相邻且其中不包含额外填充槽结构144的顶区122内以将第一上选择栅极结构短接到第四上选择栅极结构。块133的上选择栅极结构的此短接通过微电子装置结构100的后续处理来解决(例如，打断、损坏)，如下文更详细描述。
如图4C中展示，堆叠结构132的个别块133的每一子块146可个别地包含第一接触结构140A的行。举例来说，如果个别块133经形成为包含四(4)个子块146(例如第一子块146A、第二子块146B、第三子块146C及第四子块146D)，那么四(4)个子块146中的每一者可在其水平区域内包含一(1)行第一接触结构140A，使得块133包含四(4)行第一接触结构140A。第一接触结构140A的每一行可在X方向上水平延伸，且可个别地包含提供于块133的水平区域内的第一接触结构140A的一部分。在其中个别块133被细分成不同数目个子块146的额外实施例中，块133可包含等于子块146的不同数目的第一接触结构140A的不同数目个行。另外，如图4C中描绘，在堆叠结构132的个别块133内，第一接触结构140A的列可在Y方向上水平延伸。第一接触结构140A的每一列可包含提供于彼此不同的块133的子块146内的第一接触结构140A。
针对堆叠结构132的个别块133的每一子块146，具有子块146的水平区域的第一接触结构140A可提供于第一体育场结构114A的梯级118上的期望水平位置(例如，在X方向及Y方向上)处。参考图4D，其展示图4C中描绘的微电子装置结构100的简化部分俯视图的部分C(图4C中用虚线方框识别)的放大图，在一些实施例中，在堆叠结构132(图4C)的个别块133内，第一接触结构140A的行中的至少一者经水平定位成比第一接触结构140A的行中的至少另一者更靠近额外填充槽结构144中的至少一者。举例来说，第一子块146A的水平区域内的第一接触结构140A的第一行可经水平定位成比第二子块146B的水平区域内的第一接触结构140A的第二行更靠近水平插入于第一子块146A与第二子块146B之间的额外填充槽结构144中的一者。第一接触结构140A的第一行可经水平定位成更靠近额外填充槽结构144中的一者而非最接近于其的填充槽结构142中的一者。换句话说，第一接触结构140A的第一行与最接近于其的填充槽结构142之间的距离可大于第一接触结构140A的第一行与最接近于其的额外填充槽结构144之间的距离。举另一实例来说，第四子块146D的水平区域内的第一接触结构140A的第四行可经水平定位成比第三子块146C的水平区域内的第一接触结构140A的第三行更靠近水平插入于第四子块146D与第三子块146C之间的额外填充槽结构144中的一者。第一接触结构140A的第四行可经水平定位成更靠近额外填充槽结构144中的一者而非最接近于其的填充槽结构142中的一者。换句话说，第一接触结构140A的第四行与最接近于其的填充槽结构142之间的距离可大于第一接触结构140A的第四行与最接近于其的额外填充槽结构144之间的距离。鉴于第一桥区124A水平邻近第一子块146A且第二桥区124B水平邻近第四子块146D，使第一子块146A的第一接触结构140A的第一行形成为相对更靠近最接近于其的额外填充槽结构144可确保第一行的每一第一接触结构140A着陆于第一体育场结构114A(图4C)的梯级118中的一者上(而非在第一桥区124A上)；且使第四子块146D的第一接触结构140A的第四行形成为相对更靠近最接近于其的额外填充槽结构144可确保第四行的每一第一接触结构140A着陆于第一体育场结构114A(图4C)的梯级118中的一者上(而非在第二桥区124B上)。
返回参考图4C，堆叠结构132的每一块133可在体育场结构114的水平区域内个别地包含第二接触结构140B的期望分布。如图4C中展示，针对堆叠结构132的个别块133，第一体育场结构114A可包含第二接触结构140B的至少一(1)行。第二接触结构140B的每一行可在X方向上水平延伸，且可个别地包含提供于块133的水平区域内的第二接触结构140B的一部分。针对个别块133，每一行的第二接触结构140B可着陆于堆叠结构132的相对竖直较低层级136B的竖直边界内的第一体育场结构114A的梯级118上。在一些实施例中，第一体育场结构114A的相对阶梯结构116中的至少一者(例如反向阶梯结构116B及/或正向阶梯结构116A)在其水平区域内包含第二接触结构140B的单个(例如仅一(1)个)行。第二接触结构140B的单个行的水平中心线可与块133的水平中心线基本上对准(如图4C中描绘)，或第二接触结构140B的单个行的水平中心线可从块133的水平中心线水平偏移(例如，在Y方向上)。在额外实施例中，第一体育场结构114A的相对阶梯结构116中的至少一者(例如反向阶梯结构116B及/或正向阶梯结构116A)在其水平区域内包含多于一(1)行第二接触结构140B，例如至少两(2)行第二接触结构140B、至少三(3)行第二接触结构140B或至少四(3)行第二接触结构140B。在另外实施例中，第二接触结构140B以与在X方向上水平延伸的行的一或多者不同的布置提供于第一体育场结构114A的梯级118上。举例来说，第二接触结构140B可以在X方向及Y方向上基本上线性延伸的对角线图案布置于第一体育场结构114A的梯级118上，或可以至少部分非线性图案(例如弯曲图案、之字形图案、随机图案、不规则图案)布置于第一体育场结构114A的梯级118上。
接着参考图5A，其是微电子装置结构100的部分A在先前参考图4A到4D描述的处理阶段之后的简化纵向横截面图，至少一个另外填充槽结构150可形成于微电子装置结构100中。针对堆叠结构132的每一块133，另外填充槽结构150可定位于第一体育场结构114A在X方向上的水平边界内，可在Y方向上水平延伸穿过在Y方向上与第一体育场结构114A水平相邻的桥区124(图4B到4D)中的每一者，且可在Z方向上至少部分竖直延伸穿过与第一体育场结构114A水平相邻的桥区124(图4B到4D)中的每一者。如下文更详细描述，针对堆叠结构132的每一块133，另外填充槽结构150中断(例如，打断、损坏)从借助于与第一体育场结构114A水平相邻(例如，在Y方向上)的桥区124(图4B到4D)与第一体育场结构114A水平相邻(例如，在X方向上)的顶区122中的两(2)者且在所述两者之间延伸的至少一些导电路径。图5B是微电子装置结构100在图5A中描绘的处理阶段中的简化部分俯视图。图5C是图5B中描绘的微电子装置结构100的简化部分俯视图的部分D(图5B中用虚线方框识别)的简化部分透视图。为了清楚及便于理解图式及相关描述，定位于部分D的边界内的微电子装置结构100的一些特征(例如结构、材料)在图5C中未描绘以更清楚地说明及突显定位于部分D的边界内的微电子装置结构100的其它特征。
每一另外填充槽结构150可包括填充有至少一种电介质材料的微电子装置结构100中的槽(例如开口、沟槽、缝)。另外填充槽结构150的电介质材料的材料组成可与填充槽结构142(图5B)及额外填充槽结构144(图5B)中的一或多者(例如每一者)的电介质材料的材料组成基本上相同，或额外填充槽结构144的电介质材料的材料组成可与填充槽结构142(图5B)及额外填充槽结构144(图5B)中的一或多者(例如每一者)的电介质材料的材料组成不同。在一些实施例中，另外填充槽结构150由至少一种电介质氧化物材料(例如SiOx，例如SiO2)形成且包含所述至少一种电介质氧化物材料。在额外实施例中，另外填充槽结构150由至少一种电介质氮化物材料(例如SiNy，例如Si3N4)形成且包含所述至少一种电介质氮化物材料。
共同参考图5A到5C，针对堆叠结构132的每一块133，每一另外填充槽结构150可竖直延伸穿过且分段(例如，分割)与第一体育场结构114A(图5A及5B)水平相邻的桥区124(图5B及5C)的水平区域内的堆叠结构132的相对竖直较高层级136A(图5A及5C)中的每一者的导电材料134(图5A及5C)的部分。另外填充槽结构150可使与第一体育场结构114A(图5A及5B)的第一侧水平相邻的第一桥区124A内的相对竖直较高层级136A中的每一者的导电材料134(图5A及5C)的第一部分分段，且还可使与第一体育场结构114A(图5A及5B)的第二相对侧水平相邻的第二桥区124B内的相对竖直较高层级136A中的每一者的导电材料134(图5A及5C)的第二部分分段。因此，另外填充槽结构150可防止块133的第一子块146A(图5B)的第一上选择栅极结构与块133的第四子块146D(图5B)的第四上选择栅极结构短接。即，另外填充槽结构150可损坏横跨与第一体育场结构114A(图5A及5B)水平相邻的桥区124(图5B及5C)延伸的导电路径，其原本可借助于与第一体育场结构114A(图5A及5B)水平相邻的顶区122中的一者(例如没有额外填充槽结构144的顶区122)内的相对竖直较高层级136A中的每一者的导电材料134(图5A及5C)的第三部分来将第一子块146A(图5B)的第一上选择栅极结构短接到第四子块146D(图5B)的第四上选择栅极结构。
在一些实施例中，每一另外填充槽结构150的下竖直边界与额外填充槽结构144(图5B)的下竖直边界基本上共面。举例来说，另外填充槽结构150可在Z方向上竖直延伸到且终止于堆叠结构132的相对竖直较高层级136A(图5A及5C)的相对最低层级136(图5B及5C)的竖直边界处或内。在额外实施例中，另外填充槽结构150的下竖直边界从额外填充槽结构144(图5B)的下竖直边界竖直偏移(例如，竖直下伏于、竖直上覆于额外填充槽结构144(图5B)的下竖直边界)。另外填充槽结构150可竖直终止于堆叠结构132的个别块133的竖直最低上选择栅极结构(例如SGD结构)的下竖直边界处或下方。另外填充槽结构150可竖直终止于堆叠结构132的相对竖直较低层级136B(图5B及5C)的相对最高层级136(图5B及5C)处或上方。另外填充槽结构150可竖直终止于堆叠结构132的个别块133的竖直最高存取线结构(例如字线结构)的上竖直边界处或上方。如图5A中展示，针对堆叠结构132的每一块133，另外填充槽结构150还可至少部分竖直延伸穿过与第一体育场结构114A(图5A及5B)相邻的填充沟槽120(图5A)(包含其第三电介质材料130、第二电介质材料128及第一电介质材料126)。另外，在一些实施例中，另外填充槽结构150还部分竖直延伸穿过与堆叠结构132的块133中的一或多者水平相邻的填充槽结构142(图5B)中的一或多者(例如每一者)。
终止另外填充槽结构150可竖直终止于堆叠结构132的相对竖直较低层级136B(图5B及5C)的相对最高层级136(图5B及5C)处或上方，可在另外填充槽结构150形成之后维持(例如，可不中断)从与堆叠结构132的个别块133的第一体育场结构114A相邻的顶区122(图1A)且在所述顶区之间延伸的一些导电路径。举例来说，针对堆叠结构132的个别块133，桥区124(例如第一桥区124A、第二桥区124B)的水平边界内的堆叠结构132的相对竖直较低层级136B(图5B及5C)的导电材料134的部分可不由另外填充槽结构150分段。因此，由相对竖直较低层级136B(图5B及5C)的导电材料134形成的存取线结构(例如字线结构)的导电路径可借助于与第一体育场结构114A相邻的桥区124来继续围绕第一体育场结构114A(及与其相关联的填充沟槽120)延伸。因此，针对堆叠结构132的个别块133，耦合到个别相对竖直较低层级136B的导电材料134的串驱动器装置的个别(例如，单个)开关装置(例如晶体管)可用于驱动电压完全横跨相对竖直较低层级136B及/或在相反方向上横跨相对竖直较低层级136B。因此，本公开的结构及方法可减少有效操作微电子装置(例如存储器装置)所需的开关装置及/或路由结构的数目，且可相比于常规结构及方法提高微电子装置性能、可扩展性、效率及简单性中的一或多者。
在一些实施例中，针对堆叠结构的个别块133，第一体育场结构114A的梯级118上的至少一些第二接触结构140B用于确保由与第一体育场结构114A相邻的顶区122(图1A)之间的相对竖直较低层级136B(图5B及5C)的导电材料134形成的导电路径的连续性。举例来说，一或多个导电路由结构可用于将第一体育场结构114A的反向阶梯结构116B的梯级118上的第二接触结构140B中的一者耦合到第一体育场结构114A的正向阶梯结构116A的对应梯级118(例如堆叠结构132中基本上相同竖直位置处的梯级)上的第二接触结构140B中的另一者。导电路由结构可例如形成为在第二接触结构140B中的一者及第二接触结构140B中的另一者中的每一者之上、与所述每一者接触及在所述每一者之间。因此，针对堆叠结构132的个别块133，由个别相对竖直较低层级136B(图5B及5C)的导电材料134形成的存取线结构(例如字线结构)的导电路径可借助于在第一体育场结构114A的两(2)个相对梯级118处耦合到导电材料134的第二接触结构140B中的至少两(2)者及耦合到第二接触结构140B中的至少两(2)者的导电路由结构来围绕第一体育场结构114A(及与其相关联的填充沟槽120)延伸。
参考图5B，每一另外填充槽结构150可经形成为展现期望水平几何配置(例如水平横截面形状及水平尺寸)以促进与堆叠结构132的个别块133的第一体育场结构114A水平相邻的桥区124分段。在一些实施例中，每一另外填充槽结构150经形成为展现长圆水平横截面形状，例如矩形横截面形状。针对堆叠结构132的个别块133，另外填充槽结构150可在Y方向上横跨与第一体育场结构114A水平相邻的桥区124完全水平延伸。在一些实施例中，另外填充槽结构150在Y方向上横跨堆叠结构132的个别块133在Y方向上的至少最大宽度基本上连续水平延伸。另外填充槽结构150可在Y方向上在堆叠结构132的单个(例如仅一个)块133内且横跨所述块基本上连续水平延伸，或另外填充槽结构150可在Y方向上在堆叠结构132的多个(例如多于一个)块133内且横跨所述块基本上连续水平延伸。在一些实施例中，另外填充槽结构150在Y方向上在堆叠结构132的多个块133内且横跨所述块以及在水平插入于多个块133之间的填充槽结构142内且横跨所述填充槽结构基本上连续水平延伸。
共同参考图5A到5C，每一另外填充槽结构150可形成于X方向上的期望水平位置处以促进与堆叠结构132的个别块133的第一体育场结构114A(图5A及5B)水平相邻的桥区124分段。举例来说，如图5A及5B中展示，在一些实施例中，另外填充槽结构150经形成为定位于堆叠结构132的块133中的一或多者内的第一体育场结构114A的中心区117在X方向上的水平边界内。填充槽结构150可经形成为在X方向上在第一体育场结构114A的中心区117的中心内基本上对准，或可经形成为在X方向上从第一体育场结构114A的中心区117的中心水平偏移。在额外实施例中，另外填充槽结构150可形成于堆叠结构132的块133中的一或多者的第一体育场结构114A(图5A及5B)在X方向上的水平边界内的不同水平位置处，如下文更详细描述。
另外填充槽结构150可通过使先前参考图4A到4D描述的处理阶段之后的微电子装置结构100经受至少一种材料移除工艺(例如各向异性蚀刻工艺，例如RIE、深RIE、等离子体蚀刻、反应离子束蚀刻及化学辅助离子束蚀刻中的一或多者)以形成具有对应于要形成的另外填充槽结构150的水平位置及几何配置的水平位置及几何配置的至少一个槽来形成。此后，电介质材料可形成(例如，非保形地沉积)于槽内及外，且接着，槽的边界(例如水平边界、竖直边界)外的电介质材料的部分可经移除(例如，通过研磨平坦化工艺，例如CMP工艺)以形成另外填充槽结构150。
因此，根据本公开的实施例，一种微电子装置包括堆叠结构，其包括以层级布置的导电材料及绝缘材料的竖直交替序列。所述堆叠结构具有通过第一电介质槽结构彼此分离的块。所述块中的每一者包括：两个顶区；体育场结构，其在第一水平方向上插入于所述两个顶区之间且包括各自具有包括所述堆叠结构的所述层级的边缘的梯级的相对阶梯结构；及两个桥区，其在正交于所述第一水平方向的第二水平方向上与所述体育场结构的相对侧相邻且具有与所述两个顶区的上表面基本上共面的上表面。所述微电子装置进一步包括在所述第一水平方向上在所述体育场结构的水平边界内且部分竖直延伸穿过所述两个桥区中的每一者且使所述两个桥区中的每一者分段的至少一个第二电介质槽结构。
此外，根据本公开的实施例，一种形成微电子装置的方法包括形成包括以层级布置的牺牲材料及绝缘材料的竖直交替序列的初步堆叠结构。所述初步堆叠结构具有通过槽彼此分离的块。所述块中的每一者包括：两个顶区；两个桥区，其从所述两个顶区且在所述两个顶区之间平行地水平延伸且具有与所述两个顶区的上边界基本上共面的上边界；两个桥区从所述两个顶区且在所述两个顶区之间平行地水平延伸且具有与所述两个顶区的上边界基本上共面的上边界；及体育场结构，其在第一水平方向上插入于所述两个顶区之间且在正交于所述第一水平方向的第二水平方向上插入于所述两个桥区之间。所述体育场结构包括各自具有包括所述初步堆叠结构的所述层级的边缘的梯级的相对阶梯结构。用导电材料替换所述初步堆叠结构的所述牺牲材料以形成包括以所述层级布置的所述导电材料及所述绝缘材料的竖直交替序列的堆叠结构。所述堆叠结构具有通过所述槽彼此分离的所述块。用电介质材料填充所述槽以形成第一电介质槽结构。在所述第一水平方向上在所述体育场结构的水平边界内形成部分竖直延伸穿过所述两个桥区中的每一者且使所述两个桥区中的每一者分段的至少一个第二电介质槽结构。
如先前描述，微电子装置结构100可经形成为展现与图5A到5C中说明的配置不同的配置。举非限制性实例来说，图6到9展示根据本公开的额外实施例的通过本公开的方法形成的具有与微电子装置结构100(图5A到5C)不同的配置的额外微电子装置结构的简化部分俯视图。在全部剩余图(即，图6到11)及相关联描述中，功能类似特征(例如结构、材料)用类似参考元件符号加100指代。为了避免重复，在此未详细描述剩余图(即，图6到11)中展示的所有特征。确切来说，除非下文另有描述，否则由前述特征的参考元件符号加100的参考元件符号标示的特征(无论前述特征是在本段落之前先描述还是在本段落之后先描述)应被理解为基本上类似于前述特征。举非限制性实例来说，除非下文另有描述，否则由图6到10中的参考元件符号244、344、444、544、644标示的特征应被理解为基本上类似于本文中先前参考图4C、4D及5B描述的额外填充槽结构144。
图6说明根据本公开的额外实施例的微电子装置结构200在形成微电子装置(例如存储器装置，例如3D NAND快闪存储器装置)的方法的处理阶段中的简化部分俯视图。如图6中展示，微电子装置结构200经形成为类似于先前参考图5A到5C描述的处理阶段中的微电子装置结构100，只是微电子装置结构200经形成为包含在Y方向上在彼此内平行地水平延伸的多个(例如多于一个)另外填充槽结构250。举例来说，微电子装置结构200可经形成为包含在Y方向上水平延伸的第一填充槽结构250A及在X方向上与第一填充槽结构250A水平相邻且也在Y方向上水平延伸的第二填充槽结构250B。如图6中展示，在一些实施例中，另外填充槽结构250(例如第一填充槽结构250A、第二填充槽结构250B)中的每一者经形成为展现与另外填充槽结构250中的每一其它者基本上相同的几何配置(例如基本上相同形状、基本上相同尺寸)。在额外实施例中，另外填充槽结构250中的至少一者经形成为展现与另外填充槽结构250中的至少另一者不同的几何配置(例如不同形状、一或多个不同尺寸)。此外，在一些实施例中，另外填充槽结构250中的每一者经形成为定位于堆叠结构232的块233中的一或多者内的第一体育场结构214A的中心区217在X方向上的水平边界内。在额外实施例中，另外填充槽结构250中的至少一者经形成为定位于堆叠结构232的块233中的一或多者内的第一体育场结构214A的中心区217在X方向上的水平边界外。
图7说明根据本公开的额外实施例的微电子装置结构300在形成微电子装置(例如存储器装置，例如3D NAND快闪存储器装置)的方法的处理阶段中的简化部分俯视图。如图7中展示，微电子装置结构300经形成为类似于先前参考图5A到5C描述的处理阶段中的微电子装置结构100，只是微电子装置结构300经形成为包含在Y方向上彼此连续地水平延伸的多个(例如多于一个)另外填充槽结构350。举例来说，微电子装置结构300可经形成为包含各自在Y方向上彼此连续地水平延伸的第一另外填充槽结构350A、第二另外填充槽结构350B及第三另外填充槽结构350C。每一另外填充槽结构350可竖直延伸(例如，在Z方向上)且水平延伸(例如，在Y方向上)穿过在堆叠结构332的块333中的至少一者内与第一体育场结构314A水平相邻的桥区324(例如第一桥区324A、第二桥区324B)中的至少一者。另外填充槽结构350可在微电子装置结构300中一起有效形成不连续(例如，分段)槽结构。
针对堆叠结构332的个别块333，另外填充槽结构350中的至少两(2)者可延伸穿过且分段(例如，分割)与第一体育场结构314A水平相邻的桥区324的水平区域内的堆叠结构332的相对竖直较高层级(例如，对应于相对竖直较高层级136A(图5A及5C))中的每一者的导电材料(例如，对应于导电材料134(图5A及5C))的部分。在一些实施例中，第一另外填充槽结构350A延伸穿过且分段块333中的第一者的第一桥区324A；第二另外填充槽结构350B延伸穿过且分段块333中的第一者的第二桥区324B及块333中的第二者的第一桥区324A；且第三另外填充槽结构350C延伸穿过且分段块333中的第二者的第二桥区324B。另外填充槽结构350中的每一者还可延伸(例如，水平延伸、竖直延伸)穿过水平插入于堆叠结构332的水平相邻块333之间的填充槽结构342中的一者，或另外填充槽结构350中的至少一者可基本上局限于块333中的一者的水平区域内。
如图7中展示，在一些实施例中，另外填充槽结构350(例如第一另外填充槽结构350A、第二另外填充槽结构350B及另外第三填充槽结构350C)在X方向上彼此基本上对准。在额外实施例中，另外填充槽结构350中的至少一者在X方向上从另外填充槽结构350中的至少另一者水平偏移。
图8说明根据本公开的额外实施例的微电子装置结构400在形成微电子装置(例如存储器装置，例如3D NAND快闪存储器装置)的方法的处理阶段中的简化部分俯视图。如图8中展示，微电子装置结构400经形成为类似于先前参考图5A到5C描述的处理阶段中的微电子装置结构100，只是微电子装置结构300经形成为包含在Y方向上彼此连续地水平延伸的多个(例如多于一个)另外填充槽结构450且另外填充槽结构450定位于堆叠结构432的每一块433的第一体育场结构414A的中心区417在X方向上的水平边界外。举例来说，微电子装置结构400可经形成为包含各自在Y方向上彼此连续地水平延伸且各自定位于堆叠结构432的个别块433的第一体育场结构414A的相对阶梯结构416中的一者(例如正向阶梯结构416A)在X方向上的水平边界内的第一另外填充槽结构450A、第二另外填充槽结构450B及第三另外填充槽结构450C。每一另外填充槽结构450可竖直延伸(例如，在Z方向上)且水平延伸(例如，在Y方向上)穿过在堆叠结构432的块433中的至少一者内与第一体育场结构414A水平相邻的桥区424(例如第一桥区424A、第二桥区424B)中的至少一者。另外填充槽结构450可在微电子装置结构400中一起有效形成不连续(例如，分段)槽结构。
针对堆叠结构432的个别块433，另外填充槽结构450中的至少两(2)者可延伸穿过且分段(例如，分割)与第一体育场结构414A水平相邻的桥区424的水平区域内的堆叠结构432的相对竖直较高层级(例如，对应于相对竖直较高层级136A(图5A及5C))中的每一者的导电材料(例如，对应于导电材料134(图5A及5C))的部分。在一些实施例中，第一另外填充槽结构450A延伸穿过且分段块433中的第一者的第一桥区424A；第二另外填充槽结构450B延伸穿过且分段块433中的第一者的第二桥区424B及块433中的第二者的第一桥区424A；且第三另外填充槽结构450C延伸穿过且分段块433中的第二者的第二桥区424B。另外填充槽结构450中的每一者还可延伸(例如，水平延伸、竖直延伸)穿过水平插入于堆叠结构432的水平相邻块433之间的填充槽结构442中的一者，或另外填充槽结构450中的至少一者可基本上局限于块433中的一者的水平区域内。
如图8中展示，另外填充槽结构450可至少部分形成于堆叠结构432的个别块433内的第一体育场结构414A的一或多个相对竖直较低(例如，竖直最低)梯级418在X方向上的水平边界内。举例来说，第一另外填充槽结构450A、第二另外填充槽结构450B及第三另外填充槽结构450C可各自定位于堆叠结构432的水平相邻块433的正向阶梯结构416A的竖直较低梯级418(例如竖直最接近中心区417的梯级418)在X方向上的水平边界内。针对堆叠结构432的个别块433，第二接触结构440B中的一或多者可在Y方向上水平插入于在Y方向上彼此水平相邻的另外填充槽结构450之间。举例来说，块433中的第一者内的第一体育场结构414A的梯级418中的一者上的第二接触结构440B中的至少一者可水平插入于第一另外填充槽结构450A与第二另外填充槽结构450B之间；且块433中的第二者内的第一体育场结构414A的梯级418中的一者上的第二接触结构440B中的至少一者可水平插入于第二另外填充槽结构450B与第三另外填充槽结构450C之间。
在一些实施例中，另外填充槽结构450(例如第一另外填充槽结构450A、第二另外填充槽结构450B及另外第三填充槽结构450C)在X方向上彼此基本上对准。在额外实施例中，另外填充槽结构450中的至少一者在X方向上从另外填充槽结构450中的至少另一者水平偏移。另外，如图8中展示，另外填充槽结构450可各自与在X方向上彼此基本上对准的第二接触结构440B中的两(2)者或更多者基本上对准。在额外实施例中，另外填充槽结构450中的至少一者在X方向上从在Y方向上最接近于其的第二接触结构440B中的至少一者水平偏移。
图9说明根据本公开的额外实施例的微电子装置结构500在形成微电子装置(例如存储器装置，例如3D NAND快闪存储器装置)的方法的处理阶段中的简化部分俯视图。如图9中展示，微电子装置结构500经形成为类似于先前参考图5A到5C描述的处理阶段中的微电子装置结构100，只是堆叠结构532的每一块533在其水平区域内包含至少一些接触结构540的不同分布。举例来说，在每一块533的第一体育场结构514A的相对阶梯结构516中的至少一者(例如正向阶梯结构516A及/或反向阶梯结构516B)的水平区域内，微电子装置结构500可包含第二接触结构540B的多个(例如多于一个)行。第二接触结构540B的多个行可各自在X方向上水平延伸，且可各自在Y方向上与第一接触结构540A的至少一个行基本上对准。举非限制性实例来说，如果堆叠结构532的个别块533包含四(4)行第一接触结构540A，那么块533也可包含四(4)行第二接触结构540B。
本公开的微电子装置结构(例如先前参考图5A到5C、6、7、8及9描述的微电子装置结构100、200、300、400、500)可包含于本公开的微电子装置中。举例来说，图10说明包含微电子装置结构600的微电子装置601(例如存储器装置，例如3D NAND快闪存储器装置)的部分的部分剖视透视图。微电子装置结构600可基本上类似于先前参考图5A到5C、6、7、8及9描述的微电子装置结构100、200、300、400、500中的一者。为了清楚及便于理解图式及相关联描述，本文中先前描述的微电子装置结构100、200、300、400、500的一些特征(例如结构、材料)在图10中未展示。然而，应理解，先前参考图5A到5C、6、7、8及9中的一或多者描述的微电子装置结构100、200、300、400、500的任何特征可包含于本文中参考图10描述的微电子装置601的微电子装置结构600中。
如图10中展示，除本文中先前关于微电子装置结构100、200、300、400、500(图5A到5C、6、7、8及9)中的一或多者描述的微电子装置结构600的特征之外，微电子装置601可进一步包含竖直延伸穿过堆叠结构632的每一块633的单元支柱结构652。单元支柱结构652可定位于在块633内从体育场结构614(例如第一体育场结构614A)(及因此桥区624及另外填充槽结构650)水平偏移(例如，在X方向上)的块633的区(例如存储器阵列区)内。单元支柱结构652与块633的水平区域内的堆叠结构632的层级636的导电材料634的相交点形成竖直延伸穿过堆叠结构202的每一块633的存储器单元654的串。针对存储器单元654的每一串，其存储器单元654可彼此串联耦合。在每一块633内，堆叠结构632的一些层级636的导电材料634可充当块633的水平区域内的存储器单元654的串的存取线结构(例如字线结构)。在一些实施例中，在每一块633内，形成于一些层级636的导电材料634与单元支柱结构652的相交点处的存储器单元654包括所谓的“MONOS”(金属-氧化物-氮化物-氧化物-半导体)存储器单元。在额外实施例中，存储器单元654包括所谓的“TANOS”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器单元或所谓的“BETANOS”(带/屏障工程TANOS)存储器单元，其中的每一者是MONOS存储器单元的子集。在另外实施例中，存储器单元654包括包含浮动栅极(例如金属浮动栅极)作为电荷存储结构的所谓“浮动栅极”存储器单元。浮动栅极可水平介入于单元支柱结构652的中心结构与堆叠结构632的不同层级636的导电材料634之间。
微电子装置601可进一步包含至少一个源极结构660、存取线路由结构664、第一选择栅极656(例如上选择栅极、漏极选择栅极(SGD))、选择线路由结构666、一或多个第二选择栅极658(例如下选择栅极、源极选择栅极(SGS))及数字线结构662。数字线结构662可竖直上覆于且耦合到单元支柱结构652(及因此存储器单元654的串)。源极结构660可竖直下伏于且耦合到单元支柱结构652(及因此存储器单元654的串)。另外，第一接触结构640A(例如选择线接触结构)及第二接触结构640B(例如存取线接触结构)可使微电子装置601的各种特征如展示般彼此耦合(例如，将选择线路由结构666耦合到第一选择栅极656，将存取线路由结构664耦合到下伏于第一选择栅极656且界定微电子装置601的存取线结构的堆叠结构602的层级636的导电材料634)。
微电子装置601还可包含竖直定位于单元支柱结构652(及因此存储器单元654的串)下方的基底结构668。基底结构668可包含至少一个控制逻辑区，其包含经配置以控制微电子装置601的其它特征(例如存储器单元654的串)的各种操作的控制逻辑装置。举非限制性实例来说，基底结构668的控制逻辑区可进一步包含以下中的一或多者(例如每一者)：电荷泵(例如VCCP电荷泵、VNEGWL电荷泵、DVC2电荷泵)、延迟锁定环(DLL)电路系统(例如环形振荡器)、Vdd调节器、驱动器(例如串驱动器)、页面缓冲器、解码器(例如局部层面解码器、列解码器、行解码器)、感测放大器(例如均衡(EQ)放大器、隔离(ISO)放大器、NMOS感测放大器(NSA)、PMOS感测放大器(PSA))、修复电路系统(例如列修复电路系统、行修复电路系统)、I/O装置(例如局部I/O装置)、存储器测试装置、MUX、错误检查及校正(ECC)装置、自刷新/损耗均衡装置及其它芯片/层面控制电路系统。基底结构668的控制逻辑区可耦合到源极结构660、存取线路由结构664、选择线路由结构666及数字线结构662。在一些实施例中，基底结构668的控制逻辑区包含CMOS(互补金属氧化物半导体)电路系统。在此类实施例中，基底结构668的控制逻辑区可经特性化为具有“阵列下CMOS”(“CuA”)配置。
因此，根据本公开的实施例，一种存储器装置包括堆叠结构，其包括各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级。所述堆叠结构分成在第一方向上平行延伸且在第二方向上通过电介质槽结构彼此分离的块。所述块中的每一者包括：体育场结构，其包括：相对阶梯结构，其个别地具有包括所述堆叠结构的至少一些所述层级的水平端的梯级；及中心部分，其在所述第一方向上在所述相对阶梯结构之间；第一抬高区，其在所述第一方向上与所述体育场结构的相对端相邻；及第二抬高区，其在所述第二方向上与所述体育场结构的相对侧相邻，所述第二抬高区的最上表面与所述第一抬高区的最上表面基本上共面。所述存储器装置进一步包括至少一个额外电介质槽结构及存储器单元串。所述至少一个额外电介质槽结构在所述块中的每一者的所述体育场结构的所述中心部分在所述第一方向上的水平边界内，且水平及竖直延伸穿过所述块中的每一者的所述第二抬高区。所述存储器单元串竖直延伸穿过在所述第一方向上与所述体育场结构相邻的所述块中的每一者的一部分。
根据本公开的实施例的微电子装置结构(例如先前参考图5A到5C、6、7、8及9描述的微电子装置结构100、200、300、400、500)及微电子装置(例如微电子装置601(图10))可用于本公开的电子系统的实施例中。举例来说，图11是根据本公开的实施例的说明性电子系统703的框图。电子系统703可包括(例如)计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如音乐)播放器、Wi-Fi或蜂窝启用平板电脑(例如(举例来说)或/>平板电脑)、电子书、导航装置等。电子系统703包含至少一个存储器装置705。存储器装置705可包括例如本文中先前描述的微电子装置结构(例如先前参考图5A到5C、6、7、8及9描述的微电子装置结构100、200、300、400、500中的一者)及微电子装置(例如微电子装置601(图10))中的一或多者。电子系统703可进一步包含至少一个电子信号处理器装置707(通常称为“微处理器”)。电子信号处理器装置707可任选地包含本文中先前描述的微电子装置结构(例如先前参考图5A到5C、6、7、8及9描述的微电子装置结构100、200、300、400、500中的一者)及微电子装置(例如微电子装置601(图10))中的一或多者。虽然图11中将存储器装置705及电子信号处理器装置707描绘为两(2)个单独装置，但在额外实施例中，具有存储器装置705及电子信号处理器装置707的功能性的单个(例如仅一个)存储器/处理器装置包含于电子系统703中。在此类实施例中，存储器/处理器装置可包含本文中先前描述的微电子装置结构(例如先前参考图5A到5C、6、7、8及9描述的微电子装置结构100、200、300、400、500中的一者)及微电子装置(例如微电子装置601(图10))中的一或多者。电子系统703可进一步包含用于由用户将信息输入到电子系统703中的一或多个输入装置709，例如(举例来说)鼠标或其它指向装置、键盘、触摸垫、按钮或控制面板。电子系统703可进一步包含用于将信息(例如视觉或音频输出)输出给用户的一或多个输出装置711，例如(举例来说)监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置709及输出装置711包括可用于将信息输入到电子系统703同时将视觉信息输出给用户的单个触摸屏装置。输入装置709及输出装置711可与存储器装置705及电子信号处理器装置707中的一或多者电连通。
因此，根据本公开的实施例，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括至少一个微电子装置结构，其包括包含以层级布置的导电材料及绝缘材料的竖直交替序列的堆叠结构。所述堆叠结构进一步包括通过至少一个中介电介质结构分离的至少两个块。所述至少两个块中的每一者包括两个抬高区、体育场结构及两个额外抬高区。所述体育场结构在第一水平方向上插入于所述两个抬高区之间且包括在所述第一水平方向上彼此相对的阶梯结构。所述阶梯结构各自具有包括所述堆叠结构的所述层级的水平端的梯级。所述两个额外抬高区在垂直于所述第一水平方向的第二水平方向上与所述体育场结构的相对侧相邻。所述两个额外抬高区的上边界与所述两个抬高区的上边界基本上共面。所述至少一个微电子装置结构进一步包括在所述第一水平方向上在所述体育场结构的水平边界内的至少一个电介质槽结构。所述至少一个电介质槽结构水平及竖直延伸穿过所述堆叠结构的所述至少两个块中的每一者的所述两个额外抬高区中的每一者。
与常规结构、常规装置及常规方法相比，本公开的结构、装置及方法有利地促进微电子装置提高性能、降低成本(例如制造成本、材料成本)、增进组件小型化及提高封装密度中的一或多者。与常规结构、常规装置及常规方法相比，本公开的结构、装置及方法还可改进可扩展性、效率及简单性。
下文阐述本公开的额外非限制性实例实施例。
实施例1：一种微电子装置，其包括：堆叠结构，其包括以层级布置的导电材料及绝缘材料的竖直交替序列，所述堆叠结构具有通过第一电介质槽结构彼此分离的块，所述块中的每一者包括：两个顶区；体育场结构，其在第一水平方向上插入于所述两个顶区之间且包括各自具有包括所述堆叠结构的所述层级的边缘的梯级的相对阶梯结构；两个桥区，其在正交于所述第一水平方向的第二水平方向上与所述体育场结构的相对侧相邻且具有与所述两个顶区的上表面基本上共面的上表面；及至少一个第二电介质槽结构，其在所述第一水平方向上在所述体育场结构的水平边界内且部分竖直延伸穿过所述两个桥区中的每一者且使所述两个桥区中的每一者分段。
实施例2：根据实施例1所述的微电子装置，其进一步包括竖直上覆于所述体育场结构的水平边界内的填充沟槽，所述填充开口包括：第一电介质材料，其在所述体育场结构的所述相对阶梯结构上且在所述两个桥区的内侧壁上；第二电介质材料，其在所述第一电介质材料上且具有与所述第一电介质材料不同的材料组成；及第三电介质材料，其在所述第二电介质材料上且具有与所述第二电介质材料不同的材料组成。
实施例3：根据实施例2所述的微电子装置，其中：所述第一电介质材料包括电介质氧化物材料；且所述第二电介质材料包括电介质氮化物材料。
实施例4：根据实施例2及3中的一个实施例所述的微电子装置，其中所述至少一个第二电介质槽结构的一部分定位于所述填充沟槽的水平边界内，所述至少一个第二电介质槽结构的所述部分部分竖直延伸穿过所述填充沟槽。
实施例5：根据实施例4所述的微电子装置，其中针对所述堆叠结构的所述块中的每一者：所述至少一个第二电介质槽结构的所述部分在所述第二水平方向上从所述两个桥区中的第一者连续延伸到所述两个桥区中的第二者；所述至少一个第二电介质槽结构的额外部分在所述第二水平方向上连续延伸穿过所述两个桥区中的所述第一者且到达所述第一电介质槽结构中的第一者；且所述至少一个第二电介质槽结构的另一部分在所述第二水平方向上连续延伸穿过所述两个桥区中的所述第二者且到达所述第一电介质槽结构中的第二者。
实施例6：根据实施例1到5中任一实施例所述的微电子装置，其中所述至少一个第二电介质槽结构包括在所述第二水平方向上横跨所述堆叠结构的所述块中的多于一者且横跨插入于所述堆叠结构的所述块中的所述多于一者之间的所述第一电介质槽结构中的至少一者连续延伸的仅一个第二电介质槽结构。
实施例7：根据实施例1到6中任一实施例所述的微电子装置，其中所述至少一个第二电介质槽结构在插入于所述体育场结构的所述相对阶梯结构之间的所述体育场结构的中心部分在所述第一水平方向上的边界内。
实施例8：根据实施例1到5中任一实施例所述的微电子装置，其中所述至少一个第二电介质槽结构包括在所述第二水平方向上平行延伸的至少两个第二电介质槽结构。
实施例9：根据实施例1到5中任一实施例所述的微电子装置，其中所述至少一个第二电介质槽结构包括在所述第二水平方向上连续延伸的至少两个第二电介质槽结构。
实施例10：根据实施例1到9中任一实施例所述的微电子装置，其进一步包括具有所述堆叠结构的所述块中的每一者的水平区域的第三电介质槽结构，所述第三电介质槽结构部分竖直延伸穿过所述堆叠结构的所述块中的每一者且在所述第一水平方向上水平延伸穿过所述堆叠结构的所述块中的每一者的所述两个顶区中的一者且进入所述堆叠结构的所述块中的每一者的所述体育场结构的所述相对阶梯结构中的一者。
实施例11：根据实施例10所述的微电子装置，其中所述第三电介质槽结构中的每一者在所述第一水平方向上从所述至少一个第二电介质槽结构完全水平偏移。
实施例12：一种形成微电子装置的方法，其包括：形成包括以层级布置的牺牲材料及绝缘材料的竖直交替序列的初步堆叠结构，所述初步堆叠结构具有通过槽彼此分离的块，所述块中的每一者包括：两个顶区；两个桥区，其从所述两个顶区且在所述两个顶区之间平行地水平延伸且具有与所述两个顶区的上边界基本上共面的上边界；及体育场结构，其在第一水平方向上插入于所述两个顶区之间且在正交于所述第一水平方向的第二水平方向上插入于所述两个桥区之间，所述体育场结构包括各自具有包括所述初步堆叠结构的所述层级的边缘的梯级的相对阶梯结构；用导电材料替换所述初步堆叠结构的所述牺牲材料以形成包括以所述层级布置的所述导电材料及所述绝缘材料的竖直交替序列的堆叠结构，所述堆叠结构具有通过所述槽彼此分离的所述块；用电介质材料填充所述槽以形成第一电介质槽结构；及在所述第一水平方向上在所述体育场结构的水平边界内形成部分竖直延伸穿过所述两个桥区中的每一者且使所述两个桥区中的每一者分段的至少一个第二电介质槽结构。
实施例13：根据实施例12所述的方法，其进一步包括在用导电材料替换所述初步堆叠结构的所述牺牲材料之前：在所述两个顶区、所述两个桥区及所述体育场结构的所述相对阶梯结构的表面上形成第一电介质材料；在所述第一电介质材料上形成第二电介质材料，所述第二电介质材料具有与所述第一电介质材料不同的材料组成；及在所述第二电介质材料上形成第三电介质材料，所述第三电介质材料具有与所述第二电介质材料不同的材料组成。
实施例14：根据实施例13所述的方法，其进一步包括：选择所述第一电介质材料包括二氧化硅；选择所述第二电介质材料包括氮化硅；及选择所述第三电介质材料包括额外二氧化硅。
实施例15：根据实施例13及14中的一个实施例所述的方法，其中形成至少一个第二电介质槽结构进一步包括使所述至少一个第二电介质槽结构形成为在所述第二水平方向上延伸穿过所述第一电介质材料、所述第二电介质材料、所述第三电介质材料及所述两个桥区的部分。
实施例16：根据实施例12到15中任一实施例所述的方法，其中形成至少一个第二电介质槽结构进一步包括使所述至少一个第二电介质槽结构形成为在所述第二水平方向上延伸穿过与所述堆叠结构的所述块中的每一者的相对侧相邻的所述第一电介质槽结构的对。
实施例17：根据实施例12到15中任一实施例所述的方法，其中形成至少一个第二电介质槽结构包括在所述第二水平方向上形成彼此连续定位的至少两个第二电介质槽结构，所述至少两个第二电介质槽结构中的第一者水平及竖直延伸穿过所述堆叠结构的所述块中的一者的所述两个桥区中的第一者，且所述至少两个第二电介质槽结构中的第二者水平及竖直延伸穿过所述堆叠结构的所述块中的所述一者的所述两个桥区中的第二者。
实施例18：根据实施例12到15中任一实施例所述的方法，其中形成至少一个第二电介质槽结构包括在所述第二水平方向上形成彼此平行定位的至少两个第二电介质槽结构，所述至少两个第二电介质槽结构中的每一者水平及竖直延伸穿过所述堆叠结构的所述块中的至少一者的所述两个桥区中的每一者。
实施例19：根据实施例12到18中任一实施例所述的方法，其进一步包括形成具有所述堆叠结构的所述块中的每一者的水平区域的第三电介质槽结构，所述第三电介质槽结构在所述第一水平方向上从所述至少一个第二电介质槽结构完全偏移且在所述第一水平方向上延伸穿过所述堆叠结构的所述块中的每一者的所述两个顶区中的一者且终止于所述堆叠结构的所述块中的每一者的所述相对阶梯结构中的一者的水平区域内。
实施例20：根据实施例19所述的方法，其进一步包括使所述第三电介质槽结构的下边界形成为与所述至少一个第二电介质槽结构的下边界基本上共面。
实施例21：一种存储器装置，其包括：堆叠结构，其包括各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级，所述堆叠结构分成在第一方向上平行延伸且在第二方向上通过电介质槽结构彼此分离的块，所述块中的每一者包括：体育场结构，其包括：相对阶梯结构，其个别地具有包括所述堆叠结构的至少一些所述层级的水平端的梯级；及中心部分，其在所述第一方向上在所述相对阶梯结构之间；第一抬高区，其在所述第一方向上与所述体育场结构的相对端相邻；及第二抬高区，其在所述第二方向上与所述体育场结构的相对侧相邻，所述第二抬高区的最上表面与所述第一抬高区的最上表面基本上共面；至少一个额外电介质槽结构，其在所述块中的每一者的所述体育场结构的所述中心部分在所述第一方向上的水平边界内且水平及竖直延伸穿过所述块中的每一者的所述第二抬高区；及存储器单元串，其竖直延伸穿过在所述第一方向上与所述体育场结构相邻的所述块中的每一者的一部分。
实施例22：根据实施例21所述的存储器装置，其在所述块中的每一者内进一步包括竖直上覆于所述体育场结构的水平区域且在所述水平区域内的填充沟槽，所述填充沟槽包括：电介质氧化物衬层材料，其在所述体育场结构的所述相对阶梯结构及所述中心部分上且在所述桥区的内侧面上；电介质氮化物衬层材料，其在所述电介质氧化物衬层材料上；及电介质填充材料，其在所述电介质氮化物衬层材料上。
实施例23：根据实施例21及22中的一个实施例所述的存储器装置，其在所述块中的每一者内进一步包括在所述第一方向上彼此平行延伸且在所述第一方向上从所述至少一个额外电介质槽结构完全水平偏移的另外电介质槽结构。
实施例24：根据实施例21到23中任一实施例所述的存储器装置，其进一步包括：数字线，其上覆于所述堆叠结构且电耦合到所述存储器单元串；源极结构，其下伏于所述堆叠结构且电耦合到所述存储器单元串；导电接触结构，其在所述体育场结构的所述相对阶梯结构的至少一些所述梯级上；导电路由结构，其耦合到所述导电接触结构；及控制逻辑装置，其耦合到所述源极结构、所述数字线及所述导电路由结构。
实施例25：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：堆叠结构，其包括以层级布置的导电材料及绝缘材料的竖直交替序列，所述堆叠结构包括通过至少一个中介电介质结构分离的至少两个块，所述至少两个块中的每一者包括：两个抬高区；体育场结构，其在第一水平方向上插入于所述两个抬高区之间且包括在所述第一水平方向上彼此相对的阶梯结构，所述阶梯结构各自具有包括所述堆叠结构的所述层级的水平端的梯级；两个额外抬高区，其在垂直于所述第一水平方向的第二水平方向上与所述体育场结构的相对侧相邻，所述两个额外抬高区的上边界与所述两个抬高区的上边界基本上共面；及至少一个电介质槽结构，其在所述第一水平方向上在所述体育场结构的水平边界内，所述至少一个电介质槽结构水平及竖直延伸穿过所述堆叠结构的所述至少两个块中的每一者的所述两个额外抬高区中的每一者。
虽然本公开可接受各种修改及替代形式，但图式中已通过实例展示且本文中已详细描述特定实施例。然而，本公开不限于所公开的特定形式。确切来说，本公开涵盖落于所附权利要求书及其合法等效物的范围内的所有修改、等效物及替代物。举例来说，关于本公开的一个实施例公开的元件及特征可与关于本公开的其它实施例公开的元件及特征组合。

Claims (25)

1.一种微电子装置，其包括：
堆叠结构，其包括以层级布置的导电材料及绝缘材料的竖直交替序列，所述堆叠结构具有通过第一电介质槽结构彼此分离的块，所述块中的每一者包括：
两个顶区；
体育场结构，其在第一水平方向上插入于所述两个顶区之间且包括各自具有包括所述堆叠结构的所述层级的边缘的梯级的相对阶梯结构；
两个桥区，其在正交于所述第一水平方向的第二水平方向上与所述体育场结构的相对侧相邻且具有与所述两个顶区的上表面基本上共面的上表面；及
至少一个第二电介质槽结构，其在所述第一水平方向上在所述体育场结构的水平边界内且部分竖直延伸穿过所述两个桥区中的每一者且使所述两个桥区中的每一者分段。
2.根据权利要求1所述的微电子装置，其进一步包括竖直上覆于所述体育场结构的水平边界内的填充沟槽，所述填充开口包括：
第一电介质材料，其在所述体育场结构的所述相对阶梯结构上且在所述两个桥区的内侧壁上；
第二电介质材料，其在所述第一电介质材料上且具有与所述第一电介质材料不同的材料组成；及
第三电介质材料，其在所述第二电介质材料上且具有与所述第二电介质材料不同的材料组成。
3.根据权利要求2所述的微电子装置，其中：
所述第一电介质材料包括电介质氧化物材料；且
所述第二电介质材料包括电介质氮化物材料。
4.根据权利要求2所述的微电子装置，其中所述至少一个第二电介质槽结构的一部分定位于所述填充沟槽的水平边界内，至少一个第二电介质槽结构的所述部分部分竖直延伸穿过所述填充沟槽。
5.根据权利要求4所述的微电子装置，其中针对所述堆叠结构的所述块中的每一者：
所述至少一个第二电介质槽结构的所述部分在所述第二水平方向上从所述两个桥区中的第一者连续延伸到所述两个桥区中的第二者；
所述至少一个第二电介质槽结构的额外部分在所述第二水平方向上连续延伸穿过所述两个桥区中的所述第一者且到达所述第一电介质槽结构中的第一者；且
所述至少一个第二电介质槽结构的另外部分在所述第二水平方向上连续延伸穿过所述两个桥区中的所述第二者且到达所述第一电介质槽结构中的第二者。
6.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述至少一个第二电介质槽结构包括在所述第二水平方向上横跨所述堆叠结构的所述块中的多于一者且横跨插入于所述堆叠结构的所述块中的所述多于一者之间的所述第一电介质槽结构中的至少一者连续延伸的仅一个第二电介质槽结构。
7.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述至少一个第二电介质槽结构在插入于所述体育场结构的所述相对阶梯结构之间的所述体育场结构的中心部分在所述第一水平方向上的边界内。
8.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述至少一个第二电介质槽结构包括在所述第二水平方向上平行延伸的至少两个第二电介质槽结构。
9.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述至少一个第二电介质槽结构包括在所述第二水平方向上连续延伸的至少两个第二电介质槽结构。
10.根据权利要求1至5中任一权利要求所述的微电子装置，其进一步包括具有所述堆叠结构的所述块中的每一者的水平区域的第三电介质槽结构，所述第三电介质槽结构部分竖直延伸穿过所述堆叠结构的所述块中的每一者且在所述第一水平方向上水平延伸穿过所述堆叠结构的所述块中的每一者的所述两个顶区中的一者且进入所述堆叠结构的所述块中的每一者的所述体育场结构的所述相对阶梯结构中的一者。
11.根据权利要求10所述的微电子装置，其中所述第三电介质槽结构中的每一者在所述第一水平方向上从所述至少一个第二电介质槽结构完全水平偏移。
12.一种形成微电子装置的方法，其包括：
形成包括以层级布置的牺牲材料及绝缘材料的竖直交替序列的初步堆叠结构，所述初步堆叠结构具有通过槽彼此分离的块，所述块中的每一者包括：
两个顶区；
两个桥区，其从所述两个顶区且在所述两个顶区之间平行地水平延伸且具有与所述两个顶区的上边界基本上共面的上边界；及
体育场结构，其在第一水平方向上插入于所述两个顶区之间且在正交于所述第一水平方向的第二水平方向上插入于所述两个桥区之间，所述体育场结构包括各自具有包括所述初步堆叠结构的所述层级的边缘的梯级的相对阶梯结构；
用导电材料替换所述初步堆叠结构的所述牺牲材料以形成包括以所述层级布置的所述导电材料及所述绝缘材料的竖直交替序列的堆叠结构，所述堆叠结构具有通过所述槽彼此分离的所述块；
用电介质材料填充所述槽以形成第一电介质槽结构；及
在所述第一水平方向上在所述体育场结构的水平边界内形成部分竖直延伸穿过所述两个桥区中的每一者且使所述两个桥区中的每一者分段的至少一个第二电介质槽结构。
13.根据权利要求12所述的方法，其进一步包括在用导电材料替换所述初步堆叠结构的所述牺牲材料之前：
在所述两个顶区、所述两个桥区及所述体育场结构的所述相对阶梯结构的表面上形成第一电介质材料；
在所述第一电介质材料上形成第二电介质材料，所述第二电介质材料具有与所述第一电介质材料不同的材料组成；及
在所述第二电介质材料上形成第三电介质材料，所述第三电介质材料具有与所述第二电介质材料不同的材料组成。
14.根据权利要求13所述的方法，其进一步包括：
选择所述第一电介质材料包括二氧化硅；
选择所述第二电介质材料包括氮化硅；及
选择所述第三电介质材料包括额外二氧化硅。
15.根据权利要求13所述的方法，其中形成至少一个第二电介质槽结构进一步包括使所述至少一个第二电介质槽结构形成为在所述第二水平方向上延伸穿过所述第一电介质材料、所述第二电介质材料、所述第三电介质材料及所述两个桥区的部分。
16.根据权利要求12至15中任一权利要求所述的方法，其中形成至少一个第二电介质槽结构进一步包括使所述至少一个第二电介质槽结构形成为在所述第二水平方向上延伸穿过与所述堆叠结构的所述块中的每一者的相对侧相邻的所述第一电介质槽结构的对。
17.根据权利要求12至15中任一权利要求所述的方法，其中形成至少一个第二电介质槽结构包括在所述第二水平方向上形成彼此连续定位的至少两个第二电介质槽结构，所述至少两个第二电介质槽结构中的第一者水平及竖直延伸穿过所述堆叠结构的所述块中的一者的所述两个桥区中的第一者，且所述至少两个第二电介质槽结构中的第二者水平及竖直延伸穿过所述堆叠结构的所述块中的所述一者的所述两个桥区中的第二者。
18.根据权利要求12至15中任一权利要求所述的方法，其中形成至少一个第二电介质槽结构包括在所述第二水平方向上形成彼此平行定位的至少两个第二电介质槽结构，所述至少两个第二电介质槽结构中的每一者水平及竖直延伸穿过所述堆叠结构的所述块中的至少一者的所述两个桥区中的每一者。
19.根据权利要求12至15中任一权利要求所述的方法，其进一步包括形成具有所述堆叠结构的所述块中的每一者的水平区域的第三电介质槽结构，所述第三电介质槽结构在所述第一水平方向上从所述至少一个第二电介质槽结构完全偏移且在所述第一水平方向上延伸穿过所述堆叠结构的所述块中的每一者的所述两个顶区中的一者且终止于所述堆叠结构的所述块中的每一者的所述相对阶梯结构中的一者的水平区域内。
20.根据权利要求19所述的方法，其进一步包括使所述第三电介质槽结构的下边界形成为与所述至少一个第二电介质槽结构的下边界基本上共面。
21.一种存储器装置，其包括：
堆叠结构，其包括各自包括导电材料及与所述导电材料竖直相邻的绝缘材料的层级，所述堆叠结构分成在第一方向上平行延伸且在第二方向上通过电介质槽结构彼此分离的块，所述块中的每一者包括：
体育场结构，其包括：
相对阶梯结构，其个别地具有包括所述堆叠结构的至少一些所述层级的水平端的梯级；及
中心部分，其在所述第一方向上在所述相对阶梯结构之间；
第一抬高区，其在所述第一方向上与所述体育场结构的相对端相邻；及
第二抬高区，其在所述第二方向上与所述体育场结构的相对侧相邻，所述第二抬高区的最上表面与所述第一抬高区的最上表面基本上共面；
至少一个额外电介质槽结构，其在所述块中的每一者的所述体育场结构的所述中心部分在所述第一方向上的水平边界内且水平及竖直延伸穿过所述块中的每一者的所述第二抬高区；及
存储器单元串，其竖直延伸穿过在所述第一方向上与所述体育场结构相邻的所述块中的每一者的一部分。
22.根据权利要求21所述的存储器装置，其在所述块中的每一者内进一步包括竖直上覆于所述体育场结构的水平区域且在所述水平区域内的填充沟槽，所述填充沟槽包括：
电介质氧化物衬层材料，其在所述体育场结构的所述相对阶梯结构及所述中心部分上且在所述桥区的内侧面上；
电介质氮化物衬层材料，其在所述电介质氧化物衬层材料上；及
电介质填充材料，其在所述电介质氮化物衬层材料上。
23.根据权利要求21所述的存储器装置，其在所述块中的每一者内进一步包括在所述第一方向上彼此平行延伸且在所述第一方向上从所述至少一个额外电介质槽结构完全水平偏移的另外电介质槽结构。
24.根据权利要求21至23中任一权利要求所述的存储器装置，其进一步包括：
数字线，其上覆于所述堆叠结构且电耦合到所述存储器单元串；
源极结构，其下伏于所述堆叠结构且电耦合到所述存储器单元串；
导电接触结构，其在所述体育场结构的所述相对阶梯结构的至少一些所述梯级上；
导电路由结构，其耦合到所述导电接触结构；及
控制逻辑装置，其耦合到所述源极结构、所述数字线及所述导电路由结构。
25.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及
存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：
堆叠结构，其包括以层级布置的导电材料及绝缘材料的竖直交替序列，所述堆叠结构包括通过至少一个中介电介质结构分离的至少两个块，所述至少两个块中的每一者包括：
两个抬高区；
体育场结构，其在第一水平方向上插入于所述两个抬高区之间且包括在所述第一水平方向上彼此相对的阶梯结构，所述阶梯结构各自具有包括所述堆叠结构的所述层级的水平端的梯级；
两个额外抬高区，其在垂直于所述第一水平方向的第二水平方向上与所述体育场结构的相对侧相邻，所述两个额外抬高区的上边界与所述两个抬高区的上边界基本上共面；及
至少一个电介质槽结构，其在所述第一水平方向上在所述体育场结构的水平边界内，所述至少一个电介质槽结构水平及竖直延伸穿过所述堆叠结构的所述至少两个块中的每一者的所述两个额外抬高区中的每一者。
CN202180085079.0A 2020-12-17 2021-12-08 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统 Pending CN116649001A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/125,200 2020-12-17
US17/125,200 US11917817B2 (en) 2020-12-17 2020-12-17 Microelectronic devices, memory devices, and electronic systems
PCT/US2021/062460 WO2022132537A1 (en) 2020-12-17 2021-12-08 Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Publications (1)

Publication Number Publication Date
CN116649001A true CN116649001A (zh) 2023-08-25

Family

ID=82022909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180085079.0A Pending CN116649001A (zh) 2020-12-17 2021-12-08 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统

Country Status (3)

Country Link
US (1) US11917817B2 (zh)
CN (1) CN116649001A (zh)
WO (1) WO2022132537A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217601B2 (en) * 2019-10-29 2022-01-04 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425209B1 (en) 2015-09-04 2016-08-23 Macronix International Co., Ltd. Multilayer 3-D structure with mirror image landing regions
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US10269625B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
KR102630926B1 (ko) 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
JP2019161059A (ja) 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体記憶装置
KR102635678B1 (ko) * 2018-11-19 2024-02-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 형성방법
KR20210037053A (ko) * 2019-09-26 2021-04-06 삼성전자주식회사 반도체 장치
JP2022540024A (ja) 2020-03-23 2022-09-14 長江存儲科技有限責任公司 三次元メモリデバイス

Also Published As

Publication number Publication date
US11917817B2 (en) 2024-02-27
WO2022132537A1 (en) 2022-06-23
US20220199637A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US11665894B2 (en) Microelectronic devices, memory devices, and electronic systems
CN116058099B (zh) 形成微电子装置的方法以及相关的微电子装置和电子系统
US11901292B2 (en) Microelectronic devices, memory devices, and electronic systems
US11521897B2 (en) Methods of forming microelectronic devices
CN116649001A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统
US20230061327A1 (en) Methods of forming microelectronic devices
US11785775B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20220278051A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20240215232A1 (en) Methods of forming microelectronic devices
US11978705B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230395150A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230307350A1 (en) Microelectronic devices including staircase structures, and related methods, memory devices, and electronic systems
US20240057328A1 (en) Microelectronic devices, memory devices, and electronic systems, and methods of forming the same
US20240071919A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20240088031A1 (en) Microelectronic devices including staircase structures, and related methods, memory devices, and electronic systems
US20230395525A1 (en) Methods of forming microelectronic devices including support contact structures, and related microelectronic devices, memory devices, and electronic systems
US20240079322A1 (en) Microelectronic devices including contact structures, and related memory devices, electronic systems, and methods
US20240196606A1 (en) Microelectronic devices including stadium structures, and related memory devices and electronic systems
US20230335193A1 (en) Microelectronic devices including interconnections, related memory devices and electronic systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination