CN116648851A - 多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法 - Google Patents

多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法 Download PDF

Info

Publication number
CN116648851A
CN116648851A CN202180004108.6A CN202180004108A CN116648851A CN 116648851 A CN116648851 A CN 116648851A CN 202180004108 A CN202180004108 A CN 202180004108A CN 116648851 A CN116648851 A CN 116648851A
Authority
CN
China
Prior art keywords
amplifier
output
transmission line
inductor
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180004108.6A
Other languages
English (en)
Inventor
刘昊宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Publication of CN116648851A publication Critical patent/CN116648851A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本申请实施例提供了一种用于多赫蒂放大器的输出网络、多赫蒂放大器和设计多赫蒂放大器的方法。上述输出网络包括：第一子输出网络、第二子输出网络、组合节点和合路匹配网络，第一子输出网络的输出和第二子输出网络的输出均连接至组合节点，合路匹配网络被配置成将组合节点连接至多赫蒂放大器的射频输出端。第一子输出网络包括由第一电感器和第一传输线串联组成的第一串联电路，第二子输出网络包括由第二电感器和第二传输线组成的第二串联电路，第一串联电路连接在主放大器的输出端和组合节点之间，第二串联电路连接在辅放大器的输出端和组合节点之间，第一串联电路和第二串联电路被配置成使得组合节点处的节点阻抗匹配至主放大器和辅放大器的目标负载阻抗。

Description

多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法 技术领域
本申请涉及无线通信领域，具体地，涉及一种用于多赫蒂放大器的输出网络、包括该输出网络的多赫蒂放大器和一种设计多赫蒂放大器的方法。
背景技术
随着无线通信技术的发展，无线通信系统所需的通信带宽不断增长，无线通信系统采用的调制信号也越来越复杂。为了满足对无线通信系统的带宽、效率、体积等方面的要求，在无线通信网络的射频前端系统中，对功率放大器(PA)的效率、回退功率范围、工作带宽、尺寸等方面提出了越来越高的要求。
在相关技术中，可以在无线通信系统(包括基站、广播和移动终端等)的射频前端中使用多赫蒂放大器来提高无线通信系统的效率，但是由于射频前端系统包含的射频链路单元(包括功率放大器和天线等)的数量不断增长，而多赫蒂放大器使用的元器件较多、电路尺寸较大，因此难以满足小型化放大器的设计需求。另外，由于多赫蒂放大器的负载调制是由四分之一波长传输线来实现的，这种结构导致多赫蒂放大器的工作带宽较窄并且高效率的回退功率范围较小。因此，无线通信系统难以通过传统的多赫蒂放大器来满足在带宽、效率、体积等方面越来越高的要求。目前，存在一些通过改进多赫蒂放大器的负载调制网络来增加带宽的方法，但是往往使得多赫蒂放大器的尺寸增加，从而导致难以在放大器的效率、带宽、回退功率范围和电路尺寸之间达到较好的平衡。
发明内容
有鉴于此，本申请提供了一种用于多赫蒂放大器的输出网络、包括该输出网络的多赫蒂放大器和设计多赫蒂放大器的方法，以缓解、减轻、甚至消除上述问题。
本申请的实施例提供了一种用于多赫蒂放大器的输出网络，所述多赫蒂放大器包括主放大器和辅放大器，所述输出网络包括：与所述 主放大器对应的第一子输出网络、与所述辅放大器对应的第二子输出网络、组合节点和合路匹配网络。所述第一子输出网络的输出端和所述第二子输出网络的输出端均连接至所述组合节点，所述合路匹配网络被配置成将所述组合节点连接至所述多赫蒂放大器的射频输出端，所述第一子输出网络包括由第一电感器和第一传输线串联组成的第一串联电路，所述第二子输出网络包括由第二电感器和第二传输线组成的第二串联电路，所述第一串联电路连接在所述主放大器的输出端和所述组合节点之间，所述第二串联电路连接在所述辅放大器的输出端和所述组合节点之间，所述第一串联电路和所述第二串联电路被配置成使得所述组合节点处的节点阻抗匹配至所述主放大器和所述辅放大器的目标负载阻抗。
根据本申请的一些实施例，所述第一传输线和所述第二传输线中的至少一个仅包括微带线。
根据本申请的一些实施例，所述合路匹配网络包括第三传输线、第四传输线和第一电容器，所述第三传输线连接在所述组合节点和所述合路匹配网络的输出端之间，所述第四传输线连接在所述合路匹配网络的输出端和直流电压端之间，所述第一电容器的一端连接至所述直流电压端，所述第一电容器的另一端接地，其中所述直流电压端被配置成经由所述第四传输线、所述第三传输线、所述第一子输出网络和所述第二子输出网络向所述主放大器和辅放大器提供直流偏置电压。
根据本申请的一些实施例，所述合路匹配网络包括第五传输线、第六传输线、第七传输线和第二电容器，所述第五传输线连接在所述组合节点和所述合路匹配网络的输出端之间，所述第六传输线连接在所述组合节点和直流电压端之间，所述第七传输线的一端连接至所述合路匹配网络的输出端，所述第七传输线的另一端浮接，所述第二电容器的一端连接至直流电压端，所述第二电容器的另一端接地，其中所述直流电压端被配置成经由所述第六传输线、所述第一子输出网络和所述第二子输出网络向所述主放大器和辅放大器提供直流偏置电压。
根据本申请的一些实施例，所述合路匹配网络包括第三电感器、第四电感器和第三电容器，其中所述第三电感器和所述第三电容器串 联连接在直流电压端和接地端之间，所述组合节点连接至所述第三电感器和所述第三电容器之间的连接点，所述第四电感器连接在所述第三电感器和所述第三电容器之间的所述连接点与所述合路匹配网络的输出端之间，其中所述直流电压端被配置成经由所述第三电感器、所述第一子输出网络和所述第二子输出网络向所述主放大器和辅放大器提供直流偏置电压。
根据本申请的一些实施例，其中所述合路匹配网络还包括输出电容器，所述输出电容器连接在所述合路匹配网络的输出端和所述多赫蒂放大器的射频输出端之间并且被配置成阻断所述直流电压端的直流信号传输到所述多赫蒂放大器的射频输出端。
根据本申请的一些实施例，所述合路匹配网络被配置成使得所述节点阻抗呈现复数阻抗。
根据本申请的一些实施例，所述第一电感器和所述第二电感器中的至少一个包括多条键合线。
根据本申请的一些实施例，所述第一电感器和所述第二电感器中的至少一个包括微带线。
根据本申请的一些实施例，所述第一传输线和所述第二传输线中的至少一个包括带状线、共面波导或基片集成波导。
本申请的另一实施例提供了一种多赫蒂放大器，包括：主放大器；辅放大器；以及根据前述实施例中任一实施例所述的输出网络，所述输出网络被配置成接收所述主放大器的输出的第一放大信号和所述辅放大器输出的第二放大信号，使得所述第一放大信号和所述第二放大信号在所述组合节点处组合以提供给所述多赫蒂放大器的射频输出端。
根据本申请的一些实施例，所述多赫蒂放大器包括向所述主放大器提供载波信号以生成所述第一放大信号的载波信号输入路径、以及向所述辅放大器提供峰值信号以生成所述第二放大信号的峰值信号输入路径，所述多赫蒂放大器包括位于所述载波信号输入路径和所述峰值信号输入路径中的至少一个的相位延迟元件，所述相位延迟元件被配置成在提供给所述主放大器的载波信号和提供给所述辅放大器的峰值信号之间形成相位差，所述相位差小于90度。
根据本申请的一些实施例，所述主放大器和所述辅放大器均包括 晶体管，第一传输线的第一特性阻抗Z Main、第一电角度θ Main、所述第二传输线的第二特性阻抗Z Aux和第二电角度θ Aux分别为：
其中θ IN表示所述相位差，ω是所述多赫蒂放大器的中心工作频率，R opt是所述晶体管的最佳工作负载，L P1表示所述第一电感器的第一电感值，L P2表示所述第二电感器的第二电感值，C DS是晶体管的漏极寄生电容，α表示使得所述辅放大器开启工作的功率水平，x是常数。
根据本申请的一些实施例，所述相位差θ IN为
其中α大于0小于0.5，其中1≤x≤10。
根据本申请的一些实施例，所述组合节点处的节点阻抗Z combine满足以下公式：
根据本申请的一些实施例，所述多赫蒂放大器包括多个所述辅放大器，所述输出网络包括分别与所述多个辅放大器一一对应的多个所述第二子输出网络，所述第一子输出网络被配置成接收所述主放大器的输出的第一放大信号，每个第二子输出网络被配置成接收所述多个辅放大器中相应的辅放大器输出的第二放大信号，使得所述第一放大信号和每个辅放大器输出的第二放大信号在所述组合节点处进行组合以提供给所述多赫蒂放大器的射频输出端。
本申请的又一实施例提供了一种设计多赫蒂放大器的方法，所述多赫蒂放大器包括主放大器、至少一个辅放大器、以及如前述实施例 所述的输出网络，其中所述方法包括：选取用于所述主放大器和辅放大器的晶体管；确定所述多赫蒂放大器的目标回退功率范围，并根据所述目标回退功率范围、所述第一电感器的第一电感值、所述第二电感器的第二电感值、所述晶体管的漏极寄生电容、所述多赫蒂放大器的中心工作频率和最佳工作负载确定所述第一传输线的第一特性阻抗和第一电角度、以及所述第二传输线的第二特性阻抗和第二电角度；以及根据所述中心工作频率、所述第一传输线的第一特性阻抗、第一电角度、所述第二传输线的第二特性阻抗、第二电角度、所述最佳工作负载、所述第一电感器的第一电感值、所述第二电感器的第二电感值和所述目标回退功率范围确定所述组合节点处的节点阻抗。
根据本申请的一些实施例，其中根据所述目标回退功率范围、所述第一电感器的第一电感值、所述第二电感器的第二电感值、所述晶体管的漏极寄生电容、所述多赫蒂放大器的中心工作频率和最佳工作负载确定所述第一传输线的第一特性阻抗和第一电角度、以及所述第二传输线的第二特性阻抗和第二电角度包括：通过以下公式分别计算所述第一传输线的第一特性阻抗Z Main和第一电角度θ Main、以及所述第二传输线的第二特性阻抗Z Aux和第二电角度θ Aux：
其中θ IN表示所述相位差，ω是所述多赫蒂放大器的中心工作频率，R opt是所述晶体管的最佳工作负载，L P1表示所述第一电感器的第一电感值，L P2表示所述第二电感器的第二电感值，C DS是晶体管的漏极寄生电容，α表示使得所述辅放大器开启工作的功率水平系数，x是常数，
其中根据所述中心工作频率、所述第一传输线的第一特性阻抗、第一电角度、所述第二传输线的第二特性阻抗、第二电角度、所述最佳工作负载、所述第一电感器的第一电感值、所述第二电感器的第二 电感值和所述目标回退功率范围确定所述组合节点处的节点阻抗包括通过如下公式确定所述组合节点处的节点阻抗Z combine：
其中所述目标回退功率范围为
在根据本申请的一些实施例的用于多赫蒂放大器的输出网络中，设置了与所述多赫蒂放大器的主放大器对应的第一子输出网络、与所述多赫蒂放大器的辅放大器对应的第二子输出网络、组合节点和合路匹配网络，第一子输出网络包括由第一电感器和第一传输线串联组成的第一串联电路，所述第二子输出网络包括由第二电感器和第二传输线组成的第二串联电路，所述第一串联电路和所述第二串联电路被配置成使得所述组合节点处的节点阻抗匹配至所述主放大器和所述辅放大器的目标负载阻抗，从而使得多赫蒂放大器从低功率到高功率均能高效工作，进而实现了多赫蒂放大器的负载调制的更深的回退功率(即更大的回退功率范围)和更宽的工作带宽。另一方面，所述第一串联电路和所述第二串联电路包含较少的元器件数目，从而简化了第一子输出网络和第二子输出网络的结构，有利于实现多赫蒂放大器的小型化设计。
根据在下文中所描述的实施例，本申请的这些和其他方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。
附图说明
在下面结合附图对于示例性实施例的描述中，本申请的技术方案更多细节、特征和优点被公开，在附图中：
图1A示意性示出了相关技术中的多赫蒂放大器的示例性原理图；
图1B示意性示出了相关技术中的用于多赫蒂放大器的匹配网络的示例性电路结构图；
图2示意性示出了相关技术中的一种改进的多赫蒂放大器的示例性原理图；
图3示意性示出了根据本申请的一些实施例的用于多赫蒂放大器的输出网络的示例性原理图；
图4A示意性示出了根据本申请的一些实施例的图3中的输出网络在低功率下实现负载调制的示例性原理图；
图4B示意性示出了根据本申请的一些实施例的图3中的输出网络在高功率下实现负载调制的示例性原理图；
图5示意性示出了根据本申请的一些实施例的合路匹配网络的示例性原理图；
图6示意性示出了根据本申请的另一些实施例的合路匹配网络的示例性原理图；
图7示意性示出了根据本申请的另一些实施例的合路匹配网络的示例性原理图；
图8A示意性示出了根据本申请的一些实施例的多赫蒂放大器的示例性电路结构图；
图8B示意性示出了根据本申请的另一些实施例的多赫蒂放大器的示例性电路结构图；
图8C示意性示出了根据本申请的另一些实施例的多赫蒂放大器的示例性电路结构图；
图9示意性示出了根据本申请的一些实施例的第一电感器或第二电感器的示例性电路结构图；
图10A示意性示出了根据本申请的一些实施例的多赫蒂放大器的性能示例图；
图10B示意性示出了根据本申请的另一些实施例的多赫蒂放大器的性能示例图；
图11示意性示出了根据本申请的又一实施例的多赫蒂放大器的示例性原理图；
图12示意性示出了根据本申请的一些实施例的设计多赫蒂放大器的方法的流程图。
图13A示意性示出了根据本申请的一些实施例的第一传输线和第二传输线的特性阻抗的取值示例图；
图13B示意性示出了根据本申请的一些实施例的第一传输线和第二传输线的电角度的取值示例图；
图13C示意性示出了根据本申请的一些实施例的第一传输线的第一特性阻抗和第一电感器的第一电感值的关系的示例图；
图13D示意性示出了根据本申请的一些实施例的第二传输线的第二特性阻抗和第二电感器的第二电感值的关系的示例图。
具体实施方式
下面将参照附图更详细地描述本申请的若干个实施例以便使得本领域技术人员能够实现本申请的技术方案。本申请的技术方案可以体现为许多不同的形式和目的，并且不应局限于本文所阐述的实施例。提供这些实施例是为了使得本申请的技术方案清楚完整，但所述实施例并不限定本申请的保护范围。
除非另有定义，本文中使用的所有术语(包括技术术语和科学术语)具有与本申请所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。
图1A示意性示出了相关技术中的多赫蒂放大器的示例性原理图110。如图1A所示，多赫蒂放大器包括两个放大器(主放大器和辅放大器)，主放大器和辅放大器分别接入功率分配器的两个输出端口，另外TLIN负责调整从功率分配器输出的两路信号(即主放大器和辅放大器的输入信号)的相位，以满足多赫蒂放大器负载牵引的工作需求。多赫蒂放大器输出侧包括四个子网络：1)主路匹配网络，负责为主放大器提供直流偏置电压V DD1以及匹配最优负载Z opt，M；2)辅路匹配网络，负责为辅放大器提供直流偏置电压V DD2以及匹配最优负载Z opt，A；3)合路匹配网络，负责将放大器的射频输出端负载匹配成合路点阻抗；4)四分之一波长传输线TL OUT，，负责实现多赫蒂负载牵引(负载调制)。V DD1和V DD2分别为主放大器和辅放大器的漏极直流偏置电压，C M和C A为隔直电容。其中，主放大器工作在B类或者AB类，辅放大器工作在C类。两个放大器不是轮流工作，而是主放大器一直工作，当输入功率达到设定的峰值时辅放大器开始工作。主放大器输出路径中的四分之一波长传输线可以起到相位补偿的作用，使得主放大器输 出路径中的输出信号和辅放大器输出路径中的输出信号在合路点C处相位相同。
在相关技术中，存在实现上述的主路匹配网络和辅路匹配网络的多种方案，如图1B所示，该匹配网络通常包括多节传输线、电容器、电感器，这些方案增加了多赫蒂放大器的整体复杂度和电路尺寸。随着通信技术的不断发展，多输入多输出(MIMO)系统得到越来越广泛的应用，MIMO系统的射频前端系统包含多个(例如，几十甚至上百个)射频链路单元，这对射频链路单元中的功率放大器的小型化设计提出了越来越高的要求，而传统方案复杂度高、使用元器件多、电路尺寸大，难以满足小型化放大器的设计需求。
另一方面，电路元器件的增多给功率放大器集成化设计带来更多问题，不仅设计难度加大，整体电路尺寸增大，芯片成本提高，而且电路的损耗也变得更大，功放的效率也会降低，这导致高效、节能、低成本的系统设计变得更加困难。
另外，随着通信系统的不断迭代，通信带宽在成倍的增长，例如，在5G场景下通信带宽已经达到500MHz甚至更高，这对功率放大器的工作带宽提出了很高的挑战。在图1A中，多赫蒂放大器的负载调制是由四分之一波长传输线TL OUT实现的，而该结构只有较窄的工作带宽(往往小于200MHz)，因此这种架构远不能满足如今系统宽带工作的要求。
图2示意性示出了相关技术中的一种改进的多赫蒂放大器的示例性原理图。如图2所示，这种改进的多赫蒂放大器包括宽频功率分配器、相移器、载波放大器、峰值放大器、峰值补偿线和阶跃阻抗合路器，其中，载波放大器包括顺次连接的载波输入匹配网络、载波晶体管和宽频多模式匹配网络；峰值放大器包括顺次连接的峰值输入匹配网络、峰值晶体管和宽频单模式匹配网络；宽频功率分配器接收输入的功率并分别连接相移器和峰值输入匹配网络；相移器连接至载波输入匹配网络；宽频单模式匹配网络连接至峰值补偿线；并且阶跃阻抗合路器分别连接宽频多模式匹配网络和峰值补偿线进行功率输出。图2所示的改进的多赫蒂放大器的匹配网络可以优化多赫蒂放大器的带宽、效率、回退功率范围等指标，但这些现有方案需要过大量的元器件来替换传统的多赫蒂放大器的匹配网络，这会造成放大器电路尺寸 进一步增大的问题，难以实现功率放大器的小型化、集成化设计。
图3示意性示出了根据本申请的一些实施例的用于多赫蒂放大器的输出网络310的示例性原理图。
如图3所示，输出网络310包括与多赫蒂放大器的主放大器对应的第一子输出网络311、与多赫蒂放大器的辅放大器对应的第二子输出网络312、组合节点313和合路匹配网络314，其中所述第一子输出网络311的输出端和所述第二子输出网络312的输出端均连接至组合节点313，合路匹配网络314被配置成将所述组合节点连接至所述多赫蒂放大器的射频输出端。
示例性地，第一子输出网络311包括由第一电感器L P1和第一传输线TL Main串联组成的第一串联电路，第二子输出网络312包括由第二电感器L P2和第二传输线TL Aux组成的第二串联电路，其中所述第一串联电路被配置成连接在所述主放大器的输出端和组合节点313之间，所述第二串联电路被配置成连接在所述辅放大器的输出端和组合节点313之间，所述第一串联电路和所述第二串联电路被配置成使得组合节点313处的节点阻抗Z combine匹配至所述主放大器和所述辅放大器的目标负载阻抗。如图3所示，Z combine为从组合节点313向合路匹配网络314看去的等效阻抗，在一些情形下可视为组合节点313处电压U TC与流入合路匹配网络314的电流I TC之比。
在图3所示的实施例中，上述的第一串联电路形成了第一子输出网络311，上述的第二串联电路形成了第二子输出网络，但这并不排除第一子输出网络和第二子输出网络包括其他元件的情形。例如，在其他实施例中，第一子输出网络311还可以包括所述第一串联电路之外的其他电路器件，例如用于隔离直流的电容器；同样地，第二子输出网络312还可以包括所述第二串联电路之外的其他电路器件，例如用于隔离直流的电容器。另外，组合节点313指示第一子输出网络311、第二子输出网络312和合路匹配网络314的公共连接点，示例性地，组合节点313可以是第一子输出网络311、第二子输出网络312和合路匹配网络314在电气上的公共接点，组合节点313也可以是第一子输出网络311输出端的电气节点，组合节点313还可以是第二子输出网络312的输出端的电气节点，甚至组合节点313可以是合路匹配网络314的输入端的电气节点。
具体地，下面结合图4A和图4B来阐明输出网络的阻抗匹配过程。
如图4A所示，在低功率下，辅放大器未开启，因此可以将其等效为开路状态，此时第二子输出网络312所在支路(以下简称为辅路)在组合节点313提供辅路阻抗Z off，其与节点阻抗Z combine并联接在第一子输出网络311所在支路(以下简称为主路)的一端。在回退功率下，所述第一串联电路(包括第一电感器L P1和第一传输线TL Main)可以将辅路阻抗Z off和节点阻抗Z combine的并联阻抗Z off//Z combine转换为所述主放大器在回退功率下的目标负载阻抗(图4A中的Z opt，BO)。对于主放大器或辅放大器(通常被实施为晶体管)而言，其目标负载阻抗指示特定功率水平下放大器的最佳功率匹配阻抗，即能够使得放大器在特定功率水平下效率达到最高值的负载阻抗。目标负载阻抗取决于放大器本身的参数和实际的功率水平，其可以通过理论计算的方式得到，也可以通过实验测定的方法得到。所述第一串联电路通过将并联阻抗Z off//Z combine转换为所述主放大器在回退功率下的目标负载阻抗Z opt，BO，可以使得主放大器在回退功率下仍然能够高效率地工作。
如图4B所示，在高功率下辅放大器开启，流过辅路的电流为I T2，流过主路的电流为I T1，根据基尔霍夫电压定律和基尔霍夫电流定律，可以得到此时主路的合路等效阻抗为(1+I T2/I T1)*Z combine，辅路的合路等效阻抗为(1+I T1/I T2)*Z combine，因此电流I T2可以动态地调制主路的合路等效阻抗和辅路的合路等效阻抗。在饱和功率下，所述第一串联电路(包括第一电感器L P1和第一传输线TL Main)可以将主路的合路等效阻抗(1+I T2/I T1)*Z combine转换为所述主放大器在饱和功率下的目标负载阻抗(图4B中的Z opt，M)。所述第二串联电路(包括第二电感器L P2和第二传输线TL Aux)可以将辅路的合路等效阻抗(1+I T1/I T2)*Z combine转换为所述辅放大器在饱和功率下的目标负载阻抗(图4B中的Z opt，A)。所述第一串联电路和所述第二串联电路分别通过将主路的合路等效阻抗和辅路的合路等效阻抗转换为所述主放大器和所述辅放大器在饱和功率下的对应目标负载阻抗，可以使得主放大器和辅放大器在饱和功率下均能够高效率地工作。
这里所提到的“合路等效阻抗”指示在某一路径上向合路节点(即组合节点313)看去的等效阻抗。示例性地，如图4B所示，主路的合路等效阻抗即为主路输出端电压U T1与主路输出电流I T1之比，辅路的 合路等效阻抗即为辅路输出端电压U T2与辅路输出电流I T2之比。第一电感器L P1和第二电感器L P2可以通过多种形式来实现(例如键合线)。
所述主放大器和所述辅放大器可以包括且不限于例如基于VDMOS、LDMOS或GaN的功率晶体管，不同的晶体管技术在输出功率、增益和性能方面提供不同的性能优势。例如，可以根据频率、带宽、成本等要求来选取晶体管的类型。根据本申请的一些实施例，所述主放大器和所述辅放大器可以是相同类型的功率晶体管(如基于GaN的功率晶体管)，且用作主放大器的晶体管和用作辅放大器的晶体管的参数和尺寸可以完全相同。在其他实施例中，用作主放大器的晶体管和用作辅放大器的晶体管至少在晶体管类型、参数和尺寸等方面中的一个方面存在差异。根据本申请的另外的实施例，主放大器或辅放大器可包括多个晶体管。本文对主放大器和辅放大器的具体实施方式不作具体限制。
通过在多赫蒂放大器中使用图3所示的输出网络310，可以在不同功率水平下均将组合节点313处的节点阻抗Z combine匹配至多赫蒂放大器的主放大器和辅放大器的目标负载阻抗，使得所述主放大器在回退功率下仍然能够高效率地工作，并且使得所述主放大器和所述辅放大器在饱和功率下均能够高效率地工作，即，使得多赫蒂放大器在不同功率水平下均能够高效率地工作。另外，相较于传统多赫蒂放大器中的输出网络，输出网络310所包含的元器件的数量大大减少，输出网络310的结构得以简化，减小了相关电路的尺寸，可以满足小型化放大器的设计需求。此外，如将在下文中进一步描述的，通过合理设置所述第一串联电路和所述第二串联电路中的电感器与传输线的特征参数，可以使得多赫蒂放大器在高效率工作的同时，具备较大的工作带宽和更深的回退功率(即更大的回退功率范围)。
在一些实施例中，所述第一传输线和所述第二传输线中的至少一个仅包括微带线。微带线是目前混合微波集成电路和单片微波集成电路使用最多的一种平面型传输线，它是一根带状导线(信号线)，与地层之间用一种电介质隔离开。影响微带线的特性阻抗的因素包括微带线的厚度、宽度、与地层的距离以及电介质的介电常数等，微带线的长度可以对应于微带线的电角度。示例性地，可以用微带线来实现所述第一传输线和所述第二传输线。相应地，可以基于第一传输线和 所述第二传输线的特性阻抗和电角度来配置微带线的长度、宽度等尺寸参数。通过使用微带线来实现所述第一传输线和所述第二传输线，可以获取满足特征参数要求的传输线，从而可以使得多赫蒂放大器具有较小的电路尺寸、较高的工作效率、较大的工作带宽和更深的回退功率(即更大的回退功率范围)。特别地，可以通过采用选取高介电常数的基材来实现微带线，以进一步减少相关电路的尺寸。
在其他实施例中，第一传输线和第二传输线中的至少一个可以包括带状线、共面波导或基片集成波导。带状线是置于两个平行的接地平面(或电源平面)之间的电介质之间的高频传输导线。带状线具有体积小、重量轻、频带宽、品质因数高、工艺简单、成本低廉等优点，适于制作高性能(宽频带、高品质因数、高隔离度)无源元件。共面波导(CPW)通过在介质基片的一个面上制作出中心导体带、并在紧邻中心导体带的两侧制作出导体平面而构成，在毫米波频段，共面波导比微带线和带状线电路的损耗更小。基片集成波导(SIW)利用金属通孔在介质基片上实现波导的场传播模式，具有低差损、低辐射、高品质因数等优点。在一些实施例中，所述第一传输线和所述第二传输线中的至少一个可以仅由带状线、共面波导或基片集成波导中的一个构成。
图5示意性示出了根据本申请的一些实施例的合路匹配网络514的示例性原理图。根据本申请的一些实施例，合路匹配网络被配置成使得节点阻抗呈现复数阻抗
如图5所示，合路匹配网络514包括第三传输线514A、第四传输线514B和第一电容器C 1，第三传输线514A连接在组合节点513和合路匹配网络514的输出端之间，第四传输线514B连接在合路匹配网络514的输出端和直流电压端V DD之间，第一电容器C 1的一端连接至直流电压端V DD，第一电容器C 1的另一端接地，其中直流电压端V DD被配置成：经由第四传输线514B、第三传输线514A、第一子输出网络511和第二子输出网络512向主放大器和辅放大器提供直流偏置电压。
示例性地，第三传输线514A、第四传输线514B可以由微带线来实现。可以通过设置第三传输线514A、第四传输线514B、第一电容器C 1的特征参数来调整组合节点513处的节点阻抗Z combine，从而有助于实现前述阻抗匹配以优化多赫蒂放大器的各项性能指标(详见上文关 于图4A和图4B描述的内容)。此外，第一电容器C 1可以阻止射频信号经由第四传输线514B进入直流供电线路中，并且能够减少甚至避免射频功率在合路匹配网络514中的损失。在传统的多赫蒂放大器中，主放大器和辅放大器各自都具有相应的直流偏置电路(参见图1A中的V DD1和V DD2)，而在本申请该实施例的技术方案中，主放大器和辅放大器共用直流偏置电路，并且该直流偏置电路可以集成在合路匹配网络514中，即：直流电压端V DD经由第四传输线514B、第三传输线514A、第一子输出网络511和第二子输出网络512向主放大器和辅放大器提供直流偏置电压，这有助于进一步减小多赫蒂放大器的电路尺寸。
图6示意性示出了根据本申请的另一些实施例的合路匹配网络614的示例性原理图。如图6所示，合路匹配网络614包括第五传输线614A、第六传输线614B、第七传输线614C和第二电容器C 2，第五传输线614A连接在组合节点613和合路匹配网络614的输出端之间，第六传输线614B连接在组合节点613和直流电压端V DD之间，第七传输线614C的一端连接至合路匹配网络614的输出端，第七传输线614C的另一端浮接，第二电容器C 2的一端连接至直流电压端V DD，第二电容器的另一端接地，其中直流电压端V DD被配置成：经由第六传输线614B、第一子输出网络611和第二子输出网络612向主放大器和辅放大器提供直流偏置电压。
示例性地，类似于上文关于图5所描述，在根据本申请的实施例的合路匹配网络614中，第五传输线614A、第六传输线614B、第七传输线614C可以由微带线来实现。可以通过设置第五传输线614A、第六传输线614B、第七传输线614C和第二电容器C 2的特征参数来调整组合节点613处的节点阻抗Z combine，从而有助于实现前述阻抗匹配以优化多赫蒂放大器的各项性能指标(详见上文关于图4A和图4B描述的内容)。特别地，与图5中第三传输线514A、第四传输线514B和组合节点513的相对位置相比，在图6的实施例中，与直流电压端V DD连接的第六传输线614B更靠近组合节点613，这可以进一步降低多赫蒂放大器的基带阻抗并且增强多赫蒂放大器在宽带信号下的线性度，此外，还有助于提高数字预失真友好度(即，对具有较高的峰均功率比和较大的带宽的调制信号，经数字预失真技术处理后的输出信号具有极小的非线性失真)。
此外，第二电容器C 2可以阻止射频信号经由第六传输线614B进入直流供电线路中，并且能够减少甚至避免射频功率在合路匹配网络614中的损失。在传统的多赫蒂放大器中，主放大器和辅放大器各自都具有相应的直流偏置电路(参见图1A中的V DD1和V DD2)，而在该实施例中，主放大器和辅放大器共用直流偏置电路，并且该直流偏置电路可以集成在本申请提供的合路匹配网络614中，即：直流电压端V DD经由第六传输线614B、第一子输出网络611和第二子输出网络612向主放大器和辅放大器提供直流偏置电压，这有助于进一步减小多赫蒂放大器的电路尺寸。
图7示意性示出了根据本申请的又一些实施例的合路匹配网络714的示例性原理图。如图7所示，合路匹配网络714包括第三电感器L P3、第四电感器L P4和第三电容器C 3，其中第三电感器L P3和第三电容器C 3串联连接在直流电压端V DD和接地端之间，组合节点713连接至第三电感器L P3和第三电容器C 3之间的连接点，第四电感器L P4连接在第三电感器L P3和第三电容器C 3之间的连接点与合路匹配网络714的输出端之间，其中直流电压端V DD被配置成：经由第三电感器L P3、第一子输出网络711和第二子输出网络712向主放大器和辅放大器提供直流偏置电压。
示例性地，可以通过设置第三电感器L P3、第四电感器L P4和第三电容器C 3的特征参数(电感值、电容值)来调整组合节点713处的节点阻抗Z combine，从而有助于实现前述阻抗匹配以优化多赫蒂放大器的各项性能指标(详见上文关于图4A和图4B描述的内容)。此外，第三电容器C 3可以阻止射频信号进入直流供电线路中，并且能够减少甚至避免射频功率在合路匹配网络714中的损失。在传统的多赫蒂放大器中，主放大器和辅放大器各自都具有相应的直流偏置电路(参见图1A中的V DD1和V DD2)，而在本申请中，主放大器和辅放大器共用直流偏置电路，并且该直流偏置电路可以集成在本申请提供的合路匹配网络714中，即：直流电压端V DD经由第三电感器L P3、第一子输出网络711和第二子输出网络712向主放大器和辅放大器提供直流偏置电压，这有助于进一步减小多赫蒂放大器的电路尺寸。
在上文关于图5、图6和图7描述的实施例中，合路匹配网络中均集成了直流偏置电路，但这不是必须的，可以根据实际应用来调整直 流偏置电路的数量和其在多赫蒂放大器电路中的位置。示例性地，当主放大器和辅放大器的配置参数不相同时(例如，当它们不是一种类型的晶体管时)，可以为主放大器和辅放大器分别设置对应的直流偏置电路。
在一些实施例中，上文关于图5、图6和图7描述的合路匹配网络还包括输出电容器，所述输出电容器连接在所述合路匹配网络的输出端和所述多赫蒂放大器的射频输出端之间并且被配置成阻断所述直流电压端的直流信号传输到所述多赫蒂放大器的射频输出端。利用所述输出电容器，来自所述直流电压端的直流信号不会被传输到所述多赫蒂放大器的射频输出端，从而可以保护敏感的射频元件(负载)免受直流电的影响。
本申请的另外的实施例提供了一种多赫蒂放大器，该多赫蒂放大器包括主放大器、辅放大器、以及前述根据本申请的任一种输出网络，所述输出网络被配置成接收所述主放大器的输出的第一放大信号和所述辅放大器输出的第二放大信号，使得所述第一放大信号和所述第二放大信号在所述组合节点处组合以提供给所述多赫蒂放大器的射频输出端。由于所述多赫蒂放大器包括根据本申请前述实施例的输出网络，因此所述多赫蒂放大器具有相应的输出网络带来的优点。
示例性地，在所述多赫蒂放大器的输出网络包括关于图5描述的合路匹配网络514时，可以通过设置第三传输线514A、第四传输线514B、第一电容器C 1的特征参数来调整组合节点513处的节点阻抗Z combine，从而有助于实现前述阻抗匹配以优化多赫蒂放大器的各项性能指标(详见上文关于图4A和图4B描述的内容)。此外，如上文所述，第一电容器C 1可以阻止射频信号经由第四传输线514B进入供电线路中，并且能够减少甚至避免射频功率在合路匹配网络514中的损失。另外，在这种情况下，主放大器和辅放大器可以共用集成在合路匹配网络514中的直流偏置电路，从而可以进一步减小所述多赫蒂放大器的电路尺寸。基于这种电路结构的一种多赫蒂放大器可以参见下文关于图8A所描述的多赫蒂放大器810。
图8A示意性示出了根据本申请的一些实施例的多赫蒂放大器810的中的部分元件的示例性布局图。多赫蒂放大器810是基于LDMOS或GaN工艺晶体管、配合外围的印刷电路板800A上的匹配元件而形 成的两路多赫蒂放大器。多赫蒂放大器810包括向主放大器提供载波信号以生成所述第一放大信号的载波信号输入路径、以及向所述辅放大器提供峰值信号以生成所述第二放大信号的峰值信号输入路径，其中多赫蒂放大器810包括位于所述载波信号输入路径和所述峰值信号输入路径中的至少一个的相位延迟元件813，所述相位延迟元件被配置成在提供给所述主放大器的载波信号和提供给所述辅放大器的峰值信号之间形成相位差，所述相位差小于90度。
在该实施例中，多赫蒂放大器810包括已封装的主放大器芯片814A和辅放大器芯片814B，相位延迟元件813可以被实施为微带线的形式，多赫蒂放大器810还包括功率分配器812，其与多赫蒂放大器810的射频信号输入端811电连接。第一子输出网络被实施为第一电感器L P1和第一微带线815A的串联电路，第二子输出网络被实施为第二电感器L P2和第二微带线815B的串联电路。合路匹配网络包括微带线816A、微带线816B和表贴SMD电容817，它们分别对应于上文关于图5描述的第三传输线514A、第四传输线514B和第一电容器C 1，并且它们之间的连接关系与上文关于图5描述的一致，在此不再赘述。818表示直流电压端，用于接收直流电压信号，表贴SMD电容816C为隔直电容。多赫蒂放大器810的射频信号输出端被示出为819。本文对相位延迟元件813的具体实施方式不作限制，相位延迟元件813包括但不限于微带线。虽然在图8A中，相位延迟元件被示出为位于峰值放大器814B的输入路径中，替代性地，也可以在主放大器的输入路径中设置相位延迟元件，或者，在主放大器的输入路径和辅放大器的输入路径中同时设置相位延迟元件。换言之，本领域技术人员可以通过不同的方式来实现提供给所述主放大器的载波信号和提供给所述辅放大器的峰值信号之间小于90度的相位差。
如前所述，根据本申请的一些实施例，前述的合路匹配网络被配置成使得所述节点阻抗呈现复数阻抗。相位延迟元件813使得提供给所述主放大器的载波信号和提供给所述辅放大器的峰值信号之间形成小于90度的相位差，这可以进一步提升主放大器和辅放大器在节点阻抗呈现复数阻抗的情形中的工作效率。
图8B示意性示出了根据本申请的另一些实施例的多赫蒂放大器820的示例性电路结构图。类似于上文关于图8A所描述的多赫蒂放大 器810，如图8B所示，多赫蒂放大器820是基于LDMOS或GaN工艺晶体管、配合外围的印刷电路板800B上的匹配元件而形成的两路多赫蒂放大器。多赫蒂放大器820包括向主放大器提供载波信号以生成所述第一放大信号的载波信号输入路径、以及向所述辅放大器提供峰值信号以生成所述第二放大信号的峰值信号输入路径，其中多赫蒂放大器820包括位于所述载波信号输入路径和所述峰值信号输入路径中的至少一个的相位延迟元件(例如，如图8B中示出的位于峰值信号输入路径中的微带线823)，所述相位延迟元件被配置成在提供给所述主放大器的载波信号和提供给所述辅放大器的峰值信号之间形成相位差，所述相位差小于90度。
与上文关于图8A所描述的多赫蒂放大器810不同，在多赫蒂放大器820中，主放大器和第一电感(如图8B中的电感8241所示)位于同一封装体824A中，辅放大器和第二电感位于同一封装体824B中第一子输出网络包括微带线825A和与其串联的位于主放大器所在的封装体内的电感8241，第二子输出网络包括微带线825B和与其串联的位于辅放大器所在的封装体内的另一电感。合路匹配网络包括微带线826A、微带线826B、微带线826C和表贴SMD电容827，它们分别对应于上文关于图6描述的第五传输线614A、第六传输线614B、第七传输线614C和第二电容器C 2。828表示直流电压端，表贴SMD电容826D为隔直电容。多赫蒂放大器820的射频输入端和射频输出端分别为821和829。与直流电压端828连接的微带线826B更靠近组合节点，这可以进一步降低多赫蒂放大器的基带阻抗并且增强多赫蒂放大器在宽带信号下的线性度。此外，由于主放大器824A和辅放大器824B分别和对应的电感器封装在一起，这进一步提高了元器件的集成度，进一步减小多赫蒂放大器820的电路尺寸。
图8C示意性示出了根据本申请的另一些实施例的多赫蒂放大器830的示例性电路结构图。如图8C所示，多赫蒂放大器830被形成于LGA基板上。多赫蒂放大器830是一个基于LDMOS或GaN工艺的单片微波集成电路(MMIC)，封装在一个LGA基板封装800C内。多赫蒂放大器830与图8A和图8B中的多赫蒂放大器的主要区别在于印刷电路板上的电路元器件均被集成到LGA基板上，以进一步提高集成度。其中，主放大器834A和辅放大器834B均为未封装的裸芯(只包 含寄生电容)，主放大器834A和辅放大器834B的输出分别通过键合线837A和837B连接到微带线835A和835B，键合线837A和837B分别对应于上文实施例中描述的第一串联电路和第二串联电路中的第一电感器L P1和第一电感器L P2。微带线835A和835B分别对应于上文实施例中描述的第一子输出网络和第二子输出网络中的第一传输线和第二传输线。836A和836B为裸芯上的输出键合焊盘，微带线833，835A和835B可以通过采用高介电常数的基材实现，以减少整体电路面积尺寸。合路匹配网络则由电感839A、电容839C和电感839B组成，它们分别对应于上文关于图7描述的第三电感器L P3、第四电感器L P4和第三电容器C 3。这些电容可以通过金属-氧化物-金属电容、边缘电容或者表贴SMD电容实现，第三电感器和第四电感器则可以由键合线实现，键合线还通过引脚焊盘842连接漏极直流电压端。引脚焊盘831和841分别表示多赫蒂放大器的射频信号输入端和射频信号输出端。
在本申请的上述实施例中，第一电感器L P1、第一电感器L P2可以由键合线实现，图9示意性示出了根据本申请的一些实施例的第一电感器L P1、第一电感器L P2的示例性电路结构图。上述第一电感器和上述第二电感器中的至少一个可包括多条键合线。
如图9所示，913为晶体管(主放大器或辅放大器)QFN封装管壳，914为晶体管芯片裸芯，915为栅极键合焊盘，其通过键合线917连接到芯片的输入引脚918，并且916为漏极键合焊盘，其通过多条键合线919连接到芯片的输出引脚920。在一些实施例中，这些键合线919中的各条键合线彼此可以并联连接，通过调整键合线919的数量、长度、高度等参数可以方便地调整其等效电感值，以实现预期的第一电感器L P1、第一电感器L P2的电感值，进而有助于优化放大器的各项性能指标。
当然，第一电感器和第二电感器的具体实施方式并不局限于键合线，在其他实施例中，也可以采用微带线的方式来实现上述的第一电感器和第二电感器，本文不对第一电感器和第二电感器的具体形式做任何的特殊限制。
图10A和10B示意性示出了通过仿真实验获得根据本申请的一些实施例的多赫蒂放大器的性能示例图。在该实施例中，多赫蒂放大器的中心工作频率是2GHz，总输出功率为16W，主放大器和辅放大器 的输出电容(晶体管的漏极寄生电容)为1.02pF，第一电感器和第二电感器的电感值为0.25pF。第一传输线的特性阻抗为53Ohm，电角度为44.7°，第二传输线的特性阻抗为37.5Ohm，电角度为80.9°。合路匹配网络使得节点阻抗Z combine呈现复数阻抗(14.23-j5.89)Ohm。相位延迟元件的电角度为37.76°。图10A对应于图8B所示的多赫蒂放大器820，图10B对应于图8C所示的多赫蒂放大器830。
如图10A所示，在1800MHz到2170MHz工作频率之间，曲线1011指示多赫蒂放大器820的效率随输出功率的变化情况，曲线1012指示多赫蒂放大器820的增益随输出功率的变化情况，可以看出，多赫蒂放大器820能够获得超过42dBm的饱和输出功率(1013)，同时实现10dB功率回退(1014)下的高效率工作，即多赫蒂放大器820的回退功率范围在10dB左右。
如图10B所示，在1820MHz到2155MHz工作频率之间，曲线1021指示多赫蒂放大器830的效率随输出功率的变化情况，曲线1022指示多赫蒂放大器830的增益随输出功率的变化情况，由于多赫蒂放大器830采用的LGA基板和元器件产生相对更大的损耗，因此图10B示出的效率比图10A略有降低(但多赫蒂放大器830具有更高的集成度和更小的电路尺寸)。从图10B可以看出，多赫蒂放大器830能够获得超过40dBm的饱和输出功率(1023)，同时实现10dB功率回退(1024)下的高效率工作，即多赫蒂放大器830的回退功率范围在10dB左右。
根据本申请的实施例，在以上描述的多赫蒂放大器的实施例中，主放大器和辅放大器均包括晶体管，第一传输线的第一特性阻抗Z Main、第一电角度θ Main以及第二传输线的第二特性阻抗Z Aux和第二电角度θ Aux分别为：
其中θ IN表示提供给主放大器的载波信号和提供给辅放大器的峰值信号之间小于90度的相位差(该相位差大于0度)，ω是多赫蒂放大器的中心工作频率，R opt是晶体管的最佳工作负载，L P1表示第一电感器的第一电感值，L P2表示第二电感器的第二电感值，C DS是晶体管的漏极寄生电容，α表示使得辅放大器开启工作的功率水平，x是常数。表示使得辅放大器开启工作的功率水平的α是相对于最大功率值而言，因此在一些实施例中，α可以被视作使得辅放大器开启工作的功率与最大功率的比值。由以上公式可以看出，常数x、第一电感器和第二电感器的电感值可影响第一传输线的第一特性阻抗Z Main、第一电角度θ Main以及第二传输线的第二特性阻抗Z Aux和第二电角度θ Aux，由此影响第一传输线、第二传输线的尺寸参数，通过选择合适的常数x、第一电感器和第二电感器的电感值可以实施适于制造的第一传输线、第二传输线。本文提到的“最佳工作负载”指的是让放大器(主放大器或辅放大器)在特定功率水平下达到最高效率的负载阻抗，但是该负载阻抗并未考虑晶体管的寄生参数(例如，漏极寄生电容C DS)，或者说，上述的R opt是晶体管去寄生参数后的最佳工作负载，因此，最佳工作负载通常是一个实数。
在根据本申请的一些实施例中，式1-4中的相位差θ IN满足： 其中α大于0小于0.5，其中1≤x≤10。
在根据本申请的一些实施例中，组合节点处的节点阻抗Z combine满足以下公式：
在获得节点阻抗Z combine的基础上，可以设计适当结构的合路匹配网络。以上参照图5至图8C描述的合路匹配网络的具体仅仅是合路匹配网络的示例，但这并不构成对合路匹配网络的限制，基于节点阻抗 Z combine，可以设计和实现多种形式的合路匹配网络的具体结构。
图11示意性示出了根据本申请的另外的实施例的多赫蒂放大器1100的示例性原理图。如图11所示，多赫蒂放大器1100包括多个辅放大器(如图11所示的辅放大器A、辅放大器B)，输出网络1110包括分别与辅放大器A、辅放大器B对应的多个第二子输出网络(如图11所示的第二子输出网络1112A、1112B)，第一子输出网络1111被配置成接收主放大器的输出的第一放大信号，第二子输出网络1112A、1112B分别被配置成接收辅放大器A、辅放大器B输出的第二放大信号，使得第一放大信号和每个辅放大器输出的第二放大信号在组合节点1213处进行组合以提供给多赫蒂放大器1100的射频输出端。需要说明的是，虽然图11示出的多赫蒂放大器1100包括两个辅放大器，但这不构成对多赫蒂放大器的结构的限制，多赫蒂放大器可以包括更多的辅放大器(例如，三个、四个或更多个辅放大器)，即多赫蒂放大器可以是包括多个放大路径的多路多赫蒂放大器。包括本申请上述实施例所述的输出网络的多路多赫蒂放大器能够提供更大的工作带宽和更深的回退功率，在此不再赘述。
本申请的另外的实施例提供了一种设计多赫蒂放大器的方法，所述多赫蒂放大器包括主放大器、至少一个辅放大器、以及上文关于图3描述的输出网络310，图12示意性示出了根据本申请的一些实施例的设计多赫蒂放大器的方法的流程图1200。如图12所示，所述方法包括以下步骤：
步骤1210、选取用于主放大器和辅放大器的晶体管。晶体管的选取可以考虑多方面的设计需求，例如功率、成本、尺寸等，可以参考上文对不同类型晶体管的描述，本文对此不作限定。在确定了用于放大器的晶体管的情况下，其最佳工作负载R opt也基本得以确定；步骤1220、确定所述多赫蒂放大器的目标回退功率范围，并根据所述目标回退功率范围、所述第一电感器的第一电感值、所述第二电感器的第二电感值、所述晶体管的漏极寄生电容、所述多赫蒂放大器的中心工作频率和最佳工作负载确定所述第一传输线的第一特性阻抗和第一电角度、以及所述第二传输线的第二特性阻抗和第二电角度；步骤1230，根据所述中心工作频率、所述第一传输线的第一特性阻抗、第一电角度、所述第二传输线的第二特性阻抗、第二电角度、所述最佳工作负 载、所述第一电感器的第一电感值、所述第二电感器的第二电感值和所述目标回退功率范围确定所述组合节点处的节点阻抗。
因此，本申请的实施例提出设计多赫蒂放大器的方法以期望的目标回退功率范围为出发点，并以简化多赫蒂放大器的输出网络的结构为目标，能够实现延展多赫蒂放大器的回退功率范围和简化多赫蒂放大器的电路结构的协调统一。换言之，利用本申请的实施例提出的设计多赫蒂放大器的方法，可以获得结构更加紧凑、电路结构得以简化的多赫蒂放大器，另外，该多赫蒂放大器还能够实现从低功率到高功率范围内的高效工作，具有更深的回退功率和更宽的工作带宽。
根据本申请的一些实施例，根据所述目标回退功率范围、所述第一电感器的第一电感值、所述第二电感器的第二电感值、所述晶体管的漏极寄生电容、所述多赫蒂放大器的中心工作频率和最佳工作负载确定所述第一传输线的第一特性阻抗和第一电角度、以及所述第二传输线的第二特性阻抗和第二电角度包括：通过以下公式分别计算所述第一传输线的第一特性阻抗Z Main和第一电角度θ Main、以及所述第二传输线的第二特性阻抗Z Aux和第二电角度θ Aux：
θ IN表示所述相位差，ω是所述多赫蒂放大器的中心工作频率，R opt是所述晶体管的最佳工作负载，L P1表示所述第一电感器的第一电感值，L P2表示所述第二电感器的第二电感值，C DS是晶体管的漏极寄生电容，α表示使得所述辅放大器开启工作的功率水平系数，x是常数。根据所述中心工作频率、所述第一传输线的第一特性阻抗、第一电角度、所述第二传输线的第二特性阻抗、第二电角度、所述最佳工作负载、所述第一电感器的第一电感值、所述第二电感器的第二电感值和所述目标回退功率范围确定所述组合节点处的节点阻抗包括通过如下公式确 定所述组合节点处的节点阻抗Zcombine：
其中所述目标回退功率范围为
能够理解到的是，常数x、第一电感器的第一电感值、第二电感器的第二电感器值对于输出网络中的第一传输线和第二传输线的具体参数的设计的灵活度具有积极的现实意义。通过选取不同值的常数x，可以获得第一传输线的第一特性阻抗Z Main、第一电角度θ Main、所述第二传输线的第二特性阻抗Z Aux和第二电角度θ Aux的不同的值。图13A和图13B分别示意性示出了根据本申请的一些实施例的第一传输线和第二传输线的特性阻抗和电角度的取值示例图1310、1320。以设计案例“中心工作频率2GHz，最佳工作负载R opt＝60Ohm，回退功率范围＝9dB，L p1＝L p2＝0.3nH，晶体管的漏极寄生电容C DS＝1pF”为例，常数x的选择可以用来调整传输线的特性阻抗在可加工制作的范围内(30～100Ohm)，同时通过常数x可以调整传输线的电角度以实现较小的电路尺寸(即较小的电角度对应较小的传输线的尺寸)。
图13C示意性示出了根据本申请的一些实施例的第一传输线的第一特性阻抗和第一电感器的第一电感值的关系的示例图1330。以设计案例“中心工作频率2GHz，最佳工作负载R opt＝60Ohm，回退功率范围＝9dB，L p1＝L p2＝0.3nH，C DS＝1pF，x＝2.5”为例(其中R opt＝60Ohm对应于中小功率的功率放大器)，主路如果不包括本申请实施例所述的第一电感器，即使考虑到主放大器中晶体管自身的寄生电感(＜0.5pF)，则第一传输线的第一特性阻抗Z main将远大于100Ohm，这在第一传输线的具体实施中难以实现。如图13C所示，通过增大L p1，可以降低Z main，从而有助于实现满足设计需求的传输线的特性阻抗。图13D示意性示出了根据本申请的一些实施例的第二传输线的第二特性阻抗和第二电感器的第二电感值的关系的示例图1340。以设计案例“中心工作频率2GHz，最佳工作负载R opt＝10Ohm，回退功率范围＝9dB， L p1＝L p2＝0.3nH，C DS＝1pF，x＝2.5”为例(其中R opt＝10Ohm对应于大功率的功放设计场景)，在辅路如果不设置第二电感器，即使考虑辅放大器晶体管自身的寄生电感(＜0.5pF)，则Z Aux将小于10Ohm，这在实际的第二传输线设计和制作中同样难以实现。如图13D所示，通过增大L p2，可以增加Z Aux，从而有助于实现满足设计需求的第二传输线的特性阻抗。
因此，利用常数x、第一电感器和第二电感器，可以为输出网络中第一传输线和第二传输线的设计提供较大的自由度，同时，也能够为设计出便于第一传输线、第二传输线的加工制作提供保证。
将理解的是，尽管第一、第二、第三等术语在本文中可以用来描述各种设备、元件、部件或部分，但是这些设备、元件、部件或部分不应当由这些术语限制。这些术语仅用来将一个设备、元件、部件或部分与另一个设备、元件、部件或部分相区分。本文提到的“连接”包括“直接连接”或“间接连接”。
尽管已经结合一些实施例描述了本申请，但是其不旨在被限于在本文中所阐述的特定形式。相反，本申请的范围仅由所附权利要求来限制。附加地，尽管单独的特征可以被包括在不同的权利要求中，但是这些可以可能地被有利地组合，并且包括在不同权利要求中不暗示特征的组合不是可行的和/或有利的。特征在权利要求中的次序不暗示特征必须以其工作的任何特定次序。此外，在权利要求中，词“包括”不排除其他元件，并且术语“一”或“一个”不排除多个。权利要求中的附图标记仅作为明确的例子被提供，不应该被解释为以任何方式限制权利要求的范围。

Claims (18)

  1. 一种用于多赫蒂放大器的输出网络，所述多赫蒂放大器包括主放大器和辅放大器，所述输出网络包括：与所述主放大器对应的第一子输出网络、与所述辅放大器对应的第二子输出网络、组合节点和合路匹配网络，
    其中所述第一子输出网络的输出端和所述第二子输出网络的输出端均连接至所述组合节点，所述合路匹配网络被配置成将所述组合节点连接至所述多赫蒂放大器的射频输出端，
    其中所述第一子输出网络包括由第一电感器和第一传输线串联组成的第一串联电路，所述第二子输出网络包括由第二电感器和第二传输线组成的第二串联电路，
    其中所述第一串联电路连接在所述主放大器的输出端和所述组合节点之间，所述第二串联电路连接在所述辅放大器的输出端和所述组合节点之间，所述第一串联电路和所述第二串联电路被配置成使得所述组合节点处的节点阻抗匹配至所述主放大器和所述辅放大器的目标负载阻抗。
  2. 根据权利要求1所述的输出网络，其中所述第一传输线和所述第二传输线中的至少一个仅包括微带线。
  3. 根据权利要求1所述的输出网络，其中所述合路匹配网络包括第三传输线、第四传输线和第一电容器，所述第三传输线连接在所述组合节点和所述合路匹配网络的输出端之间，所述第四传输线连接在所述合路匹配网络的输出端和直流电压端之间，所述第一电容器的一端连接至所述直流电压端，所述第一电容器的另一端接地，其中所述直流电压端被配置成经由所述第四传输线、所述第三传输线、所述第一子输出网络和所述第二子输出网络向所述主放大器和辅放大器提供直流偏置电压。
  4. 根据权利要求1所述的输出网络，其中所述合路匹配网络包括第五传输线、第六传输线、第七传输线和第二电容器，所述第五传输线连接在所述组合节点和所述合路匹配网络的输出端之间，所述第六传输线连接在所述组合节点和直流电压端之间，所述第七传输线的一端连接至所述合路匹配网络的输出端，所述第七传输线的另一端浮接， 所述第二电容器的一端连接至直流电压端，所述第二电容器的另一端接地，其中所述直流电压端被配置成经由所述第六传输线、所述第一子输出网络和所述第二子输出网络向所述主放大器和辅放大器提供直流偏置电压。
  5. 根据权利要求1所述的输出网络，其中所述合路匹配网络包括第三电感器、第四电感器和第三电容器，其中所述第三电感器和所述第三电容器串联连接在直流电压端和接地端之间，所述组合节点连接至所述第三电感器和所述第三电容器之间的连接点，所述第四电感器连接在所述第三电感器和所述第三电容器之间的所述连接点与所述合路匹配网络的输出端之间，其中所述直流电压端被配置成经由所述第三电感器、所述第一子输出网络和所述第二子输出网络向所述主放大器和辅放大器提供直流偏置电压。
  6. 根据权利要求3至5中任一项所述的输出网络，其中所述合路匹配网络还包括输出电容器，所述输出电容器连接在所述合路匹配网络的输出端和所述多赫蒂放大器的射频输出端之间并且被配置成阻断所述直流电压端的直流信号传输到所述多赫蒂放大器的射频输出端。
  7. 根据权利要求1所述的输出网络，其中所述合路匹配网络被配置成使得所述节点阻抗呈现复数阻抗。
  8. 根据权利要求1所述的输出网络，其中所述第一电感器和所述第二电感器中的至少一个包括多条键合线。
  9. 根据权利要求1所述的输出网络，其中所述第一电感器和所述第二电感器中的至少一个包括微带线。
  10. 根据权利要求1所述的输出网络，其中所述第一传输线和所述第二传输线中的至少一个包括带状线、共面波导或基片集成波导。
  11. 一种多赫蒂放大器，包括：
    主放大器；
    辅放大器；以及
    根据权利要求1-10中任一项所述的输出网络，
    其中所述输出网络被配置成接收所述主放大器的输出的第一放大信号和所述辅放大器输出的第二放大信号，使得所述第一放大信号和所述第二放大信号在所述组合节点处组合以提供给所述多赫蒂放大器的射频输出端。
  12. 根据权利要求11所述的多赫蒂放大器，其中所述多赫蒂放大器包括向所述主放大器提供载波信号以生成所述第一放大信号的载波信号输入路径、以及向所述辅放大器提供峰值信号以生成所述第二放大信号的峰值信号输入路径，
    其中所述多赫蒂放大器包括位于所述载波信号输入路径和所述峰值信号输入路径中的至少一个的相位延迟元件，所述相位延迟元件被配置成在提供给所述主放大器的载波信号和提供给所述辅放大器的峰值信号之间形成相位差，所述相位差小于90度。
  13. 根据权利要求12所述的多赫蒂放大器，其中所述主放大器和所述辅放大器均包括晶体管，第一传输线的第一特性阻抗Z Main、第一电角度θ Main、所述第二传输线的第二特性阻抗Z Aux和第二电角度θ Aux分别为：
    其中θ IN表示所述相位差，ω是所述多赫蒂放大器的中心工作频率，R opt是所述晶体管的最佳工作负载，L P1表示所述第一电感器的第一电感值，L P2表示所述第二电感器的第二电感值，C DS是晶体管的漏极寄生电容，α表示使得所述辅放大器开启工作的功率水平，x是常数。
  14. 根据权利要求13所述的多赫蒂放大器，其中所述相位差θ IN为 其中α大于0小于0.5，其中1≤x≤10。
  15. 根据权利要求14所述的多赫蒂放大器，其中所述组合节点处的节点阻抗Z combine满足以下公式：
  16. 根据权利要求11所述的多赫蒂放大器，其中所述多赫蒂放大器包括多个所述辅放大器，所述输出网络包括分别与所述多个辅放大器一一对应的多个所述第二子输出网络，所述第一子输出网络被配置成接收所述主放大器的输出的第一放大信号，每个第二子输出网络被配置成接收所述多个辅放大器中相应的辅放大器输出的第二放大信号，使得所述第一放大信号和每个辅放大器输出的第二放大信号在所述组合节点处进行组合以提供给所述多赫蒂放大器的射频输出端。
  17. 一种设计多赫蒂放大器的方法，所述多赫蒂放大器包括主放大器、至少一个辅放大器、以及如权利要求1所述的输出网络，其中所述方法包括：
    选取用于所述主放大器和辅放大器的晶体管；
    确定所述多赫蒂放大器的目标回退功率范围，并根据所述目标回退功率范围、所述第一电感器的第一电感值、所述第二电感器的第二电感值、所述晶体管的漏极寄生电容、所述多赫蒂放大器的中心工作频率和最佳工作负载确定所述第一传输线的第一特性阻抗和第一电角度、以及所述第二传输线的第二特性阻抗和第二电角度；以及
    根据所述中心工作频率、所述第一传输线的第一特性阻抗、第一电角度、所述第二传输线的第二特性阻抗、第二电角度、所述最佳工作负载、所述第一电感器的第一电感值、所述第二电感器的第二电感值和所述目标回退功率范围确定所述组合节点处的节点阻抗。
  18. 根据权利要求17所述的方法，其中根据所述目标回退功率范围、所述第一电感器的第一电感值、所述第二电感器的第二电感值、所述晶体管的漏极寄生电容、所述多赫蒂放大器的中心工作频率和最佳工作负载确定所述第一传输线的第一特性阻抗和第一电角度、以及所述第二传输线的第二特性阻抗和第二电角度包括：通过以下公式分别计算所述第一传输线的第一特性阻抗Z Main和第一电角度θ Main、以及所述第二传输线的第二特性阻抗Z Aux和第二电角度θ Aux：
    其中θ IN表示所述相位差，ω是所述多赫蒂放大器的中心工作频率，R opt是所述晶体管的最佳工作负载，L P1表示所述第一电感器的第一电感值，L P2表示所述第二电感器的第二电感值，C DS是晶体管的漏极寄生电容，α表示使得所述辅放大器开启工作的功率水平系数，x是常数，
    其中根据所述中心工作频率、所述第一传输线的第一特性阻抗、第一电角度、所述第二传输线的第二特性阻抗、第二电角度、所述最佳工作负载、所述第一电感器的第一电感值、所述第二电感器的第二电感值和所述目标回退功率范围确定所述组合节点处的节点阻抗包括通过如下公式确定所述组合节点处的节点阻抗Z combine：
    其中所述目标回退功率范围为
CN202180004108.6A 2021-12-22 2021-12-22 多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法 Pending CN116648851A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/140419 WO2023115382A1 (zh) 2021-12-22 2021-12-22 多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法

Publications (1)

Publication Number Publication Date
CN116648851A true CN116648851A (zh) 2023-08-25

Family

ID=86901012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004108.6A Pending CN116648851A (zh) 2021-12-22 2021-12-22 多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法

Country Status (3)

Country Link
EP (1) EP4325720A1 (zh)
CN (1) CN116648851A (zh)
WO (1) WO2023115382A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411659B2 (en) * 2018-01-25 2019-09-10 Cree, Inc. RF power amplifier with frequency selective impedance matching network
WO2020202674A1 (ja) * 2019-04-01 2020-10-08 パナソニックセミコンダクターソリューションズ株式会社 高周波増幅器
JP6779391B1 (ja) * 2019-04-25 2020-11-04 三菱電機株式会社 ドハティ増幅器及び通信装置
IT201900011967A1 (it) * 2019-07-17 2021-01-17 Gatesair S R L Metodo per realizzare un amplificatore a banda larga di tipo doherty di ridotta larghezza in pianta e relativo amplificatore
CN111510077A (zh) * 2020-04-24 2020-08-07 苏州远创达科技有限公司 一种宽带多赫蒂放大器
CN111416578B (zh) * 2020-05-20 2023-05-26 优镓科技(北京)有限公司 基于低Q输出网络的宽带集成Doherty功率放大器
US11522497B2 (en) * 2020-05-26 2022-12-06 Nxp Usa, Inc. Doherty amplifier incorporating output matching network with integrated passive devices

Also Published As

Publication number Publication date
EP4325720A1 (en) 2024-02-21
WO2023115382A1 (zh) 2023-06-29

Similar Documents

Publication Publication Date Title
CN102480272B (zh) 射频放大器
EP1763921B1 (en) Integrated doherty type amplifier arrangement with high power efficiency
CN109327191B (zh) 四路多尔蒂放大器及移动通信基站
US20100001802A1 (en) Integrated doherty type amplifier arrangement with high power efficiency
US20050231286A1 (en) Power amplifier
CN111416578B (zh) 基于低Q输出网络的宽带集成Doherty功率放大器
US9071198B2 (en) Amplifier circuit
CN106664062B (zh) 集成3路Doherty放大器
Guo et al. A 26 GHz Doherty power amplifier and a fully integrated 2× 2 PA in 0.15 μm GaN HEMT process for heterogeneous integration and 5G
JP2009182635A (ja) ドハティ増幅器
US10320335B1 (en) Compact doherty power amplifier using non-uniform phase match devices
Zhu et al. A 1V 32.1 dBm 92-to-102GHz power amplifier with a scalable 128-to-1 power combiner achieving 15% peak PAE in a 65nm bulk CMOS process
EP3849078A2 (en) Multiple-stage power amplifiers and devices with low-voltage driver stages
CN114142203B (zh) 基于槽线-接地共面波导结构的功率合成器及等效电路
Chang et al. A 77 GHz power amplifier using transformer-based power combiner in 90 nm CMOS
WO2023115382A1 (zh) 多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法
CN112737525A (zh) 一种宽带高效GaN内匹配功率管
Heidebrecht et al. 5 Watts, MMIC, K-Band Doherty PA for Satellite Communications
Kumaran et al. Compact N-way Doherty power combiners for mm-wave 5G transmitters
WO2024092492A1 (zh) 多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法
Li et al. A Ku-Band high-integrated CMOS power amplifier
Kawai et al. A GaN HEMT Doherty amplifier with a series connected load
WO2024092499A1 (zh) 多赫蒂放大器及其输出网络、多赫蒂放大器的设计方法
Wu et al. 32.4 A 67.8-to-108.2 GHz Power Amplifier with a Three-Coupled-Line-Based Complementary-Gain-Boosting Technique Achieving 442GHz GBW and 23.1% peak PAE
Bahl 0.7–2.7-GHz 12-W Power-amplifier MMIC developed using MLP technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination