CN116648662A - 显示面板和显示装置 - Google Patents
显示面板和显示装置 Download PDFInfo
- Publication number
- CN116648662A CN116648662A CN202180004019.1A CN202180004019A CN116648662A CN 116648662 A CN116648662 A CN 116648662A CN 202180004019 A CN202180004019 A CN 202180004019A CN 116648662 A CN116648662 A CN 116648662A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- touch
- data
- wires
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 296
- 239000011295 pitch Substances 0.000 description 39
- 238000000034 method Methods 0.000 description 21
- 238000005538 encapsulation Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 101100340317 Arabidopsis thaliana IDL1 gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- -1 feature Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
- G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
- G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
- G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
- G06F1/1639—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being based on projection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
- G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
- G06F1/1658—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示面板，包括：衬底基板(10)，包括显示区(AA)和扇出区(FA)；芯片(IC)，扇出区(FA)位于显示区(AA)和芯片(IC)之间；位于扇出区(FA)的多个数据走线(600)，分别将多个数据线(DL)与芯片(IC)电连接；位于扇出区(FA)的多个触控走线(800)，分别将多个触控信号线(TL)与芯片(IC)电连接。多个数据走线(600)的一部分位于第一导电层中，剩余部分位于第二导电层中。多个触控走线(800)的一部分位于第一导电层和第二导电层中的至少一个中，剩余部分位于第三导电层中。位于第一导电层中任意两个相邻的走线之间的节距为第一走线节距(pt1)，位于第二导电层中任意两个相邻的走线之间的节距为第二走线节距(pt2)，位于第三导电层中任意两个相邻的走线之间的节距为第三走线节距(pt3)，第一走线节距(pt1)和第二走线节距(pt2)中的任一个均小于第三走线节距(pt3)。
Description
本公开的实施例涉及显示技术领域，并且具体地涉及一种显示面板和显示装置。
随着显示技术的发展，全面屏逐渐成为显示装置的趋势之一。全面屏的设计是追求各个边框位置采用窄边框或无边框设计，追求接近100％的屏占比。显示面板的下边框主要受限于扇出区走线的高度，扇出区走线的高度主要受限于布线层数、布线数量和布线节距的影响。在相关技术中，扇出区走线的高度较高，导致显示面板的下边框无法进一步缩小。
在本部分中公开的以上信息仅用于对本公开的技术构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。
发明内容
在一个方面，提供一种显示面板，包括：
衬底基板，所述衬底基板包括显示区和第一侧边区，所述第一侧边区位于所述显示区的第一侧，所述第一侧边区包括扇出区；
多个像素单元，所述多个像素单元中的至少一些沿第一方向和第二方向成阵列地设置在所述衬底基板的显示区中，第一方向和第二方向相交；
多个触控单元，所述多个触控单元中的至少一些沿第一方向和第二方向成阵列地设置在所述衬底基板的显示区中；
多个数据线，所述数据线的至少一部分位于所述显示区中，所述多个数据线分别与所述多个像素单元电连接，用于给各个像素单元供给数据信号；
多个触控信号线，所述触控信号线的至少一部分位于所述显示区中，所述多个触控信号线分别与所述多个触控单元电连接，用于给各个触控单元供给触控信号；
芯片，所述芯片位于所述第一侧边区中，所述扇出区位于所述显示区和所述芯片之间；
多个数据走线，所述多个数据走线位于所述扇出区，所述多个数据走线分别将所述多个数据线与所述芯片电连接；
多个触控走线，所述多个触控走线位于所述扇出区，所述多个触控走线分别将所述多个触控信号线与所述芯片电连接，
其中，所述显示面板包括设置于所述衬底基板上的第一导电层、第二导电层和第三导电层，
所述多个数据走线的一部分位于所述第一导电层中，所述多个数据走线的剩余部分位于所述第二导电层中，
所述多个触控走线的一部分位于所述第一导电层和所述第二导电层中的至少一个中，所述多个触控走线的剩余部分位于所述第三导电层中，
位于所述第一导电层中任意两个相邻的走线之间的节距为第一走线节距，位于所述第二导电层中任意两个相邻的走线之间的节距为第二走线节距，位于所述第三导电层中任意两个相邻的走线之间的节距为第三走线节距，所述第一走线节距和所述第二走线节距中的任一个均小于所述第三走线节距。
根据一些示例性的实施例，在所述扇出区中，位于所述第一导电层中的各个走线以及各个走线之间的第一走线间隔所占用的空间具有第一宽度，位于所述第二导电层中的各个走线以及各个走线之间的第二走线间隔所占用的空间具有第二宽度，位于所述第三导电层中的各个走线以及各个走线之间的第三走线间隔所占用的空间具有第三宽度；所述第一宽度、所述第二宽度和所述第三宽度中任意两者之比在0.95～1.05之间。
根据一些示例性的实施例，所述多个数据走线的数量为m，所述多个触控走线的数量为n；
在所述扇出区的第一导电层中，设置有m1个数据走线和n1个触控走线；
在所述扇出区的第二导电层中，设置有m2个数据走线和n2个触控走线；
在所述扇出区的第三导电层中，设置有n3个触控走线，
其中，m＝m1+m2，n＝n1+n2+n3；以及，m1+n1＝m2+n2，其中，m、n、m1、m2、n3均为大于等于2的正整数，n1、n2为大于等于0的整数，且n1、n2不同时为0。
根据一些示例性的实施例，(m1+n1)×pt1＝(m2+n2)×pt2，其中，pt1表示所述第一走线节距，pt2表示所述第二走线节距。
根据一些示例性的实施例，
pr表示所述第一宽度与所述第三宽度之比，pr在0.95～1.05之间。
根据一些示例性的实施例，所述像素单元包括像素驱动电路，所述像素驱动电路包括薄膜晶体管，所述薄膜晶体管包括有源层、栅极、源极和漏极，所述栅极位于所述第三导电层中，所述源极和所述漏极位于所述第一导电层中。
根据一些示例性的实施例，所述触控单元包括触控电极，所述触控电极位于所述第二导电层中。
根据一些示例性的实施例，所述显示面板包括位于所述衬底基板与所述有源层之间的遮光部，所述遮光部在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影至少部分重叠；所述遮光部位于所述第二导电层中。
根据一些示例性的实施例，所述多个触控走线中位于所述扇出区的两侧边缘处的一部分位于所述第一导电层和所述第二导电层中的至少一个中；或者，对于多个触控走线而言，位于奇数位置的触控走线位于所述第一导电层和所述第二导电层中的至少一个中，或者，位于偶数位置的触控走线位于所述第一导电层和所述第二导电层中的至少一个中。
根据一些示例性的实施例，m1个数据走线位于所述第一导电层中，m2个数据走线位于所述第二导电层中，n1个触控走线位于所述第一导电层中，n2＝0，与所述m1个数据走线电连接的数据线和与所述n1个触控走线电连接的触控信号线均位于奇数位置；与所述m2个数据走线电连接的数据线位于偶数位置。
根据一些示例性的实施例，m1个数据走线位于所述第一导电层中，m2个数据走线位于所述第二导电层中，n2个触控走线位于所述第二导电层中，n1＝0，与所述m1个数据走线电连接的数据线位于奇数位置，与所述n2个触控走线电连接的触控信号线位于偶数位置；与所述m2个数据走线电连接的数据线位于偶数位置。
根据一些示例性的实施例，m1个数据走线位于所述第一导电层中，m2个数据走线位于所述第二导电层中，n1个触控走线位于所述第二导电层中，n2个触控走线位于所述第二导电层中，n1、n2均为正整数，与所述m1个数据走线电连接的数据线位于奇数位置，与所述n1个触控走线电连接的触控信号线位于奇数位置，与所述m2个数据走线电连接的数据线位于偶数位置，与所述n2个触控走线电连接的触控信号线位于 偶数位置；或者，与所述m1个数据走线电连接的数据线位于偶数位置，与所述n1个触控走线电连接的触控信号线位于偶数位置，与所述m2个数据走线电连接的数据线位于奇数位置，与所述n2个触控走线电连接的触控信号线位于奇数位置。
根据一些示例性的实施例，所述多个数据走线或所述多个触控走线包括位于所述扇出区的侧边缘处的第一走线和位于所述扇出区的中间位置处的第二走线，所述第一走线包括倾斜部分和竖直部分，所述竖直部分平行于所述第二方向延伸，所述倾斜部分相对于所述第二方向倾斜地延伸，所述第二走线仅包括竖直部分，所述第二走线的竖直部分与所述第一走线的竖直部分之比大于2。
根据一些示例性的实施例，所述显示面板还包括多个跳线，所述扇出区包括跳线区，所述跳线区位于所述多个数据走线和多个触控走线与所述芯片之间，用于多个跳线用于将所述多个数据走线和多个触控走线与所述芯片电连接，所述跳线区位于所述竖直部分与所述芯片之间，使得所述第二走线的竖直部分的长度小于1毫米。
根据一些示例性的实施例，位于所述第一导电层中的各个走线在所述衬底基板上的正投影、位于所述第二导电层中的各个走线在所述衬底基板上的正投影和位于所述第三导电层中的各个走线在所述衬底基板上的正投影中的至少一些间隔设置。
在另一方面，提供一种显示装置，包括如上所述的显示面板。
通过参照附图详细描述本公开的示例性实施例，本公开的特征及优点将变得更加明显。
图1是根据本公开的实施例的显示面板的平面示意图，其中示意性示出了像素单元、数据线和数据走线。
图2是根据本公开的一些示例性实施例的显示面板的平面示意图，其中示意性示出了触控单元、触控信号线和触控走线。
图3是根据本公开的实施例的显示面板沿图2中的线AA’截取的截面示意图。
图4是根据本公开的实施例的显示面板的扇出区的局部放大图。
图5A至图5C分别是根据本公开的实施例的显示面板的扇出区的各个导电层中的走线的布局的示意图。
图6是根据本公开的实施例的显示面板的扇出区的各个导电层中的走线的截面示 意图。
图7是根据本公开的实施例的显示面板的扇出区的示意图，其中示意性示出了扇出区中的走线所占用空间的宽度与扇出区的高度的关系。
图8是根据本公开的另一些实施例的显示面板的扇出区的局部放大图。
图9A至图9C分别示意性示出了根据本公开的实施例的显示面板的扇出区中走线的布置的不同实施方式。
图10A和图10B分别示意性示出了根据本公开的实施例的显示面板中的跳线区的示意图。
图11是根据本公开的一些示例性实施例的显示装置的示意图。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开的保护范围。
需要说明的是，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。在说明书和附图中，相同或相似的附图标号指示相同或相似的部件。
当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或表述应当以类似的方式解释，例如，“在……之间”对“直接在……之间”、“相邻”对“直接相邻”或“在……上”对“直接在……上”等。此外，术语“连接”可指的是物理连接、电连接、通信连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或者诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或更多个的任何组合。如文中所使用的，术语“和/或”包括所列相关项中的 一个或多个的任何组合和所有组合。
需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。
为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”、“中间”、“两侧”、“内”和“外”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”其它元件或特征“之上”或“上面”。
本领域技术人员应该理解，在本文中，除非另有说明，表述“高度”或“厚度”指的是沿垂直于显示面板设置的各个膜层的表面的尺寸，即沿显示面板的出光方向的尺寸，或称为沿显示装置的法线方向的尺寸，或称为沿附图中Z方向的尺寸。
在本文中，除非另有说明，表述“构图工艺”一般包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的工艺。
需要说明的是，表述“同一层”，“同层设置”或类似表述，指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
在本文中，除非另有说明，术语“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通，或两个部件一体形成。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
本公开的实施例提供一种显示面板，包括：衬底基板，所述衬底基板包括显示区和第一侧边区，所述第一侧边区位于所述显示区的第一侧，所述第一侧边区包括扇出区；多个像素单元，所述多个像素单元中的至少一些沿第一方向和第二方向成阵列地 设置在所述衬底基板的显示区中；多个触控单元，所述多个触控单元中的至少一些沿第一方向和第二方向成阵列地设置在所述衬底基板的显示区中；多个数据线，所述数据线的至少一部分位于所述显示区中，所述多个数据线分别与所述多个像素单元电连接，用于给各个像素单元供给数据信号；多个触控信号线，所述触控信号线的至少一部分位于所述显示区中，所述多个触控信号线分别与所述多个触控单元电连接，用于给各个触控单元供给触控信号；芯片，所述芯片位于所述第一侧边区中，所述扇出区位于所述显示区和所述芯片之间；多个数据走线，所述多个数据走线位于所述扇出区，所述多个数据走线分别将所述多个数据线与所述芯片电连接；多个触控走线，所述多个触控走线位于所述扇出区，所述多个触控走线分别将所述多个触控信号线与所述芯片电连接，其中，所述显示面板包括设置于所述衬底基板上的第一导电层、第二导电层和第三导电层，所述多个数据走线的一部分位于所述第一导电层中，所述多个数据走线的剩余部分位于所述第二导电层中，所述多个触控走线的一部分位于所述第一导电层和所述第二导电层中的至少一个中，所述多个触控走线的剩余部分位于所述第三导电层中，位于所述第一导电层中任意两个相邻的走线之间的节距为第一走线节距，位于所述第二导电层中任意两个相邻的走线之间的节距为第二走线节距，位于所述第三导电层中任意两个相邻的走线之间的节距为第三走线节距，所述第一走线节距和所述第二走线节距中的任一个均小于所述第三走线节距。在本公开的实施例中，在扇出区中，采用走线节距较小的双层导电层布置走线，走线节距较小的单层导电层布置走线，通过在三个导电层均匀布置走线，可以减小扇出区的高度，从而可以减小显示面板的边框尺寸，有利于实现窄边框的显示面板和显示装置。
图1是根据本公开的实施例的显示面板的平面示意图，其中示意性示出了像素单元、数据线和数据走线。图2是根据本公开的一些示例性实施例的显示面板的平面示意图，其中示意性示出了触控单元、触控信号线和触控走线。图3是根据本公开的实施例的显示面板沿图2中的线AA’截取的截面示意图。
参照图1，根据本公开的实施例的显示面板可以包括：衬底基板10，例如，所述衬底基板10可以由玻璃、塑料、聚酰亚胺等材料形成。该衬底基板10包括显示区AA和位于显示区AA的至少一侧的周边区(或称为非显示区)NA。
显示面板可以包括设置在显示区AA中的多个像素单元P(在图1中以虚线框示意性示出)，多个像素单元P可以沿第一方向X和第二方向Y成阵列地排布在衬底基板10上。每一个像素单元P可以进一步包括多个子像素，例如红色子像素、绿色子像 素、蓝色子像素。在图1中，示意性地示出了一个子像素SP。
例如，第一方向X与第二方向Y可以相交，例如二者可以相互垂直。
例如，所述显示面板包括信号输入侧IN1(图1中示出的下侧)。在该信号输入侧IN1，可以设置数据驱动芯片IC，该数据驱动芯片IC可以通过多根信号走线电连接至位于显示区的像素单元P，并且像素驱动电路可以电连接至该数据驱动芯片IC。以此方式，例如数据信号、扫描信号、触控信号等信号可以从该信号输入侧IN1传输至多个像素单元P。
例如，如图1所示，周边区NA可以位于显示区AA的四侧，即它围绕显示区AA。
需要说明的是，在附图中，以矩形形状示意性示出像素单元和子像素，但是，这并不构成对本公开的实施例提供的显示面板包括的像素单元和子像素的形状的限制。
在本公开的实施例中，每一个所述像素单元P可以包括像素驱动电路和与所述像素驱动电路电连接的发光器件。例如，该发光器件可以为有机发光二极管(OLED)或量子点发光二极管(QLED)等。所述发光器件可以包括第一电极、第二电极以及设置在所述第一电极与所述第二电极之间的发光层。
第一电极和第二电极中的一个为阳极，另一个为阴极。例如，第一电极可以是阳极。第二电极可以是阴极。发光层可以为多层结构，例如它可以包括空穴注入层、空穴传输层、有机发光层、电子传输层和电子注入层形成的多层结构。
需要说明的是，例如有机发光二极管的发光器件可以采用有源驱动或无源驱动。无源驱动OLED阵列基板由阴极和阳极构成，阳极和阴极的交叉部分可以发光，驱动电路可由带载封装或玻璃载芯片等连接方式进行外装。有源驱动OLED阵列基板对每个像素可配备像素驱动电路，该像素驱动电路可以包括具有开关功能的薄膜晶体管(即开关晶体管)、具有驱动功能的薄膜晶体管(即驱动晶体管)和一个电荷存储电容，另外，所述像素驱动电路还可以包括具有补偿功能的其他类型的薄膜晶体管。应该理解，在本公开的实施例中，所述显示面板可以配备已知的各种类型的像素驱动电路，在此不再赘述。例如，各个像素单元P可以包括本领域内的具有7T1C、7T2C、8T2C或4T1C等电路结构的像素驱动电路，像素驱动电路在通过数据线传输的数据信号和通过信号线传输的栅极扫描信号和发光控制信号的控制下工作，以驱动发光器件发光，从而实现显示等操作。
例如，显示面板可以包括驱动电路层，上述像素驱动电路可以设置在该驱动电路层中。在驱动电路层与发光器件之间，可以设置绝缘层，该绝缘层可以是单个绝缘膜 层或者多个绝缘膜层组成的叠层。
例如，显示面板还可以包括设置在衬底基板10上的各种信号线，所述各种信号线包括数据线、栅极扫描信号线、发光控制信号线、第一电源走线、第二电源走线等，以便为每个子像素中的像素驱动电路提供数据信号、栅极扫描信号、发光控制信号、第一电源电压、第二电源电压等各种信号。在图1示出的实施例中，示意性示出了扫描线GL和数据线DL。扫描线GL和数据线DL可以电连接到各个像素单元P。例如，所述数据线DL的至少一部分位于所述显示区AA中，所述多个数据线AA分别与所述多个像素单元P电连接，用于给各个像素单元P供给数据信号。
结合参照图1至图3，根据本公开实施例的显示面板具有显示区AA和围绕显示区AA的周边区NA。周边区NA包括第一侧边区NA1、第二侧边区NA2、第三侧边区NA3和第四侧边区NA4，例如，第一侧边区NA1、第二侧边区NA2、第三侧边区NA3和第四侧边区NA4可以分别视为所述显示面板的下边框、上边框、左边框和右边框。
从显示面板正面观察，根据本公开实施例的显示面板具有显示区和周边区。显示面板的显示区布置有发光像素并且可以显示图像。在显示区周围围绕有周边区。典型地，从正面观察时，显示区四周都具有侧边区。不过，一些显示面板从美观角度考虑，希望侧边区越窄越好。因此，例如全面屏手机等应用中，显示区在左、右和上方可以不设置侧边区。尽管如此，显示面板仍需具有至少一个侧边区，用于集中容纳难以弯曲的但必要的电路，并且此侧边区通常位于显示区下方。例如，即使在目前的全面屏手机应用中，手机下方仍有不显示图像的下侧边区。应当理解，本文中的“上”、“下”、“左”、“右”、“前”、“后”都是仅为了描述部件之间的相对位置而非绝对位置。在本公开中，下边框仅为了便于描述相对位置，但并不表示其必然位于显示画面的下方。此外，尽管常规的显示面板为矩形并且下侧边区是其四边之一的矩形区域，但其他外轮廓形状的显示面板也可以具有其中集中容纳电路的任意形状的侧边区。显示面板中任何具有集中电路布线的边框均可以认为是下边框，并且在本公开中对其描述时规定其处于下方，显示区相应地位于上方。
在本公开的实施例中，第一侧边区NA1的至少一部分可以被弯折到显示面板的非显示侧，由此可以减小显示面板的显示侧中非显示区的面积，进而实现显示面板的大屏化以及窄边框设计。例如，第一侧边区NA1可以包括第一子侧边区NA11、第二子侧边区NA12和弯折区B，第一子侧边区NA11位于第二子侧边区NA12的靠近显示 区AA的一侧，弯折区B设置在第一子侧边区NA11和第二子侧边区NA12之间。弯折区B可沿弯折轴BX弯折，从而使第二子侧边区NA12可被弯折到显示面板的非显示侧。例如，第二子侧边区NA12中可以设置用于控制显示区AA显示和触控的驱动芯片(IC)以及柔性电路板(FPC)等结构。
结合参照图1至图3，所述显示面板可以包括衬底基板10、驱动电路层、封装层和触控层30。驱动电路层、封装层和触控层沿依次远离衬底基板10的方向设置。
例如，触控层可以包括FMLOC膜层。随着技术的发展，市场对显示装置(例如手机)的薄型化提出了越来越高的要求，柔性多层结构(Flexible Multi-Layer On Cell，简称为FMLOC)技术应运而生。在FMLOC工艺中，在显示模组的封装层上制作金属网格电极层来实现触控功能，无需外挂触控结构，从而可以减小显示屏的整体厚度。
在本公开的实施例中，所述显示面板还可以包括多个触控单元，所述多个触控单元中的至少一些沿第一方向X和第二方向Y成阵列地设置在所述衬底基板的显示区AA中。例如，所述触控层30可以包括第一触控层、第二触控层以及设置在所述第一触控层与第二触控层之间的触控绝缘层。例如，在显示区AA中，所述多个触控单元可以包括第一触控电极TX和第二触控电极RX，例如，第一触控电极TX可以是触控驱动电极TX，第二触控电极RX可以是触控感应电极RX。多个第一触控电极TX可以沿第一方向X排列，多个第二触控电极RX可以沿与第一方向相交的第二方向排列。在一些实施例中，第一方向垂直于第二方向。例如，如图2中所示例的，第一方向可以是显示面板的宽度方向，第二方向可以是显示面板的长度方向。
作为示例，在图2的示例中，第一触控电极TX和第二触控电极RX的形状为菱形。但是，本公开的实施例不局限于此，本领域技术人员应该理解，在其他的实施例中，第一触控电极TX和第二触控电极RX的形状可以为其他的形状。
例如，所述显示面板还可以包括多个触控信号线TL，所述触控信号线TL的至少一部分位于所述显示区AA中，所述多个触控信号线TL分别与所述多个触控单元(第一触控电极TX和第二触控电极RX)电连接，用于给各个触控单元供给触控信号。
继续参照图1和图2，所述第一侧边区NA1可以包括所述显示面板的扇出区(即fan-out区)FA，所述扇出区FA位于显示区AA与芯片IC之间。应该理解，所述扇出区FA中设置有密集排布的多个信号走线，用于将多个信号传输至各个像素单元和触控单元。在所述扇出区FA中，各个信号走线以扇形布线的方式布置。
在本公开的实施例中，所述显示面板可以包括多个数据走线600，所述多个数据 走线600位于所述扇出区FA，所述多个数据走线600分别将所述多个数据线DL与所述芯片IC电连接。以此方式，可以将芯片IC提供的数据信号供给各个像素单元。
在本公开的实施例中，所述显示面板可以包括多个触控走线800，所述多个触控走线800位于所述扇出区FA，所述多个触控走线800分别将所述多个触控信号线TL与所述芯片IC电连接。以此方式，可以将芯片IC提供的触控信号供给各个触控单元。
结合参照图1至图3，在显示区AA中，所述显示面板可以包括衬底基板10，设置在衬底基板10上的缓冲层11，设置在缓冲层11远离衬底基板10一侧的半导体层ACT，设置在半导体层ACT远离衬底基板10一侧的第一栅导电层41，设置在第一栅导电层41远离衬底基板10一侧的第二栅导电层42，设置在第二栅导电层42远离衬底基板10一侧的第一源漏导电层43，设置在第一源漏导电层43远离衬底基板10一侧的第二源漏导电层44。所述显示面板还可以设置在半导体层ACT与第一栅导电层41之间的第一绝缘层GI1，设置在第一栅导电层41与第二栅导电层42之间的第二绝缘层GI2，设置在第二栅导电层42与第一源漏导电层43之间的第三绝缘层ILD1，设置在第一源漏导电层43与第二源漏导电层44之间的第四绝缘层，例如，所述第四绝缘层可以包括钝化层PVX和第一平坦化层PLN1，钝化层PVX可以设置在第三导电层42远离衬底基板10的一侧，第一平坦化层PLN1可以设置在钝化层PVX远离衬底基板10的一侧。
例如，所述显示面板可以包括多个像素单元和用于驱动多个像素单元的像素驱动电路，所述像素驱动电路可以包括多个薄膜晶体管和存储电容。薄膜晶体管可以包括有源层、栅极、源极和漏极，存储电容可以包括第一极板和第二极板。在图3中，示意性示出了1个薄膜晶体管和1个存储电容。例如，所述薄膜晶体管的有源层可以位于半导体层ACT中，所述薄膜晶体管的栅极G1和所述存储电容的第一极板C1可以位于第一栅导电层41中，所述存储电容的第二极板C2可以位于第二栅导电层42中，所述薄膜晶体管的源极S1和漏极D1可以位于第一源漏导电层43中。
在显示区AA中，所述显示面板还可以包括设置在第二源漏导电层44远离衬底基板10一侧的第一电极层45，设置在第一电极层45远离衬底基板10一侧的发光材料层EL，设置在发光材料层EL远离衬底基板10一侧的第二电极层46。所述显示面板还可以包括设置在第二源漏导电层44与第一电极层45之间的第二平坦化层PLN2。
例如，所述像素单元可以包括发光元件，例如有机发光二极管。所述发光元件包括阳极、发光层和阴极。所述发光元件的阳极可以位于第一电极层45中，所述发光元 件的发光层可以位于发光材料层EL中，所述发光元件的阴极可以位于第二电极层46中。用于电连接所述薄膜晶体管与所述发光元件的导电连接部47可以位于第二源漏导电层44中。
例如，所述显示面板还可以包括像素界定层PDL，所述像素界定层PDL位于所述第一电极层45远离衬底基板10的一侧，用于限定出各个像素单元的开口。
例如，半导体层ACT可以由诸如低温多晶硅的半导体材料形成，其膜层厚度可以在400～800埃的范围内，例如500埃。第一栅导电层41和第二栅导电层42可以由形成薄膜晶体管的栅极的导电材料形成，例如该导电材料可以为Mo，其膜层厚度可以在2000～4000埃的范围内，例如3000埃。第一源漏导电层43和第二源漏导电层44可以由形成薄膜晶体管的源极和漏极的导电材料形成，例如该导电材料可以包括Ti、Al等，第一源漏导电层43可以具有由Ti/Al/Ti形成的叠层结构，其膜层厚度可以在6000～9000埃的范围内。例如，在第一源漏导电层43或第二源漏导电层44具有由Ti/Al/Ti形成的叠层结构的情况下，Ti/Al/Ti每一层的厚度可以分别为约500埃、6000埃和500埃。例如，第一绝缘层GI1和第二绝缘层GI2可以由氧化硅、氮化硅或氮氧化硅形成，每一层可以具有约1000～2000埃的厚度。例如，第三绝缘层IDL1和钝化层PVX可以由氧化硅、氮化硅或氮氧化硅形成，具有约3000～6000埃的厚度。
所述显示面板还可以包括覆盖所述发光元件的封装层。封装层可以包括由无机层和有机层交替形成的膜层，例如，可以包括依次设置的第一封装子层201、第二封装子层202以及第三封装子层203。例如，第一封装子层201和第三封装子层203可以由无机材料构成，第二封装子层202可以由有机材料构成。例如，第一封装子层201和第三封装子层203可以通过化学气相沉积(即CVD)等工艺形成，第二封装子层202可以由喷墨打印(机IJP)等工艺形成。
在本公开的实施例中，触控层30形成在第二封装子层202远离衬底基板10的一侧。例如，触控层30可以包括用于形成触控电极的导电材料。
可选地，所述显示面板还可以包括遮光层210。遮光层210设置在有源层ACT靠近衬底基板10的一侧。遮光层210在衬底基板10上的正投影覆盖有源层ACT在衬底基板10上的正投影，这样，可以避免外界光线对有源层ACT的影响。所述显示面板还可以包括设置在遮光层210与有源层ACT之间的阻挡层或缓冲层220。例如，所述遮光层210可以包括金属的不透光材料。
图4是根据本公开的实施例的显示面板的扇出区的局部放大图。图5A至图5C分 别是根据本公开的实施例的显示面板的扇出区的各个导电层中的走线的布局的示意图。图6是根据本公开的实施例的显示面板的扇出区的各个导电层中的走线的截面示意图。
参照图1至图6，在本公开的实施例中，所述显示面板可以包括设置于所述衬底基板10上的第一导电层、第二导电层和第三导电层。所述多个数据走线600的一部分位于所述第一导电层中，所述多个数据走线600的剩余部分位于所述第二导电层中。所述多个触控走线800的一部分位于所述第一导电层和所述第二导电层中的至少一个中，所述多个触控走线800的剩余部分位于所述第三导电层中。
例如，所述第一导电层可以是第一源漏导电层43和第二源漏导电层44中的一个。所述第二导电层可以是触控层30和遮光层210中的一个。所述第三导电层可以是第一栅导电层41和第二栅导电层42中的一个。
也就是说，在本公开的实施例中，在扇出区FA中，数据走线600和触控走线800共分三层布置，其中，数据走线600分两层布置，触控走线800分两层或分三层布置。例如，一部分数据走线600和一部分触控走线800布置在第一源漏导电层43或第二源漏导电层44中，剩余的数据走线600布置在触控层30或遮光层210中，剩余的触控走线800布置在第一栅导电层41或第二栅导电层42中。或者，一部分数据走线600布置在第一源漏导电层43或第二源漏导电层44中，一部分触控走线800和剩余的数据走线600布置在触控层30或遮光层210中，剩余的触控走线800布置在第一栅导电层41或第二栅导电层42中。或者，一部分数据走线600和一部分触控走线800布置在第一源漏导电层43或第二源漏导电层44中，剩余的数据走线600和另一部分触控走线800布置在触控层30或遮光层210中，剩余的触控走线800布置在第一栅导电层41或第二栅导电层42中。
参照图5A至图5C，位于所述第一导电层中任意两个相邻的走线之间的节距为第一走线节距pt1，位于所述第二导电层中任意两个相邻的走线之间的节距为第二走线节距pt2，位于所述第三导电层中任意两个相邻的走线之间的节距为第三走线节距pt3。
需要说明的是，在本公开的实施例中，两个相邻的走线之间的节距可以为两个相邻的走线的中心之间的距离。例如，两个相邻的走线中每一个走线的线宽为wdx，两个相邻的走线之间的间隔距离为spx，那么，两个相邻的走线之间的节距ptx可以等于wdx+spx。
在本公开的实施例中，所述第一走线节距pt1和所述第二走线节距pt2中的任一个 均小于所述第三走线节距pt3。例如，所述第一走线节距pt1和所述第二走线节距pt2可以基本相等。
例如，在本公开的实施例中，可以采用干刻工艺(即干法刻蚀工艺)在所述第一导电层中形成走线(包括数据走线和触控走线等位于所述第一导电层中的各种走线)。在干刻工艺中，走线之间的走线节距最小可以控制在约4.2微米。可以采用干刻工艺(即干法刻蚀工艺)在所述第二导电层中形成走线(包括数据走线和触控走线等位于所述第二导电层中的各种走线)。在干刻工艺中，走线之间的走线节距最小可以控制在约4.2微米。可以采用湿刻工艺(即湿法刻蚀工艺)在所述第三导电层中形成走线(包括数据走线和触控走线等位于所述第三导电层中的各种走线)。在湿刻工艺中，走线之间的走线节距最小可以控制在约5.5微米。
应该理解，所述第三导电层可以为栅导电层，在显示面板的制造工艺中，为了在栅导电层中实现自对准工艺或自对准区域，通常采用湿刻工艺在栅导电层中形成栅线、栅极等各个导电部件。
也就是说，在本公开的实施例中，所述第一走线节距pt1和所述第二走线节距pt2可以为约4.2微米，所述第三走线节距pt3可以为约5.5微米。
在本公开的实施例中，在扇出区中，在走线节距较小的两个导电层中布置较多的走线，在走线节距较大的导电层中布置较少的走线，可以在各个导电层中均匀布置各个走线所占用的空间，这样，可以减小扇出区的高度，从而可以减小显示面板的边框，有利于实现窄边框的显示面板和显示装置。
在本公开的实施例中，在所述扇出区FA中，位于所述第一导电层中的各个走线以及各个走线之间的第一走线间隔所占用的空间具有第一宽度wd1，位于所述第二导电层中的各个走线以及各个走线之间的第二走线间隔所占用的空间具有第二宽度wd2，位于所述第三导电层中的各个走线以及各个走线之间的第三走线间隔所占用的空间具有第三宽度wd3。所述第一宽度wd1、所述第二宽度wd2和所述第三宽度wd3中任意两者之比在0.95～1.05之间。即所述第一宽度wd1、所述第二宽度wd2和所述第三宽度wd3中任意两者彼此基本相等。
例如，所述多个数据走线600的数量为m，所述多个触控走线800的数量为n。在所述扇出区的第一导电层中，设置有m1个数据走线和n1个触控走线；在所述扇出区的第二导电层中，设置有m2个数据走线和n2个触控走线；在所述扇出区的第三导电层中，设置有n3个触控走线，其中，m＝m1+m2，n＝n1+n2+n3；以及，m1+n1＝m2+n2。 其中，m、n、m1、m2、n3均为大于等于2的正整数，n1、n2为大于等于0的整数，且n1、n2不同时为0。
例如，(m1+n1)×pt1＝(m2+n2)×pt2。即，所述第一宽度wd1等于所述第二宽度wd2。
例如，
其中，pr表示所述第一宽度与所述第三宽度之比，pr在0.95～1.05之间。即，所述第一宽度wd1基本等于所述第三宽度wd3。
图7是根据本公开的实施例的显示面板的扇出区的示意图，其中示意性示出了扇出区中的走线所占用空间的宽度与扇出区的高度的关系。
如图7所示，a表示显示区AA相对于芯片IC突出的部分的宽度的一半，即，a与芯片IC的设置位置有关。b表示显示区AA与芯片IC重合部分的宽度的一半，即，b与显示面板的显示区AA的宽度有关。h表示扇出区FA的高度。e表示扇出区中的走线的倾斜角度。d表示显示区AA的中间位置与芯片IC的引脚的连接线，d与扇出区中走线的数量和走线节距相关。c为垂直于边缘走线的辅助线的高度。
根据相似三角形可知，c/d＝a/(a+b)，得到c＝ad/(a+b)。
根据sin(e)＝c/a，得到e＝arcsin(d/(a+b))。
根据tan(e)＝h/a，得到h＝a*tan(e)。
根据上述各式可知，扇出区的高度h与a和e相关，e与b和d相关。在显示面板的尺寸(决定了b)和芯片IC位置(决定了a)固定的前提下，扇出区FA的高度h仅和d正相关。也就是说，扇出区FA的高度h仅和扇出区中走线所占用的空间的宽度(即上述的第一宽度wd1、第二宽度wd2、第三宽度wd3)正相关。在本公开的实施例中，通过合理布置位于扇出区中的三个导电层中的走线，可以减小扇出区中的走线所占用的空间的宽度，从而可以减小扇出区的高度。这样，可以减小扇出区所在的下边框的宽度，从而有利于实现窄边框的显示面板。
在本公开的实施例中，参照图4，所述多个触控走线800中位于所述扇出区FA的两侧边缘处的一部分位于所述第一导电层和所述第二导电层中的至少一个中。即，与部分数据走线600同层布置的触控走线800布置在扇出区FA的两侧边缘位置处。
图8是根据本公开的另一些实施例的显示面板的扇出区的局部放大图。可替换地，参照图8，在本公开的实施例中，对于多个触控走线600而言，位于奇数位置的触控走线600位于所述第一导电层和所述第二导电层中的至少一个中，或者，位于偶数位 置的触控走线600位于所述第一导电层和所述第二导电层中的至少一个中。即，与部分数据走线600同层布置的触控走线800与同层的数据走线600均匀地布置。
图9A至图9C分别示意性示出了根据本公开的实施例的显示面板的扇出区中走线的布置的不同实施方式。
参照图9A，一部分数据走线位于所述第一导电层中，剩余的数据走线位于所述第二导电层中，一部分触控走线位于所述第一导电层中，剩余的触控走线位于所述第三导电层中。即，m1个数据走线位于所述第一导电层中，m2个数据走线位于所述第二导电层中，n1个触控走线位于所述第一导电层中，n2＝0。在显示区AA中，分别有数据线DL和触控信号线TL与扇出区中的数据走线600和触控走线800对应电连接。例如，如图9A所示，对所述m1个数据走线电连接的数据线、与所述n1个触控走线电连接的触控信号线、与所述m2个数据走线电连接的数据线连续编号，使用该编号表示其设置位置。例如，所述m1个数据走线电连接的数据线、与所述n1个触控走线电连接的触控信号线均位于奇数位置(如图9A中的1、3、5、7、9)；与所述m2个数据走线电连接的数据线位于偶数位置(如图9A中的2、4、6、8、10)。
参照图9B，一部分数据走线位于所述第一导电层中，剩余的数据走线位于所述第二导电层中，一部分触控走线位于所述第二导电层中，剩余的触控走线位于所述第三导电层中。即，m1个数据走线位于所述第一导电层中，m2个数据走线位于所述第二导电层中，n2个触控走线位于所述第二导电层中，n1＝0。在显示区AA中，分别有数据线DL和触控信号线TL与扇出区中的数据走线600和触控走线800对应电连接。例如，如图9B所示，对所述m1个数据走线电连接的数据线、与所述n2个触控走线电连接的触控信号线、与所述m2个数据走线电连接的数据线连续编号，使用该编号表示其设置位置。例如，与所述m1个数据走线电连接的数据线位于奇数位置(如图9B中的1、3、5、7、9)，与所述n2个触控走线电连接的触控信号线位于偶数位置(如图9B中的2、8)；与所述m2个数据走线电连接的数据线位于偶数位置(如图9B中的4、6、10)。
参照图9C，一部分数据走线位于所述第一导电层中，剩余的数据走线位于所述第二导电层中，一部分触控走线位于所述第一导电层中，另一部分触控走线位于所述第二导电层中，剩余的触控走线位于所述第三导电层中。即，m1个数据走线位于所述第一导电层中，m2个数据走线位于所述第二导电层中，n1个触控走线位于所述第二导电层中，n2个触控走线位于所述第二导电层中，n3个触控走线位于所述第三导电层中， m1、m2、n1、n2、n3均为大于0的正整数。在显示区AA中，分别有数据线DL和触控信号线TL与扇出区中的数据走线600和触控走线800对应电连接。例如，如图9C所示，对所述m1个数据走线电连接的数据线、与所述n1个触控走线电连接的触控信号线、与所述m2个数据走线电连接的数据线、与所述n2个触控走线电连接的触控信号线连续编号，使用该编号表示其设置位置。例如，与所述m1个数据走线电连接的数据线位于奇数位置(如图9C中的1、5、7、9)，与所述n1个触控走线电连接的触控信号线位于奇数位置(如图9C中的3)，与所述m2个数据走线电连接的数据线位于偶数位置(如图9C中的2、4、6、10)，与所述n2个触控走线电连接的触控信号线位于偶数位置(如图9C中的8。在本公开的实施例中，可替换地，与所述m1个数据走线电连接的数据线可以位于偶数位置，与所述n1个触控走线电连接的触控信号线可以位于偶数位置，与所述m2个数据走线电连接的数据线可以位于奇数位置，与所述n2个触控走线电连接的触控信号线可以位于奇数位置。
图10A和图10B分别示意性示出了根据本公开的实施例的显示面板中的跳线区的示意图。
参照图1至图10B，在本公开的实施例中，在扇出区FA中，全部的数据走线和一部分触控走线布置在所述第一导电层和所述第二导电层中，这样，显示区AA中的数据线DL和触控信号线TL的排布规律与芯片IC上的用于提供数据信号和触控信号的数据信号引脚和触控信号引脚的排布规律不同。在这种情况下，需要额外增加跳线区TA，将显示区AA中的数据线DL和触控信号线TL分别和对应的引脚连接。即，在本公开的实施例中，所述显示面板还包括多个跳线，所述扇出区包括跳线区TA，所述跳线区TA位于所述多个数据走线和多个触控走线与所述芯片IC之间，用于多个跳线用于将所述多个数据走线和多个触控走线与所述芯片电连接。例如，所述多个跳线可以包括第一跳线和第二跳线。第一跳线可以用于电连接位于所述第一导电层中的走线，第二跳线可以电连接所述第二导电层中的走线。
参照图10A和图10B，所述多个数据走线或所述多个触控走线包括位于所述扇出区FA的侧边缘处(图中的左侧区域)的第一走线601和位于所述扇出区FA的中间位置处(图中的左侧区域)的第二走线602，所述第一走线601包括倾斜部分6011和竖直部分6012，所述竖直部分6012平行于所述第二方向Y延伸，所述倾斜部分6011相对于所述第二方向Y倾斜地延伸。所述第二走线602仅包括竖直部分。
如图10A所示，从芯片IC的两侧至芯片IC的中间位置，位于扇出区FA中的走 线的倾斜部分6011逐渐变短，竖直部分6012逐渐变长。跳线区TA位于所述走线的竖直部分6012的下方。即，在该实施例中，额外增加跳线区TA，这样，会导致显示面板的下侧边框的宽度增加，不利于实现窄边框的显示面板。
如图10B所示，从芯片IC的两侧至芯片IC的中间位置，逐渐上拉扇出区中的走线的竖直部分6012，即，相对于图10A中的实施例，将扇出区中的走线的竖直部分逐渐缩短，这样，跳线区TA可以占用扇出区中的走线的竖直部分上拉避让的空间。在该实施例中，跳线区TA不会影响扇出区的整体高度，进而可以保证显示面板的下侧边框的宽度不增加。
例如，在图10B所示的实施例中，所述第二走线602的竖直部分(即整个第二走线)与所述第一走线601的竖直部分6012的长度之比大于2。
例如，所述跳线区FA位于所述竖直部分与所述芯片之间，使得所述第二走线602的竖直部分的长度小于1毫米。例如，所述第一走线601的竖直部分6012的长度小于0.5毫米。
在本公开的实施例中，位于所述第一导电层中的各个走线在所述衬底基板上的正投影、位于所述第二导电层中的各个走线在所述衬底基板上的正投影和位于所述第三导电层中的各个走线在所述衬底基板上的正投影中的至少一些间隔设置。例如，位于所述第一导电层中的各个走线在所述衬底基板上的正投影、位于所述第二导电层中的各个走线在所述衬底基板上的正投影和位于所述第三导电层中的各个走线在所述衬底基板上的正投影之间至少存在一些未遮挡区域，该未遮挡区域沿第一方向X的宽度为所述扇出区的整体宽度的25％以上。这样，在使用UV光(即紫外光)固化显示面板的封框胶时，可以保证扇出区对UV光有足够的透过率，避免封框胶固化异常。
图11是根据本公开的一些示例性实施例的显示装置的示意图。所述显示装置1000包括上述的显示面板。
所述显示装置可以包括任何具有显示功能的设备或产品。例如，所述显示装置可以是智能电话、移动电话、电子书阅读器、台式电脑(PC)、膝上型PC、上网本PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字音频播放器、移动医疗设备、相机、可穿戴设备(例如头戴式设备、电子服饰、电子手环、电子项链、电子配饰、电子纹身、或智能手表)、电视机等。
应该理解，根据本公开实施例的显示装置具有上述显示面板的所有特点和优点，具体可以参见上文的描述。
虽然本公开的总体技术构思的一些实施例已被显示和说明，本领域普通技术人员将理解，在不背离所述总体技术构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。
Claims (16)
- 一种显示面板，其特征在于，包括：衬底基板，所述衬底基板包括显示区和第一侧边区，所述第一侧边区位于所述显示区的第一侧，所述第一侧边区包括扇出区；多个像素单元，所述多个像素单元中的至少一些沿第一方向和第二方向成阵列地设置在所述衬底基板的显示区中，第一方向和第二方向相交；多个触控单元，所述多个触控单元中的至少一些沿第一方向和第二方向成阵列地设置在所述衬底基板的显示区中；多个数据线，所述数据线的至少一部分位于所述显示区中，所述多个数据线分别与所述多个像素单元电连接，用于给各个像素单元供给数据信号；多个触控信号线，所述触控信号线的至少一部分位于所述显示区中，所述多个触控信号线分别与所述多个触控单元电连接，用于给各个触控单元供给触控信号；芯片，所述芯片位于所述第一侧边区中，所述扇出区位于所述显示区和所述芯片之间；多个数据走线，所述多个数据走线位于所述扇出区，所述多个数据走线分别将所述多个数据线与所述芯片电连接；多个触控走线，所述多个触控走线位于所述扇出区，所述多个触控走线分别将所述多个触控信号线与所述芯片电连接，其中，所述显示面板包括设置于所述衬底基板上的第一导电层、第二导电层和第三导电层，所述多个数据走线的一部分位于所述第一导电层中，所述多个数据走线的剩余部分位于所述第二导电层中，所述多个触控走线的一部分位于所述第一导电层和所述第二导电层中的至少一个中，所述多个触控走线的剩余部分位于所述第三导电层中，位于所述第一导电层中任意两个相邻的走线之间的节距为第一走线节距，位于所述第二导电层中任意两个相邻的走线之间的节距为第二走线节距，位于所述第三导电层中任意两个相邻的走线之间的节距为第三走线节距，所述第一走线节距和所述第二走线节距中的任一个均小于所述第三走线节距。
- 根据权利要求1所述的显示面板，其中，在所述扇出区中，位于所述第一导电层中的各个走线以及各个走线之间的第一走线间隔所占用的空间具有第一宽度，位于所述第二导电层中的各个走线以及各个走线之间的第二走线间隔所占用的空间具有第二宽度，位于所述第三导电层中的各个走线以及各个走线之间的第三走线间隔所占用的空间具有第三宽度；所述第一宽度、所述第二宽度和所述第三宽度中任意两者之比在0.95～1.05之间。
- 根据权利要求2所述的显示面板，其中，所述多个数据走线的数量为m，所述多个触控走线的数量为n；在所述扇出区的第一导电层中，设置有m1个数据走线和n1个触控走线；在所述扇出区的第二导电层中，设置有m2个数据走线和n2个触控走线；在所述扇出区的第三导电层中，设置有n3个触控走线，其中，m＝m1+m2，n＝n1+n2+n3；以及，m1+n1＝m2+n2，其中，m、n、m1、m2、n3均为大于等于2的正整数，n1、n2为大于等于0的整数，且n1、n2不同时为0。
- 根据权利要求3所述的显示面板，其中，(m1+n1)×pt1＝(m2+n2)×pt2，其中，pt1表示所述第一走线节距，pt2表示所述第二走线节距。
- 根据权利要求4所述的显示面板，其中， pr表示所述第一宽度与所述第三宽度之比，pr在0.95～1.05之间。
- 根据权利要求1-5中任一项所述的显示面板，其中，所述像素单元包括像素驱动电路，所述像素驱动电路包括薄膜晶体管，所述薄膜晶体管包括有源层、栅极、源极和漏极，所述栅极位于所述第三导电层中，所述源极和所述漏极位于所述第一导电层中。
- 根据权利要求6所述的显示面板，其中，所述触控单元包括触控电极，所述触 控电极位于所述第二导电层中。
- 根据权利要求6所述的显示面板，其中，所述显示面板包括位于所述衬底基板与所述有源层之间的遮光部，所述遮光部在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影至少部分重叠；所述遮光部位于所述第二导电层中。
- 根据权利要求7或8所述的显示面板，其中，所述多个触控走线中位于所述扇出区的两侧边缘处的一部分位于所述第一导电层和所述第二导电层中的至少一个中；或者，对于多个触控走线而言，位于奇数位置的触控走线位于所述第一导电层和所述第二导电层中的至少一个中，或者，位于偶数位置的触控走线位于所述第一导电层和所述第二导电层中的至少一个中。
- 根据权利要求3所述的显示面板，其中，m1个数据走线位于所述第一导电层中，m2个数据走线位于所述第二导电层中，n1个触控走线位于所述第一导电层中，n2＝0，与所述m1个数据走线电连接的数据线和与所述n1个触控走线电连接的触控信号线均位于奇数位置；与所述m2个数据走线电连接的数据线位于偶数位置。
- 根据权利要求3所述的显示面板，其中，m1个数据走线位于所述第一导电层中，m2个数据走线位于所述第二导电层中，n2个触控走线位于所述第二导电层中，n1＝0，与所述m1个数据走线电连接的数据线位于奇数位置，与所述n2个触控走线电连接的触控信号线位于偶数位置；与所述m2个数据走线电连接的数据线位于偶数位置。
- 根据权利要求3所述的显示面板，其中，m1个数据走线位于所述第一导电层 中，m2个数据走线位于所述第二导电层中，n1个触控走线位于所述第二导电层中，n2个触控走线位于所述第二导电层中，n1、n2均为正整数，与所述m1个数据走线电连接的数据线位于奇数位置，与所述n1个触控走线电连接的触控信号线位于奇数位置，与所述m2个数据走线电连接的数据线位于偶数位置，与所述n2个触控走线电连接的触控信号线位于偶数位置；或者，与所述m1个数据走线电连接的数据线位于偶数位置，与所述n1个触控走线电连接的触控信号线位于偶数位置，与所述m2个数据走线电连接的数据线位于奇数位置，与所述n2个触控走线电连接的触控信号线位于奇数位置。
- 根据权利要求1或2所述的显示面板，其中，所述多个数据走线或所述多个触控走线包括位于所述扇出区的侧边缘处的第一走线和位于所述扇出区的中间位置处的第二走线，所述第一走线包括倾斜部分和竖直部分，所述竖直部分平行于所述第二方向延伸，所述倾斜部分相对于所述第二方向倾斜地延伸，所述第二走线仅包括竖直部分，所述第二走线的竖直部分与所述第一走线的竖直部分之比大于2。
- 根据权利要求13所述的显示面板，其中，所述显示面板还包括多个跳线，所述扇出区包括跳线区，所述跳线区位于所述多个数据走线和多个触控走线与所述芯片之间，用于多个跳线用于将所述多个数据走线和多个触控走线与所述芯片电连接，所述跳线区位于所述竖直部分与所述芯片之间，使得所述第二走线的竖直部分的长度小于1毫米。
- 根据权利要求1或2所述的显示面板，其中，位于所述第一导电层中的各个走线在所述衬底基板上的正投影、位于所述第二导电层中的各个走线在所述衬底基板上的正投影和位于所述第三导电层中的各个走线在所述衬底基板上的正投影中的至少一些间隔设置。
- 一种显示装置，其特征在于，包括根据权利要求1-15中任一项所述的显示面板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2021/139472 WO2023115239A1 (zh) | 2021-12-20 | 2021-12-20 | 显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116648662A true CN116648662A (zh) | 2023-08-25 |
Family
ID=86900906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180004019.1A Pending CN116648662A (zh) | 2021-12-20 | 2021-12-20 | 显示面板和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240241542A1 (zh) |
| CN (1) | CN116648662A (zh) |
| WO (1) | WO2023115239A1 (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108732837A (zh) * | 2018-05-29 | 2018-11-02 | 武汉华星光电技术有限公司 | Tft阵列基板及液晶显示面板 |
| CN108806513A (zh) * | 2018-06-29 | 2018-11-13 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN109449169A (zh) * | 2018-12-06 | 2019-03-08 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN109491121A (zh) * | 2018-12-24 | 2019-03-19 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| CN112071206A (zh) * | 2020-09-15 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN114035387A (zh) * | 2021-11-30 | 2022-02-11 | 绵阳惠科光电科技有限公司 | 阵列基板和显示面板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107783698B (zh) * | 2015-04-01 | 2021-01-05 | 上海天马微电子有限公司 | 一种阵列基板、显示面板 |
| JP2017199138A (ja) * | 2016-04-26 | 2017-11-02 | 大日本印刷株式会社 | タッチパネルセンサ及び検出機能付き表示装置 |
| CN106951125B (zh) * | 2017-03-30 | 2019-09-13 | 上海天马微电子有限公司 | 一种触控显示面板及触控显示装置 |
| JP7212854B2 (ja) * | 2018-09-25 | 2023-01-26 | 大日本印刷株式会社 | 導電性パターン基板及び導電性パターン基板の製造方法 |
| KR20210085388A (ko) * | 2019-12-30 | 2021-07-08 | 엘지디스플레이 주식회사 | 터치 디스플레이 장치 |
| CN113157129B (zh) * | 2021-03-04 | 2024-04-19 | 京东方科技集团股份有限公司 | 一种触控基板及其制备方法、触控显示装置 |
| KR20220152469A (ko) * | 2021-05-07 | 2022-11-16 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2021
- 2021-12-20 US US17/925,658 patent/US20240241542A1/en active Pending
- 2021-12-20 CN CN202180004019.1A patent/CN116648662A/zh active Pending
- 2021-12-20 WO PCT/CN2021/139472 patent/WO2023115239A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108732837A (zh) * | 2018-05-29 | 2018-11-02 | 武汉华星光电技术有限公司 | Tft阵列基板及液晶显示面板 |
| CN108806513A (zh) * | 2018-06-29 | 2018-11-13 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN109449169A (zh) * | 2018-12-06 | 2019-03-08 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US20210111191A1 (en) * | 2018-12-06 | 2021-04-15 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method thereof, and display device |
| CN109491121A (zh) * | 2018-12-24 | 2019-03-19 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| CN112071206A (zh) * | 2020-09-15 | 2020-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN114035387A (zh) * | 2021-11-30 | 2022-02-11 | 绵阳惠科光电科技有限公司 | 阵列基板和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023115239A1 (zh) | 2023-06-29 |
| US20240241542A1 (en) | 2024-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10394374B2 (en) | Touch control display panel and touch control display device | |
| CN109216377B (zh) | 显示设备及其制作方法 | |
| CN113253870B (zh) | 显示模块 | |
| CN113097263B (zh) | 显示基板和显示装置 | |
| JP7548819B2 (ja) | ディスプレイパネル及びその製造方法、表示装置 | |
| CN117222277A (zh) | 显示装置 | |
| CN106898635B (zh) | 显示面板、显示装置 | |
| EP4047662B1 (en) | Array substrate and display device | |
| CN113206139B (zh) | 显示面板及其制作方法、显示装置 | |
| US20230100542A1 (en) | Electronic device | |
| KR20230124841A (ko) | 표시 기판 및 표시 장치 | |
| US20050194678A1 (en) | Bonding pad structure, display panel and bonding pad array structure using the same and manufacturing method thereof | |
| US12075566B2 (en) | Bonding pad structure | |
| CN217521581U (zh) | 触控显示面板和显示装置 | |
| US20240065053A1 (en) | Display Panel and Terminal Device | |
| US11289567B2 (en) | Display device including color filter and light shielding layer | |
| CN116648662A (zh) | 显示面板和显示装置 | |
| EP4145529A1 (en) | Display substrate and method for manufacturing same, and display device | |
| US11024697B2 (en) | Display apparatus and method of manufacturing the same | |
| CN113470530B (zh) | 显示基板和显示装置 | |
| US20240152226A1 (en) | Touch display panel and display device | |
| US12035587B2 (en) | Display panel and display device | |
| CN115413370B (zh) | 显示基板及显示装置 | |
| US20240147769A1 (en) | Display panel | |
| WO2022193315A1 (zh) | 触控显示基板及其制备方法、触控显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |