CN116643609A - 具有电源噪声消除的电压调节器 - Google Patents
具有电源噪声消除的电压调节器 Download PDFInfo
- Publication number
- CN116643609A CN116643609A CN202211610033.9A CN202211610033A CN116643609A CN 116643609 A CN116643609 A CN 116643609A CN 202211610033 A CN202211610033 A CN 202211610033A CN 116643609 A CN116643609 A CN 116643609A
- Authority
- CN
- China
- Prior art keywords
- voltage
- buffer
- pass transistor
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 38
- 230000008878 coupling Effects 0.000 claims abstract description 32
- 238000010168 coupling process Methods 0.000 claims abstract description 32
- 238000005859 coupling reaction Methods 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000013461 design Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 230000033228 biological regulation Effects 0.000 claims description 3
- 230000009467 reduction Effects 0.000 abstract description 4
- 230000001105 regulatory effect Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/467—Sources with noise compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开了利用电容耦合电源降噪部件的电源降噪方法和低压差(LDO)电压调节器。一种说明性的电压调节器包括：传输晶体管，具有n型传导沟道，该传输晶体管将电源电压耦合到输出节点；运算放大器，从输出节点的基准电压和经缩放或未经缩放电压之间的差导出用于所述传输晶体管的控制信号，所述控制信号被提供给所述传输晶体管的栅极或基极；缓冲器，从所述电源电压导出纹波消除信号；以及耦合电容器，将缓冲器耦合到传输晶体管的基极或栅极，以将纹波消除信号施加到控制信号上。
Description
背景技术
大多数集成电路器件已经变得如此复杂，以至于电子器件设计者从零开始设计它们是不切实际的。相反，电子器件设计者依赖于集成电路布图设计的预定义模块化单元，根据需要排列和连接它们以实现所需器件的各种功能。每个模块化单元都有定义好的接口和行为，该接口和行为已经过其创建者的验证。虽然每个模块化单元可能需要大量的时间和投资来创建，但其可重用性和进一步的开发大大缩短了产品周期时间，并实现了更好的产品。预定义单元可以分层地组织，其中给定的单元并入了一个或多个较低级别的单元，并转而又被并入更高级别的单元中。许多组织具有用于销售或许可的这种预定义模块化单元的库，包括例如嵌入式处理器、存储器、用于不同总线标准的接口、电源转换器、倍频器、传感器换能器接口，仅举几个例子。预定义模块化单元也称为单元、块、核心和宏，这些术语具有不同的含义和变化(“IP核心”、“软宏”)，但经常被互换使用。
模块化单元可以以不同的方式表示，例如，以硬件描述语言(HDL)文件的形式，或者作为可以直接打印到一系列制造工艺掩模上的完全布线设计。完全布线设计文件通常是特定于工艺的，这意味着通常需要额外的设计工作来将模块化单元迁移到不同的工艺或制造商。相反，HDL形式的模块化单元需要后续的合成、布局和布线步骤来实现，但与工艺无关，这意味着不同的制造商可以应用他们优选的自动化合成、布局和布线工艺来使用各种制造工艺实现诸单元。由于其更高级别的表示，HDL单元可能更适合于修改和使用可变设计参数，而完全布线单元可能在面积要求、可靠性和性能方面提供更好的可预测性。虽然没有固定的规则，但数字模块设计更通常指定成HDL形式，而模拟和混合信号单元更通常指定为较低级别的物理描述。
许多模块化单元，诸如高带宽串行器/解串器(SerDes)模块，对电源噪声很敏感。这种噪声通常由高带宽电路中的信号跃迁引起，增加了传输信号和接收器时钟的抖动，并影响用于均衡和码元判定的放大器的工作。尽管存在各种技术用于将电源噪声限制到可接受水平，但是它们过于复杂、耗电，或者根本不可行用作预定义模块化单元的一部分。
发明内容
因此，本文公开了利用电容耦合电源降噪部件的电源降噪方法和低压差(LDO)电压调节器。一种说明性的电压调节器包括：具有n型传导沟道的传输晶体管，该传输晶体管将电源电压耦合到输出节点；运算放大器，该运算放大器从输出节点的基准电压与经缩放或未经缩放电压之间的差导出用于传输晶体管的控制信号，该控制信号被提供给传输晶体管的栅极或基极；缓冲器，该缓冲器从电源电压导出纹波消除信号；以及耦合电容器，该耦合电容器将缓冲器耦合到传输晶体管的基极或栅极，以将纹波消除信号施加到控制信号上。
一种说明性的电压调节方法，包括：使用具有n型传导沟道的传输晶体管将电源电压耦合到输出节点；使用运算放大器从输出节点的基准电压与经缩放或未经缩放电压之间的差导出用于传输晶体管的控制信号；利用缓冲器从电源电压导出纹波消除信号；将控制信号提供给传输晶体管的栅极或基极；以及通过将缓冲器耦合到传输晶体管的基极或栅极的耦合电容器将纹波消除信号施加到控制信号上。
一种说明性的计算机可读信息存储介质，其存储低压差(LDO)电压调节电路的硬件描述语言(HDL)设计，该设计指定：具有n型传导沟道的传输晶体管，该传输晶体管将电源电压耦合到输出节点；运算放大器，从输出节点的基准电压与经缩放或未经缩放电压之间的差导出用于传输晶体管的控制信号，该控制信号被提供给传输晶体管的栅极或基极；缓冲器，从所述电源电压导出纹波消除信号；以及耦合电容器，将缓冲器耦合到传输晶体管的基极或栅极，以将纹波消除信号施加到控制信号上。
前述调节器、方法和设计中的每一个都可以单独地或结合地实现，并可以以任何合适的组合与以下特征中的任何一个或多个一起实现：1.将电源电压耦合到所述缓冲器的输入的前馈电容器。2.通过前馈电阻器向缓冲器的输入提供偏置电压。3.前馈电阻器和前馈电容器共同充当高通滤波器。4.传输晶体管是n型金属氧化物半导体(NMOS)晶体管。5.缓冲器是反相缓冲器，其包括与第二NMOS晶体管串联的第一NMOS晶体管，该第一NMOS晶体管具有固定的偏置，且该第二NMOS晶体管具有电容耦合到电源电压的栅极，以在第一和第二NMOS晶体管之间的中间节点上生成纹波消除信号。6.缓冲器的增益为约负1。7.传输晶体管具有栅极电容，并且该栅极电容与耦合电容之比确定纹波消除信号的比例因子。8.电阻分压器，其将输出节点的经缩放电压提供给运算放大器的反相节点。
附图说明
图1是说明性的低压差(LDO)电压调节器电路的示意图。
图2是相对复杂的电压调节器电路的示意图。
图3是具有电容耦合电源噪声消除的说明性电压调节器电路的示意图。
具体实施方式
请注意，附图和以下描述中给出的具体实施例不限制本公开。相反，它们为普通技术人员辨别权利要求范围中所包含的替代形式、等同物和修改提供了基础。
图1示出了电压调节器电路100，其可以是以HDL设计的形式指定的电路块，并且实现为半导体衬底上的集成电路。电压调节器电路100是低压差(LDO)电压调节器，因此，它包括将电源电压VIN耦合到经调节电压节点VOUT的传输晶体管M0，以向负载电路102供电。负载电路在此表示为输出电容COUT和可变的电流吸收器IOUT，该可变的电流吸收器消耗来自经调节电压节点VOUT的功率。对于SerDes模块，即使在电流消耗从接近零变化到数百毫安时，也希望将经调节电压VOUT保持在恒定值。
传输晶体管M0是n沟道金属氧化物半导体(NMOS)晶体管，其具有从运算放大器104接收控制信号VC的栅极。运算放大器104在其非反相输入V+处接收基准电压VREF且在其反相输入V_处接收未缩放或缩放版的经调节电压VOUT，放大两者之间的差以驱动传输晶体管M0的栅极。学术文献中有许多生成基准电压VREF的合适方法，但由于稳定性和易于实施，带隙基准电压可能是优选的。
由于这样的基准电压通常是期望的经调节电压VOUT的一部分，因此电阻分压器106可用于缩放。分压器106将经缩放电压VOUT*R2/(R1+R2)提供给运算放大器104的反相输入V_。只要电源电压VIN充分超过期望电压VOUT，放大器104就会提供负反馈，当反相输入电压V_小于非反相输入电压V+时升高控制信号电压VC(和经调节电压VOUT)，且当反相输入电压V_大于非反相输入电压V+时降低控制信号电压(和VOUT)。以这种方式，放大器104迫使其输入端子之间的差为零，从而设置VOUT＝VREF*(R1+R2)/R2理想情况下，经调节电压VOUT与电源电压VIN无关，且只要电源电压的变化率不超过放大器调节控制电压的能力，性能就接近理想。然而，传输晶体管的固有栅极电容CG与放大器的输出电导相结合，以对可被校正的变化率施加上限，从而对可被抑制的噪声频率施加上限。
然而，应该注意的是，本征输入电容(可能通过分立或集成输入电容增强)CIN与电源阻抗协作，以充当抑制高于一定截止频率的电源噪声的低通滤波器。对于输入电容和电源阻抗的可行组合，该截止频率远高于放大器104所能应付的上限。这两个频率限定噪声频率的中间值，该中间值可以通过说明性的电压调节器泄漏，从而导致经调节电压VOUT中的不期望的变化。作为一个示例，对于某些设想中的电压调节器实施例，中间频率范围为2兆赫至10兆赫。
图2示出了说明性的电压调节器电路200，其增加了复杂性以改善对中间噪声频率的抑制。与电压调节器电路100不同，电压调节器电路200采用p沟道金属氧化物半导体(PMOS)晶体管作为其传输晶体管MP。(NMOS晶体管在较高电压下表现更好，而PMOS晶体管在较低电压下表现更好。)为了实现PMOS传输晶体管MP的负反馈，基准电压VREF被提供给运算放大器204的反相输入V_，而经缩放的输出电压VOUT*R2/(R1+R2)被提供给非反相输入V+。放大器204放大V+和V_之间的差以提供反馈信号VFB。
求和放大器208将反馈信号VFB与前馈信号VFF组合，以产生控制信号VS并提供给传输晶体管MP的栅极。控制信号VS可表示为
前馈放大器210产生前馈信号VFF，其可表示为
对于超过约1/2πRFF1CFF的频率，前馈放大器充当高通滤波器，可以选择该频率，以使得前馈信号VFF代表电源电压的中频噪声分量。求和放大器208的电阻使得控制电压能够抑制来自经调节电压VOUT的这些噪声分量。
使用两个额外的运算放大器及其支持部件显著增加电路的复杂性，消耗更多的面积、更多的功率，并且需要仔细校准以获得正确的性能。使用依赖于迁移率降低的电荷载流子的PMOS传输晶体管MP进一步限制了调节器电路200的效率和性能。
相较之下，图3的说明性的电压调节器电路300保留了电路100的大部分简单性，仅增加了具有AC耦合电容器CFF和CC的反相缓冲器310。反相缓冲器310可实现为串联的两个NMOS晶体管M1、M2。晶体管M1耦合在地和中间节点之间，而晶体管M2耦合在该中间节点和电源电压VIN之间。偏置电压VB2耦合到晶体管M2的栅极，使其基本上充当恒定电流源。电阻RFF将相应的偏置电压VB1耦合到晶体管M1的栅极，使得在没有电源电压变化的情况下，M1充当与恒定电流源M2匹配的电流吸收器。
耦合电容器CFF将电源电压VIN的变化耦合到电流吸收器晶体管M1的栅极，在中间节点上产生纹波消除信号电压VRC。耦合电容CFF与电阻RFF结合，以充当高通滤波器。对于频率高于1/2πRFFCFF的电源电压变化，消除信号电压VRC包括相应频率处的负变化。反相缓冲器310可被配置为对上述中间噪声频率的范围提供-1的增益。耦合电容器CC和栅极电容CG可以充当阻抗分压器，将消除信号VRC缩放1/(1+CG/CC)。传输晶体管M0的栅极电压是具有叠加的经缩放的消除信号VRC的控制信号VC(参见图1)：
相应地，选择耦合电容CC以使消除信号电压的负变化与中间噪声频率范围内的相应电源电压变化相匹配。
以这种方式，所示的调节器直接从经调节电压中减去电源电压噪声，在中间噪声频率下大幅度提高了电源抑制比(PSRR)，导致使用所示的电压调节器的SerDes模块中显著降低的抖动和显著降低的误码率。与调节器电路200(图2)相比，电容耦合和反相缓冲器的使用大大降低了复杂性、面积和功耗。
一旦充分理解了上述公开内容，许多替代形式、等同物和修改对于本领域技术人员来说将变得显而易见。例如，电压调节器电路300是使用NMOS晶体管实现的，但是熟悉本领域的技术人员将认识到所公开的原理可以如何与其他半导体技术一起使用，包括PMOS、CMOS、JFET和BJT。本公开旨在将权利要求解释为包含所附权利要求的范围内所涵盖的所有此类替代形式、等同物和修改。
Claims (20)
1.一种低压差(LDO)电压调节电路，包括：
传输晶体管，具有n型传导沟道，所述传输晶体管将电源电压耦合到输出节点；
运算放大器，从所述输出节点的基准电压和经缩放或未经缩放电压之间的差导出用于所述传输晶体管的控制信号，所述控制信号被提供给所述传输晶体管的栅极或基极；
缓冲器，从所述电源电压导出纹波消除信号；以及
耦合电容器，将所述缓冲器耦合到所述传输晶体管的所述基极或栅极，以将所述纹波消除信号施加到所述控制信号上。
2.根据权利要求1所述的电路，还包括前馈电容器，所述前馈电容器将所述电源电压耦合到所述缓冲器的输入。
3.根据权利要求2所述的电路，其中，偏置电压通过前馈电阻器提供到所述缓冲器的输入，并且其中，所述前馈电阻器和所述前馈电容器共同充当高通滤波器。
4.根据权利要求1所述的电路，其中，所述传输晶体管是n型金属氧化物半导体(NMOS)晶体管。
5.根据权利要求4所述的电路，其中所述缓冲器是反相缓冲器，包括与第二NMOS晶体管串联的第一NMOS晶体管，所述第一NMOS晶体管具有固定偏置，且所述第二NMOS晶体管具有电容耦合到所述电源电压的栅极，以在所述第一和第二NMOS晶体管之间的中间节点上生成所述纹波消除信号。
6.根据权利要求4所述的电路，其中所述传输晶体管具有栅极电容，其中所述缓冲器具有大约负1的增益，并且其中所述栅极电容与所述耦合电容器的比率确定所述纹波消除信号的比例因子。
7.根据权利要求1所述的电路，还包括电阻分压器，所述电阻分压器将所述输出节点的所述经缩放电压提供给所述运算放大器的反相节点。
8.一种低压差(LDO)电压调节方法，包括：
使用具有n型传导沟道的传输晶体管将电源电压耦合到输出节点；
使用运算放大器从所述输出节点的基准电压和经缩放或未经缩放电压之间的差导出用于所述传输晶体管的控制信号；
利用缓冲器从所述电源电压导出纹波消除信号；
将所述控制信号提供给所述传输晶体管的栅极或基极；以及
通过将所述缓冲器耦合到所述传输晶体管的所述基极或栅极的耦合电容器，将所述纹波消除信号施加到所述控制信号上。
9.根据权利要求8所述的方法，还包括：利用前馈电容器将所述电源电压电容耦合到所述缓冲器的输入。
10.根据权利要求9所述的方法，还包括：通过前馈电阻器向所述缓冲器的输入提供偏置电压，其中所述前馈电阻器和所述前馈电容器共同充当高通滤波器。
11.根据权利要求8所述的方法，其中所述传输晶体管是n型金属氧化物半导体(NMOS)晶体管。
12.根据权利要求11所述的方法，其中所述缓冲器是反相缓冲器，包括与第二NMOS晶体管串联的第一NMOS晶体管，所述第一NMOS晶体管具有固定偏置，且所述第二NMOS晶体管具有电容耦合到所述电源电压的栅极，以在所述第一和第二NMOS晶体管之间的中间节点上生成所述纹波消除信号。
13.根据权利要求11所述的方法，其中所述传输晶体管具有栅极电容，其中所述缓冲器具有大约负1的增益，并且其中所述栅极电容与所述耦合电容器的比率确定所述纹波消除信号的比例因子。
14.根据权利要求8所述的方法，还包括使用电阻分压器将所述输出节点的所述经缩放电压提供给所述运算放大器的反相节点。
15.一种计算机可读信息存储介质，其存储低压差(LDO)电压调节电路的硬件描述语言设计，所述设计指定：
传输晶体管，具有n型传导沟道，所述传输晶体管将电源电压耦合到输出节点；
运算放大器，从所述输出节点的基准电压和经缩放或未经缩放电压之间的差导出用于所述传输晶体管的控制信号，所述控制信号被提供给所述传输晶体管的栅极或基极；
缓冲器，从所述电源电压导出纹波消除信号；以及
耦合电容器，将所述缓冲器耦合到所述传输晶体管的所述基极或栅极，以将所述纹波消除信号施加到所述控制信号上。
16.根据权利要求15所述的介质，其中所述设计还指定将所述电源电压耦合到所述缓冲器的输入的前馈电容器。
17.根据权利要求16所述的介质，其中所述设计还指定前馈电阻器，通过所述前馈电阻器向所述缓冲器的输入提供偏置电压，并且其中所述前馈电阻器和所述前馈电容器共同充当高通滤波器。
18.根据权利要求15所述的介质，其中所述传输晶体管是n型金属氧化物半导体(NMOS)晶体管。
19.根据权利要求18所述的介质，其中所述缓冲器是反相缓冲器，所述反相缓冲器包括与第二NMOS晶体管串联的第一NMOS晶体管，所述第一NMOS晶体管具有固定偏置，且所述第二NMOS晶体管具有电容耦合到所述电源电压的栅极，以在所述第一和第二NMOS晶体管之间的中间节点上生成所述纹波消除信号。
20.根据权利要求18所述的介质，其中所述传输晶体管具有栅极电容，其中所述缓冲器具有大约负1的增益，并且其中所述栅极电容与所述耦合电容器的比率确定所述纹波消除信号的比例因子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/652,065 | 2022-02-22 | ||
| US17/652,065 US11789478B2 (en) | 2022-02-22 | 2022-02-22 | Voltage regulator with supply noise cancellation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116643609A true CN116643609A (zh) | 2023-08-25 |
Family
ID=87573953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211610033.9A Pending CN116643609A (zh) | 2022-02-22 | 2022-12-14 | 具有电源噪声消除的电压调节器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11789478B2 (zh) |
| CN (1) | CN116643609A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11687104B2 (en) * | 2021-03-25 | 2023-06-27 | Qualcomm Incorporated | Power supply rejection enhancer |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4908566A (en) * | 1989-02-22 | 1990-03-13 | Harris Corporation | Voltage regulator having staggered pole-zero compensation network |
| US6246221B1 (en) * | 2000-09-20 | 2001-06-12 | Texas Instruments Incorporated | PMOS low drop-out voltage regulator using non-inverting variable gain stage |
| US6600299B2 (en) * | 2001-12-19 | 2003-07-29 | Texas Instruments Incorporated | Miller compensated NMOS low drop-out voltage regulator using variable gain stage |
| EP1336912A1 (en) * | 2002-02-18 | 2003-08-20 | Motorola, Inc. | Low drop-out voltage regulator |
| US6541946B1 (en) * | 2002-03-19 | 2003-04-01 | Texas Instruments Incorporated | Low dropout voltage regulator with improved power supply rejection ratio |
| US6989659B2 (en) * | 2002-09-09 | 2006-01-24 | Acutechnology Semiconductor | Low dropout voltage regulator using a depletion pass transistor |
| US7015680B2 (en) * | 2004-06-10 | 2006-03-21 | Micrel, Incorporated | Current-limiting circuitry |
| US7598716B2 (en) * | 2007-06-07 | 2009-10-06 | Freescale Semiconductor, Inc. | Low pass filter low drop-out voltage regulator |
| JP2009116679A (ja) * | 2007-11-07 | 2009-05-28 | Fujitsu Microelectronics Ltd | リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置 |
| IT1392263B1 (it) * | 2008-12-15 | 2012-02-22 | St Microelectronics Des & Appl | Regolatore lineare di tipo low-dropout e corrispondente procedimento |
| US8427122B2 (en) * | 2010-02-11 | 2013-04-23 | Mediatek Singapore Pte. Ltd. | Enhancement of power supply rejection for operational amplifiers and voltage regulators |
| US8369054B2 (en) * | 2010-06-08 | 2013-02-05 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | NMOS-based feedback power-clamp for on-chip ESD protection |
| US8810224B2 (en) * | 2011-10-21 | 2014-08-19 | Qualcomm Incorporated | System and method to regulate voltage |
| US9075424B2 (en) * | 2013-03-06 | 2015-07-07 | Sandisk Technologies Inc. | Compensation scheme to improve the stability of the operational amplifiers |
| US9577508B2 (en) * | 2013-05-15 | 2017-02-21 | Texas Instruments Incorporated | NMOS LDO PSRR improvement using power supply noise cancellation |
| KR102204678B1 (ko) * | 2014-12-11 | 2021-01-20 | 삼성전자주식회사 | 인버터 증폭기 기반의 이중 루프 레귤레이터 및 그에 따른 전압 레귤레이팅 방법 |
| US9785164B2 (en) * | 2015-01-06 | 2017-10-10 | Vidatronic, Inc. | Power supply rejection for voltage regulators using a passive feed-forward network |
| CN204576328U (zh) * | 2015-04-13 | 2015-08-19 | 南京中科微电子有限公司 | 一种采用新型补偿网络的低功耗线性稳压器 |
| US9665112B2 (en) * | 2015-05-15 | 2017-05-30 | Analog Devices Global | Circuits and techniques including cascaded LDO regulation |
| US9886044B2 (en) * | 2015-08-07 | 2018-02-06 | Mediatek Inc. | Dynamic current sink for stabilizing low dropout linear regulator (LDO) |
| US9760104B2 (en) * | 2015-08-24 | 2017-09-12 | Semiconductor Components Industries, Llc | Bulk current regulation loop |
| US9983604B2 (en) * | 2015-10-05 | 2018-05-29 | Samsung Electronics Co., Ltd. | Low drop-out regulator and display device including the same |
| US9742270B2 (en) * | 2015-12-31 | 2017-08-22 | Stmicroelectronics Design And Application S.R.O. | Voltage regulator circuits, systems and methods for having improved supply to voltage rejection (SVR) |
| CN105955390A (zh) * | 2016-07-01 | 2016-09-21 | 唯捷创芯(天津)电子技术股份有限公司 | 低压差线性稳压器模块、芯片及通信终端 |
| US10663993B2 (en) * | 2016-07-15 | 2020-05-26 | Qualcomm Incorporated | Low-dropout regulator with band-reject power supply rejection ratio for phase locked loop voltage controlled oscillator |
| CN106774575B (zh) * | 2016-12-29 | 2019-05-31 | 北京兆易创新科技股份有限公司 | 一种低压差线性稳压器 |
| CN106774578B (zh) * | 2017-01-10 | 2018-02-27 | 南方科技大学 | 低压差线性稳压器 |
| US20180284829A1 (en) * | 2017-04-03 | 2018-10-04 | Vidatronic, Inc. | Voltage regulators with improved power supply rejection using negative impedance |
| CN108345341B (zh) * | 2017-12-27 | 2020-07-03 | 思瑞浦微电子科技（苏州）股份有限公司 | 一种自适应增强电源抑制的线性稳压器 |
| US10416695B1 (en) * | 2018-06-19 | 2019-09-17 | Synaptics Incorporated | Linear regulator with first and second feedback voltages |
| CN208424340U (zh) * | 2018-10-09 | 2019-01-22 | 成都信息工程大学 | 一种提高线性稳压电源电源抑制比的电路 |
| US10845834B2 (en) * | 2018-11-15 | 2020-11-24 | Nvidia Corp. | Low area voltage regulator with feedforward noise cancellation of package resonance |
| CN110502053B (zh) * | 2019-08-28 | 2020-12-18 | 南京凯鼎电子科技有限公司 | 高电源电压抑制比线性稳压器 |
| US11487312B2 (en) * | 2020-03-27 | 2022-11-01 | Semiconductor Components Industries, Llc | Compensation for low dropout voltage regulator |
| US11347248B2 (en) * | 2020-07-10 | 2022-05-31 | Semiconductor Components Industries, Llc | Voltage regulator having circuitry responsive to load transients |
-
2022
- 2022-02-22 US US17/652,065 patent/US11789478B2/en active Active
- 2022-12-14 CN CN202211610033.9A patent/CN116643609A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11789478B2 (en) | 2023-10-17 |
| US20230266783A1 (en) | 2023-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7146779B2 (ja) | 線形及び非線形制御メカニズムを含む適応デジタルコントローラ | |
| US7482798B2 (en) | Regulated internal power supply and method | |
| US10078342B2 (en) | Low dropout voltage regulator with variable load compensation | |
| US8536844B1 (en) | Self-calibrating, stable LDO regulator | |
| JP6540976B2 (ja) | 低ドロップアウト電圧レギュレータ装置 | |
| Bu et al. | A fully integrated low-dropout regulator with differentiator-based active zero compensation | |
| US8427122B2 (en) | Enhancement of power supply rejection for operational amplifiers and voltage regulators | |
| US10416695B1 (en) | Linear regulator with first and second feedback voltages | |
| US8324876B1 (en) | Unconditional frequency compensation technique on-chip low dropout voltage regulator | |
| US10281944B2 (en) | High unity gain bandwidth voltage regulation for integrated circuits | |
| JP2019192235A (ja) | 内部補償実効直列抵抗を有する低損失線形調整器 | |
| CN108334149B (zh) | 一种低静态电流高psrr低压差线性稳压器电路 | |
| CN115461975A (zh) | 电流模式前馈涟波消除 | |
| CN116643609A (zh) | 具有电源噪声消除的电压调节器 | |
| US7443051B2 (en) | System and method for providing adaptive power supply to system on a chip | |
| Guo et al. | A 0.9-μA quiescent current high PSRR low dropout regulator using a capacitive feed-forward ripple cancellation technique | |
| Li et al. | A 600-mA, fast-transient low-dropout regulator with pseudo-ESR technique in 0.18-$\mu $ m CMOS process | |
| Jeon et al. | 300 mA LDO Using 0.94 μA I Q With an Additional Feedback Path for Buffer Turn-off Under Light-Load Conditions | |
| TW201945880A (zh) | 穩壓器與穩壓方法 | |
| US6157178A (en) | Voltage conversion/regulator circuit and method | |
| Jackum et al. | Capacitor-less LVR for a 32-Bit automotive microcontroller SoC in 65nm CMOS | |
| US20100327830A1 (en) | Low voltage drop out regulator | |
| CN111752324A (zh) | 基准电压产生电路以及半导体装置 | |
| Nasrollahpour et al. | ECP technique based capacitor-less LDO with high PSRR at low frequencies,− 89dB PSRR at 1MHz and enhanced transient response | |
| Wang et al. | A high precision low dropout regulator with nested feedback loops |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |