CN116643144A - 测试板、测试机及测试系统 - Google Patents

Abstract

本申请涉及一种测试板、测试机及测试系统。测试板包括：测试序列存储器，存储有测试序列，所述测试序列包括至少一个测试任务；时钟存储器，存储有所述测试序列中各个所述测试任务的测试开始时刻；控制单元，与所述测试序列存储器和所述时钟存储器分别连接，用于接收测试启动信号，并根据所述测试启动信号从所述测试序列存储器获取测试序列、从所述时钟存储器获取所述测试序列中各个所述测试任务的测试开始时刻，以按照所述测试序列中各个所述测试任务的测试开始时刻执行对应的所述测试任务。采用该测试板能够提高测试效率。另外，该测试机中通过测试时序控制器实现了测试板间并行协同工作。

Description

测试板、测试机及测试系统

技术领域

本申请涉及测试技术领域，特别是涉及一种测试板、测试机及测试系统。

背景技术

在所有的电子元器件(Device)的制造工艺里面，存在着去伪存真的需要，这种需要实际上是一个试验的过程。为了实现这种过程，就需要各种试验设备，这类设备就是自动测试设备(Automatic Test Equipment，ATE)。ATE可以应用于集成电路生产制造的最后流程，以确保集成电路生产制造的品质。

传统的ATE测试中，上位机将测试程序通过通信总线将测试指令逐条下发至各个测试板中，以使各测试板根据接收到的测试指令对待测器件进行测试。

然而，上位机只有在上一条测试指令发送完成后，才会再发送下一条测试指令，从而导致测试时间较长，测试效率较低。

发明内容

基于此，有必要针对上述技术问题，提供一种能够提高测试效率的测试板、测试机及测试系统。

第一方面，本申请提供了一种测试板，包括：

测试序列存储器，存储有测试序列，所述测试序列包括至少一个测试任务；

时钟存储器，存储有所述测试序列中各个所述测试任务的测试开始时刻；

控制单元，与所述测试序列存储器和所述时钟存储器分别连接，用于接收测试启动信号，并根据所述测试启动信号从所述测试序列存储器获取测试序列、从所述时钟存储器获取所述测试序列中各个所述测试任务的测试开始时刻，以按照所述测试序列中各个所述测试任务的测试开始时刻执行对应的所述测试任务。

在其中一个实施例中，所述测试板还包括：

测试资源池，存储有多个测试任务执行时运行的测试程序；

测试资源执行单元，与所述测试资源池连接；

所述控制单元包括任务控制器，与所述测试序列存储器和所述测试资源池分别连接，用于接收所述测试启动信号，根据所述测试启动信号从所述测试序列存储器获取所述测试序列，并控制所述测试资源池将所述测试序列中各个所述测试任务执行时运行的测试程序加载至所述测试资源执行单元中，使所述测试资源执行单元运行加载的所述测试程序，以执行所述测试任务。

在其中一个实施例中，所述控制单元还包括第一时钟控制器，所述第一时钟控制器与所述任务控制器和所述测试资源执行单元分别连接；

所述任务控制器还用于，将所述测试启动信号发送给所述第一时钟控制器；

所述第一时钟控制器用于，根据所述测试启动信号从所述时钟存储器获取所述测试序列中各个所述测试任务的测试开始时刻，并在所述测试序列中各个所述测试任务的测试开始时刻，向所述测试资源执行单元发送执行开启信号；

所述测试资源执行单元用于，在接收到所述执行开启信号后运行加载的所述测试程序。

在其中一个实施例中，所述测试板包括多个所述测试资源执行单元，每个所述测试资源执行单元一次执行一个所述测试任务；

所述第一时钟控制器用于，在所述测试任务的开始时刻，向执行所述测试任务的所述测试资源执行单元发送所述执行开启信号。

在其中一个实施例中，所述时钟存储器还存储有所述测试序列的测试时间段；

所述测试板还包括第二时钟控制器，所述第二时钟控制器与所述第一时钟控制器和所述测试资源执行单元分别连接；

所述第一时钟控制器还用于，根据所述测试启动信号从所述时钟存储器获取所述测试序列的测试时间段并发送给所述第二时钟控制器；

所述第二时钟控制器用于，根据所述测试序列的测试时间段，在所述测试序列的测试时间段结束时向所述测试资源执行单元发送初始化信号；

所述测试资源执行单元用于，在接收到所述初始化信号后进行初始化。

在其中一个实施例中，所述第二时钟控制器还用于，根据所述测试序列的测试时间段，在所述测试序列的测试时间段结束时向所述控制单元发送测试结束信号；

所述控制单元还用于，根据所述测试结束信号输出中断信号。

在其中一个实施例中，所述控制单元还用于，在输出所述中断信号后，输出所述测试资源执行单元执行所述测试任务得到的测试结果。

在其中一个实施例中，所述测试板还包括：

测试结果存储器，与所述测试资源执行单元连接，用于存储所述测试资源执行单元执行所述测试任务得到的测试结果。

在其中一个实施例中，所述控制单元还用于，

接收结构化描述语言描述的测试参数，所述测试参数包括所述测试序列、所述测试序列中各个所述测试任务的测试开始时间、所述测试序列的测试时间段、以及所述测试任务对应的所述测试结果的存储信息；

将所述测试序列存储至所述测试序列存储器；

将所述测试序列中各个所述测试任务的测试开始时间和所述测试序列的测试时间段存储至所述时钟存储器；

根据所述测试任务对应的所述测试结果的存储信息，在所述测试结果存储器中分配存储空间。

第二方面，本申请还提供了一种测试机，其特征在于，包括：

多个上述任一项实施例中所述的测试板；

测试时序控制器，与多个所述测试板分别连接，用于接收所述测试启动信号，并将所述测试启动信号转发给至少一个所述测试板。

在其中一个实施例中，所述测试机包括：

时钟信号线，与所述测试时序控制器和多个所述测试板分别连接，用于向所述测试时序控制器和多个所述测试板同时提供时钟同步信号。

第三方面，本申请还提供了一种测试系统，包括：

如上述任一项实施例中所述的测试机；

上位机，与所述测试机连接，用于向所述测试机发送所述测试启动信号。

上述测试板、测试机及测试系统中，测试板包括测试序列存储器、时钟存储器及控制单元，测试序列存储器存储有测试序列，测试序列包括至少一个测试任务，同时时钟存储器存储有测试序列中各个测试任务的测试开始时刻，控制单元与测试序列存储器和时钟存储器分别连接，可以接收上位机发送的测试启动信号，并根据测试启动信号从测试序列存储器获取测试序列、从时钟存储器获取测试序列中各个测试任务的测试开始时刻，以按照测试序列中各个测试任务的测试开始时刻执行对应的测试任务。这样将测试序列和测试序列中各个测试任务的测试开始时刻预先存储在测试板内部的存储器中，测试板接收到上位机发送的测试启动信号之后，从内部的存储器中获取测试序列和测试序列中各个测试任务的测试开始时刻，即可按照测试序列中各个测试任务的测试开始时刻执行对应的测试任务，不需要在各个测试任务的测试开始时刻从上位机接收测试任务，从而减少通信传输时间，进而缩短测试时间，提高测试效率。测试机包括上述测试板，测试系统包括上述测试机，也可以提高测试效率。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中测试板的结构示意图；

图2为另一个实施例中测试板的结构示意图；

图3为又一个实施例中测试板的结构示意图；

图4为又一个实施例中测试板的结构示意图；

图5为又一个实施例中测试板的结构示意图；

图6为又一个实施例中测试板的结构示意图；

图7为一个实施例中测试机的结构示意图；

图8为一个实施例中同一测试序列周期内各测试板并行的执行时序图；

图9为一个实施例中多个测试序列周期内各测试板并行的执行时序图；

图10为一个实施例中测试系统的结构示意图。

附图标记说明：1-测试机，10-测试板，101-测试序列存储器，102-时钟存储器，103-控制单元，1031-任务控制器，1032-第一时钟控制器，104-测试资源池，105-测试资源执行单元，106-第二时钟控制器，107-测试结果存储器，20-测试时序控制器，2-上位机。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

ATE测试中，测试时间越短，则测试效率越快，尤其是在量产测试中，在对大批量的器件进行测试时，单个器件的测试时间越短，在相同时间内能够完成测试的器件数量越多(即测试效率越快)。因此，如何尽量减少测试时间，是ATE测试研究的重要课题。

其中，测试时间主要可以由以下三个方面组成：各个信号(或指令)的通信传输时间、测试时硬件控制字的执行时刻以及继电器等造成的延迟时间。传统的ATE测试中，由于测试序列全部存储在上位机中，上位机需要根据测试需求选定相应的测试序列，然后再将测试序列转换为测试指令，从而通过测试指令指示测试板对待测器件进行测试。然而，针对于通信传输时间这一方面，传统技术中，上位机只有在上一条测试指令发送完成后，才会再发送下一条测试指令，从而导致测试时间较长，测试效率较低。

针对上述问题，如图1所示，本申请提供了一种测试板，测试板包括测试序列存储器101、时钟存储器102及控制单元103。其中，测试序列存储器101存储有测试序列，测试序列包括至少一个测试任务。时钟存储器102存储有测试序列中各个测试任务的测试开始时刻。控制单元103与测试序列存储器101和时钟存储器102分别连接，用于接收测试启动信号，并根据测试启动信号从测试序列存储器101获取测试序列、从时钟存储器102获取测试序列中各个测试任务的测试开始时刻，以按照测试序列中各个测试任务的测试开始时刻执行对应的测试任务。

其中，测试启动信号为上位机生成的用于指示测试板开始进行测试的信号，测试启动信号可以仅用于指示测试板内的控制单元103开始进行工作，测试启动信号从上位机传输至测试板所经历的通信传输时间可以非常短。控制单元103在接收到测试启动信号后，由于测试序列已经预先存储在测试序列存储器101中，并且测试序列中各个测试任务的测试开始时刻也已经预先存储在时钟存储器102中，因此控制单元103可以从测试序列存储器101中获取到测试序列，并从时钟存储器102获取测试序列中各个测试任务的测试开始时刻，以按照测试序列中各个测试任务的测试开始时刻执行对应的测试任务，从而完成对待测器件的测试。

上述测试板，包括测试序列存储器101、时钟存储器102及控制单元103。其中，测试序列存储器101存储有测试序列，测试序列包括至少一个测试任务，同时时钟存储器102存储有测试序列中各个测试任务的测试开始时刻，控制单元103与测试序列存储器101和时钟存储器102分别连接，可以接收上位机发送的测试启动信号，并根据测试启动信号从测试序列存储器101获取测试序列、从时钟存储器102获取测试序列中各个测试任务的测试开始时刻，以按照测试序列中各个测试任务的测试开始时刻执行对应的测试任务。这样将测试序列和测试序列中各个测试任务的测试开始时刻预先存储在测试板内部的存储器中，测试板接收到上位机发送的测试启动信号之后，从内部的存储器中获取测试序列和测试序列中各个测试任务的测试开始时刻，即可按照测试序列中各个测试任务的测试开始时刻执行对应的测试任务，不需要在各个测试任务的测试开始时刻从上位机接收测试任务，从而减少通信传输时间，进而缩短测试时间，提高测试效率。

可选的，测试板上可以设置有模拟资源控制器，模拟资源控制器可以包括上述测试序列存储器101、时钟存储器102及控制单元103。其中，测试序列存储器101存储有测试序列，测试序列包括至少一个测试任务。时钟存储器102存储有测试序列中各个测试任务的测试开始时刻。控制单元103与测试序列存储器101和时钟存储器102分别连接，用于接收测试启动信号，并根据测试启动信号从测试序列存储器101获取测试序列、从时钟存储器102获取测试序列中各个测试任务的测试开始时刻，以按照测试序列中各个测试任务的测试开始时刻执行对应的测试任务。

在一个实施例中，如图2所示，测试板还包括测试资源池104、测试资源执行单元105。其中，测试资源池104存储有多个测试任务执行时运行的测试程序，测试资源执行单元105与测试资源池104连接。控制单元103包括任务控制器1031，与测试序列存储器101和测试资源池104分别连接，用于接收测试启动信号，根据测试启动信号从测试序列存储器101获取测试序列，并控制测试资源池104将测试序列中各个测试任务执行时运行的测试程序加载至测试资源执行单元105中，使测试资源执行单元105运行加载的测试程序，以执行测试任务。

其中，测试资源池104内存储的各个测试程序可以对应执行各种测试任务，例如，测试任务可以包括AD测量、继电器控制及积分切换等等，在测试资源池内存储有相应的测试程序与其一一对应。通过对测试资源池104的各个测试程序进行组合，能够满足各种测试场景下不同的测试需求。可选的，测试板还可以包括细分功能单元，细分功能单元可以生成相应的执行状态机，并通过编码的方式将执行状态机转换为测试程序，并将测试程序存储至测试资源池104内。

其中，测试资源池104内的测试程序的种类数可以大于或等于测试序列包括的测试任务的种类数，而在一个测试序列中，一种测试任务是可以重复执行多次的。示例性地，对于某一块测试板，假设其测试序列存储器101所存储的测试序列的测试任务包括A任务、B任务以及C任务三种测试任务，而各任务的测试顺序为，A任务的测试开启时刻最早，B任务的测试开启时刻次之，随后各任务的开启时刻依次为C任务以及A任务(也就是说，在此测试序列中，A任务需要执行两次)，则此测试序列可以简记为ABCA。而此测试板的测试资源池104内的测试程序可以包括与A任务相对应的A程序、与B任务相对应的B程序、与C任务相对应的C程序以及D程序、E程序和F程序，即此测试板的测试资源池104包括了六种测试程序。因此，任务控制器1031在接收到测试启动信号时，先根据测试启动信号从该测试序列存储器101中获取到测试序列为ABCA，然后，任务控制器1031可以控制测试资源池104将A程序、B程序以及C程序加载至测试资源执行单元105中，使得测试资源执行单元105运行加载的测试程序以执行测试序列中相应的测试任务。

可以理解的是，可以通过编写程序的方式将测试序列预先存储在测试序列存储器101中，使得控制单元103可以在接收到测试启动信号后，根据测试序列与测试资源池104内的测试程序进行匹配，从而使得与测试序列对应的测试程序能够加载至测试资源执行单元105内，以使相应的测试资源执行单元105能够执行相应的测试任务。在此过程中，由于上位机仅需传输测试启动信号至测试板的控制单元103，而测试序列已经预先存储在了测试序列存储器101内，因此上位机与测试板之间的通信传输时间可以非常短，从而能够减少总的测试时间，从而能够提高测试效率。

另外，在对量产产品的测试过程中，由于测试项目通常不会发生太大变化，因此对于一块测试板上的测试序列存储器101内存储的测试序列通常可以保持不变。即同样的测试序列仅装载一次，但可以进行多次测试，提高测试效率。进一步地，在需要改变测试序列时，可以通过重新编写程序的方式加载新的测试序列至测试序列存储器101内。

在一个实施例中，如图3所示，控制单元103还包括第一时钟控制器1032，第一时钟控制器1032与任务控制器1031和测试资源执行单元105分别连接。任务控制器1031还用于将测试启动信号发送给第一时钟控制器1032，第一时钟控制器1032用于根据测试启动信号从时钟存储器102获取测试序列中各个测试任务的测试开始时刻，并在测试序列中各个测试任务的测试开始时刻，向测试资源执行单元105发送执行开启信号。测试资源执行单元105用于在接收到执行开启信号后运行加载的测试程序。

其中，时钟存储器102中预先存储的各个测试任务的测试开始时刻可以包括测试序列中每一个测试任务的测试开启时刻。示例性地，仍以测试序列为ABCA进行举例说明，此时，时钟存储器102中可以分别存储有第一个A任务的测试开启时刻、B任务的测试开启时刻、C任务的测试开启时刻以及第二个A任务的测试开启时刻。第一时钟控制器1032在接收到任务控制器1031的测试启动信号后，从时钟存储器102中获取各测试任务的测试开启时刻，并在第一个A任务的测试开启时刻时，向测试资源执行单元105发送第一个A程序对应的执行开启信号，以驱使测试资源执行单元105开始运行加载的A程序；在B任务的测试开启时刻时，向测试资源执行单元105发送B程序对应的执行开启信号，以驱使测试资源执行单元105开始运行加载的B程序；在C任务的测试开启时刻时，向测试资源执行单元105发送C程序对应的执行开启信号，以驱使测试资源执行单元105开始运行加载的C程序；在第二个A任务的测试开启时刻时，向测试资源执行单元105发送第二个A程序对应的执行开启信号，以驱使测试资源执行单元105开始运行加载的A程序，从而最终利用此测试序列ABCA完成对待测器件的测试。

可以理解的是，可以通过编写程序的方式将测试序列中各个测试任务的测试开始时刻预先存储在时钟存储器102中，使得第一时钟控制器1032可以在接收到测试启动信号后，根据测试启动信号调用时钟存储器102内存储的各个测试任务对应的测试启动时刻，并在各个测试任务的测试启动时刻向测试资源执行单元105发送执行开启信号，以指示测试资源执行单元105能够在指定的时刻运行加载的测试程序。在此过程中，由于上位机仅需传输测试启动信号至测试板的控制单元103，其后控制单元103也仅需传输测试启动信号至第一时钟控制器1032，而测试序列中各个测试任务的测试开始时刻已经预先存储在了时钟存储器102内，因此上位机与测试板之间的通信传输时间可以非常短，从而能够减少总的测试时间，从而能够提高测试效率。

另外，在对量产产品的测试过程中，由于测试项目通常不会发生太大变化，因此对于一块测试板上的时钟存储器102内存储的测试序列中各个测试任务的测试开始时刻通常也可以保持不变。即同样的测试序列中各个测试任务的测试开启时刻仅装载一次，但可以进行多次测试，提高测试效率。进一步地，在需要改变测试序列时，可以通过重新编写程序的方式加载新的测试序列中各测试任务的测试开始时刻至时钟存储器102内。

在一个实施例中，如图4所示，测试板包括多个测试资源执行单元105，每个测试资源执行单元105一次执行一个测试任务。第一时钟控制器1032用于在测试任务的开始时刻，向执行测试任务的测试资源执行单元105发送执行开启信号。

示例性地，仍以测试序列为ABCA为例，假设测试板包括1号测试资源执行单元，2号测试资源执行单元和3号测试资源执行单元，则1号测试资源执行单元可以加载A程序，第一时钟控制器在A任务的测试开始时刻向1号测试资源执行单元发送执行开启信号，以使1号测试资源执行单元执行A任务；或者，1号测试资源执行单元可以加载B程序，第一时钟控制器在B任务的测试开始时刻向1号测试资源执行单元发送执行开启信号，以使1号测试资源执行单元执行B任务。

在一个实施例中，时钟存储器102还存储有测试序列的测试时间段，如图5所示，测试板还包括第二时钟控制器106，第二时钟控制器106与第一时钟控制器1032和测试资源执行单元105分别连接。第一时钟控制器1032还用于根据测试启动信号从时钟存储器102获取测试序列的测试时间段并发送给第二时钟控制器106。第二时钟控制器106用于根据测试序列的测试时间段，在测试序列的测试时间段结束时向测试资源执行单元105发送初始化信号。测试资源执行单元105用于在接收到初始化信号后进行初始化。

其中，测试序列的测试时间段可以表示此测试序列的各个测试任务从开始执行到各测试任务全部执行完毕所需的时间。测试序列的各测试任务的测试开始时刻可以均在测试序列的测试时间段内。可以理解的是，在测试序列的各个测试任务均执行完毕后，测试结束，此时通过第二时钟控制器106向测试资源执行单元105发送初始化信号，以使测试资源执行单元105完成初始化，从而能够防止测试资源执行单元105在后续测试过程中出现由于没有进行初始化而无法准确测试的问题。

在一个实施例中，如图5所示，第二时钟控制器106还用于根据测试序列的测试时间段，在测试序列的测试时间段结束时向控制单元103发送测试结束信号。控制单元103还用于根据测试结束信号输出中断信号。

其中，第二时钟控制器106还可以与控制单元103相连接，或者与控制单元103内的任务控制器1031相连接。可以理解的是，第二时钟控制器106可以是一个计时器，第二时钟控制器106在整个测试序列的测试开始时进行计时，并在测试时间段结束后停止计时，发送测试结束信号至控制单元103，以使控制单元103知晓此测试序列的各个测试任务已经结束，控制单元103可以输出中断信号至上位机。

在一个实施例中，控制单元103还用于在输出中断信号后，输出测试资源执行单元105执行测试任务得到的测试结果。

可以理解的是，在上位机收到测试板发送的中断信号后，可以得知此测试板已经完成了测试工作，正在执行测试结果的传输工作，此时此测试板的测试资源执行单元105是空闲的，因此上位机可以再次下发测试启动信号，以使此测试板可以在向上位机反馈上一次测试结果的同时开始进行下一次测试，从而能够进一步地提高测试效率。

在一个实施例中，如图6所示，测试板还包括测试结果存储器107，测试结果存储器107与测试资源执行单元105连接，用于存储测试资源执行单元105执行测试任务得到的测试结果。

可选的，测试结果存储器107还可以与上位机相连接，以便于上位机能够及时调用测试结果存储器107中存储的测试结果。

在一个实施例中，控制单元103还用于接收结构化描述语言描述的测试参数，测试参数包括测试序列、测试序列中各个测试任务的测试开始时间、测试序列的测试时间段、以及测试任务对应的测试结果的存储信息。以及，控制单元103还用于将测试序列存储至测试序列存储器101，并将测试序列中各个测试任务的测试开始时间和测试序列的测试时间段存储至时钟存储器102，并根据测试任务对应的测试结果的存储信息，在测试结果存储器107中分配存储空间。

其中，结构化描述语言可以包括可扩展标记语言(Extensible Markup Language,XML)以及JavaScript对象简谱(JavaScript Object Notation,JSON)。相比于相关技术中的ATE需要借助软件编程语言(例如Java、C++等)配合使用来描述测试过程，本实施例中采用结构化描述语言描述测试过程，无需学习传统的软件编程语言，只需按时序要求配置资源功能参数项，从而能够使得测试流程开发更加高效。

可选的，控制单元103还可以包括解释器，解释器与测试序列存储器101及时钟存储器102分别连接，解释器用于接收和解释结构化描述语言描述的测试参数，并将结构化描述语言描述的测试参数转换为测试序列存储器101和时钟存储器102可识别的格式或存储类型。控制单元103还用于将解释后的测试序列存储至测试序列存储器101，并将解释后的测试序列中各个测试任务的测试开始时间和测试序列的测试时间段存储至时钟存储器102，并根据测试任务对应的解释后的测试结果的存储信息，在测试结果存储器107中分配存储空间。通过设置解释器可以不用通过上位机去读取结构化描述语言描述的测试参数以及对结构化描述语言描述的测试参数进行解析，在测试板上就可以直接实现对结构化描述语言描述的测试参数进行解析，从而能够进一步地提高测试效率。

如图7所示，本申请还提供了一种测试机，包括多个如上述任一项实施例中的测试板10以及测试时序控制器20。其中，测试时序控制器20与多个测试板10分别连接，用于接收测试启动信号，并将测试启动信号转发给至少一个测试板10。

示例性地，假设测试机包括三个测试板10(1号测试板、2号测试板以及3号测试板)，如图8所示，为同一测试序列周期内各测试板10并行的执行时序图。由图8可以看出，在测试序列控制器接收到测试启动信号后，在F1时刻，控制1号测试板开始进行测试，在F2时刻，控制2号测试板开始进行测试，在F3时刻，控制3号测试板开始进行测试。并且由图8可以看出，各测试板10结束测试的时刻都不同，测试序列控制器可以在接收到此三个测试板10输出的中断信号后确定三个测试板10均已完成测试，此时测试序列控制器可以将三个测试板10的测试结果统一输出至上位机。

示例性地，假设测试机包括三个测试板10(1号测试板、2号测试板以及3号测试板)，如图9所示，为多个测试序列周期内各测试板10并行的执行时序图。由图9可以看出，第一个测试序列周期TS1的持续时间为30微秒，第二个测试序列周期TS2的持续时间为50微秒，第三个测试序列周期TS3的持续时间为80微秒，第四个测试序列周期TS4的持续时间为30微秒。在第一个测试序列周期TS1内，通过测试时序控制器20控制1号测试板开始执行测试任务，测试输出端输出的结果峰仅表示1号测试板的测试结果；在第二个测试序列周期TS2内，通过测试时序控制器20控制1号测试板开始执行测试任务，测试输出端输出的结果峰仅表示1号测试板的测试结果；在第三个测试序列周期TS3内，通过测试时序控制器20控制1号测试板和2号测试板开始执行测试任务，测试输出端输出的结果峰表示1号测试板和2号测试板的测试结果；在第四个测试序列周期TS4内，通过测试时序控制器20控制3号测试板开始执行测试任务，测试输出端输出的结果峰表示3号测试板的测试结果。

由上示例可知，通过测试时序控制器20，测试机可以根据不同的测试需求完成对同一测试序列周期内各测试板的调用以及对不同测试序列周期内各测试板的调用，从而能够满足不同的测试场景需求。并且，由于上位机仅需发送测试启动信号至测试时序控制器20开始进行测试，不需要在各个测试任务的测试开始时刻从上位机接收测试任务，从而减少通信传输时间，进而缩短测试时间，提高测试效率。

在一个实施例中，如图7所示，测试机包括时钟信号线，时钟信号线与测试时序控制器20和多个测试板10分别连接，用于向测试时序控制器20和多个测试板10同时提供时钟同步信号。

其中，各测试板10可以按照各对应的测试序列存储器中预设的测试序列在指定的时刻执行测试任务，并在测试序列执行完毕后发送中断信号至测试时序控制器20。由于时钟信号线可以向测试时序控制器20和多个测试板10同时提供时钟同步信号，因此整个测试过程均可以在同步时钟下完成，各测试板10在测试过程中可以独立运行也可以并行同步执行，从而能够加快测试序列执行速度，提高测试序列的同步精度，极致压缩测试时间。

如图10所示，本申请还提供了一种测试系统，测试系统包括如上述任一项实施例中的测试机1以及上位机2，其中，上位机2与测试机1连接，用于向测试机1发送测试启动信号。由于测试系统包括的测试机2接收到上位机1发送的测试启动信号之后，可以从测试机2包括的测试板内部的存储器中获取测试序列和测试序列中各个测试任务的测试开始时刻，即可按照测试序列中各个测试任务的测试开始时刻执行对应的测试任务，从而测试机1不需要在各个测试任务的测试开始时刻从上位机2接收测试任务，从而减少通信传输时间，进而缩短测试时间，提高测试效率。

可选的，上位机2可以与测试机1所包括的各测试板中的测试结果存储器相连接，以便于上位机2能够及时调用各测试结果存储器中存储的测试结果。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种测试板，其特征在于，包括：

测试序列存储器，存储有测试序列，所述测试序列包括至少一个测试任务；

时钟存储器，存储有所述测试序列中各个所述测试任务的测试开始时刻；

控制单元，与所述测试序列存储器和所述时钟存储器分别连接，用于接收测试启动信号，并根据所述测试启动信号从所述测试序列存储器获取测试序列、从所述时钟存储器获取所述测试序列中各个所述测试任务的测试开始时刻，以按照所述测试序列中各个所述测试任务的测试开始时刻执行对应的所述测试任务。

2.根据权利要求1所述的测试板，其特征在于，还包括：

测试资源池，存储有多个测试任务执行时运行的测试程序；

测试资源执行单元，与所述测试资源池连接；

所述控制单元包括任务控制器，与所述测试序列存储器和所述测试资源池分别连接，用于接收所述测试启动信号，根据所述测试启动信号从所述测试序列存储器获取所述测试序列，并控制所述测试资源池将所述测试序列中各个所述测试任务执行时运行的测试程序加载至所述测试资源执行单元中，使所述测试资源执行单元运行加载的所述测试程序，以执行所述测试任务。

3.根据权利要求2所述的测试板，其特征在于，所述控制单元还包括第一时钟控制器，所述第一时钟控制器与所述任务控制器和所述测试资源执行单元分别连接；

所述任务控制器还用于，将所述测试启动信号发送给所述第一时钟控制器；

所述第一时钟控制器用于，根据所述测试启动信号从所述时钟存储器获取所述测试序列中各个所述测试任务的测试开始时刻，并在所述测试序列中各个所述测试任务的测试开始时刻，向所述测试资源执行单元发送执行开启信号；

所述测试资源执行单元用于，在接收到所述执行开启信号后运行加载的所述测试程序。

4.根据权利要求3所述的测试板，其特征在于，所述测试板包括多个所述测试资源执行单元，每个所述测试资源执行单元一次执行一个所述测试任务；

所述第一时钟控制器用于，在所述测试任务的开始时刻，向执行所述测试任务的所述测试资源执行单元发送所述执行开启信号。

5.根据权利要求4所述的测试板，其特征在于，所述时钟存储器还存储有所述测试序列的测试时间段；

所述测试板还包括第二时钟控制器，所述第二时钟控制器与所述第一时钟控制器和所述测试资源执行单元分别连接；

所述第一时钟控制器还用于，根据所述测试启动信号从所述时钟存储器获取所述测试序列的测试时间段并发送给所述第二时钟控制器；

所述第二时钟控制器用于，根据所述测试序列的测试时间段，在所述测试序列的测试时间段结束时向所述测试资源执行单元发送初始化信号；

所述测试资源执行单元用于，在接收到所述初始化信号后进行初始化。

6.根据权利要求5所述的测试板，其特征在于，所述第二时钟控制器还用于，根据所述测试序列的测试时间段，在所述测试序列的测试时间段结束时向所述控制单元发送测试结束信号；

所述控制单元还用于，根据所述测试结束信号输出中断信号。

7.根据权利要求6所述的测试板，其特征在于，所述控制单元还用于，在输出所述中断信号后，输出所述测试资源执行单元执行所述测试任务得到的测试结果。

8.根据权利要求7所述的测试板，其特征在于，还包括：

测试结果存储器，与所述测试资源执行单元连接，用于存储所述测试资源执行单元执行所述测试任务得到的测试结果。

9.根据权利要求8所述的测试板，其特征在于，所述控制单元还用于，

接收结构化描述语言描述的测试参数，所述测试参数包括所述测试序列、所述测试序列中各个所述测试任务的测试开始时间、所述测试序列的测试时间段、以及所述测试任务对应的所述测试结果的存储信息；

将所述测试序列存储至所述测试序列存储器；

将所述测试序列中各个所述测试任务的测试开始时间和所述测试序列的测试时间段存储至所述时钟存储器；

根据所述测试任务对应的所述测试结果的存储信息，在所述测试结果存储器中分配存储空间。

10.一种测试机，其特征在于，包括：

多个如权利要求1-9任一项所述的测试板；

测试时序控制器，与多个所述测试板分别连接，用于接收所述测试启动信号，并将所述测试启动信号转发给至少一个所述测试板。

11.根据权利要求10所述的测试机，其特征在于，包括：

时钟信号线，与所述测试时序控制器和多个所述测试板分别连接，用于向所述测试时序控制器和多个所述测试板同时提供时钟同步信号。

12.一种测试系统，其特征在于，包括：

如权利要求10或11所述的测试机；

上位机，与所述测试机连接，用于向所述测试机发送所述测试启动信号。