CN116615662A - Ate系统中的距离切换毛刺抑制 - Google Patents
Ate系统中的距离切换毛刺抑制 Download PDFInfo
- Publication number
- CN116615662A CN116615662A CN202180082606.2A CN202180082606A CN116615662A CN 116615662 A CN116615662 A CN 116615662A CN 202180082606 A CN202180082606 A CN 202180082606A CN 116615662 A CN116615662 A CN 116615662A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- switching
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 title description 2
- 238000012360 testing method Methods 0.000 claims abstract description 93
- 230000007704 transition Effects 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 27
- 230000004044 response Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 2
- 230000009467 reduction Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 12
- 238000002955 isolation Methods 0.000 description 11
- 239000000872 buffer Substances 0.000 description 10
- 239000000243 solution Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Amplifiers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
信号驱动器系统可以包括一个或多个力放大器,所述力放大器被配置为向诸如被测器件(DUT)节点之类的输出节点提供驱动信号。该系统可以包括耦合在第一力放大器和输出节点之间的第一开关电路,并且第一开关电路可以包括具有各自不同电阻特性的开关电路的多个并联实例。该系统可以包括耦合在第二力放大器和输出节点之间的第二开关电路。该系统可以包括控制电路,该控制电路被配置为控制第一开关电路的开关电路实例以减轻输出节点处的毛刺,例如,当在第一驱动信号和第二驱动信号之间切换时。
Description
相关申请的交叉引用
本专利申请要求于2020年12月9日提交的第63/123051号美国临时专利申请的优先权,该申请通过引用整体并入本文。
背景技术
自动测试设备(ATE)可用于评估集成电路等制造零件的性能。ATE系统可以包括仪器电路,用于将测试信号施加到被测器件(DUT)并监测来自DUT的信号,例如检查DUT中的错误或缺陷。仪器电路施加的测试信号不应导致故障的错误指示或掩盖DUT的实际故障。测试信号不应对DUT造成过度应力或损坏。
附图说明
为了容易识别对任何特定元素或行为的讨论,参考数字中的最高有效数字指的是该元素首次引入的数字。
图1大体上示出了自动化测试系统的一部分的示例。
图2和图3大体上示出了包括自动测试系统的一部分的第一示例电路。
图4大体上示出了具有并联开关电路的自动测试系统的一部分的示例。
图5和图6大体上示出了包括自动测试系统的一部分的第二示例电路。
图7大体上示出了具有并联开关电路的自动测试系统的一部分的示例。
图8大体上示出了可以包括或使用并联开关电路的信号转换方法的示例。
具体实施方式
自动测试设备(ATE)系统可以包括将测试信号施加到被测器件(DUT)的仪器电路。由仪器电路产生的测试信号可以包括电流或电压信号。测试信号不应导致错误的故障指示,也不应掩盖DUT的实际故障。在一些系统中,在不同的测试信号电流范围之间切换可能在测试监测点(例如DUT引脚)处引起不希望的毛刺或信号像差。随着开关状态的改变,例如改变ATE系统的操作范围,可以补偿电荷注入以减少DUT引脚处的毛刺。可以使用本文所讨论的各种解决方案来控制任何毛刺的大小,例如相对于由测试系统提供的力信号的大小。
在一个示例中,一种解决方案可以包括将分段开关用于系统中的一个或多个开关级。例如,相对较大的开关(例如,对应于相对较高的电流力或感测路径)可以包括并联耦合的多个较小的开关。在接通阶段期间,相对较小的开关可以按时间序列接通,例如在每个开关的激活之间具有指定的时间延迟。时间延迟可以帮助允许ATE系统中的放大器电路和反馈校正在开关导通阶段期间引起的任何干扰。
在关断阶段,开关级或开关沟道中的一个或多个开关的栅极-源极电压Vgs可以降低到大约零,以首先关断开关沟道。例如,包括开关级或切换沟道的背靠背NDMOS器件的源极端子和相同器件的栅极端子,可以被拉到参考(例如到最负的参考端子或VEE)。开关断开可能会导致干扰,例如,通过控制对参考电压的拉动,例如使用在线可调电流源,可以减轻干扰。受控的拉力可以帮助ATE系统中的内部放大器电路和反馈校正开关断开期间引起的任何干扰。
图1大体上示出了第一自动测试系统100的一部分的示意图。第一自动测试系统100包括第一输出级102和第二输出级104。每个输出级包括各自的力放大器,该力放大器被配置为提供测试信号的至少一部分。例如,第一输出级102包括相对较高的电流力放大器(HFA),并且第二输出级104包括相对较低的电流力增强器(LFA)。HFA和LFA分别耦合到高侧开关电路106(SH)和低侧开关电路108(SL)。高侧开关电路106和低侧开关电路108可以耦合到输出节点或DUT节点110。在一个示例中,DUT节点110包括输入/输出(I/O)连接,并且测试系统包括DUT信号监测电路,例如比较器,以监测DUT对测试信号的响应。
各种因素可能导致DUT节点110处的输出信号中的毛刺或不期望的瞬态行为。例如,第一输出级102和第二输出级104中的每一个上的电压可以是不同的并且取决于负载电流。输出信号源从一个输出级到另一输出级的快速转换可以在输出信号中引起不期望的毛刺或瞬态信号尖峰,例如由于来自高侧开关电路106或低侧开关电路108的电荷注入。在一个示例中,HFA或LFA的阻抗特性可能导致毛刺。在另一示例中,第一输出级102和第二输出级104中的分流电阻器或其他在线阻抗可能导致毛刺。
在最小化毛刺的一种方法中,输出级放大器HFA和LFA中的每一个可以包括电流箝位电路,该电流箝位回路设置放大器的输出电流电平。控制电路,例如可以包括处理电路(例如,处理器、专用集成电路或现场可编程门阵列中的一个或多个),可以通过逐渐增加或减少HFA和LFA中的一者或两者的输出电流值来帮助减少或减轻DUT节点110处的毛刺。例如,控制器可以将输出级提供的最大输出电流从较高水平(例如,200毫安(200mA))逐渐降低到较低水平(例如0mA)。相反,控制器可以将输出电流从较低水平(例如0mA)逐渐增加到较高水平(例如200mA)。
在图1的示例中,第一自动测试系统100包括反馈网络112。反馈网络112可以被配置为感测来自第一输出级102、第二输出级104、DUT节点110或其他地方的信息。例如,反馈网络112可以被配置为感测DUT节点110处的输出信号的幅度,并且作为响应,控制电路可以更新或调整由HFA和LFA中的一个或两个提供的输出信号幅度。
图2大体上示出了包括第一自动测试系统100的一部分的第一示例电路200。第一示例电路200包括第一级放大器202,该第一级放大器被配置为经由串联的第一级感测电阻器204和第一级输出开关206向DUT节点216提供相对较高幅度的测试信号。第一示例电路200包括第二级放大器208,其被配置为经由串联的第二级感测电阻器隔离开关210、第二级传感电阻器212和第二级输出开关214向DUT节点216提供相对较低幅度的测试信号。在图2的示例中,第二级感测电阻器隔离开关210和第二级输出开关214由它们各自的10欧姆的等效导通电阻图示表示。可以类似地使用具有其他电阻特性的开关。在一个示例中,第二级感测电阻器隔离开关210和第二级性感测电阻器212可以表示具有不同电阻特性的开关式感测电阻器路径的阵列。
图2的示例示出了第一示例电路200,其中第一级放大器202和第二级放大器208由相同的控制或电压信号驱动。在如图2所示的第一配置中,第一级输出开关206断开,而第二级输出开关214闭合。在第一配置中,第二级放大器208在DUT节点216处提供测试信号VOUT,同时第一级放大器202的输出被断开的第一级输出开关206禁止对测试信号作出贡献。在第一配置中,DUT可以从第二级放大器208汲取10mA。因此,第二级放大器208可以被配置为提供具有VOUT+0.7V的幅度的输出信号,其中额外的0.7V解释了由于第二级放大208的输出和DUT节点216之间的串联电阻而引起的电压降。
在一个示例中,可以期望改变用于驱动DUT节点216的一个或多个信号的信号路径,例如改变DUT节点218处的输出信号的特性。例如,DUT驱动信号的源可以从例如配置为提供第一幅度范围内的信号的第一源改变为配置为提供不同幅度范围内信号的第二源。在一个示例中,可能进一步希望避免在信号路径改变时或期间输出信号的中断。也就是说,可以保持输出信号,使得DUT在没有中断的情况下接收恒定电流(例如,10mA)信号。
在理想条件下,第一级输出开关206和第二级输出开关214可以同时改变状态,使得DUT节点216最初从第二级放大器208接收不间断信号VOUT,然后在输出开关状态改变之后,从第一级放大器202接收VOUT。除了断开第二级输出开关214之外或可替换地,第二级放大器208的输出幅度可以与接通第一级输出开关206相协调地瞬间减小到零。然而,在实践中,这种理想的操作条件是不切实际的,并且DUT节点216处的输出信号表现出与输出开关状态变化一致的瞬态毛刺。
图3大体上示出了在输出开关状态改变时或之后的第一示例电路200的第二配置的示例。在改变之前,第二级放大器208可以以VOUT+0.7V的电压幅度提供其10mA信号,如上所述。在开关状态改变时,第二级放大器208的输出可以被减小或关断(例如,至0mA),并且第一级放大器202可以提供10mA的输出信号以避免对DUT的中断。在实践中,残留信号和电荷存储可能发生在第二级放大器208的输出路径处或第二级放大电路208的输出通路中,这可能导致输出信号毛刺。
紧接着信号源改变,例如第一级放大器202和第二级放大器208的输出缓冲器可以保持在VOUT+0.7V或其附近。在第一示例电路200中,第一级放大器202的输出和DUT节点216之间的总串联电阻可以小于第二级放大器208的输出和DUT节点216之间信号路径中的串联电阻,并且因此DUT节点16可以在过渡处经历大约0.7V的毛刺。在转换之后的一段时间内,反馈网络112可以用于调整由第一级放大器202提供的信号的幅度,以校正输出信号的幅度。然而,使用反馈网络112提供的校正并不能补偿在过渡时间引入的毛刺。
本发明人已经认识到,除其他事项外,毛刺问题的解决方案可以包括或使用在输出信号路径中具有开关电路的多个并行实例的测试系统输出级。该解决方案可以包括控制电路,该控制电路被配置为将期望的输出信号变化特性与放大器和开关电路行为相协调。例如,该解决方案可以包括或使用控制电路来改变开关电路的多个并联实例或分支,这些开关电路是闭合的(因此是导通的),以配合来自提供或有助于输出信号的一个或多个力放大器的输出信号特性的变化。控制电路可以包括处理电路(例如,处理器、专用集成电路或现场可编程门阵列中的一个或多个),以执行所描述的功能。
图4大体上示出了第二自动测试系统400,其可以包括ATE系统的一部分,ATE系统包括或使用具有多个独立分支电路的并联开关电路412。第二自动测试系统400可以包括第一输出级402,该第一输出级被配置为在DUT节点406处向DUT 408提供输出测试信号的第一部分。第一输出级402可以包括HFA增益放大器、HFA缓冲器、第一感测电阻器410和并联开关电路412。并联开关电路412可以包括多个分支电路或并联开关电路实例。例如,图4的并联开关电路412可以包括十个分立的并联开关SW1_1到SW1_10。在图4的示例中,并联开关电路412中的每个开关可以具有基本上相同的电阻特性,例如10欧姆,或者开关可以具有不同的电阻特性。在一个示例中,并联开关电路412中的每个开关可以具有例如10欧姆的基本相同的电阻特性,或者开关可以具有不同的电阻特性。在一个示例中,并联开关电路412中的每个开关包括相应的一对背靠背NDMOS开关器件,它们一起具有例如大约10欧姆的特定沟道导通电阻特性。Aherne等人在“使用串联的N型MOS器件与串联的P型MOS器件并联的双向开关”(美国专利8710541)和/或Birk在“自举开关电路”中(美国专利7952419)描述了这种耦合的开关器件和相应的控制系统的例子,其每一个都通过引用整体并入本文。
第二自动测试系统400可以包括第二输出级404,其被配置为在DUT节点406处向DUT 408提供输出测试信号的第二部分。第二输出级404可以包括LFA增益放大器、LFA缓冲器、LFA缓冲开关414、第二感测电阻器416和LFA输出开关418。在一个示例中,LFA缓冲开关414或LFA输出开关418可以具有与并联开关电路412中的开关之一的电阻特性大致相同的电阻特性。在一个示例中,LFA缓冲开关414、LFA输出开关418和并联开关电路412的开关实例中的每一个可以包括相同的类似配置的开关器件的不同实例,例如具有基本上相同的物理特征或尺寸特性的背靠背NMOS对。
第二自动测试系统400可以进一步包括控制电路422,该控制电路422被配置为基于来自反馈网络420的信息以及可选地基于外部操作指令来控制第一输出级402和第二输出级404。例如,控制电路422可以被配置为感测关于DUT节点406处的信号特性的信息,并且作为响应,控制HFA和LFA增益放大器中的一个或多个的增益特性,或者控制LFA缓冲开关414、LFA输出开关418、或者并联开关电路412中的一个或多个开关实例。在一个示例中,控制电路422可以被配置为使用关于DUT节点406处的电压幅度的信息,例如使用反馈网络420感测的信息,来控制来自第一输出级402的输出测试信号的第一部分的输出幅度,或者控制来自第二输出级404的输出测试信号的第二部分的输出幅值。
在一个示例中,控制电路422可以在使用不同信号路径(例如使用第一输出级402和第二输出级404中的信号路径)提供的测试信号之间的转换处或期间帮助减轻DUT节点406处的毛刺。例如,控制电路422可以帮助协调从诸如使用第二输出级404提供的(例如,排他地或非排他地)第一测试信号到诸如使用第一输出级402提供的(如,排他或非排地)第二测试信号的转换。在转换时,第一和第二测试信号可以具有相似的幅度特性。转换可以包括控制并联开关电路412中的开关的导通序列,以及可选地控制LFA缓冲开关414或LFA输出开关418的关断序列。控制电路422可以进一步被配置为协调从第二测试信号转换回第一测试信号或转换到另一个信号。在一个示例中,控制电路422可以被配置为顺序地或一次一个地导通或关断并联开关电路412中的开关,以帮助最小化DUT节点406处的信号毛刺。
图5和图6大体上示出了包括第二自动测试系统400的一部分的第二示例电路500。第二示例电路500包括第一级放大器502,其被配置为经由串联的第一级感测电阻器504和开关电路506在DUT节点516处向DUT 518提供相对较高幅度的测试信号。第二示例电路500包括第二级放大器508,其被配置为经由串联的第二级感测电阻器隔离开关510、第二级传感电阻器512和第二级输出开关514向DUT节点516提供相对较低幅度的测试信号。在图5的示例中,第二级感测电阻器隔离开关510和第二级输出开关514以10欧姆的等效导通电阻图示为处于闭合状态。可以类似地使用具有其他电阻特性的开关。在一个示例中,第二级感测电阻器隔离开关510和第二级性感测电阻器512可以表示具有不同电阻特性的开关式感测电阻器路径的阵列。开关电路506包括并联耦合的第一开关实例520和第二开关实例522。附加的开关实例可以类似地并行地包括在开关电路506中,或者第二开关实例522可以表示一起致动的多个开关实例。
图5的示例大体上示出了与时间T1处的DUT驱动信号转变的一部分相对应的第二示例电路500的配置。在转换之前,DUT 518可以通过大约70欧姆(例如,由第二级感测电阻器隔离开关510、第二级感应电阻器512和第二级输出开关514的串联组合提供)从例如第二级放大器508接收10mA驱动信号。在第二级放大器508提供10mA驱动信号的同时,第一级放大器502可以与DUT节点516断开或去耦合。
在驱动信号转变T1时,控制电路422可以(1)控制第二级放大器508以减小其输出信号的幅度,(2)控制第一级放大器502以提供输出信号,以及(3)控制开关电路506中的一个或多个开关以将来自第一级放大器502的输出信号耦合到DUT节点516。也就是说,控制电路422可以用于控制第一级放大器502和第二级放大器508,以向DUT节点516提供各自的电流信号(例如,电压或电流大小相等)。在图5所示的示例中,驱动信号转换包括第一级放大器502和第二级放大器508,它们各自通过匹配的阻抗向DUT 518提供各自的5mA驱动信号(例如,在VOUT+0.35V)。例如,第一级放大器502提供5mA至大约70欧姆(例如,由第二开关实例522提供),并且第二级放大器508提供5mA到大约70欧姆的电流(例如,通过第二级感测电阻器隔离开关510、第二级传感电阻器512和第二级输出开关514的串联组合提供)。由于DUT节点516在转变之前和转变的时间T1被基本上相同的驱动电流加载,因此可以减少DUT节点518处的毛刺。例如,相对于图2和图3的示例,总毛刺可以减少大约一半(例如,从0.7V到0.35V)。
在图5所示的时间T1处的转变之后,控制电路422可以使用来自反馈网络420的信息来监测DUT 518的电压,并且作为响应,改变来自第一级放大器502和第二级放大器508的驱动信号的输入或输出电压特性。在一个示例中,控制电路422可以调整第一级放大器502和第二级放大器508的输入处的控制电压,从而校正DUT节点516处的组合输出信号的幅度。
现在参考图6,在时间T2,控制电路422可以接通开关电路506的第一开关实例520。由于DUT节点516的电压和放大器的输出可能不会瞬间改变,所以第一级放大器502和第二级放大器508可以在短时间内(例如,在T2)提供基本上相同的输出电压信号,这反过来会在DUT节点518处引起毛刺。
在图6所示的时间T2处的转变之后,控制电路422可以使用来自反馈网络420的信息来监测DUT 518的电压,并且作为响应,改变来自第一级放大器502的驱动信号的输出电压特性,以校正DUT节点516处的过冲电压。在时间T2之后,基本上所有的DUT电流都可以流过阻抗较低的第一开关实例520(例如,具有大约1欧姆的导通电阻)。因此,第一级放大器502可以被使用,或者由控制电路422控制,以向DUT 518提供相对较高幅度的测试信号。
在图5和图6的示例中,DUT节点516处的毛刺幅度因此可以通过扩展输出信号随时间的变化来减小。也就是说,可以在第一时间(例如,在时间T1)接通开关电路506中的多个开关实例中的一个,以减少在信号源路径之间切换时对DUT节点的负载效应,例如可以由各个不同的驱动放大器提供服务。开关电路506中的一个或多个其他开关实例可以在稍后的时间(例如,在时间T2)接通,以逐渐改变服务于DUT节点的信号路径的总阻抗。相反,开关电路506中的多个开关实例中的一个可以在第一时间(例如,在时间T1)被关断,以在信号源路径之间切换时增加DUT节点上的负载效应,并且开关电路506中的一个或多个其他开关实例可以在稍后的时间(例如在时间T2)被关断以逐渐改变服务于DUT节点的信号路径的总阻抗。
开关状态变化的定时可以基于测量的DUT节点信号特性,例如确保变化之间有足够的稳定时间。在一个示例中,使用来自第一级放大器502和第二级放大器508中的每一个的信号驱动DUT节点时的周期或持续时间可以被称为“先通后断”时间。也就是说,这两个放大器可以一起使用,以在其中一个放大器“断开”或从信号路径中移除之前“使”输出实现特定的信号特性。
本发明人已经认识到,对于使用多个不同信号路径以及可选地多个不同驱动电路或放大器提供给DUT的输出信号,需要进一步的控制和粒度。图7大体示出了第三示例电路700,其包括第一输出级702和第二输出级704,第一输出级和第二输入级704被配置为例如基于来自控制电路724的控制信号选择性地向DUT节点706处的DUT 708提供驱动信号。控制电路724可以基于经由反馈网络722从DUT 708接收的信息来协调第一输出级702或第二输出级704的操作。在一个示例中,第二输出级704包括输出放大器和缓冲电路,其被配置为经由串联耦合的第三感测电阻器隔离开关718、第三感测量电阻器726和第三信号路径输出开关720提供DUT驱动信号。
在图7的示例中,第一输出级702包括输出放大器和缓冲电路,其被配置为经由并行的第一和第二信号路径提供DUT驱动信号。第一信号路径包括耦合到多段并行开关电路712的第一感测电阻器710。第二信号路径包括耦合到第二信号通路输出开关716的第二感测电阻器714。在一个示例中,第一感测电阻器710和第二感测电阻器714可以具有类似的值或者可以具有不同的电阻特性。在图7的示例中,第一感测电阻器710具有大约0.25欧姆的电阻,并且第二感测电阻器714具有大约5欧姆的电阻。
多段并联开关电路712可以包括并联耦合的多个不同的开关器件。不同的开关设备中的任意两个或更多个可以被类似地或不同地配置。例如,标记为SEG_A到SEG_D的第一组并联开关器件可以包括具有各自不同导通电阻特性的器件。例如,SEG_D可以具有大约20欧姆的最小接通电阻,SEG_A可以具有大约130欧姆的最大接通电阻,并且SEG_B和SEG_C可以具有中间接通电阻值。在一个示例中,标记为SW1<0>至SW1<8>的第二组并联开关器件可以包括具有基本相同导通电阻特性的器件。例如,每个开关器件SW1<x>可以具有10欧姆的导通电阻。多段并行开关电路712中的各种开关器件可以由控制电路724独立地控制,例如控制来自第一输出级702中的放大器的为DUT节点706服务的一个或多个信号路径的阻抗特性。
在包括从由第二输出级704提供的DUT驱动信号到由第一输出级702提供的DU特驱动信号的转换的示例中,控制电路724可以协调多段并联开关电路712的元件的开关,使得初始使用更大的电阻路径。然后,通过多段并联开关电路712的路径电阻可以逐渐减小。例如,可以首先接通开关段SEG_A(例如,具有大约130欧姆的导通电阻),然后接通开关段SEG_B(例如,导通电阻为大约75欧姆),以此类推,直到多段并联开关电路712中的所有开关导通。当多段并行开关电路712中的所有开关都接通时,第二输出级704放大器可以可选地关断和/或第三感测电阻器隔离开关718或第三信号路径输出开关720可以可选地断开,以将第二输出级别704与DUT节点706解耦。切换序列可以以相反的顺序执行,例如从最小电阻到最大电阻,以从第一输出级702提供的DUT驱动信号切换到第二输出级704提供的不同DUT驱动信号。
在另一个示例中,可以独立地切换从一个驱动放大器延伸的多个信号路径,以在DUT节点706处呈现各种不同的串联电阻。例如,可以提供与第一输出级702的输出缓冲电路串联的不同值的感测电阻器,以促进不同水平的感测精度。例如,可以使用相对较大的串联感测电阻器来更准确地感测信号路径中较小的电流或较小的电流变化。
在图7的示例中,第一输出级702包括经由第一和第二并行信号路径耦合到DUT节点706的驱动放大器。第一信号路径包括第一感测电阻器710和多段并联开关电路712,第二信号路径包括第二感测电阻器714和第二信号通路输出开关716。第一感测电阻器710和第二感测电阻器714可以具有不同的电阻特性。在操作中,控制电路724可以用于控制第二信号路径输出开关716和多段并行开关电路712的切换,以相应地改变从第一输出级702的驱动放大器延伸到DUT节点706的信号路径的阻抗特性。可以使用控制电路724来控制多段并行开关电路712中的各个开关段的导通或关断序列,来减轻由于这种信号路径变化而在DUT节点706处的故障。
图8大体上示出了信号转换方法800的示例,其可以包括或使用第二自动测试系统400或第三示例电路700。在以下对信号转换方法800的讨论中,参考第三示例电路700仅用于说明目的。
信号转换方法800可以从方框802开始,从第二放大器电路向DUT节点提供第一输出信号。例如,方框802可以包括从第二输出级704中的放大器向DUT节点706提供第一DUT驱动信号。
在方框804处,信号转换方法800可以继续减小在方框802处提供的第一输出信号的幅度,并且在第二分支开关电路不导通的同时,切换第一分支开关电路以将第二输出信号从第一放大器电路提供到DUT节点706。例如,方框804可以包括使用控制电路724来启动先通后断算法,由此第二输出级704中的放大器可以与第一输出级702中的放大器协同使用以提供DUT驱动信号。在对应于方框804的操作间隔期间,控制电路724可以将多段并联开关电路712的第一分支开关电路或开关段切换到导通状态,并且可以将多分段并联开关电路714中的一个或多个其他分支开关电路或者开关段维持在不导通状态。第一分支开关电路可以具有超过一个或多个其他分支开关电路的电阻幅度特性的电阻幅度特征。在相同的操作间隔期间,控制电路724可以控制第一输出级702中的第一放大器和第二输出级704中的第二放大器,以提供信号,这些信号一起向DUT节点706提供驱动信号。当提供组合信号时,诸如由于闭合第一分支开关电路的负载效应,在DUT节点706处可能出现小毛刺(参见例如图5)。
在子例程块806,信号转换方法800可以包括监测来自DUT节点的信号信息,并且可选地调整第一输出级702中的第一放大器的输出。例如,子例程块806可以包括使用控制电路724来监视来自DUT节点706的毛刺信息,例如经由反馈网络722接收的毛刺信息。控制电路724可以通过改变第一输出级702中的第一放大器或第二输出级704中的第二放大器的输出信号幅度特性来响应毛刺信息。在决策框808处,信号转换方法800可以包括确定是否达到了稳定阈值。例如,决策框808可以包括使用控制电路724来确定DUT节点706的电压是否在指定目标电压(例如,VOUT)的指定容限范围内。如果没有达到稳定阈值,则信号转换方法800可以返回到子例程框806并进一步调整一个或多个放大器。如果达到了稳定阈值,则信号转换方法800可以继续到方框810。
在方框810处,信号转换方法800可以包括减小第一输出信号(例如,由第二输出级704中的放大器提供)的幅度,并且在第一分支电路传导第二输出信号(如,由第一输出级702中的放大器提供)的同时,切换第二分支开关电路以将第三输出信号从第一放大器电路提供给DUT节点。例如,方框810可以包括使用多段并行开关电路712的多个分支来向DUT节点706提供测试信号(例如,第二输出信号和第三输出信号)的各个部分。
在方框812,信号转换方法800可以包括中断第二放大器电路和DUT节点之间的信号路径。例如,方框812可以包括断开第三感测电阻器隔离开关718和第三信号路径输出开关720中的一个或多个,使得DUT驱动信号可以仅由第一输出级702经由多段并行开关电路712或经由第二信号路径输出开关716提供。
本公开的各个方面可以帮助提供对本文所识别的测试系统相关问题的解决方案。在一个示例中,方面1可以包括或使用主题(诸如装置、系统、设备、方法、用于执行动作的手段、或包括当由设备执行时可以使设备执行动作的指令的设备可读介质、或制品),例如可以包括或使用第一开关电路,耦合到输入/输出(I/O)连接,其中所述第一开关电路包括具有各自电阻特性的开关电路的多个并联实例,第二开关电路,耦合到所述I/O连接,第一力放大器,被配置为经由所述第一开关电路和/或经由所述第二开关电路向所述I/O连接提供第一驱动信号,和控制电路,被配置为控制所述第一开关电路和所述第二开关电路以在来自所述第一和第二开关线路的信号路径之间切换时减轻所述I/O连接处的毛刺。
在方面2中,方面1的主题包括第二力放大器,被配置为经由所述第二开关电路向所述I/O连接提供第二驱动信号,其中所述控制电路被配置为在来自所述第一和第二力放大器的驱动信号之间切换时控制所述第一开关电路以减轻所述I/O连接处的毛刺。
在方面3中,方面2的主题包括控制电路,该控制电路被配置为从I/O连接接收信息,并且作为响应,控制第一和第二力放大器以最小化第一和第二传动信号之间的幅度差。
在方面4中,方面1-3的主题包括具有各自不同的晶体管沟道电阻特性的开关电路的多个并联实例。
在方面5中,方面1-4的主题包括控制电路,该控制电路被配置为在第一力放大器提供第一驱动信号的同时以时间延迟序列启用第一开关电路中的各个开关电路。
在方面6中,方面5的主题包括第二力放大器,被配置为经由所述第二开关电路向所述I/O连接提供第二驱动信号,其中所述控制电路被配置为与所述时间延迟序列协调所述第一驱动信号和所述第二驱动信号之间的幅度差的减小。
在方面7中,方面1-6的主题包括串联设置在所述第一力放大器的输出和所述第一开关电路之间的第一感测电阻器,以及与所述第二开关电路串联设置的第二感测电阻器。
在方面8中,方面1-7的主题包括控制电路,该控制电路被配置为协调从I/O连接处的第一驱动信号到I/O连接处第二驱动信号的转换其中经由所述第一开关电路和所述第二开关电路提供所述第一驱动信号,并且其中所述第二驱动信号经由所述第一开关电路而非所述第二开关电路提供。
在方面9中,方面1-8的主题包括控制电路,该控制电路被配置为协调从I/O连接处的第一驱动信号到I/O连接处第二驱动信号的转换其中所述第一驱动信号经由所述第一开关电路而非所述第二开关电路提供,并且其中所述第二驱动信号经由所述第一开关电路和所述第二开关电路提供。
在方面10中,方面1-9的主题包括第一开关电路的开关电路的每个实例,第一开关电路包括NDMOS器件的相应源极耦合布置。
在方面11中,方面1-10的主题包括第二力放大器,被配置为经由所述第二开关电路向所述I/O连接提供第二驱动信号,其中所述第一力放大器被配置为在所述I/O连接处供应或汲取具有更大的第一电流信号幅度范围的电流信号,并且所述第二力放大器被设置为在所述I/O连接处供应或汲取具有更小的第二电流信号幅度范围的电流信号。
在方面12中,方面1-11的主题包括控制电路,该控制电路被配置为使用先通后断算法来控制来自第一和第二开关电路的信号路径之间的切换。
在方面13中,方面1-12的主题包括第二开关电路,该第二开关回路包括具有相同或不同电阻特性的附加开关电路的多个并联实例。
方面14可以包括一种方法,该方法包括将在输出节点处的被测器件(DUT)的输出测试信号从经由第一切换路径提供的初始信号转换为经由第二切换路径提供的后续信号。在方面14中,转换可包括:在包括将所述第二放大器电路耦合到所述输出节点的多个独立分支电路的并联开关电路处:当第二分支电路不导通时,切换第一分支电路以导通所述输出测试信号的第一部分,其中所述第一分支电路具有第一导通电阻,和在第一延迟之后并且在所述第一分支电路导通的同时,切换所述第二分支电路以导通所述输出测试信号的第二部分,其中所述第二分支电路具有不同的第二导通电阻,并且所述第一和第二分支电路并联耦合,并且其中所述输出测试信号的第一部分和第二部分由相同的第一放大器电路提供。
在方面15中,方面14的主题包括切换第二分支电路以传导输出测试信号的第二部分,并且还包括关断第二放大器电路和输出节点之间的信号路径。
在方面16中,方面14-15的主题包括将输出测试信号转换为包括从较低幅度的初始信号转换为较大幅度的后续信号,以及所述第一分支电路的所述第一导通电阻大于所述第二分支电路的第二导通电阻。
在方面17中,方面14-16的主题包括,在第二延迟之后,通过断开所述第二分支电路,将所述输出节点处的所述输出测试信号从所述后续信号转换回所述初始信号。
在方面18中,方面14-17的主题包括使用第二放大器电路提供所述初始信号,并且使用所述第一放大器电路提供所述后续信号,其中所述第一放大器电路通过所述并联开关电路的分支电路耦合到所述输出节点。
在方面19中,方面14-18的主题包括具有不同电流幅度特性的初始信号和后续信号。
在方面20中,方面14-19的主题包括第一延迟的持续时间,该持续时间取决于在切换第一分支电路以导通输出测试信号的第一部分之后输出测试信号在输出节点处的稳定时间。
在方面21中,方面20的主题包括使用反馈网络,在所述输出节点处感测所述输出测试信号的幅度,并且响应于所述输出检测信号的幅度满足指定阈值幅度条件,切换所述第二分支电路以导通所述输出测试信号的第二部分。
在方面22中,方面14-21的主题包括在切换所述第二分支电路之后的稳定时间之后,中断所述第一放大器电路和所述输出节点之间的电路路径。
方面23可以包括或使用一种转换信号驱动电路,根据关于期望电压转换幅度的信息选择性地启用电流路径,以在输出信号在不同幅度之间转换时最小化测试系统中的切换毛刺。在方面23中,转换驱动电路可以包括第一驱动器电路,包括第一电流源,所述第一电流源耦合到多个并联电流路径,所述并联电流路径基于所述期望的电压转变幅度分别被启用或禁用,其中所述第一驱动器电路被配置为使用通过所述电流路径中的一个或多个提供的来自所述第一电压源的电流来向被测器件(DUT)节点提供,具有更大的第一幅度特性的第一测试信号,和第二驱动器电路,被配置为向所述输出节点提供具有较小的第二幅度特性的第二测试信号。方面23可以进一步可选地包括控制电路,被配置为控制所述第一驱动器电路和所述第二驱动器电路,并且控制所述并联电流路径中的开关,以使用来自所述第一驱动电路的第一测试信号以及来自所述第二驱动电路的第二测试信号来提供所述输出信号。
在方面24中,方面23的主题包括并联电流路径中具有各自不同导通电阻特性的开关。
在方面25中,方面23-24的主题包括将所述控制电路耦合到所述DUT节点的反馈网络。
在方面26中,方面25的主题包括控制电路,该控制电路被配置为使用来自反馈网络的关于DUT节点处的电压幅度的信息来控制第一和第二测试信号的幅度特性。
在方面27中,方面25-26的主题包括控制电路,该控制电路被配置为使用来自反馈网络的关于DUT节点处的电压幅度的信息来最小化第一和第二测试信号之间的幅度差。
方面28可以包括至少一个机器可读介质,该机器可读介质包括当由处理电路执行时使处理电路执行操作以实现方面1-27中的任何方面的指令。
这些非限制性方面中的每一个可以独立存在,或者可以以各种排列或组合的方式与本文其他地方讨论的一个或多个其他方面、示例或特征组合。
本详细说明包括对附图的引用,附图构成详细说明的一部分。附图以图解的方式示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“实例”。这样的实例可以包括除了所示或所描述的元件之外的元件。然而,本发明人也考虑了仅提供所示出或描述的那些元件的示例。本发明人考虑使用所示或描述的那些元件(或其一个或多个方面)的任何组合或排列的例子,或者关于特定的例子(或其中一个或更多个方面),或者关于本文所示或所描述的其他例子(或其中一个或更少个方面)。
在本文件中,术语“一个”或“一种”在专利文件中很常见,包括一个或多个,独立于“至少一个”或“一个或更多”的任何其他实例或用法,除非另有说明,否则“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文件中,术语“包括”和“其中”被用作各自术语“包含”和“其”的纯英文等价物。
在以下权利要求中,术语“包括”和“包含”是开放式的,也就是说,除了权利要求中在该术语后面列出的元素之外,还包括这些元素的系统、装置、物品、组合物、制剂或工艺仍被视为落在该权利要求的范围内。此外,在以下权利要求中,术语“第一”、“第二”和“第三”等仅用作标签,并不旨在对其对象施加数字要求。
本文描述的方法示例可以是至少部分地由机器或计算机实现的。一些示例可以包括计算机可读介质或用指令编码的机器可读介质,所述指令可操作来配置电子设备以执行如以上示例中所描述的方法或电路操作或电路配置指令。这种方法的实现可以包括代码,例如微代码、汇编语言代码、更高级别的语言代码等。这样的代码可以包括用于执行各种方法的计算机可读指令。该代码可以形成计算机程序产品的一部分。此外,在一个示例中,代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上,例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如,光盘和数字视盘)、磁带盒、存储卡或记忆棒、随机存取存储器(RAM)、只读存储器(ROM)等。
上面的描述旨在是说明性的,而不是限制性的。例如,上述实例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例,例如由本领域普通技术人员在回顾以上描述时使用。提供摘要是为了允许读者快速确定技术公开的性质。提交本文件时有一项谅解,即本文件不用于解释或限制权利要求的范围或含义。此外,在上述详细描述中,可以将各种特征分组在一起以简化本公开。这不应被解释为意图使无人认领的公开特征对任何权利要求都是必不可少的。相反,本发明的主题可以在于特定公开的实施例的少于所有的特征。因此,以下权利要求在此作为实例或实施例并入详细描述中,每个权利要求独立地作为单独的实施例,并且可以设想这样的实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所享有的等同物的全部范围来确定。
Claims (27)
1.一种系统,包括:
第一开关电路,耦合到输入/输出(I/O)连接,其中所述第一开关电路包括具有各自电阻特性的开关电路的多个并联实例;
第二开关电路,耦合到所述I/O连接;
第一力放大器,被配置为经由所述第一开关电路和/或经由所述第二开关电路向所述I/O连接提供第一驱动信号;和
控制电路,被配置为控制所述第一开关电路和所述第二开关电路以在来自所述第一和第二开关线路的信号路径之间切换时减轻所述I/O连接处的毛刺。
2.根据权利要求1所述的系统,还包括第二力放大器,被配置为经由所述第二开关电路向所述I/O连接提供第二驱动信号;
其中所述控制电路被配置为在来自所述第一和第二力放大器的驱动信号之间切换时控制所述第一开关电路以减轻所述I/O连接处的毛刺。
3.根据权利要求2所述的系统,其中所述控制电路被配置为从所述I/O连接接收信息,并且作为响应,控制所述第一和第二力放大器以最小化所述第一驱动信号和所述第二驱动信号之间的幅度差。
4.根据权利要求1至3中任一项所述的系统,其中所述开关电路的多个并联实例具有各自不同的晶体管沟道电阻特性。
5.根据权利要求1至4中任一项所述的系统,其中所述控制电路被配置为在所述第一力放大器提供所述第一驱动信号的同时以时间延迟序列启用所述第一开关电路中的开关电路的相应一个。
6.根据权利要求5所述的系统,还包括第二力放大器,被配置为经由所述第二开关电路向所述I/O连接提供第二驱动信号;
其中所述控制电路被配置为与所述时间延迟序列协调所述第一驱动信号和所述第二驱动信号之间的幅度差的减小。
7.根据权利要求1至6中任一项所述的系统,还包括串联设置在所述第一力放大器的输出和所述第一开关电路之间的第一感测电阻器,以及与所述第二开关电路串联设置的第二感测电阻器。
8.根据权利要求1至7中任一项所述的系统,其中所述控制电路被配置为协调从在所述I/O连接处的所述第一驱动信号到在所述I/O连接处的第二驱动信号的转换,其中经由所述第一开关电路和所述第二开关电路提供所述第一驱动信号,并且其中所述第二驱动信号经由所述第一开关电路而非所述第二开关电路提供。
9.根据权利要求1至7中任一项所述的系统,其中所述控制电路被配置为协调从在所述I/O连接处的所述第一驱动信号到在所述I/O连接处的第二驱动信号的转换,其中所述第一驱动信号经由所述第一开关电路而非所述第二开关电路提供,并且其中所述第二驱动信号经由所述第一开关电路和所述第二开关电路提供。
10.根据权利要求1至9中任一项所述的系统,其中所述第一开关电路的开关电路的实例中的每一个包括NDMOS器件的源极耦合布置。
11.根据权利要求1至10中任一项所述的系统,进一步包括第二力放大器,被配置为经由所述第二开关电路向所述I/O连接提供第二驱动信号;
其中所述第一力放大器被配置为在所述I/O连接处供应或汲取具有更大的第一电流信号幅度范围的电流信号,并且所述第二力放大器被设置为在所述I/O连接处供应或汲取具有更小的第二电流信号幅度范围的电流信号。
12.根据权利要求1至11中任一项所述的系统,其中所述控制电路被配置为使用先通后断算法来控制来自所述第一开关电路和所述第二开关电路的信号路径之间的切换。
13.根据权利要求1至12中任一项所述的系统,其中所述第二开关电路包括具有相同或不同电阻特性的附加开关电路的多个并联实例。
14.一种方法,包括:
将在输出节点处的被测器件(DUT)的输出测试信号从经由第一切换路径提供的初始信号转换为经由第二切换路径提供的后续信号,所述转换包括:
在包括将所述第二放大器电路耦合到所述输出节点的多个独立分支电路的并联开关电路处:
当第二分支电路不导通时,切换第一分支电路以导通所述输出测试信号的第一部分,其中所述第一分支电路具有第一导通电阻;和
在第一延迟之后并且在所述第一分支电路导通的同时,切换所述第二分支电路以导通所述输出测试信号的第二部分,其中所述第二分支电路具有不同的第二导通电阻,并且所述第一和第二分支电路并联耦合;
其中所述输出测试信号的第一部分和第二部分由相同的第一放大器电路提供。
15.根据权利要求14所述的方法,其中切换所述第二分支电路以导通所述输出测试信号的第二部分还包括断开第二放大器电路与所述输出节点之间的信号路径。
16.根据权利要求14或15中任一项所述的方法,其中转换所述输出测试信号包括从较低幅度的初始信号转换到较大幅度的后续信号,并且其中所述第一分支电路的所述第一导通电阻大于所述第二分支电路的第二导通电阻。
17.根据权利要求14至16中任一项所述的方法,还包括,在第二延迟之后,通过断开所述第二分支电路,将所述输出节点处的所述输出测试信号从所述后续信号转换回所述初始信号。
18.根据权利要求14至17中任一项所述的方法,还包括:
使用第二放大器电路提供所述初始信号;和
使用所述第一放大器电路提供所述后续信号,其中所述第一放大器电路通过所述并联开关电路的分支电路耦合到所述输出节点。
19.根据权利要求14至18中任一项所述的方法,其中所述初始信号和所述后续信号具有不同的电流幅度特性。
20.根据权利要求14至19中任一项所述的方法,其中在切换所述第一分支电路以导通所述输出测试信号的第一部分之后,所述第一延迟的持续时间取决于所述输出节点处的所述输出测试信号的稳定时间。
21.根据权利要求20所述的方法,还包括使用反馈网络,在所述输出节点处感测所述输出测试信号的幅度,并且响应于所述输出检测信号的幅度满足指定阈值幅度条件,切换所述第二分支电路以导通所述输出测试信号的第二部分。
22.根据权利要求14至21中任一项所述的方法,还包括,在切换所述第二分支电路之后的稳定时间之后,中断所述第一放大器电路和所述输出节点之间的电路路径。
23.一种转换信号驱动电路,根据关于期望电压转换幅度的信息选择性地启用电流路径,以在输出信号在不同幅度之间转换时最小化测试系统中的切换毛刺,所述转换驱动电路包括:
第一驱动器电路,包括第一电流源,所述第一电流源耦合到多个并联电流路径,所述并联电流路径基于所述期望的电压转变幅度分别被启用或禁用,其中所述第一驱动器电路被配置为使用通过所述电流路径中的一个或多个提供的来自所述第一电压源的电流来向被测器件(DUT)节点提供,具有更大的第一幅度特性的第一测试信号;
第二驱动器电路,被配置为向所述输出节点提供具有较小的第二幅度特性的第二测试信号;和
控制电路,被配置为控制所述第一驱动器电路和所述第二驱动器电路,并且控制所述并联电流路径中的开关,以使用来自所述第一驱动电路的第一测试信号以及来自所述第二驱动电路的第二测试信号来提供所述输出信号。
24.根据权利要求23所述的转换信号驱动电路,其中所述并联电流路径中的所述开关具有各自不同的导通电阻特性。
25.根据权利要求23或24所述的转换信号驱动电路,还包括将所述控制电路耦合到所述DUT节点的反馈网络。
26.根据权利要求25所述的转换信号驱动电路,其中所述控制电路被配置为使用来自所述反馈网络的关于所述DUT节点处的电压幅度的信息来控制所述第一和第二测试信号的幅度特性。
27.根据权利要求25所述的转换信号驱动电路,其中所述控制电路被配置为使用来自所述反馈网络的关于所述DUT节点处的电压幅度的信息来最小化所述第一和第二测试信号之间的幅度差。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063123051P | 2020-12-09 | 2020-12-09 | |
US63/123,051 | 2020-12-09 | ||
PCT/EP2021/084047 WO2022122561A1 (en) | 2020-12-09 | 2021-12-02 | Range switching glitch mitigation in ate systems |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116615662A true CN116615662A (zh) | 2023-08-18 |
Family
ID=79259266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180082606.2A Pending CN116615662A (zh) | 2020-12-09 | 2021-12-02 | Ate系统中的距离切换毛刺抑制 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20240036114A1 (zh) |
JP (1) | JP2023552842A (zh) |
CN (1) | CN116615662A (zh) |
DE (1) | DE112021006392T5 (zh) |
TW (1) | TWI814168B (zh) |
WO (1) | WO2022122561A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11940496B2 (en) | 2020-02-24 | 2024-03-26 | Analog Devices, Inc. | Output voltage glitch reduction in ate systems |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463315A (en) * | 1993-06-15 | 1995-10-31 | Hewlett-Packard Company | Spike suppression for a tester circuit for integrated circuits |
US5917331A (en) * | 1995-10-23 | 1999-06-29 | Megatest Corporation | Integrated circuit test method and structure |
JPH11133068A (ja) * | 1997-10-31 | 1999-05-21 | Hewlett Packard Japan Ltd | 電圧電流特性測定装置 |
US7560947B2 (en) * | 2005-09-28 | 2009-07-14 | Teradyne, Inc. | Pin electronics driver |
US7489125B2 (en) * | 2007-04-02 | 2009-02-10 | Teradyne, Inc. | Calibrating a tester using ESD protection circuitry |
TWI354804B (en) * | 2007-11-29 | 2011-12-21 | Gemtek Technology Co Ltd | Method and apparatus for power testing |
JP5037575B2 (ja) * | 2009-08-21 | 2012-09-26 | ケースレー・インスツルメンツ・インコーポレイテッド | オートレンジ電流検知回路 |
US7952419B1 (en) | 2009-11-16 | 2011-05-31 | Analog Devices, Inc. | Bootstrapped switch circuit |
US8710541B2 (en) | 2012-03-20 | 2014-04-29 | Analog Devices, Inc. | Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices |
US11300608B2 (en) * | 2016-03-18 | 2022-04-12 | Analog Devices, Inc. | Segmented pin driver system |
WO2018177536A1 (en) * | 2017-03-31 | 2018-10-04 | Advantest Corporation | Apparatus and method for providing a supply voltage to a device under test using a capacitor |
US11249117B2 (en) * | 2018-08-02 | 2022-02-15 | Jetperch Llc | Autoranging ammeter with fast dynamic response |
US10778212B1 (en) * | 2019-09-05 | 2020-09-15 | Analog Devices, Inc. | Variable impedance switching control |
-
2021
- 2021-12-02 WO PCT/EP2021/084047 patent/WO2022122561A1/en active Application Filing
- 2021-12-02 US US18/038,638 patent/US20240036114A1/en active Pending
- 2021-12-02 CN CN202180082606.2A patent/CN116615662A/zh active Pending
- 2021-12-02 JP JP2023535032A patent/JP2023552842A/ja active Pending
- 2021-12-02 DE DE112021006392.8T patent/DE112021006392T5/de active Pending
- 2021-12-08 TW TW110145810A patent/TWI814168B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11940496B2 (en) | 2020-02-24 | 2024-03-26 | Analog Devices, Inc. | Output voltage glitch reduction in ate systems |
Also Published As
Publication number | Publication date |
---|---|
TW202238151A (zh) | 2022-10-01 |
US20240036114A1 (en) | 2024-02-01 |
TWI814168B (zh) | 2023-09-01 |
DE112021006392T5 (de) | 2023-09-21 |
JP2023552842A (ja) | 2023-12-19 |
WO2022122561A1 (en) | 2022-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7144492B2 (ja) | 可変インピーダンス切り替え制御 | |
TWI816672B (zh) | 信號分配裝置 | |
CN107294514B (zh) | 具有输入衰减器的比较器电路 | |
CN116615662A (zh) | Ate系统中的距离切换毛刺抑制 | |
JP2019207253A (ja) | セグメント化されたピン駆動システム | |
US8368366B2 (en) | Driver circuit and test apparatus | |
US6828775B2 (en) | High-impedance mode for precision measurement unit | |
US11940496B2 (en) | Output voltage glitch reduction in ate systems | |
US10180453B2 (en) | Increased power efficiency in driver circuits | |
JP6306962B2 (ja) | 半導体スイッチおよびそれを用いた試験装置 | |
US7795897B1 (en) | Test apparatus and driver circuit | |
JP7307110B2 (ja) | 構成可能な動作モードを有する比較器 | |
CN112311338B (zh) | 低故障范围改变技术 | |
US6686756B2 (en) | Vddq integrated circuit testing system and method | |
US8013626B2 (en) | Test apparatus and driver circuit | |
US11313903B2 (en) | Pin driver and test equipment calibration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |