CN116613118A - 集成电路封装产品以及集成电路导线框架 - Google Patents
集成电路封装产品以及集成电路导线框架 Download PDFInfo
- Publication number
- CN116613118A CN116613118A CN202310887736.4A CN202310887736A CN116613118A CN 116613118 A CN116613118 A CN 116613118A CN 202310887736 A CN202310887736 A CN 202310887736A CN 116613118 A CN116613118 A CN 116613118A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- carrier plate
- chip
- package product
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012790 adhesive layer Substances 0.000 claims abstract description 32
- 230000017525 heat dissipation Effects 0.000 claims abstract description 23
- 239000003292 glue Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 238000003466 welding Methods 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请提出一种集成电路封装产品和集成电路导线框架。所述集成电路封装产品包括承载板、散热块、芯片以及塑封体。所述散热块通过第一胶层设置在所述承载板的第一面。所述芯片通过第二胶层设置在所述散热块的远离所述第一面的面上。所述塑封体包覆所述散热块和所述芯片。所述承载板的第二面暴露于所述塑封体外。所述第二面与所述第一面相对。所述集成电路导线框架包括:框架部、引脚部以及承载板。所述引脚部连接至所述框架部。所述引脚部从所述框架部水平延伸。所述承载板通过连接件连接至所述框架部。
Description
技术领域
本申请是有关于一种半导体领域,详细来说,是有关于一种集成电路封装产品以及集成电路导线框架。
背景技术
在现有技术中,在将集成电路芯片封装完后,若不能将芯片所产生的热能散去,将会影响芯片的寿命,因此,通常会搭配散热块与芯片一同进行封装,通过暴露于塑封体外的部分散热块将芯片产生的热能散去。然而,为了将芯片与散热块连接,现有技术中必须先通过铆接或者镭射焊接方式将框架单元与散热块连接后,才得以将芯片设置在散热块上,如此一来,势必需要提高成本设立铆接站或者镭射焊接站。
发明内容
有鉴于此,本申请提出一种集成电路封装产品以及集成电路导线框架来解决上述问题。
依据本申请的一实施例,提出一种集成电路封装产品。所述集成电路封装产品包括承载板、散热块、芯片以及塑封体。所述散热块通过第一胶层设置在所述承载板的第一面。所述芯片通过第二胶层设置在所述散热块的远离所述第一面的面上。所述塑封体包覆所述散热块和所述芯片。所述承载板的第二面暴露于所述塑封体外。所述第二面与所述第一面相对。
依据本申请的一实施例,所述集成电路封装产品还包括引脚部。所述芯片通过连接线电性连接至所述引脚部。
依据本申请的一实施例,所述承载板与所述引脚部设置在不同水平面。
依据本申请的一实施例,所述承载板所在的水平面低于所述引脚部所在的水平面。
依据本申请的一实施例,所述散热块的横截面积小于所述承载板的横截面积。
依据本申请的一实施例,所述承载板包括延伸件。所述延伸件沿远离所述第二面的方向延伸。
依据本申请的一实施例,所述第一胶层包括导电胶。
依据本申请的一实施例,所述第二胶层包括导电胶。
依据本申请的一实施例,提出一种集成电路导线框架。所述集成电路导线框架包括:框架部、引脚部以及承载板。所述引脚部连接至所述框架部。所述引脚部从所述框架部延伸。所述承载板通过连接件连接至所述框架部。
依据本申请的一实施例,所述承载板和所述引脚部设置在不同水平面。
在本申请提出的集成电路封装产品中,芯片运作产生的热能通过散热块导热,并通过暴露于塑封体外的承载板的第二面散去热能,可以借此提高芯片的寿命。同时,通过在集成电路框架上增加承载板承载散热块和芯片,不再需要通过铆接站或者镭射焊接站实现散热块与集成电路框架的焊接,降低制程成本。
附图说明
附图是用来提供对本申请的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本申请,但并不构成对本申请的限制。在附图中:
图1演示依据本申请一实施例的集成电路导线框架的方块示意图。
图2演示依据本申请一实施例的集成电路导线框架的立体示意图。
图3A演示依据本申请一实施例的集成电路产品的制造方法的流程示意图。
图3B演示依据本申请一实施例的图2中B-B'连线的结构剖视视图。
图4演示根据本申请一实施例的集成电路封装产品的方块示意图。
实施方式
以下揭示内容提供了多种实施方式或例示,其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见,这些叙述仅为例示,其本意并非用于限制本揭示内容。举例来说,在下文的描述中,将一第一特征形成于一第二特征上或之上,可能包括某些实施例其中所述的第一与第二特征彼此直接接触;且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间,而使得第一与第二特征可能没有直接接触。此外,本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的,且其本身不代表所讨论的不同实施例和/或组态之间的关系。
再者,在此处使用空间上相对的词汇,譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者,可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外,还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如,旋转90度或处于其他方位),而这些空间上相对的描述词汇就应该做相应的解释。
虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值,此处已尽可能精确地呈现具体实施例中的相关数值。然而,任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处,「约」通常系指实际数值在一特定数值或范围的正负10%、5%、1%或0.5%之内。或者是,「约」一词代表实际数值落在平均值的可接受标准误差之内,视本申请所属技术领域中具有通常知识者的考虑而定。当可理解,除了实验例之外,或除非另有明确的说明,此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此,除非另有相反的说明,本说明书与附随权利要求书所揭示的数值参数皆为约略的数值,且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处,将数值范围表示成由一端点至另一端点或介于二端点之间;除非另有说明,此处所述的数值范围皆包括端点。
图1演示依据本申请一实施例的集成电路导线框架1的方块示意图。在某些实施例中,集成电路导线框架1用以承载集成电路芯片以对集成电路芯片进行封装来得到集成电路产品。在某些实施例中,集成电路导线框架1包括框架部11、引脚部12以及承载板13。在某些实施例中,引脚部12连接至框架部11。在某些实施例中,引脚部12从框架部11延伸。在某些实施例中,承载板13通过连接件连接至框架部11。
图2演示依据本申请一实施例的集成电路导线框架2的立体示意图。在某些实施例中,集成电路导线框架2用来承载集成电路芯片以对集成电路芯片进行封装,来得到集成电路产品。在某些实施例中,集成电路导线框架2可以用以实现图1实施例的集成电路导线框架1。在某些实施例中,集成电路导线框架2包括框架部21、引脚部22以及承载板23。在某些实施例中,框架部21、引脚部22以及承载板23的材质可以是铜、PPF或铜镀银,通过以导热系数较高的金属制成框架部21、引脚部22以及承载板23,相比于使用非金属材料制成,集成电路导线框架2的热传导能力和散热效率有明显提升。
在某些实施例中,引脚部22从框架部21延伸。在某些实施例中,引脚部22包括多个引脚221。在某些实施例中,引脚部22中的每一引脚221通过焊线与集成电路芯片进行电性连接,以对集成电路芯片输入或输出电性信号。
在某些实施例中,承载板23通过连接件L1连接至框架部21。在某些实施例中,承载板23用以承载散热块和集成电路芯片。在某些实施例中,承载板23和引脚部22设置在不同水平面。在某些实施例中,承载板23大约是15.2微米*6.8微米的平板结构。
如图2所示,两个连接件L1从框架部21延伸出后弯折向下并连接到承载板23,使得承载板23所在的水平面低于引脚部22所在的水平面。在某些实施例中,两个连接件L1分别位于框架部21的相对侧。在其他实施例中,连接件L1可以从框架部21水平延伸连接承载板23,使得承载板23与引脚部22设置在相同水平位置。在其他实施例中,连接件L1从框架部21延伸出后可以弯折向上并连接到承载板23,使得承载板23所在的水平面高于引脚部22所在的水平面。优选地,承载板23所在的水平面低于引脚部22所在的水平面,以减少封装后的集成电路产品体积。在某些实施例中,连接件L1连接到承载板23的第一面S1,其中第一面S1是承载板23朝上的面。在其他实施例中,连接件L1连接到承载板23的侧面。在某些实施例中,集成电路导线框架2整体可以是通过冲压以形成一体成型的结构,使得连接件L1作为连筋与框架部21以及承载板23一体成型式连接,连接件L1框架部21以及承载板23并非通过铆钉或焊接方式形成,并未明显连接痕迹,并借此省略了铆钉或焊接的工序。
图3A演示依据本申请一实施例的集成电路产品的制造方法的流程示意图。图3A的实施例中以图2所示的集成电路导线框架2进行范例说明并且呈现图2中A-A'连线的结构剖视视图。倘若大致上可以得到相似的结果,本申请并不限定完全依照图3所示的方法流程来执行。
在图3A的子图(a)中,通过第一胶层J1将散热块31设置在承载板23的第一面S1。在某些实施例中,散热块31可以是铜块或其他金属材质。在某些实施例中,散热块31的设置可以是通过黏晶或者SMT方式设置在承载板23之上。在某些实施例中,散热块31的横截面积小于承载板23的横截面积,以保留连接件L1连接至第一面S1的设置空间。在其他实施例中,散热块31的横截面积等于承载板23的横截面积,连接件L1连接于承载板23的侧面。
在图3A的子图(b)中,通过第二胶层J2将芯片32设置在散热块31远离第一面S1的面上。在某些实施例中,芯片32的设置可以是通过黏晶或者SMT方式设置在散热块31之上。
接续图3A的子图(b),可以对集成电路导线框架2上的第一胶层J1和第二胶层J2进行固化作业。在某些实施例中,第一胶层J1可以是一种导电胶。在某些实施例中,第一胶层J1的导电胶可以包括银胶或锡膏。在某些实施例中,第二胶层J2同样可以是一种导电胶。在某些实施例中,第二胶层J2的导电胶可以包括银胶或锡膏。举例来说,当第一胶层J1和第二胶层J2是银胶时,可以对集成电路导线框架2进行烘烤来进行固化。以另一例子而言,当第一胶层J1和第二胶层J2是锡膏时,可以对集成电路导线框架2进行回流焊来进行固化。
在某些实施例中,也可以是在将散热块31设置在承载板23的第一面S1后进行对第一胶层J1第一次固化,接着,在将芯片32设置在散热块31上后对第二胶层J2进行第二次固化。如此情况下,第二胶层J2的固化点或者熔点低于第一胶层J1的固化点或者熔点,以防止第二胶层J2的固化作业影响第一胶层J1。
在其他实施例中,可以是先通过第二胶层J2将芯片32设置在散热块31之上,再通过第一胶层J1将散热块31连同芯片32设置在承载板23的第一面S1之上。同样地,第一胶层J1和第二胶层J2的固化可以是同时进行或是分开依序进行。由于是先将芯片32设置在散热块31之上再将散热块31连同芯片32设置在承载板23之上,若是先对第二胶层J2进行固化再对第一胶层J1进行固化,则第一胶层J1的固化点或者熔点需低于第二胶层J2的固化点或者熔点,以防止第一胶层J1的固化作业影响第二胶层J2。
在图3A的子图(c)中,对芯片32进行焊线作业以通过焊线33将芯片32电性连接至引脚部22。在图3A的子图(d)中,通过塑封体34进行封装,其中塑封体34包覆散热块31和芯片32,并且封装后承载板23的第二面S2暴露于塑封体34之外,其中第二面S2与第一面S1相对。
在图3A的子图(e)中,进行切割作业,将引脚部22和承载板23从框架部21切割分离,以得到封装完成的集成电路封装产品40。在某些实施例中,连接于承载板23和框架部21之间的连接件L1在被切割后,仅有被塑封体34覆盖的部分残留,形成连接在承载板23上的延伸件L2,其中延伸件L2沿着远离第二面S2的方向延伸。同时参考图3B,图3B演示图2中B-B'连线的结构剖视视图。
然而,在其他实施例中,连接件L1可以是从承载板23的侧面向上延伸并连接至框架部21,如此一来,在通过塑封体34进行封装后,要将引脚部22和承载板23从框架部21切割分离时,可以将连接件L1完全从承载板23上切割。
在集成电路封装产品40中,芯片32运作产生的热能通过散热块31导热,并通过暴露于塑封体34外的承载板23的第二面S2散去热能,可以借此提高芯片32的寿命。申请人经过实验发现,通过散热块31和承载板23的设计,集成电路封装产品40的热阻大约降至1.1℃/W,与先前技术中没有采用本申请的产品热阻大约为5.3℃/W相比,极大地提高了产品的散热效率。
同时,通过在集成电路框架2上增加承载板23承载散热块31和芯片32,不再需要通过铆接站或者镭射焊接站实现散热块31与集成电路框架2的焊接,可以降低制程成本。
图4演示根据本申请一实施例的集成电路封装产品5的方块示意图。在某些实施例中,集成电路封装产品5包括承载板51、散热块52、芯片53以及塑封体54。在某些实施例中,散热块52通过第一胶层设置在承载板51的第一面。在某些实施例中,芯片53通过第二胶层设置在散热块52的远离所述第一面的面上。在某些实施例中,塑封体53包覆散热块53和芯片52,其中承载板51的第二面暴露于塑封体54外,所述第二面与所述第一面相对。在某些实施例中,集成电路封装产品5可以通过图3实施例中的集成电路封装产品40实现,承载板51、散热块52、芯片53以及塑封体54分别对应图3实施例中的承载板23、散热块31、芯片32以及塑封体34。
本领域技术人员在阅读完图2和图3的实施例后,应能清楚理解集成电路封装产品5的实施细节,详细说明在此省略以省篇幅。
如本文中所使用,术语“近似地”、“基本上”、“基本”及“约”用于描述并考虑小变化。当与事件或情况结合使用时,所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。如本文中相对于给定值或范围所使用,术语“约”大体上意味着在给定值或范围的±10%、±5%、±1%或±0.5%内。范围可在本文中表示为自一个端点至另一端点或在两个端点之间。除非另外规定,否则本文中所公开的所有范围包括端点。术语“基本上共面”可指沿同一平面定位的在数微米(µm)内的两个表面,例如,沿着同一平面定位的在10µm内、5µm内、1µm内或0.5µm内。当参考“基本上”相同的数值或特性时,术语可指处于所述值的平均值的±10%、±5%、±1%或±0.5%内的值。
如本文中所使用,术语“近似地”、“基本上”、“基本”和“约”用于描述和解释小的变化。当与事件或情况结合使用时,所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。举例来说,当与数值结合使用时,术语可指小于或等于所述数值的±10%的变化范围,例如,小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%,或小于或等于±0.05%。举例来说,如果两个数值之间的差小于或等于所述值的平均值的±10% (例如,小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%,或小于或等于±0.05%),那么可认为所述两个数值“基本上”或“约”相同。举例来说,“基本上”平行可以指相对于0°的小于或等于±10°的角度变化范围,例如,小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°,或小于或等于±0.05°。举例来说,“基本上”垂直可以指相对于90°的小于或等于±10°的角度变化范围,例如,小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°,或小于或等于±0.05°。
举例来说,如果两个表面之间的位移等于或小于5 µm、等于或小于2 µm、等于或小于1 µm或等于或小于0.5 µm,那么两个表面可以被认为是共面的或基本上共面的。如果表面相对于平面在表面上的任何两个点之间的位移等于或小于5 µm、等于或小于2 µm、等于或小于1 µm或等于或小于0.5 µm,那么可以认为表面是平面的或基本上平面的。
如本文中所使用,除非上下文另外明确规定,否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中,提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如,与后一组件物理接触)的情况,以及一或多个中间组件位于前一组件与后一组件之间的情况。
如本文中所使用,为易于描述可在本文中使用空间相对术语例如“下面”、“下方”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等描述如图中所说明的一个组件或特征与另一组件或特征的关系。除图中所描绘的定向之外,空间相对术语意图涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或处于其它定向),且本文中所使用的空间相对描述词同样可相应地进行解释。应理解,当一组件被称为“连接到”或“耦合到”另一组件时,其可直接连接或耦合到所述另一组件,或可存在中间组件。
前文概述本公开的若干实施例和细节方面的特征。本公开中描述的实施例可容易地用作用于设计或修改其它过程的基础以及用于执行相同或相似目的和/或获得引入本文中的实施例的相同或相似优点的结构。这些等效构造不脱离本公开的精神和范围并且可在不脱离本公开的精神和范围的情况下作出不同变化、替代和改变。
Claims (10)
1.一种集成电路封装产品,其特征在于,包括:
承载板;
散热块,通过第一胶层设置在所述承载板的第一面;
芯片,通过第二胶层设置在所述散热块的远离所述第一面的面上;
塑封体,包覆所述散热块和所述芯片,其中所述承载板的第二面暴露于所述塑封体外,所述第二面与所述第一面相对。
2.根据权利要求1所述的集成电路封装产品,其特征在于,还包括:
引脚部,所述芯片通过连接线电性连接至所述引脚部。
3.根据权利要求2所述的集成电路封装产品,其特征在于,所述承载板与所述引脚部设置在不同水平面。
4.根据权利要求3所述的集成电路封装产品,其特征在于,所述承载板所在的水平面低于所述引脚部所在的水平面。
5.根据权利要求1所述的集成电路封装产品,其特征在于,所述散热块的横截面积小于所述承载板的横截面积。
6.根据权利要求1所述的集成电路封装产品,其特征在于,所述承载板包括延伸件,所述延伸件沿远离所述第二面的方向延伸。
7.根据权利要求1所述的集成电路封装产品,其特征在于,所述第一胶层包括导电胶。
8.根据权利要求1所述的集成电路封装产品,其特征在于,所述第二胶层包括导电胶。
9.一种集成电路导线框架,其特征在于,包括:
框架部;
引脚部,连接至所述框架部,所述引脚部从所述框架部延伸;以及
承载板,通过连接件连接至所述框架部。
10.根据权利要求9所述的集成电路导线框架,其特征在于,所述承载板和所述引脚部设置在不同水平面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310887736.4A CN116613118A (zh) | 2023-07-19 | 2023-07-19 | 集成电路封装产品以及集成电路导线框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310887736.4A CN116613118A (zh) | 2023-07-19 | 2023-07-19 | 集成电路封装产品以及集成电路导线框架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116613118A true CN116613118A (zh) | 2023-08-18 |
Family
ID=87678687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310887736.4A Pending CN116613118A (zh) | 2023-07-19 | 2023-07-19 | 集成电路封装产品以及集成电路导线框架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116613118A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050104168A1 (en) * | 2003-11-13 | 2005-05-19 | Choi Yoon-Hwa | Molded leadless package having improved reliability and high thermal transferability, and sawing type molded leadless package and method of manufacturing the same |
CN101226903A (zh) * | 2007-01-15 | 2008-07-23 | 罗姆股份有限公司 | 半导体装置 |
CN102683221A (zh) * | 2011-03-17 | 2012-09-19 | 飞思卡尔半导体公司 | 半导体装置及其组装方法 |
CN105390469A (zh) * | 2014-08-20 | 2016-03-09 | 英飞凌科技奥地利有限公司 | 引线框架和制造引线框架的方法 |
-
2023
- 2023-07-19 CN CN202310887736.4A patent/CN116613118A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050104168A1 (en) * | 2003-11-13 | 2005-05-19 | Choi Yoon-Hwa | Molded leadless package having improved reliability and high thermal transferability, and sawing type molded leadless package and method of manufacturing the same |
CN101226903A (zh) * | 2007-01-15 | 2008-07-23 | 罗姆股份有限公司 | 半导体装置 |
CN102683221A (zh) * | 2011-03-17 | 2012-09-19 | 飞思卡尔半导体公司 | 半导体装置及其组装方法 |
CN105390469A (zh) * | 2014-08-20 | 2016-03-09 | 英飞凌科技奥地利有限公司 | 引线框架和制造引线框架的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8022512B2 (en) | No lead package with heat spreader | |
US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
US8184453B1 (en) | Increased capacity semiconductor package | |
US7808084B1 (en) | Semiconductor package with half-etched locking features | |
US20140029201A1 (en) | Power package module and manufacturing method thereof | |
US5053855A (en) | Plastic molded-type semiconductor device | |
KR20050077866A (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
KR101443980B1 (ko) | 접속핀 및 이를 갖는 전력 모듈 패키지 | |
CN107039368B (zh) | 树脂密封型半导体装置 | |
KR102228945B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
US20150262917A1 (en) | Semiconductor device and method of manufacturing the same | |
JP6150866B2 (ja) | 電力半導体装置 | |
US8471370B2 (en) | Semiconductor element with semiconductor die and lead frames | |
US20130256920A1 (en) | Semiconductor device | |
US10840172B2 (en) | Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package | |
CN116613118A (zh) | 集成电路封装产品以及集成电路导线框架 | |
US20220068770A1 (en) | Multi-Layer Interconnection Ribbon | |
US20060145312A1 (en) | Dual flat non-leaded semiconductor package | |
KR102016019B1 (ko) | 고열전도성 반도체 패키지 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
CN113206056A (zh) | 包括用于空气冷却的延伸元件的半导体装置 | |
CN115579346B (zh) | 功率模块的连接结构、封装结构以及制作工艺 | |
US9190355B2 (en) | Multi-use substrate for integrated circuit | |
KR20140135443A (ko) | 반도체 모듈의 제조 방법 및 이에 따른 반도체 모듈 | |
CN212967676U (zh) | 散热芯片及电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230818 |