CN116612797A - 三态内容寻址存储器及操作方法 - Google Patents

Abstract

本申请涉及一种三态内容寻址存储器，包括第一非易失性可重构晶体管、第二非易失性可重构晶体管、匹配线、第一写入线、第二写入线、第一查找线及第二查找线，其中，匹配线与第一非易失性可重构晶体管的源极及第二非易失性可重构晶体管的漏极均连接；第一写入线与第一非易失性可重构晶体管的漏极连接；第二写入线与第二非易失性可重构晶体管的源极及第一写入线均连接；第一查找线与第一非易失性可重构晶体管的栅极连接；第二查找线与第二非易失性可重构晶体管的栅极连接；通过控制第一写入线的电压与第二写入线的电压进行写入操作，通过控制第一查找线的电压与第二查找线的电压进行寻址操作，上述三态内容寻址存储器具备器件数量少、能耗低等优点。

Description

三态内容寻址存储器及操作方法

技术领域

本申请涉及存储器技术领域，特别是涉及一种三态内容寻址存储器及操作方法。

背景技术

三态内容寻址存储器(Ternary Content Addressable Memory，TCAM)是一种区别于传统的地址存储器的存储技术。它不需要通过地址指针的检索来查找存储内容，而是直接依据存储内容的是否匹配来完成查找，且除了数据0，1之外还有一个第三状态，故称为三态内容寻址存储器。TCAM具有快速查找的优势，目前广泛应用在网络通信与路由技术中。

然而传统的TCAM是基于静态随机存取存储器实现，往往一个单元就需要十几个互补半导体晶体管来构建，近年来，随着人工智能和大数据的快速发展，供搜索查找的数据量呈爆炸式增长，传统的TCAM实现方法将会对功耗和电路面积等带来巨大的挑战，如果能在晶体管器件级进行更新换代，采取更低功耗、功能更强大的晶体管，将极大的降低TCAM的能耗，提升TCAM的存储密度，降低成本。

发明内容

基于此，有必要针对上述技术问题，提供一种三态内容寻址存储器及操作方法，解决传统三态内容寻址存储器功耗及成本高的问题。

本申请一方面提供了一种三态内容寻址存储器，其特征在于，包括第一非易失性可重构晶体管、第二非易失性可重构晶体管、匹配线、第一写入线、第二写入线、第一查找线及第二查找线，其中，所述匹配线与所述第一非易失性可重构晶体管的源极及所述第二非易失性可重构晶体管的漏极均连接；第一写入线，与所述第一非易失性可重构晶体管的漏极连接，用于向所述第一非易失性可重构晶体管的漏极施加预设电压，使所述第一非易失性可重构晶体管极性重构；第二写入线，与所述第二非易失性可重构晶体管的源极及所述第一写入线均连接，用于向所述第二非易失性可重构晶体管的漏极施加所述预设电压，使所述第二非易失性可重构晶体管极性重构；其中，通过改变所述第一非易失性可重构晶体管的极性及所述第二非易失性可重构晶体管的极性，以向所述三态内容寻址存储器写入预设数据；第一查找线，与所述第一非易失性可重构晶体管的栅极连接，用于向所述第一非易失性可重构晶体管的栅极施加第一导通触发电压，以使所述第一非易失性可重构晶体管导通；第二查找线，与所述第二非易失性可重构晶体管的栅极连接，用于向所述第二非易失性可重构晶体管的栅极施加第二导通触发电压，以使所述第二非易失性可重构晶体管导通；其中，通过向所述第一查找线及所述第二查找线施加预设电平，以寻址到所述预设数据。

于上述实施例所述的三态内容寻址存储器中，一个存储单元采用两个非易失性可重构晶体管作为基础元件进行构建，任一非易失性可重构晶体管均为初始极性为N型的晶体管，且包括含碲源电极与含碲漏电极，通过控制源极与漏极之间的电压，能够便捷的改变晶体管的极性，因此，在本实施例中的三态内容寻址存储器中，通过配置第一写入线与匹配线之间的电压及第二写入线与匹配线之间的电压，使第一非易失性可重构晶体管及第二非易失性可重构晶体管呈现不同的极性组合，使所述三态内容寻址存储器具备三态存储状态，另一方面，通过向第一查找线与第二查找线施加预设电平，控制第一非易失性可重构晶体管及第二非易失性可重构晶体管导通，根据两者的不同导通状态能够获取三态内容寻址存储器的对应存储状态，上述存储器大大节省了晶体管的使用数量，且写入和寻址操作均只需要通过控制两个非易失性可重构晶体管来实现，大大降低了能耗和制造使用成本。

在其中一个实施例中，所述预设电压包括预设负电压及预设正电压；在所述第一非易失性可重构晶体管的源极与所述第一非易失性可重构晶体管的漏极之间施加所述预设负电压且使所述第一非易失性可重构晶体管的栅极接地，并持续预设时间，以使所述第一非易失性可重构晶体管的极性由N型转换为P型；在所述第一非易失性可重构晶体管的源极与所述第一非易失性可重构晶体管的漏极之间施加所述预设正电压且使所述第一非易失性可重构晶体管的栅极接地，并持续所述预设时间，以使所述第一非易失性可重构晶体管的极性由P型转换为N型；或

在所述第二非易失性可重构晶体管的源极与所述第二非易失性可重构晶体管的漏极之间施加所述预设负电压且使所述第二非易失性可重构晶体管的栅极接地，并持续所述预设时间，以使所述第二非易失性可重构晶体管的极性由N型转换为P型；在所述第二非易失性可重构晶体管的源极与所述第二非易失性可重构晶体管的漏极之间施加所述预设正电压且使所述第二非易失性可重构晶体管的栅极接地，并持续所述预设时间，以使所述第二非易失性可重构晶体管的极性由P型转换为N型；

其中，所述预设电压在所述第一非易失性可重构晶体管的源极与所述第一非易失性可重构晶体管的漏极之间形成的电场强度大于使碲原子在所述第一非易失性可重构晶体管的源极与所述第一非易失性可重构晶体管的漏极之间发生迁移的最小电场强度，且所述预设电压在所述第二非易失性可重构晶体管的源极与所述第二非易失性可重构晶体管的漏极之间形成的电场强度大于使碲原子在所述第二非易失性可重构晶体管的源极与所述第二非易失性可重构晶体管的漏极之间发生迁移的最小电场强度。

在其中一个实施例中，所述预设电平包括预设正电平及预设负电平；若所述第一非易失性可重构晶体管的极性为N型，控制所述第一导通触发电压为所述预设正电平，以使所述第一非易失性可重构晶体管导通；若所述第一非易失性可重构晶体管的极性为P型，控制所述第一导通触发电压为所述预设负电平，以使所述第一非易失性可重构晶体管导通；或

若所述第二非易失性可重构晶体管的极性为N型，控制所述第二导通触发电压为所述预设正电平，以使所述第二非易失性可重构晶体管导通；若所述第二非易失性可重构晶体管的极性为P型，控制所述第二导通触发电压为所述预设负电平，以使所述第二非易失性可重构晶体管导通；

其中，所述预设正电平与所述预设负电平的绝对值相等。

在其中一个实施例中，若所述第一非易失性可重构晶体管的极性为P型且所述第二非易失性可重构晶体管的极性为N型，所述三态内容寻址存储器存储0。

在其中一个实施例中，若所述第一非易失性可重构晶体管的极性为N型且所述第二非易失性可重构晶体管的极性为P型，所述三态内容寻址存储器存储1。

在其中一个实施例中，若所述第一非易失性可重构晶体管及所述第二非易失性可重构晶体管的极性均为N型，所述三态内容寻址存储器存储预设地址数据。

在其中一个实施例中，在所述匹配线的电压为第一高电平的情况下，

设置所述第一查找线的电压为所述预设负电平且所述第二查找线的电压为所述预设正电平，若所述匹配线的电压变为第二高电平，判定寻址到0；

设置所述第一查找线的电压为所述预设正电平且所述第二查找线的电压为所述预设负电平，若所述匹配线的电压变为所述第二高电平，判定寻址到1；

设置所述第一查找线的电压为所述预设负电平且所述第二查找线的电压为所述预设正电平，或设置所述第一查找线的电压为所述预设正电平且所述第二查找线的电压为所述预设负电平，若所述匹配线的电压均变为第二高电平，判定寻址到所述预设地址数据；

其中，所述第一高电平大于所述第二高电平。

本申请第二方面提供了一种三态内容寻址存储器操作方法，基于前述任一项所述的三态内容寻址存储器实现，所述方法包括：

控制非易失性可重构晶体管的源极和漏极之间的电压为预设电压，以改变所述非易失性可重构晶体管的极性，以向所述三态内容寻址存储器写入预设数据；所述非易失性可重构晶体管包括第一非易失性可重构晶体管及第二非易失性可重构晶体管；

控制所述非易失性可重构晶体管的栅极电平为预设电平，以寻址到所述预设数据。

在其中一个实施例中，所述预设数据包括0、1及预设地址数据，所述预设电压包括预设正电压及预设负电压，所述写入预设数据的方法包括：

控制匹配线、第一查找线及第二查找线均接地；

控制第一写入线的电压为所述预设正电压，控制第二写入线的电压为所述预设正电压，以在所述三态内容寻址存储器中写入0；

控制所述第一写入线的电压为所述预设负电压，控制所述第二写入线的电压为所述预设负电压，以在所述三态内容寻址存储器中写入1；

控制所述第一写入线的电压为所述预设负电压，控制所述第二写入线的电压为所述预设正电压，以在所述三态内容寻址存储器中写入所述预设地址数据。

在其中一个实施例中，还包括，所述预设电平包括预设正电平及预设负电平，所述预设正电平与所述预设负电平的绝对值相等，所述寻址到所述预设数据的方法包括：

控制所述匹配线的电压为第一高电平；

控制所述第一查找线的电压为所述预设负电平且控制所述第二查找线的电压为所述预设正电平，若所述匹配线的电压变为第二高电平，判定寻址到0；

控制所述第一查找线的电压为所述预设正电平且控制所述第二查找线的电压为所述预设负电平，若所述匹配线的电压变为所述第二高电平，判定寻址到1；

控制所述第一查找线的电压为所述预设负电平且控制所述第二查找线的电压为所述预设正电平，或控制所述第一查找线的电压为所述预设正电平且控制所述第二查找线的电压为所述预设负电平，若所述匹配线的电压均变为第二高电平，判定寻址到所述预设地址数据；

其中，所述第一高电平大于所述第二高电平。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请提供的一个实施例中三态内容寻址存储器的结构原理图；

图2为本申请提供的一个实施例中非易失性可重构晶体管的结构图；

图3为本申请提供的一个实施例中三态内容寻址存储器的寻址原理图；

图4为本申请提供的一个实施例中三态内容寻址存储器的操作流程图；

图5为本申请提供的一个实施例中三态内容寻址存储器的写入操作流程图；

图6为本申请提供的一个实施例中三态内容寻址存储器的寻址操作流程图；

附图标记说明：1-栅电极；2-绝缘层；3-沟道层；4-含碲漏电极；5-含碲源电极。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”或“连接到”其它元件或层时，其可以直接地在其它元件或层上或连接到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”或“直接连接到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。

数据网络的演变，也让我们见证手机存储的快速扩增，从最早期的翻盖式手机到现在的智慧型手机，从3G跃进到如今的5G，不仅是数据传输上的一大进步，还需要更多存储容量来演算。相比传统RAM存储器，三态内容寻址存储器(Ternary Content AddressableMemory，TCAM)是支持网络装置的储存器，主要用来缩短资料搜寻时间，能提高路由器搜寻速度、分类数据以及访问控制列权限，使得数据资料处理速度更快。

然而传统的TCAM是基于静态随机存取存储器实现，往往一个单元就需要十几个互补半导体晶体管来构建，能耗高，制造使用成本高昂，如果能在晶体管器件级进行更新换代，采取更低功耗、功能更强大的晶体管，将极大的降低TCAM的能耗和成本，提升TCAM的存储密度。

为解决以上问题，本申请提供了一种三态内容寻址存储器及操作方法，以下将通过具体的实施例进行说明。

在本申请的一个实施例中，如图1所示，提供了一种三态内容寻址存储器，包括第一非易失性可重构晶体管RT1、第二非易失性可重构晶体管RT2、匹配线ML、第一写入线W1、第二写入线W2、第一查找线S1及第二查找线S2，其中，匹配线ML与第一非易失性可重构晶体管RT1的源极及第二非易失性可重构晶体管RT2的漏极均连接；第一写入线W1与第一非易失性可重构晶体管RT1的漏极连接，用于向第一非易失性可重构晶体管RT1的漏极施加预设电压，使第一非易失性可重构晶体管RT1极性重构；第二写入线W2与第二非易失性可重构晶体管RT2的源极及第一写入线W1均连接，用于向第二非易失性可重构晶体管RT2的漏极施加预设电压，使第二非易失性可重构晶体管极性重构；其中，通过改变第一非易失性可重构晶体管RT1的极性及第二非易失性可重构晶体管RT2的极性，以向三态内容寻址存储器写入预设数据；第一查找线S1与第一非易失性可重构晶体管RT1的栅极连接，用于向第一非易失性可重构晶体管RT1的栅极施加第一导通触发电压，以使第一非易失性可重构晶体管RT1导通；第二查找线S2与第二非易失性可重构晶体管RT2的栅极连接，用于向第二非易失性可重构晶体管RT2的栅极施加第二导通触发电压，以使第二非易失性可重构晶体管RT2导通；其中，通过向第一查找线S1及第二查找线S2施加预设电平，以寻址到所述预设数据。

具体地，所述预设电压包括预设负电压及预设正电压；在第一非易失性可重构晶体管RT1的源极与第一非易失性可重构晶体管RT1的漏极之间施加预设负电压且使第一非易失性可重构晶体管RT1的栅极接地，并持续预设时间，以使第一非易失性可重构晶体管RT1的极性由N型转换为P型；在第一非易失性可重构晶体管RT1的源极与第一非易失性可重构晶体管RT1的漏极之间施加预设正电压且使第一非易失性可重构晶体管RT1的栅极接地，并持续预设时间，以使第一非易失性可重构晶体管RT1的极性由P型转换为N型；或在第二非易失性可重构晶体管RT2的源极与第二非易失性可重构晶体管RT2的漏极之间施加预设负电压且使第二非易失性可重构晶体RT2管的栅极接地，并持续预设时间，以使第二非易失性可重构晶体管RT2的极性由N型转换为P型；在第二非易失性可重构晶体管RT2的源极与第二非易失性可重构晶体管RT2的漏极之间施加预设正电压且使第二非易失性可重构晶体管RT2的栅极接地，并持续预设时间，以使第二非易失性可重构晶体管RT2的极性由P型转换为N型；其中，所述预设电压在第一非易失性可重构晶体管RT1的源极与第一非易失性可重构晶体管RT1的漏极之间形成的电场强度大于使碲原子在第一非易失性可重构晶体管RT1的源极与第一非易失性可重构晶体管RT1的漏极之间发生迁移的最小电场强度，且所述预设电压在第二非易失性可重构晶体管RT2的源极与第二非易失性可重构晶体管RT2的漏极之间形成的电场强度大于使碲原子在第二非易失性可重构晶体管RT2的源极与第二非易失性可重构晶体管RT2的漏极之间发生迁移的最小电场强度。

进一步地，作为示例，预设电平包括预设正电平及预设负电平；若第一非易失性可重构晶体管RT1的极性为N型，控制第一导通触发电压为预设正电平，以使第一非易失性可重构晶体管RT1导通；若第一非易失性可重构晶体管RT1的极性为P型，控制第一导通触发电压为预设负电平，以使第一非易失性可重构晶体管RT1导通；或若第二非易失性可重构晶体管RT2的极性为N型，控制第二导通触发电压为预设正电平，以使第二非易失性可重构晶体管RT2导通；若第二非易失性可重构晶体管RT2的极性为P型，控制第二导通触发电压为预设负电平，以使第二非易失性可重构晶体管RT2导通；其中，所述预设正电平与所述预设负电平的绝对值相等。

在本申请的一个实施例中，如图2所示，提供了一种非易失性可重构晶体管，包括栅电极1，其上表面覆盖有绝缘层2；绝缘层2远离栅电极1的表面内形成有沟道层3、含碲源电极5及含碲漏电极4，含碲源电极5及所述含碲漏电极4位于沟道层3的相对两侧且均与沟道层3电连接；其中，通过在含碲源电极5与含碲漏电极4之间施加预设时间的预设激励电信号，使含碲源电极5及含碲漏电极4中的碲原子在电场作用下发生迁移，改变沟道层3的极性，以使所述晶体管极性重构。

具体地，单质碲作为天然的P型半导体材料，除了具有良好的导电性，碲原子还具有更为活跃的电化学性能，在电场作用下，碲原子会在源电极与漏电极之间发生迁移运动，当碲原子经过沟道层3时，会发生堆积，当沟道层3中的碲原子积累到一定程度时，初始极性为N型的沟道层会发生极性反转，从而实现所述晶体管的极性重构过程，且上述过程一旦完成，除非施加反向电场，否则碲原子不会离开沟道层3，即使撤去激励电压，晶体管的极性也不会再发生改变，反过来同理，通过在含碲源电极5与含碲漏电极4之间施加反向电压，使含碲源电极5与含碲漏电极4之间产生反向电场，使原本堆积在沟道层3的碲原子反向迁移回到含碲漏电极4，从而能够使沟道层3逐渐回复初始极性，因此，作为示例，第一非易失性可重构晶体管RT1及第二非易失性可重构晶体管RT2均采用本实施例所述的非易失性可重构晶体管，任一晶体管均具备两种极性的功能，可以根据使用需要进行极性变换，进而极大的减少晶体管数量，降低三态内容寻址存储器的能耗。

于上述实施例所述的三态内容寻址存储器中，一个存储单元采用两个非易失性可重构晶体管作为基础元件进行构建，任一非易失性可重构晶体管均为初始极性为N型的晶体管，且包括含碲源电极与含碲漏电极，通过控制源极与漏极之间的电压，能够便捷的改变晶体管的极性，因此，在本实施例中的三态内容寻址存储器中，通过配置第一写入线W1与匹配线ML之间的电压及第二写入线W2与匹配线ML之间的电压，使第一非易失性可重构晶体管RT1及第二非易失性可重构晶体管RT2呈现不同的极性组合，使所述三态内容寻址存储器具备三态存储状态，另一方面，通过向第一查找线S1与第二查找线S2施加预设电平，控制第一非易失性可重构晶体管RT1及第二非易失性可重构晶体管RT2导通，根据两者的不同导通状态能够获取三态内容寻址存储器的对应存储状态，上述存储器大大节省了晶体管的使用数量，且写入和寻址操作均只需要通过控制两个非易失性可重构晶体管来实现，大大降低了能耗和制造使用成本。

在本申请的一个实施例中，若第一非易失性可重构晶体管RT1的极性为P型且第二非易失性可重构晶体管RT2的极性为N型，三态内容寻址存储器存储0；若第一非易失性可重构晶体管RT1的极性为N型且第二非易失性可重构晶体管RT2的极性为P型，三态内容寻址存储器存储1；若第一非易失性可重构晶体管RT1及第二非易失性可重构晶体管RT2的极性均为N型，三态内容寻址存储器存储预设地址数据，所述预设地址数据为任意值，需要说明的是，上述写入操作不是固定不变的，本领域技术人员可以根据实际需要任意规定三态存储内容对应的非易失性可重构晶体管的极性组合，只要能实现上述功能即可，本实施例不做具体限制。

在本申请的一个实施例中，在匹配线ML的电压为第一高电平的情况下，使第一查找线S1的电压为预设负电平且第二查找线S2的电压为预设正电平，若匹配线ML的电压变为第二高电平，判定寻址到0，其中，第一高电平大于第二高电平。

具体地，作为示例，请参考图3中(a)图，匹配线ML的电压为第一高电平，三态内容寻址存储器存储0，此时向第一查找线S1施加幅值范围为-6V～-4V的预设负电平，向第二查找线S2施加幅值范围为4V～6V的预设正电平，由于第一非易失性可重构晶体管RT1为P型晶体管，在栅极施加负压时导通，而第二非易失性可重构晶体管RT2为N型晶体管，在栅极施加正压时导通，即在这种情况下，第一非易失性可重构晶体管RT1及第二非易失性可重构晶体管RT2均呈导通状态，匹配线ML的电压从第一高电平将被拉低至第二高电平，从而判定寻址到0。

在本申请的一个实施例中，在匹配线ML的电压为第一高电平的情况下，使第一查找线S1的电压为预设正电平且第二查找线S2的电压为预设负电平，若匹配线ML的电压变为第二高电平，判定寻址到1。

具体地，作为示例，请参考图3中(b)图，匹配线ML的电压为第一高电平，三态内容寻址存储器存储1，此时向第一查找线S1施加幅值范围为4V～6V的预设正电平，向第二查找线S2施加幅值范围为-6V～-4V的预设负电平，由于第一非易失性可重构晶体管RT1为N型晶体管，在栅极施加正压时导通，而第二非易失性可重构晶体管RT2为P型晶体管，在栅极施加负压时导通，即在这种情况下，第一非易失性可重构晶体管RT1及第二非易失性可重构晶体管RT2均呈导通状态，匹配线ML的电压从第一高电平将被拉低至第二高电平，从而判定寻址到1。

在本申请的一个实施例中，在匹配线ML的电压为第一高电平的情况下，使第一查找线S1的电压为预设负电平且第二查找线S2的电压为预设正电平，或使第一查找线S1的电压为预设正电平且第二查找线S2的电压为预设负电平，若匹配线ML的电压均变为第二高电平，判定寻址到所述预设地址数据。

具体地，作为示例，请参考图3中(c)图，匹配线ML的电压为第一高电平，三态内容寻址存储器存储所述预设地址数据，此时向第一查找线S1施加幅值范围为-6V～-4V的预设负电平，向第二查找线S2施加幅值范围为4V～6V的预设正电平，由于第一非易失性可重构晶体管RT1为N型晶体管，在栅极施加负压时关断，而第二非易失性可重构晶体管RT2为N型晶体管，在栅极施加正压时导通，在这种情况下，匹配线ML的电压将通过第二非易失性可重构晶体管RT2从第一高电平被拉低至第二高电平，从而判定寻址到所述预设地址数据。

进一步地，作为示例，请参考图3中(d)图，匹配线ML的电压为第一高电平，三态内容寻址存储器存储所述预设地址数据，此时向第一查找线S1施加幅值范围为4V～6V的预设正电平，向第二查找线S2施加幅值范围为-6V～-4V的预设负电平，由于第一非易失性可重构晶体管RT1为N型晶体管，在栅极施加正电压时导通，而第二非易失性可重构晶体管RT2为N型晶体管，在栅极施加负电压时关断，在这种情况下，匹配线ML的电压将通过第一非易失性可重构晶体管RT1从第一高电平被拉低至第二高电平，从而判定寻址到所述预设地址数据。

在本申请的一个实施例中，如图4所示，提供了一种三态内容寻址存储器操作方法，基于前述任一实施例所述的三态内容寻址存储器实现，所述方法包括：

步骤22，控制非易失性可重构晶体管的源极和漏极之间的电压为预设电压，以改变所述非易失性可重构晶体管的极性，以向所述三态内容寻址存储器写入预设数据；

其中，所述非易失性可重构晶体管包括第一非易失性可重构晶体管及第二非易失性可重构晶体管。

步骤24，控制所述非易失性可重构晶体管的栅极电平为预设电平，以寻址到所述预设数据。

作为示例，如图5所示，所述预设数据包括0、1及预设地址数据，所述预设电压包括预设正电压及预设负电压，步骤22中所述写入预设数据的方法包括：

步骤222，控制匹配线、第一查找线及第二查找线均接地；

步骤224，控制第一写入线的电压为所述预设正电压，控制第二写入线的电压为所述预设正电压，以在所述三态内容寻址存储器中写入0；

步骤226，控制所述第一写入线的电压为所述预设负电压，控制所述第二写入线的电压为所述预设负电压，以在所述三态内容寻址存储器中写入1；

步骤228，控制所述第一写入线的电压为所述预设负电压，控制所述第二写入线的电压为所述预设正电压，以在所述三态内容寻址存储器中写入所述预设地址数据。

作为示例，如图6所示，还包括，所述预设电平包括预设正电平及预设负电平，所述预设正电平与所述预设负电平的绝对值相等，步骤24中所述寻址到所述预设数据的方法包括：

步骤242，控制所述匹配线的电压为第一高电平；

步骤244，控制所述第一查找线的电压为所述预设负电平且控制所述第二查找线的电压为所述预设正电平，若所述匹配线的电压变为第二高电平，判定寻址到0；

步骤246，控制所述第一查找线的电压为所述预设正电平且控制所述第二查找线的电压为所述预设负电平，若所述匹配线的电压变为所述第二高电平，判定寻址到1；

步骤248，控制所述第一查找线的电压为所述预设负电平且控制所述第二查找线的电压为所述预设正电平，或控制所述第一查找线的电压为所述预设正电平且控制所述第二查找线的电压为所述预设负电平，若所述匹配线的电压均变为第二高电平，判定寻址到所述预设地址数据；

其中，所述第一高电平大于所述第二高电平。

应该理解的是，虽然图4、图5、图6的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4、图5、图6中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种三态内容寻址存储器，其特征在于，包括：

第一非易失性可重构晶体管；

第二非易失性可重构晶体管；

匹配线，与所述第一非易失性可重构晶体管的源极及所述第二非易失性可重构晶体管的漏极均连接；

第一写入线，与所述第一非易失性可重构晶体管的漏极连接，用于向所述第一非易失性可重构晶体管的漏极施加预设电压，使所述第一非易失性可重构晶体管极性重构；

第二写入线，与所述第二非易失性可重构晶体管的源极及所述第一写入线均连接，用于向所述第二非易失性可重构晶体管的漏极施加所述预设电压，使所述第二非易失性可重构晶体管极性重构；其中，通过改变所述第一非易失性可重构晶体管的极性及所述第二非易失性可重构晶体管的极性，以向所述三态内容寻址存储器写入预设数据；

第一查找线，与所述第一非易失性可重构晶体管的栅极连接，用于向所述第一非易失性可重构晶体管的栅极施加第一导通触发电压，以使所述第一非易失性可重构晶体管导通；

第二查找线，与所述第二非易失性可重构晶体管的栅极连接，用于向所述第二非易失性可重构晶体管的栅极施加第二导通触发电压，以使所述第二非易失性可重构晶体管导通；其中，通过向所述第一查找线及所述第二查找线施加预设电平，以寻址到所述预设数据。

2.根据权利要求1所述的三态内容寻址存储器，其特征在于，所述预设电压包括预设负电压及预设正电压；在所述第一非易失性可重构晶体管的源极与所述第一非易失性可重构晶体管的漏极之间施加所述预设负电压且使所述第一非易失性可重构晶体管的栅极接地，并持续预设时间，以使所述第一非易失性可重构晶体管的极性由N型转换为P型；在所述第一非易失性可重构晶体管的源极与所述第一非易失性可重构晶体管的漏极之间施加所述预设正电压且使所述第一非易失性可重构晶体管的栅极接地，并持续所述预设时间，以使所述第一非易失性可重构晶体管的极性由P型转换为N型；或

在所述第二非易失性可重构晶体管的源极与所述第二非易失性可重构晶体管的漏极之间施加所述预设负电压且使所述第二非易失性可重构晶体管的栅极接地，并持续所述预设时间，以使所述第二非易失性可重构晶体管的极性由N型转换为P型；在所述第二非易失性可重构晶体管的源极与所述第二非易失性可重构晶体管的漏极之间施加所述预设正电压且使所述第二非易失性可重构晶体管的栅极接地，并持续所述预设时间，以使所述第二非易失性可重构晶体管的极性由P型转换为N型；

其中，所述预设电压在所述第一非易失性可重构晶体管的源极与所述第一非易失性可重构晶体管的漏极之间形成的电场强度大于使碲原子在所述第一非易失性可重构晶体管的源极与所述第一非易失性可重构晶体管的漏极之间发生迁移的最小电场强度，且所述预设电压在所述第二非易失性可重构晶体管的源极与所述第二非易失性可重构晶体管的漏极之间形成的电场强度大于使碲原子在所述第二非易失性可重构晶体管的源极与所述第二非易失性可重构晶体管的漏极之间发生迁移的最小电场强度。

3.根据权利要求2所述的三态内容寻址存储器，其特征在于，所述预设电平包括预设正电平及预设负电平；若所述第一非易失性可重构晶体管的极性为N型，控制所述第一导通触发电压为所述预设正电平，以使所述第一非易失性可重构晶体管导通；若所述第一非易失性可重构晶体管的极性为P型，控制所述第一导通触发电压为所述预设负电平，以使所述第一非易失性可重构晶体管导通；或

若所述第二非易失性可重构晶体管的极性为N型，控制所述第二导通触发电压为所述预设正电平，以使所述第二非易失性可重构晶体管导通；若所述第二非易失性可重构晶体管的极性为P型，控制所述第二导通触发电压为所述预设负电平，以使所述第二非易失性可重构晶体管导通；

其中，所述预设正电平与所述预设负电平的绝对值相等。

4.根据权利要求2或3所述的三态内容寻址存储器，其特征在于，若所述第一非易失性可重构晶体管的极性为P型且所述第二非易失性可重构晶体管的极性为N型，所述三态内容寻址存储器存储0。

5.根据权利要求2或3所述的三态内容寻址存储器，其特征在于，若所述第一非易失性可重构晶体管的极性为N型且所述第二非易失性可重构晶体管的极性为P型，所述三态内容寻址存储器存储1。

6.根据权利要求5所述的三态内容寻址存储器，其特征在于，若所述第一非易失性可重构晶体管及所述第二非易失性可重构晶体管的极性均为N型，所述三态内容寻址存储器存储预设地址数据。

7.根据权利要求6所述的三态内容寻址存储器，其特征在于，在所述匹配线的电压为第一高电平的情况下，

设置所述第一查找线的电压为所述预设负电平且所述第二查找线的电压为所述预设正电平，若所述匹配线的电压变为第二高电平，判定寻址到0；

设置所述第一查找线的电压为所述预设正电平且所述第二查找线的电压为所述预设负电平，若所述匹配线的电压变为所述第二高电平，判定寻址到1；

设置所述第一查找线的电压为所述预设负电平且所述第二查找线的电压为所述预设正电平，或设置所述第一查找线的电压为所述预设正电平且所述第二查找线的电压为所述预设负电平，若所述匹配线的电压均变为第二高电平，判定寻址到所述预设地址数据；

其中，所述第一高电平大于所述第二高电平。

8.一种三态内容寻址存储器操作方法，其特征在于，基于权利要求1-7所述的三态内容寻址存储器实现，所述方法包括：

控制非易失性可重构晶体管的源极和漏极之间的电压为预设电压，以改变所述非易失性可重构晶体管的极性，以向所述三态内容寻址存储器写入预设数据；所述非易失性可重构晶体管包括第一非易失性可重构晶体管及第二非易失性可重构晶体管；

控制所述非易失性可重构晶体管的栅极电平为预设电平，以寻址到所述预设数据。

9.根据权利要求8所述的方法，其特征在于，所述预设数据包括0、1及预设地址数据，所述预设电压包括预设正电压及预设负电压，所述写入预设数据的方法包括：

控制匹配线、第一查找线及第二查找线均接地；

控制第一写入线的电压为所述预设正电压，控制第二写入线的电压为所述预设正电压，以在所述三态内容寻址存储器中写入0；

控制所述第一写入线的电压为所述预设负电压，控制所述第二写入线的电压为所述预设负电压，以在所述三态内容寻址存储器中写入1；

控制所述第一写入线的电压为所述预设负电压，控制所述第二写入线的电压为所述预设正电压，以在所述三态内容寻址存储器中写入所述预设地址数据。

10.根据权利要求9所述的方法，其特征在于，还包括，所述预设电平包括预设正电平及预设负电平，所述预设正电平与所述预设负电平的绝对值相等，所述寻址到所述预设数据的方法包括：

控制所述匹配线的电压为第一高电平；

控制所述第一查找线的电压为所述预设负电平且控制所述第二查找线的电压为所述预设正电平，若所述匹配线的电压变为第二高电平，判定寻址到0；

控制所述第一查找线的电压为所述预设正电平且控制所述第二查找线的电压为所述预设负电平，若所述匹配线的电压变为所述第二高电平，判定寻址到1；

控制所述第一查找线的电压为所述预设负电平且控制所述第二查找线的电压为所述预设正电平，或控制所述第一查找线的电压为所述预设正电平且控制所述第二查找线的电压为所述预设负电平，若所述匹配线的电压均变为第二高电平，判定寻址到所述预设地址数据；

其中，所述第一高电平大于所述第二高电平。