CN116611392A - 芯片框架的设计文件的生成方法及装置、设备和介质 - Google Patents
芯片框架的设计文件的生成方法及装置、设备和介质 Download PDFInfo
- Publication number
- CN116611392A CN116611392A CN202210118322.0A CN202210118322A CN116611392A CN 116611392 A CN116611392 A CN 116611392A CN 202210118322 A CN202210118322 A CN 202210118322A CN 116611392 A CN116611392 A CN 116611392A
- Authority
- CN
- China
- Prior art keywords
- chip
- design
- mark
- frame
- scheme
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 376
- 238000000034 method Methods 0.000 title claims abstract description 256
- 230000008569 process Effects 0.000 claims abstract description 203
- 238000003860 storage Methods 0.000 claims abstract description 23
- 238000007689 inspection Methods 0.000 claims description 64
- 238000012545 processing Methods 0.000 claims description 47
- 239000003550 marker Substances 0.000 claims description 19
- 230000002159 abnormal effect Effects 0.000 claims description 17
- 230000008570 general process Effects 0.000 claims description 13
- 238000012217 deletion Methods 0.000 claims description 9
- 230000037430 deletion Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开是关于一种芯片框架的设计文件的生成方法及装置、电子设备以及计算机可读存储介质,涉及半导体技术领域,该方法包括:建立标记图形库和工艺条件库,标记图形库中包括若干预设标记图形,工艺条件库中包括若干预设工艺条件;获取芯片的设计规格和设计需求以及芯片布线层的工艺条件,根据芯片的设计规格和设计需求以及芯片布线层的工艺条件的结合,从标记图形库和工艺条件库中确定在芯片的芯片框架内待放置的芯片标记的初始设计方案;对初始设计方案进行检查,确定符合预设条件的设计方案并生成芯片框架的目标设计文件。本公开可以提供一种自动化计算和摆放芯片中所有芯片标记的方案,自动生成芯片框架设计文件。
Description
技术领域
本公开涉及半导体技术领域,具体而言,涉及一种芯片框架的设计文件的生成方法、芯片框架的设计文件的生成装置、电子设备以及计算机可读存储介质。
背景技术
集成电路(integrated circuit,IC)是一种将电路(主要包括半导体设备,也包括被动组件等)小型化的方式,并时常制造在半导体晶圆表面上。随机存取存储器(RandomAccess Memory,RAM)是一种半导体存储器,RAM可以分为动态随机存取存储器(DynamicRandom Access Memory,DRAM)和静态随机存取存储器(Static Random Access Memory,SRAM)等。
在DRAM电路设计阶段,需要在芯片的芯片框架(frame)上放置各种各样的芯片标记(mark)以满足电路设计、工艺以及后续测试的需求,目前mark的设计和放置是以人为肉眼检查为主,手动将mark放置于frame上。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种芯片框架的设计文件的生成方法、芯片框架的设计文件的生成装置、电子设备以及计算机可读存储介质,进而至少在一定程度上克服芯片研发阶段通过手动方式将芯片标记放置在芯片框架的方式,导致工作量较大且容易发生放错或漏放的问题。
本公开的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本发明的实践而习得。
根据本公开的第一方面,提供一种芯片框架的设计文件的生成方法,包括:建立标记图形库和工艺条件库,所述标记图形库中包括若干预设标记图形,所述工艺条件库中包括若干预设工艺条件,且所述预设工艺条件与所述预设标记图形具有对应关系;获取芯片的设计规格和设计需求以及芯片布线层的工艺条件,根据所述芯片的设计规格和设计需求以及所述芯片布线层的工艺条件的结合,从所述标记图形库和所述工艺条件库中确定在所述芯片的芯片框架内待放置的芯片标记的初始设计方案;对所述初始设计方案进行检查,确定符合预设条件的设计方案并生成所述芯片框架的目标设计文件。
在本公开的一种示例性实施方案中,上述方法还包括:所述标记图形库中包含多个标记图形种类,且每个所述标记图形种类对应多个所述预设标记图形。
在本公开的一种示例性实施方案中,根据所述芯片的设计规格和设计需求以及所述芯片布线层的工艺条件的结合,从所述标记图形库和所述工艺条件库中确定在所述芯片的芯片框架内待放置的芯片标记的初始设计方案,包括:根据所述芯片的设计规格和设计需求,从所述标记图形库中选取多个预设标记图形作为待放置图形;基于所述待放置图形与所述芯片布线层的工艺条件生成待放置的所述芯片标记;根据所述芯片的设计规格和设计需求生成在所述芯片的芯片框架内放置所述芯片标记的初始设计方案。
在本公开的一种示例性实施方案中,根据所述芯片的设计规格和设计需求,从所述标记图形库中选取多个预设标记图形作为待放置图形,包括:根据所述设计规格确定所述芯片的框架尺寸信息与工艺最小线宽;根据所述框架尺寸信息与所述工艺最小线宽,从所述标记图形库中选取满足所述设计需求的标记图形种类;从满足所述设计需求的标记图形种类中选取所述预设标记图形,作为所述待放置图形。
在本公开的一种示例性实施方案中,所述方法还包括:响应于图形添加请求,根据所述设计规格与设计需求从所述标记图形库中确定新增标记图形;将所述新增标记图形添加至所述待放置图形中;响应于图形删除请求,从所述待放置图形中移除已选标记图形;所述已选标记图形包含于所述图形删除请求中。
在本公开的一种示例性实施方案中,所述芯片布线层的工艺条件包括一般工艺与双重曝光工艺;基于所述待放置图形与所述芯片布线层的工艺条件生成待放置的所述芯片标记,包括:当所述工艺条件为一般工艺时,对所述待放置图形进行标准标记输出处理,以生成标准型的所述芯片标记;当所述工艺条件为双重曝光工艺或多重曝光工艺时,对所述待放置图形进行阵列标记输出处理,以生成阵列型的所述芯片标记。
在本公开的一种示例性实施方案中,根据所述芯片的设计规格和设计需求生成在所述芯片的芯片框架内放置所述芯片标记的初始设计方案,包括:根据所述芯片的设计规格和设计需求,对所述芯片标记进行标记排版处理,以生成放置所述芯片标记的初始排列方案;对多个所述初始排列方案进行排序处理,得到方案排序结果;基于所述方案排序结果生成所述初始设计方案。
在本公开的一种示例性实施方案中,基于所述方案排序结果生成所述初始设计方案,包括:基于所述方案排序结果选取第一数量的初始排列方案,作为候选排列方案;获取所述候选排列方案的候选方案信息;根据所述候选方案信息将待放置的所述芯片标记放置于所述芯片框架中,以生成所述初始设计方案。
在本公开的一种示例性实施方案中,根据所述候选方案信息将待放置的所述芯片标记放置于所述芯片框架中,以生成所述初始设计方案,包括:确定所述芯片布线层的布线层数量;根据所述布线层数量与所述候选方案信息将待放置的所述芯片标记放置于所述芯片布线层的芯片框架中,以生成初始设计方案。
在本公开的一种示例性实施方案中,根据所述布线层数量与所述候选方案信息将待放置的所述芯片标记放置于所述芯片布线层的芯片框架中,包括:如果所述布线层数量为一个,则将所述芯片布线层作为当前布线层;获取所述当前布线层中芯片框架的框架尺寸;根据所述框架尺寸将待放置的所述芯片标记放置于所述当前布线层的芯片框架内。
在本公开的一种示例性实施方案中,根据所述布线层数量与所述候选方案信息将待放置的所述芯片标记放置于芯片布线层的芯片框架中,还包括:如果所述布线层数量为多个,则确定多个所述芯片布线层之间的层次排列关系;所述层次排列关系包含各所述芯片布线层中对应位置上的待放置的所述芯片标记的对准关系;获取各所述芯片布线层中芯片框架的框架尺寸;根据所述层次排列关系以及各所述芯片布线层的框架尺寸,将待放置的所述芯片标记放置于各所述芯片布线层的芯片框架中。
在本公开的一种示例性实施方案中,对所述初始设计方案进行检查,确定符合预设条件的设计方案并生成所述芯片框架的目标设计文件,包括:确定所述初始设计方案对应的待检查标记类型与待检查芯片布线层;基于所述待检查标记类型与所述待检查芯片布线层,对所述初始设计方案进行标记检查处理;结合所述预设条件确定标记检查结果,并根据所述标记检查结果生成所述目标设计文件。
在本公开的一种示例性实施方案中,基于所述待检查标记类型与所述待检查芯片布线层,对所述初始设计方案进行标记检查处理,包括:确定所述初始设计方案中是否包含所有所述待检查芯片布线层中的待放置的所述芯片标记,以得到分层检查结果;确定所述待检查标记类型对应的待检查标记;确定所述待检查芯片布线层中是否包含相同排列设计的待检查标记,以得到重复检查结果;根据所述分层检查结果与所述重复检查结果确定所述标记检查结果。
在本公开的一种示例性实施方案中,根据所述标记检查结果生成所述目标设计文件,包括:基于所述标记检查结果确定异常设计方案;对所述异常设计方案进行复检处理与标记调整处理,得到所述目标设计文件,并输出所述芯片标记的位置坐标。
根据本公开的第二方面,提供一种芯片框架的设计文件的生成装置,包括:图形工艺库建立模块,用于建立标记图形库和工艺条件库,所述标记图形库中包括若干预设标记图形,所述工艺条件库中包括若干预设工艺条件,且所述预设工艺条件与所述预设标记图形具有对应关系;初始方案生成模块,用于获取芯片的设计规格和设计需求以及芯片布线层的工艺条件,根据所述芯片的设计规格和设计需求以及所述芯片布线层的工艺条件的结合,从所述标记图形库和所述工艺条件库中确定在所述芯片的芯片框架内待放置的芯片标记的初始设计方案;目标文件生成模块,用于对所述初始设计方案进行检查,确定符合预设条件的设计方案并生成所述芯片框架的目标设计文件。
在本公开的一种示例性实施方案中,初始方案生成模块包括初始方案生成单元,用于根据所述芯片的设计规格和设计需求,从所述标记图形库中选取多个预设标记图形作为待放置图形;基于所述待放置图形与所述芯片布线层的工艺条件生成待放置的所述芯片标记;根据所述芯片的设计规格和设计需求生成在所述芯片的芯片框架内放置所述芯片标记的初始设计方案。
在本公开的一种示例性实施方案中,初始方案生成单元包括待放置图形确定单元,用于根据所述设计规格确定所述芯片的框架尺寸信息与工艺最小线宽;根据所述框架尺寸信息与所述工艺最小线宽,从所述标记图形库中选取满足所述设计需求的标记图形种类;从满足所述设计需求的标记图形种类中选取所述预设标记图形,作为所述待放置图形。
在本公开的一种示例性实施方案中,芯片框架的设计文件的生成装置还包括图形增删模块,用于响应于图形添加请求,根据所述设计规格与设计需求从所述标记图形库中确定新增标记图形;将所述新增标记图形添加至所述待放置图形中;响应于图形删除请求,从所述待放置图形中移除已选标记图形;所述已选标记图形包含于所述图形删除请求中。
在本公开的一种示例性实施方案中,所述芯片布线层的工艺条件包括一般工艺与双重曝光工艺;初始方案生成单元包括芯片标记生成单元,用于当所述工艺条件为一般工艺时,对所述待放置图形进行标准标记输出处理,以生成标准型的所述芯片标记;当所述工艺条件为双重曝光工艺或多重曝光工艺时,对所述待放置图形进行阵列标记输出处理,以生成阵列型的所述芯片标记。
在本公开的一种示例性实施方案中,初始方案生成单元包括初始设计方案生成单元,用于根据所述芯片的设计规格和设计需求,对所述芯片标记进行标记排版处理,以生成放置所述芯片标记的初始排列方案;对多个所述初始排列方案进行排序处理,得到方案排序结果;基于所述方案排序结果生成所述初始设计方案。
在本公开的一种示例性实施方案中,初始设计方案生成单元包括初始设计方案生成子单元,用于基于所述方案排序结果选取第一数量的初始排列方案,作为候选排列方案;获取所述候选排列方案的候选方案信息;根据所述候选方案信息将待放置的所述芯片标记放置于所述芯片框架中,以生成所述初始设计方案。
在本公开的一种示例性实施方案中,括初始设计方案生成子单元包括标记放置子单元,用于确定所述芯片布线层的布线层数量;根据所述布线层数量与所述候选方案信息将待放置的所述芯片标记放置于所述芯片布线层的芯片框架中,以生成初始设计方案。
在本公开的一种示例性实施方案中,标记放置子单元包括第一标记放置子单元,用于如果所述布线层数量为一个,则将所述芯片布线层作为当前布线层;获取所述当前布线层中芯片框架的框架尺寸;根据所述框架尺寸将待放置的所述芯片标记放置于所述当前布线层的芯片框架内。
在本公开的一种示例性实施方案中,标记放置子单元包括第二标记放置子单元,用于如果所述布线层数量为多个,则确定多个所述芯片布线层之间的层次排列关系;所述层次排列关系包含各所述芯片布线层中对应位置上的待放置的所述芯片标记的对准关系;获取各所述芯片布线层中芯片框架的框架尺寸;根据所述层次排列关系以及各所述芯片布线层的框架尺寸,将待放置的所述芯片标记放置于各所述芯片布线层的芯片框架中。
在本公开的一种示例性实施方案中,目标文件生成模块包括目标文件生成单元,用于确定所述初始设计方案对应的待检查标记类型与待检查芯片布线层;基于所述待检查标记类型与所述待检查芯片布线层,对所述初始设计方案进行标记检查处理;结合所述预设条件确定标记检查结果,并根据所述标记检查结果生成所述目标设计文件。
在本公开的一种示例性实施方案中,目标文件生成单元包括检查结果确定子单元,用于确定所述初始设计方案中是否包含所有所述待检查芯片布线层中的待放置的所述芯片标记,以得到分层检查结果;确定所述待检查标记类型对应的待检查标记;确定所述待检查芯片布线层中是否包含相同排列设计的待检查标记,以得到重复检查结果;根据所述分层检查结果与所述重复检查结果确定所述标记检查结果。
在本公开的一种示例性实施方案中,目标文件生成单元包括目标文件生成子单元,用于基于所述标记检查结果确定异常设计方案;对所述异常设计方案进行复检处理与标记调整处理,得到所述目标设计文件,并输出所述芯片标记的位置坐标。
根据本公开的第三方面,提供一种电子设备,包括:处理器;以及存储器,所述存储器上存储有计算机可读指令,所述计算机可读指令被所述处理器执行时实现根据上述任意一项所述的芯片框架的设计文件的生成方法。
根据本公开的第四方面,提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现根据上述任意一项所述的芯片框架的设计文件的生成方法。
本公开提供的技术方案可以包括以下有益效果:
本公开的示例性实施例中的芯片框架的设计文件的生成方法,一方面,根据芯片的设计规格和设计需求以及芯片布线层的工艺条件的结合,自动确定出芯片框架内待放置芯片标记的初始设计方案,即排版信息,可以有效节省空间。另一方面,通过对初始设计方案进行自动化检查,可以自动检查芯片标记数量和设计错误,以得到目标设计文件,有效提高目标设计文件的准确性和生成效率。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1示意性示出了根据本公开的示例性实施方式的芯片框架的设计文件的生成方法的流程图;
图2示意性示出了根据本公开的示例性实施方式的根据图形标记库与工艺条件库中的内容生成芯片设计文件的流程图;
图3示意性示出了根据本公开的示例性实施方式的生成芯片标记的流程图;
图4示意性示出了根据本公开的示例性实施方式的芯片标记的形状图;
图5示意性示出了根据本公开的示例性实施方式的对芯片标记进行自动排版的流程图;
图6示意性示出了根据本公开的示例性实施方式的根据待放置图形生成芯片框架的初始设计方案的流程图;
图7示意性示出了根据本公开的示例性实施方式对初始设计方案进行检查的流程图;
图8示意性示出了根据本公开的示例性实施方式的芯片框架的设计文件的生成装置的方框图;
图9示意性示出了根据本公开一示例性实施例的电子设备的框图;
图10示意性示出了根据本公开一示例性实施例的计算机可读存储介质的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的实施例;相反,提供这些实施例使得本公开将全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体,不一定必须与物理上独立的实体相对应。即,可以采用软件形式来实现这些功能实体,或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
在DRAM研发阶段,需要在芯片框架上放置各种各样的芯片标记以适应研发的需求,目前mark的放置方式是以人为肉眼检查为主,手动将mark放置于frame上。采用此种方式放置芯片标记时,如果同时期好几代产品需要送交制造(tape out),则人为工作量将突然增大,很容易放错或者漏放,容易发生错误操作(miss operation,MO),这样不仅会增加资金成本,同时增加了时间成本,导致研发进度缓慢。
基于此,在本示例实施例中,首先提供了一种芯片框架的设计文件的生成方法,可以利用服务器来实现本公开的芯片框架的设计文件的生成方法,也可以利用终端设备来实现本公开所述的方法,其中,本公开中描述的终端可以包括诸如手机、平板电脑、笔记本电脑、掌上电脑、个人数字助理(Personal Digital Assistant,PDA)等移动终端,以及诸如台式计算机等固定终端。图1示意性示出了根据本公开的一些实施例的芯片框架的设计文件的生成方法流程的示意图。参考图1,该芯片框架的设计文件的生成方法可以包括以下步骤:
步骤S110,建立标记图形库和工艺条件库,标记图形库中包括若干预设标记图形,工艺条件库中包括若干预设工艺条件,且预设工艺条件与预设标记图形具有对应关系;
步骤S120,获取芯片的设计规格和设计需求以及芯片布线层的工艺条件,根据芯片的设计规格和设计需求以及芯片布线层的工艺条件的结合,从标记图形库和工艺条件库中确定在芯片的芯片框架内待放置的芯片标记的初始设计方案;
步骤S130,对初始设计方案进行检查,确定符合预设条件的设计方案并生成芯片框架的目标设计文件。
根据本示例实施例中的芯片框架的设计文件的生成方法,一方面,根据芯片的设计规格和设计需求以及芯片布线层的工艺条件的结合,自动确定出芯片框架内待放置芯片标记的初始设计方案,即排版信息,可以有效节省空间。另一方面,通过对初始设计方案进行自动化检查,可以自动检查芯片标记数量和设计错误,以得到目标设计文件,有效提高目标设计文件的准确性和生成效率。
下面,将对本示例实施例中的芯片框架的设计文件的生成方法进行进一步的说明。
在步骤S110中,建立标记图形库和工艺条件库,标记图形库中包括若干预设标记图形,工艺条件库中包括若干预设工艺条件,且预设工艺条件与预设标记图形具有对应关系。
在本公开的一些示例性实施方式中,标记图形库可以是用于存储预设标记图形的数据库。预设标记图形可以是可以预先配置的在芯片中用于标记的图形。工艺条件库可以是用于存储预设工艺条件的数据库。预设工艺条件可以是预先配置的用于对预设标记图形进行加工处理所采用的工艺条件。并且,不同的预设标记图形均存在与之对应的预设工艺条件,例如,预设工艺条件可以包括一般曝光、双重曝光和多重曝光等,不同的预设标记图形可以对应与之适配的工艺条件。
在生成芯片框架的设计文件之前,可以预先建立标记图形库和工艺条件库。对于标记图形库而言,可以先确定出用于生成芯片标记的预设标记图形。对于不同的预设标记图形,可以采用对应的预设工艺条件对其进行加工处理,以生成相应的芯片标记,因此,可以确定出与预设标记图形具有对应关系的预设工艺条件,根据确定出的若干预设工艺条件生成工艺条件库。
在本公开的一种示例性实施方案中,标记图形库中包含多个标记图形种类,且每个标记图形种类对应多个预设标记图形。其中,标记图形种类可以是预设标记图形所属的相应种类。
标记图形库中包含数量众多的预设标记图形,对于数量众多的预设标记图形,多个预设标记图形均属于同一个种类,因此,可以确定预设标记图形对应的标记图形种类。例如,对于某一芯片而言,标记图形种类可以包括OVL mark、AL mark、PAD mark以及CD-Lmark等等;其中,套刻精度量测标记(overlay mark,OVL mark),对齐量测标记(alignmentmark,AL mark)可以是光刻机做alignment用的标记,PAD mark可以是光学线宽量测设备(Optical linewidth measurement equipment)量的有重复结构的标记,CD-L mark可以是L型标记。例如,当前待放置芯片标记的芯片可以包括100个OVL mark,100个AL mark,150个PAD mark和8个CD L-mark等。
在步骤S120中,获取芯片的设计规格和设计需求以及芯片布线层的工艺条件,根据芯片的设计规格和设计需求以及芯片布线层的工艺条件的结合,从标记图形库和工艺条件库中确定在芯片的芯片框架内待放置的芯片标记的初始设计方案。
在本公开的一些示例性实施方式中,设计规格可以包括芯片框架中切割道以及工艺条件的相关规格。设计需求可以是芯片制造的具体需求,设计需求可以包括需要放置在芯片框架中的芯片种类和芯片数量。芯片布线层可以用于在芯片框架中放置芯片标记。芯片框架(frame)可以是芯片之间的切割道。芯片标记可以是待放置于芯片中的标记。初始设计方案可以是将所有的待放置芯片标记放置于芯片框架中所生成的设计方案。
在放置芯片标记之前,可以先获取芯片的设计规格和设计需求以及芯片布线层的工艺条件。例如,芯片的设计规格中可以定义切割道尺寸和工艺最小线宽等;芯片的设计需求中可以包括需要放置在芯片中的标记种类和数量。另外,由于芯片中的不同芯片布线层所采用的工艺条件不同,因此,在获取到上述信息后,根据芯片的设计规格和设计需求并结合芯片布线层的工艺条件,从标记图形库中选择指定数量个待放置于芯片框架中的芯片标记。
参考图2,图2示意性示出了根据本公开的示例性实施方式的根据图形标记库与工艺条件库中的内容生成芯片设计文件的流程图。从标记图形库210以及工艺条件库220中分别获取到的预设标记图形与预设工艺条件后,执行步骤S210,根据框架尺寸信息生成和检查设计方案。具体的,在确定出待放置图形后,结合与每个芯片布线层中芯片标记所采用的工艺条件,对芯片标记进行排版处理,生成将芯片标记放置于芯片框架内对应的初始设计方案。
在本公开的一种示例性实施方案中,根据芯片的设计规格和设计需求,从标记图形库中选取多个预设标记图形作为待放置图形;基于待放置图形与芯片布线层的工艺条件生成待放置的芯片标记;根据芯片的设计规格和设计需求生成在芯片的芯片框架内放置芯片标记的初始设计方案。
其中,待放置图形可以是用于生成待放置于芯片框架中的芯片标记的初始图形。
在获取到芯片的设计规格和设计需求后,由于设计规格中定义了切割道尺寸(如切割道宽度)和工艺最小线宽,并且设计需求中定义了放置于芯片的标记种类和标记数量。根据芯片的设计规格和设计需求,可以从标记图形库中选取多个满足设计规格和设计需求的预设标记图形,作为待放置图形。在确定出待放置图形后,可以采用芯片布线层的工艺条件对待放置图形进行加工处理,以生成芯片标记。在生成芯片标记后,根据芯片的设计规格和设计需求确定将芯片标记放置于芯片框架中的初始设计方案。
在本公开的一种示例性实施方案中,根据设计规格确定芯片的框架尺寸信息与工艺最小线宽;根据框架尺寸信息与工艺最小线宽,从标记图形库中选取满足设计需求的标记图形种类;从满足设计需求的标记图形种类中选取预设标记图形,作为待放置图形。
其中,框架尺寸信息可以是芯片框架尺寸的具体信息,例如,框架尺寸信息可以包括框架的长度和宽度等。工艺最小线宽可以是采用预设工艺条件进行芯片处理时所采用的最小线宽,工艺最小线宽可以用于限定放置于芯片中的标记图形的大小。
从芯片的设计规格中可以确定出芯片的框架尺寸信息与工艺最小线宽,如芯片框架的宽度和长度等。由于标记图形库中包含很多不同的标记图形种类,根据芯片框架的宽度和长度以及工艺最小线宽,可以从标记图形库中选取出满足设计需求的标记图形种类。由于芯片框架具有相应的尺寸,为了实现芯片的设计需求,可以从满足设计需求的标记图形种类中选取预设标记图形,作为待放置图形。
在选取待放置图形时,需要遵循以下规则:某一标记图形的长宽比是固定的,且标记图形的轮廓边缘距离切割道的边缘最小距离需大于工艺最小线宽。这是因为,芯片标记是要放入切割道中的,芯片标记不能放置在距离切割道太近的位置。切割道的宽度越宽,则可以放置的芯片标记的尺寸可以越大。然而,如果芯片标记的尺寸过大,由于量测基台的镜头无法确定出一个完整的芯片标记mark,仅能确定出一部分mark,此时无法满足设计需求。另外,切割道的长度结合标记图形的大小和设计需求,可以限定标记图形的排版设计,如芯片标记与芯片标记之间需大于工艺最小线宽。
在本公开的一种示例性实施方案中,响应于图形添加请求,根据设计规格与设计需求从标记图形库中确定新增标记图形;将新增标记图形添加至待放置图形中;响应于图形删除请求,从待放置图形中移除已选标记图形;已选标记图形包含于图形删除请求中。
其中,图形添加请求可以是从标记图形库中选择新的标记图形以作为待放置图形的请求。新增标记图形可以是根据图形添加请求从标记图形库中选择出的标记图形。图形删除请求可以是删除已选择出的部分已选标记图形所对应的请求。已选标记图形可以是已经从标记图形库中选择出的待放置图形。
在接收到图形接收请求时,响应于图形添加请求,可以根据设计规格与设计需求继续从标记图形库中选择出满足设计需求的新增标记图形,并将选择出的新增标记图形添加至待放置图形中,以便后续将其放置至芯片框架中。对于已经选择出的已选标记图形,如果设计需求或者其他条件发生变化,已选标记图形已经不再适合放置于芯片框架中,则可以基于这些已选标记图形进行标记移除操作,以触发生成图形删除请求,在接收到图形删除请求时,响应于图形删除请求,可以将已选标记图形从待放置图形中移除。
在本公开的一种示例性实施方案中,当工艺条件为一般工艺时,对待放置图形进行标准标记输出处理,以生成标准型的芯片标记;当工艺条件为双重曝光工艺或多重曝光工艺时,对待放置图形进行阵列标记输出处理,以生成阵列型的芯片标记。
其中,一般工艺可以是指不包括双重曝光工艺的其他工艺技术,如单次曝光工艺。双重曝光工艺可以是指在光刻胶覆盖的晶片上分别进行两次曝光的工艺技术。双重曝光工艺可以是指在光刻胶覆盖的晶片上进行一般工艺与双重曝光结合,或双重曝光进行多次结合以进行曝光的工艺。标准标记输出处理可以是将待放置图形按照标准图形进行输出处理的过程。阵列标记输出处理可以是将待放置图形采用阵列图形进行输出处理的过程。
参考图3,图3示意性示出了根据本公开的示例性实施方式的生成芯片标记的流程图。在步骤S310中,获取待放置图形。在步骤S320中,判断预设工艺条件是否为双重曝光工艺。从工艺条件库220中获取预设工艺条件,并判断获取到的预设工艺条件是否为双重曝光工艺。
在步骤S330中,采用标准标记输出。当工艺条件为一般工艺时,可以对待放置图形进行标准标记输出处理,以生成标准型的芯片标记。参考图4,图4示意性示出了根据本公开的示例性实施方式的芯片标记的形状图。图4(a)为标准标记输出的标记形状。
在步骤S340中,采用阵列标记输出。双重曝光工艺可以包括双重曝光工艺以及基于双重曝光工艺或一般工艺进行叠加处理的其他工艺,例如,双重曝光工艺可以包括自对准双重曝光(Self-Aligned Double Patterning,SADP)、自对准四重曝光技术(Self-Aligned Quad Patterning,SAQP)以及曝光-刻蚀-曝光-刻蚀(litho-etch-litho-etch,LELE)工艺。当工艺条件为双重曝光工艺或多重曝光工艺时,则对待放置图形进行阵列标记输出处理。参考图4,图4(b)为阵列标记输出的标记形状,阵列标记输出的标记形状在标准标记输出的基础上,将每个条状图形分割成阵列状细小的图案。通过曝光工艺对待放置图形进行曝光处理的目的是为了使标记图形与芯片阵列区图形相似以减小负载效应。
在步骤S350中,生成芯片标记。根据一般曝光工艺、双重曝光工艺以及两种曝光工艺组合生成的其他的曝光工艺(如多重曝光工艺)对待放置图形进行处理,以生成待放置的芯片标记。
在本公开的一种示例性实施方案中,根据芯片的设计规格和设计需求,对芯片标记进行标记排版处理,以生成放置芯片标记的初始排列方案;对多个初始排列方案进行排序处理,得到方案排序结果;基于方案排序结果生成初始设计方案。
其中,标记排版处理可以是结合芯片的设计规格各设计需求将芯片标记放置于芯片框架中的位置进行的排版处理。初始排列方案可以是对芯片标记进行初始排版处理后得到的芯片标记的排列方案。方案排序结果可以是对初始排列方案进行排序处理后得到的结果。
参考图5,图5示意性示出了根据本公开的示例性实施方式的对芯片标记进行自动排版的流程图。在获取到芯片的设计规格和设计需求后,在步骤S510中,输入框架尺寸信息。输入X方向与Y方向的芯片框架的尺寸。在步骤S520中,输入放入芯片框架的芯片标记的种类和大小。在进行自动排版之前,可以输入放置在芯片框架的芯片标记的芯片种类和芯片标记的长度、宽度等信息。并且,随着设计需求的变化,还可以通过增加图形/删除图形的按钮,增加或移除各种芯片标记。
在步骤S530中,完成芯片标记的输入后,进行排版。在输入放置于芯片框架的所有芯片标记后,可以自动对芯片标记进行排版。在对芯片标记进行排版的优先规则是:相同类型的标记尽量放置在一起;以及相似图形或大小的标记尽量放置在一起。通过这种排版规则可以减小标记与标记之间的负载效应。
在步骤S540中,得到多个排版方案。将生成多个排版方案作为初始排列方案,将生成的多个初始排列方案按照一定的排序规则进行排序处理,可以得到多个初始排列方案的方案排列结果,以根据方案排列结果确定初始设计方案。
在本公开的一种示例性实施方案中,基于方案排序结果选取第一数量的初始排列方案,作为候选排列方案;获取候选排列方案的候选方案信息;根据候选方案信息将待放置的芯片标记放置于芯片框架中,以生成初始设计方案。
其中,候选排列方案可以是从初始排列方案中选择出的部分排列方案。候选方案信息可以是候选排列方案的相关信息。
由于生成的初始排列方案的数量为多个,在对多个初始排列方案进行排列处理后,可以得到方案排序结果。基于方案排序结果选择第一数量的初始排列方案,将选择出来的第一数量的初始排列方案作为候选排列方案。例如,可以将排序在首位的初始排列方案作为候选排列方案;另外,还可以将第一数量设定为2、3、5等。
由于候选排列方案的候选方案信息中包含了各种芯片标记在芯片框架中的排列位置和排列方式等内容,因此,根据候选方案信息中包含的具体内容将待放置的芯片标记放置于芯片框架中,以生成初始设计方案。
在本公开的一种示例性实施方案中,确定芯片布线层的布线层数量;根据布线层数量与候选方案信息将待放置的芯片标记放置于芯片布线层的芯片框架中,以生成初始设计方案。
其中,布线层数量可以是芯片对应的芯片布线层的数量。
参考图6,图6示意性示出了根据本公开的示例性实施方式的根据待放置图形生成芯片框架的初始设计方案的流程图。在步骤S610中,读取各个芯片标记的标记信息。在生成初始设计方案之前,可以先从候选方案信息中获取各个芯片标记的标记信息,例如标记信息可以包括该芯片标记的标记种类、长度、宽度与尺寸比例等信息。
在步骤S620中,自动检索,即根据芯片标记种类和芯片布线层放置芯片标记。在读取到各个芯片标记的标记信息后,可以根据芯片标记种类以及待进行放置处理的芯片布线层,将芯片标记放置于芯片框架中。例如,芯片可以包含一个或多个芯片布线层,在确定出芯片中的布线层数量后,根据布线层数量和候选方案信息将待放置标记均放置于芯片框架中。
在步骤S630中,生成整个芯片框架的初始设计方案。将芯片标记放置于芯片框架中后,可以生成芯片框架对应的初始设计方案。
在本公开的一种示例性实施方案中,如果布线层数量为一个,则将芯片布线层作为当前布线层;获取当前布线层中芯片框架的框架尺寸;根据框架尺寸将待放置的芯片标记放置于当前布线层的芯片框架内。
其中,当前布线层可以是当前进行芯片标记放置处理的布线层。框架尺寸可以是芯片框架的具体尺寸,包括芯片框架的长度和宽度等。
当芯片中均包含一个芯片布线层时,可以将该芯片布线层作为当前需要进行放置处理的布线层。确定当前布线层中芯片框架的框架尺寸,如长度和宽度等。由于芯片标记具有其自身的芯片标记种类和芯片标记的长度、宽度等尺寸,根据框架尺寸与芯片标记本身的标记尺寸将芯片标记放置于当前布线层的芯片框架内。
在本公开的一种示例性实施方案中,如果布线层数量为多个,则确定多个芯片布线层之间的层次排列关系;层次排列关系包含各芯片布线层中对应位置上的待放置的芯片标记的对准关系;获取各芯片布线层中芯片框架的框架尺寸;根据层次排列关系以及各芯片布线层的框架尺寸,将待放置的芯片标记放置于各芯片布线层的芯片框架中。
其中,层次排列关系可以是不同芯片布线层之间的排列关系。
当布线层数量有多个时,在多个芯片布线层放置芯片标记时,各个芯片布线层之间可能存在关联关系,例如,当前布线层中放置的芯片标记需要与前一芯片布线层中对应位置上的芯片标记对准等,这些芯片标记的对准关系可以预先存储在层次排列关系中。因此,可以先确定多个芯片布线层之间的层次排列关系,并获取各个布线层中芯片框架的框架尺寸,根据框架尺寸和层次排列关系,将待放置标记放置于各芯片布线层的芯片框架中,以生成初始设计方案。
在步骤S130中,对初始设计方案进行检查,确定符合预设条件的设计方案并生成芯片框架的目标设计文件。
在本公开的一些示例性实施方式中,目标设计文件可以是最终确定出的在芯片中放置芯片标记的位置设计文件。
目标设计文件与初始设计方案的主要区别是,目标设计文件主要是针对芯片外框的设计文件,初始设计方案主要是芯片内核的设计方案。继续参考图2,在步骤S210中执行完毕后,可以生成目标设计文件,输出如“ARZ,…,NCZ”的目标设计文件;其中,ARZ与NCZ是不同的芯片布线层(layer)的名称,ARZ可以是有源区(active area)布线层,NCZ可以是存储节点(node contact)布线层。在确定出目标设计文件之前,可以对初始设计方案进行检查,例如,可以对初始设计方案进行缺陷检查、标记一致性检查、完整性检查等,确定出经过检查后符合预设条件的设计方案,以生成芯片框架的目标设计文件。
在本公开的一种示例性实施方案中,确定初始设计方案对应的待检查标记类型与待检查芯片布线层;基于待检查标记类型与待检查芯片布线层,对初始设计方案进行标记检查处理;结合预设条件确定标记检查结果,并根据标记检查结果生成目标设计文件。
其中,待检查标记类型可以是等待进行检查的芯片标记的具体类型。待检查芯片布线层可以是等待进行检查的芯片布线层。标记检查处理可以是对初始设计方案中的芯片标记的位置进行合理性检查的处理过程。标记检查结果可以是对芯片标记的排版方式进行检查处理后得到的结果。
参考图7,图7示意性示出了根据本公开的示例性实施方式对初始设计方案进行检查的流程图。在步骤S710中,运行自检程序。在本公开的实施例中,提供了自动对初始设计方案进行合理性检查的自检程序,在对初始设计方案进行检查之前,可以先运行自检程序。
在步骤S720~步骤S730中,选择芯片标记的种类,并选择芯片布线层。由于芯片中包含了多个芯片布线层,在检查过程中,可以先从初始设计方案中确定出本次所要进行检查处理的待检查标记类型与待检查芯片布线层。例如,本次确定出的待检查标记类型
在步骤S740中,一键自检。在确定出待检查标记类型与待检查芯片布线层之后,可以根据待检查标记类型与待检查芯片布线层,对初始设计方案进行标记检查处理。判断芯片布线层中的芯片标记的数量是否完整、是否存在遗漏问题,以及芯片标记的排版是否合理等。
在步骤S750中,输出检查结果。根据预设条件对初始设计方案进行检查处理,确定出标记检查结果,并根据标记检查结果生成目标设计文件。
在本公开的一种示例性实施方案中,确定初始设计方案中是否包含所有待检查芯片布线层中的待放置的芯片标记,以得到分层检查结果;确定待检查标记类型对应的待检查标记;确定待检查芯片布线层中是否包含相同排列设计的待检查标记,以得到重复检查结果;根据分层检查结果与重复检查结果确定标记检查结果。
其中,分层检查结果可以是对不同的芯片布线层进行检查处理后得到的结果。重复检查结果可以是检查不同芯片布线层中是否包含重复芯片标记排版的检查结果。
在对初始设计方案进行检查的过程中,可以先对各个芯片布线层中的待放置标记进行检查,检查各个芯片布线层中芯片标记的放置情况,判断初始设计方案中是否包含了各个芯片布线层理应放置的芯片标记,以确定出分层检查结果。同时,对于每个待检查标记类型,可以确定该待检查标记类型中所包含的待检查标记,确定芯片布线层中是否包含相同排列设计的待检查标记。如果存在相同排列设计的待检查标记,则重复检查结果为存在重复设计;否则,得到的重复检查结果为不存在重复设计。将分层检查结果与重复检查结果两者结合,可以确定出所有芯片标记的标记检查结果。
在本公开的一种示例性实施方案中,基于标记检查结果确定异常设计方案;对异常设计方案进行复检处理与标记调整处理,得到目标设计文件,并输出芯片标记的位置坐标。
其中,异常设计方案可以是不满足设计需求的设计方案。复检处理可以是对异常设计方案进行重复检查的处理过程。标记调整处理可以是对放置于芯片框架中的芯片标记的标记位置进行调整的处理过程。位置坐标可以是芯片标记的具体位置。
在得到标记检查结果后,如果标记检查结果不符合预设条件,则可以确定出异常设计方案,如包含的芯片标记不完整的方案、芯片标记放置不合理的方案等等。在确定出异常设计方案后,可以进一步通过人工复检的方式,对异常设计方案进行复检处理。在一些情况下,自检程序得到的检查结果可能存在不准确的情况,此时,可以通过人工复检处理筛选出实际上符合放置需求的设计方案,并将其作为目标设计文件。另外,对于部分不符合放置需求的异常设计方案,可以通过异常设计方案中芯片标记的放置位置,以进行标记调整处理,以得到符合预设条件的目标设计文件。
目标设计文件中将包含所有芯片标记的位置坐标,因此,可以基于目标设计文件输出特定芯片标记的位置坐标。
综上所述,本公开的芯片框架的设计文件的生成方法,建立标记图形库和工艺条件库,标记图形库中包括若干预设标记图形,工艺条件库中包括若干预设工艺条件,且预设工艺条件与预设标记图形具有对应关系;获取芯片的设计规格和设计需求以及芯片布线层的工艺条件,根据芯片的设计规格和设计需求以及芯片布线层的工艺条件的结合,从标记图形库和工艺条件库中确定在芯片的芯片框架内待放置的芯片标记的初始设计方案;对初始设计方案进行检查,确定符合预设条件的设计方案并生成芯片框架的目标设计文件。一方面,根据芯片的设计规格和设计需求以及芯片布线层的工艺条件的结合,自动确定出芯片框架内待放置芯片标记的初始设计方案,即排版信息,可以有效节省空间。另一方面,通过对初始设计方案进行自动化检查,可以自动检查芯片标记数量和设计错误,以得到目标设计文件,有效提高目标设计文件的准确性和生成效率。
需要说明的是,尽管在附图中以特定顺序描述了本发明中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
此外,在本示例实施例中,还提供了一种芯片框架的设计文件的生成装置。参考图8,该芯片框架的设计文件的生成装置800可以包括:图形工艺库建立模块810、初始方案生成模块820以及目标文件生成模块830。
具体的,图形工艺库建立模块810,用于建立标记图形库和工艺条件库,标记图形库中包括若干预设标记图形,工艺条件库中包括若干预设工艺条件,且预设工艺条件与预设标记图形具有对应关系;初始方案生成模块820,用于获取芯片的设计规格和设计需求以及芯片布线层的工艺条件,根据芯片的设计规格和设计需求以及芯片布线层的工艺条件的结合,从标记图形库和工艺条件库中确定在芯片的芯片框架内待放置的芯片标记的初始设计方案;目标文件生成模块830,用于对初始设计方案进行检查,确定符合预设条件的设计方案并生成芯片框架的目标设计文件。
在本公开的一种示例性实施方案中,初始方案生成模块包括初始方案生成单元,用于根据芯片的设计规格和设计需求,从标记图形库中选取多个预设标记图形作为待放置图形;基于待放置图形与芯片布线层的工艺条件生成待放置的芯片标记;根据芯片的设计规格和设计需求生成在芯片的芯片框架内放置芯片标记的初始设计方案。
在本公开的一种示例性实施方案中,初始方案生成单元包括待放置图形确定单元,用于根据设计规格确定芯片的框架尺寸信息与工艺最小线宽;根据框架尺寸信息与工艺最小线宽,从标记图形库中选取满足设计需求的标记图形种类;从满足设计需求的标记图形种类中选取预设标记图形,作为待放置图形。
在本公开的一种示例性实施方案中,芯片框架的设计文件的生成装置还包括图形增删模块,用于响应于图形添加请求,根据设计规格与设计需求从标记图形库中确定新增标记图形;将新增标记图形添加至待放置图形中;响应于图形删除请求,从待放置图形中移除已选标记图形;已选标记图形包含于图形删除请求中。
在本公开的一种示例性实施方案中,芯片布线层的工艺条件包括一般工艺与双重曝光工艺;初始方案生成单元包括芯片标记生成单元,用于当工艺条件为一般工艺时,对待放置图形进行标准标记输出处理,以生成标准型的芯片标记;当工艺条件为双重曝光工艺或多重曝光工艺时,对待放置图形进行阵列标记输出处理,以生成阵列型的芯片标记。
在本公开的一种示例性实施方案中,初始方案生成单元包括初始设计方案生成单元,用于根据芯片的设计规格和设计需求,对芯片标记进行标记排版处理,以生成放置芯片标记的初始排列方案;对多个初始排列方案进行排序处理,得到方案排序结果;基于方案排序结果生成初始设计方案。
在本公开的一种示例性实施方案中,初始设计方案生成单元包括初始设计方案生成子单元,用于基于方案排序结果选取第一数量的初始排列方案,作为候选排列方案;获取候选排列方案的候选方案信息;根据候选方案信息将待放置的芯片标记放置于芯片框架中,以生成初始设计方案。
在本公开的一种示例性实施方案中,括初始设计方案生成子单元包括标记放置子单元,用于确定芯片布线层的布线层数量;根据布线层数量与候选方案信息将待放置的芯片标记放置于芯片布线层的芯片框架中,以生成初始设计方案。
在本公开的一种示例性实施方案中,标记放置子单元包括第一标记放置子单元,用于如果布线层数量为一个,则将芯片布线层作为当前布线层;获取当前布线层中芯片框架的框架尺寸;根据框架尺寸将待放置的芯片标记放置于当前布线层的芯片框架内。
在本公开的一种示例性实施方案中,标记放置子单元包括第二标记放置子单元,用于如果布线层数量为多个,则确定多个芯片布线层之间的层次排列关系;层次排列关系包含各芯片布线层中对应位置上的待放置的芯片标记的对准关系;获取各芯片布线层中芯片框架的框架尺寸;根据层次排列关系以及各芯片布线层的框架尺寸,将待放置的芯片标记放置于各芯片布线层的芯片框架中。
在本公开的一种示例性实施方案中,目标文件生成模块包括目标文件生成单元,用于确定初始设计方案对应的待检查标记类型与待检查芯片布线层;基于待检查标记类型与待检查芯片布线层,对初始设计方案进行标记检查处理;结合预设条件确定标记检查结果,并根据标记检查结果生成目标设计文件。
在本公开的一种示例性实施方案中,目标文件生成单元包括检查结果确定子单元,用于确定初始设计方案中是否包含所有待检查芯片布线层中的待放置的芯片标记,以得到分层检查结果;确定待检查标记类型对应的待检查标记;确定待检查芯片布线层中是否包含相同排列设计的待检查标记,以得到重复检查结果;根据分层检查结果与重复检查结果确定标记检查结果。
在本公开的一种示例性实施方案中,目标文件生成单元包括目标文件生成子单元,用于基于标记检查结果确定异常设计方案;对异常设计方案进行复检处理与标记调整处理,得到目标设计文件,并输出芯片标记的位置坐标。
上述中各芯片框架的设计文件的生成装置的虚拟模块的具体细节已经在对应的芯片框架的设计文件的生成方法中进行了详细的描述,因此此处不再赘述。
应当注意,尽管在上文详细描述中提及了芯片框架的设计文件的生成装置的若干模块或者单元,但是这种划分并非强制性的。实际上,根据本公开的实施方式,上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之,上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外,在本公开的示例性实施例中,还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解,本发明的各个方面可以实现为系统、方法或程序产品。因此,本发明的各个方面可以具体实现为以下形式,即:完全的硬件实施例、完全的软件实施例(包括固件、微代码等),或硬件和软件方面结合的实施例,这里可以统称为“电路”、“模块”或“系统”。
下面参考图9来描述根据本公开的这种实施例的电子设备900。图9显示的电子设备900仅仅是一个示例,不应对本公开实施例的功能和使用范围带来任何限制。
如图9所示,电子设备900以通用计算设备的形式表现。电子设备900的组件可以包括但不限于:上述至少一个处理单元910、上述至少一个存储单元920、连接不同系统组件(包括存储单元920和处理单元910)的总线930、显示单元940。
其中,所述存储单元存储有程序代码,所述程序代码可以被所述处理单元910执行,使得所述处理单元910执行本说明书上述“示例性方法”部分中描述的根据本公开各种示例性实施例的步骤。
存储单元920可以包括易失性存储单元形式的可读介质,例如随机存取存储单元(RAM)921和/或高速缓存存储单元922,还可以进一步包括只读存储单元(ROM)923。
存储单元920可以包括具有一组(至少一个)程序模块925的程序/实用工具924,这样的程序模块925包括但不限于:操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线930可以表示几类总线结构中的一种或多种,包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备900也可以与一个或多个外部设备970(例如键盘、指向设备、蓝牙设备等)通信,还可与一个或者多个使得用户能与该电子设备900交互的设备通信,和/或与使得该电子设备900能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口950进行。并且,电子设备900还可以通过网络适配器960与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器960通过总线930与电子设备900的其它模块通信。应当明白,尽管图中未示出,可以结合电子设备900使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施例的描述,本领域的技术人员易于理解,这里描述的示例实施例可以通过软件实现,也可以通过软件结合必要的硬件的方式来实现。因此,根据本公开实施例的技术方案可以以软件产品的形式体现出来,该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM,U盘,移动硬盘等)中或网络上,包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施例的方法。
在本公开的示例性实施例中,还提供了一种计算机可读存储介质,其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施例中,本发明的各个方面还可以实现为一种程序产品的形式,其包括程序代码,当所述程序产品在终端设备上运行时,所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施例的步骤。
参考图10所示,描述了根据本发明的实施例的用于实现上述方法的程序产品1000,其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码,并可以在终端设备,例如个人电脑上运行。然而,本发明的程序产品不限于此,在本文件中,可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了可读程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质,该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、有线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中,远程计算设备可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算设备,或者,可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外,上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
Claims (17)
1.一种芯片框架的设计文件的生成方法,其特征在于,包括:
建立标记图形库和工艺条件库,所述标记图形库中包括若干预设标记图形,所述工艺条件库中包括若干预设工艺条件,且所述预设工艺条件与所述预设标记图形具有对应关系;
获取芯片的设计规格和设计需求以及芯片布线层的工艺条件,根据所述芯片的设计规格和设计需求以及所述芯片布线层的工艺条件的结合,从所述标记图形库和所述工艺条件库中确定在所述芯片的芯片框架内待放置的芯片标记的初始设计方案;
对所述初始设计方案进行检查,确定符合预设条件的设计方案并生成所述芯片框架的目标设计文件。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
所述标记图形库中包含多个标记图形种类,且每个所述标记图形种类对应多个所述预设标记图形。
3.根据权利要求1所述的方法,其特征在于,根据所述芯片的设计规格和设计需求以及所述芯片布线层的工艺条件的结合,从所述标记图形库和所述工艺条件库中确定在所述芯片的芯片框架内待放置的芯片标记的初始设计方案,包括:
根据所述芯片的设计规格和设计需求,从所述标记图形库中选取多个预设标记图形作为待放置图形;
基于所述待放置图形与所述芯片布线层的工艺条件生成待放置的所述芯片标记;
根据所述芯片的设计规格和设计需求生成在所述芯片的芯片框架内放置所述芯片标记的初始设计方案。
4.根据权利要求3所述的方法,其特征在于,根据所述芯片的设计规格和设计需求,从所述标记图形库中选取多个预设标记图形作为待放置图形,包括:
根据所述设计规格确定所述芯片的框架尺寸信息与工艺最小线宽;
根据所述框架尺寸信息与所述工艺最小线宽,从所述标记图形库中选取满足所述设计需求的标记图形种类;
从满足所述设计需求的标记图形种类中选取所述预设标记图形,作为所述待放置图形。
5.根据权利要求4所述的方法,其特征在于,所述方法还包括:
响应于图形添加请求,根据所述设计规格与设计需求从所述标记图形库中确定新增标记图形;
将所述新增标记图形添加至所述待放置图形中;
响应于图形删除请求,从所述待放置图形中移除已选标记图形;所述已选标记图形包含于所述图形删除请求中。
6.根据权利要求3所述的方法,其特征在于,所述芯片布线层的工艺条件包括一般工艺与双重曝光工艺;基于所述待放置图形与所述芯片布线层的工艺条件生成待放置的所述芯片标记,包括:
当所述工艺条件为一般工艺时,对所述待放置图形进行标准标记输出处理,以生成标准型的所述芯片标记;
当所述工艺条件为双重曝光工艺或多重曝光工艺时,对所述待放置图形进行阵列标记输出处理,以生成阵列型的所述芯片标记。
7.根据权利要求3所述的方法,其特征在于,根据所述芯片的设计规格和设计需求生成在所述芯片的芯片框架内放置所述芯片标记的初始设计方案,包括:
根据所述芯片的设计规格和设计需求,对所述芯片标记进行标记排版处理,以生成放置所述芯片标记的初始排列方案;
对多个所述初始排列方案进行排序处理,得到方案排序结果;
基于所述方案排序结果生成所述初始设计方案。
8.根据权利要求7所述的方法,其特征在于,基于所述方案排序结果生成所述初始设计方案,包括:
基于所述方案排序结果选取第一数量的初始排列方案,作为候选排列方案;
获取所述候选排列方案的候选方案信息;
根据所述候选方案信息将待放置的所述芯片标记放置于所述芯片框架中,以生成所述初始设计方案。
9.根据权利要求8所述的方法,其特征在于,根据所述候选方案信息将待放置的所述芯片标记放置于所述芯片框架中,以生成所述初始设计方案,包括:
确定所述芯片布线层的布线层数量;
根据所述布线层数量与所述候选方案信息将待放置的所述芯片标记放置于所述芯片布线层的芯片框架中,以生成初始设计方案。
10.根据权利要求9所述的方法,其特征在于,根据所述布线层数量与所述候选方案信息将待放置的所述芯片标记放置于所述芯片布线层的芯片框架中,包括:
如果所述布线层数量为一个,则将所述芯片布线层作为当前布线层;
获取所述当前布线层中芯片框架的框架尺寸;
根据所述框架尺寸将待放置的所述芯片标记放置于所述当前布线层的芯片框架内。
11.根据权利要求9所述的方法,其特征在于,根据所述布线层数量与所述候选方案信息将待放置的所述芯片标记放置于所述芯片布线层的芯片框架中,还包括:
如果所述布线层数量为多个,则确定多个所述芯片布线层之间的层次排列关系;所述层次排列关系包含各所述芯片布线层中对应位置上的待放置的所述芯片标记的对准关系;
获取各所述芯片布线层中芯片框架的框架尺寸;
根据所述层次排列关系以及各所述芯片布线层的框架尺寸,将待放置的所述芯片标记放置于各所述芯片布线层的芯片框架中。
12.根据权利要求1所述的方法,其特征在于,对所述初始设计方案进行检查,确定符合预设条件的设计方案并生成所述芯片框架的目标设计文件,包括:
确定所述初始设计方案对应的待检查标记类型与待检查芯片布线层;
基于所述待检查标记类型与所述待检查芯片布线层,对所述初始设计方案进行标记检查处理;
结合所述预设条件确定标记检查结果,并根据所述标记检查结果生成所述目标设计文件。
13.根据权利要求12所述的方法,其特征在于,基于所述待检查标记类型与所述待检查芯片布线层,对所述初始设计方案进行标记检查处理,包括:
确定所述初始设计方案中是否包含所有所述待检查芯片布线层中的待放置的所述芯片标记,以得到分层检查结果;
确定所述待检查标记类型对应的待检查标记;
确定所述待检查芯片布线层中是否包含相同排列设计的待检查标记,以得到重复检查结果;
根据所述分层检查结果与所述重复检查结果确定所述标记检查结果。
14.根据权利要求12所述的方法,其特征在于,根据所述标记检查结果生成所述目标设计文件,包括:
基于所述标记检查结果确定异常设计方案;
对所述异常设计方案进行复检处理与标记调整处理,得到所述目标设计文件,并输出所述芯片标记的位置坐标。
15.一种芯片框架的设计文件的生成装置,其特征在于,包括:
图形工艺库建立模块,用于建立标记图形库和工艺条件库,所述标记图形库中包括若干预设标记图形,所述工艺条件库中包括若干预设工艺条件,且所述预设工艺条件与所述预设标记图形具有对应关系;
初始方案生成模块,用于获取芯片的设计规格和设计需求以及芯片布线层的工艺条件,根据所述芯片的设计规格和设计需求以及所述芯片布线层的工艺条件的结合,从所述标记图形库和所述工艺条件库中确定在所述芯片的芯片框架内待放置的芯片标记的初始设计方案;
目标文件生成模块,用于对所述初始设计方案进行检查,确定符合预设条件的设计方案并生成所述芯片框架的目标设计文件。
16.一种电子设备,其特征在于,包括:
处理器;以及
存储器,所述存储器上存储有计算机可读指令,所述计算机可读指令被所述处理器执行时实现根据权利要求1至14中任一项所述的芯片框架的设计文件的生成方法。
17.一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现根据权利要求1至14中任一项所述的芯片框架的设计文件的生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210118322.0A CN116611392A (zh) | 2022-02-08 | 2022-02-08 | 芯片框架的设计文件的生成方法及装置、设备和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210118322.0A CN116611392A (zh) | 2022-02-08 | 2022-02-08 | 芯片框架的设计文件的生成方法及装置、设备和介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116611392A true CN116611392A (zh) | 2023-08-18 |
Family
ID=87676928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210118322.0A Pending CN116611392A (zh) | 2022-02-08 | 2022-02-08 | 芯片框架的设计文件的生成方法及装置、设备和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116611392A (zh) |
-
2022
- 2022-02-08 CN CN202210118322.0A patent/CN116611392A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9672611B2 (en) | Pattern analysis method of a semiconductor device | |
US7454302B2 (en) | Method of inspecting integrated circuits during fabrication | |
US6823496B2 (en) | Physical design characterization system | |
US20150110384A1 (en) | Image inspection method of die to database | |
US10146036B2 (en) | Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects | |
US11094057B2 (en) | Semiconductor wafer measurement method and system | |
WO2005008548A1 (en) | Method of transmitting cad data to a wafer inspection system | |
US6507944B1 (en) | Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium | |
CN112700348A (zh) | 工艺数据处理方法、装置、存储介质与电子设备 | |
US20160110859A1 (en) | Inspection method for contact by die to database | |
US7958482B2 (en) | Stitched circuitry region boundary identification for stitched IC chip layout | |
CN112818632A (zh) | 芯片的图形密度的分析方法、装置及电子设备 | |
CN116611392A (zh) | 芯片框架的设计文件的生成方法及装置、设备和介质 | |
CN111612805B (zh) | 一种掩模边界检测方法、计算机可读存储介质及系统 | |
JPH10319571A (ja) | 露光用マスク製造方法およびその装置 | |
CN116168009A (zh) | 缺陷检测方法及装置、电子设备和存储介质 | |
US10565341B2 (en) | Constrained cell placement | |
US20200201955A1 (en) | Design system and method employing three-dimensional (3d) emulation of in-kerf optical macros | |
US7974457B2 (en) | Method and program for correcting and testing mask pattern for optical proximity effect | |
US20060138634A1 (en) | Method for determining the arrangement of contact surfaces on the active upper face of a semiconductor chip | |
US8006211B2 (en) | IC chip and design structure including stitched circuitry region boundary identification | |
US7124379B2 (en) | Method for communicating a measuring position of a structural element that is to be formed on a mask | |
TWI725165B (zh) | 用於基於電設計意圖之缺陷分類之系統及方法 | |
US6598185B1 (en) | Pattern data inspection method and storage medium | |
JP4199759B2 (ja) | インデックス情報作成装置、試料検査装置、レビュー装置、インデックス情報作成方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |