CN116583150A - 显示基板、显示面板和显示装置 - Google Patents

显示基板、显示面板和显示装置 Download PDF

Info

Publication number
CN116583150A
CN116583150A CN202310644939.0A CN202310644939A CN116583150A CN 116583150 A CN116583150 A CN 116583150A CN 202310644939 A CN202310644939 A CN 202310644939A CN 116583150 A CN116583150 A CN 116583150A
Authority
CN
China
Prior art keywords
substrate
conductive layer
connection line
lines
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310644939.0A
Other languages
English (en)
Inventor
张波
曾扬
屈忆
冯翱远
李斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310644939.0A priority Critical patent/CN116583150A/zh
Publication of CN116583150A publication Critical patent/CN116583150A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开实施例提供一种显示基板、显示面板和显示装置。显示基板包括衬底基板，衬底基板包括显示区和位于显示区一侧的周边区，周边区包括第一绑定区和围绕第一绑定区的布线区；布线区包括：多条数据连接线；第一屏蔽图形与第一电压连接线电连接；多条多路复用信号线，多路复用信号线包括第一连接线、第二连接线、以及连接第一连接线与第二连接线的第三连接线，多条多路复用信号线的第一连接线均位于第一绑定区在第二方向上的同一侧；数据连接线、第一屏蔽图形与第二连接线沿远离衬底基板的方向依次层叠设置；第二连接线在衬底基板上的正投影与数据连接线在衬底基板上的正投影存在交叠，且二者交叠部分位于第一屏蔽图形在衬底基板上的正投影区域内。

Description

显示基板、显示面板和显示装置
技术领域
本公开涉及显示技术领域，具体涉及一种显示基板、显示面板和显示装置。
背景技术
显示基板包括衬底基板和位于衬底基板上的多条数据线和多条栅线，以及多条数据线和多条栅线限定出多个像素单元。通常情况下，在栅极驱动信号被提供给栅线时，向同一行中的多个像素单元提供数据电压，然后根据数据电压的大小显示各种亮度的光。显示基板中还可以包括多条多路复用信号线，其与数据线连接，被配置为将每一帧显示图像的数据信号输入到对应的信号线，并对于每一帧显示图像，以分时方式将触发信号对应输入至不同颜色的像素单元。
发明内容
本公开实施例提供一种显示基板、显示面板和显示装置。
第一方面，本公开实施例提供一种显示基板，包括衬底基板，所述衬底基板包括显示区和位于所述显示区一侧的周边区，所述周边区包括第一绑定区和围绕所述第一绑定区的布线区；
所述布线区包括：
多条信号线，所述信号线沿第一方向延伸；
第一屏蔽图形，与第一电压连接线电连接；
多条多路复用信号线，所述多路复用信号线包括第一连接线、第二连接线、以及连接所述第一连接线与所述第二连接线的第三连接线，多条所述多路复用信号线的所述第一连接线均位于所述第一绑定区在第二方向上的同一侧；
所述数据连接线、所述第一屏蔽图形与所述第二连接线沿远离衬底基板的方向依次层叠设置；
所述第二连接线在所述衬底基板上的正投影与所述数据连接线在所述衬底基板上的正投影存在交叠，且二者交叠部分位于所述第一屏蔽图形在所述衬底基板上的正投影区域内。
在一些实施例中，所述第一绑定区包括多个第一绑定端子，所述第一绑定端子配置为连接驱动芯片，
所述数据连接线的一端与所述第一绑定端子连接，所述数据连接线的另一端延伸至所述显示区，并与所述显示区中的数据线连接。
在一些实施例中，所述周边区还包括第二绑定区，所述第二绑定区位于所述第一绑定区远离所述显示区的一侧，所述第二绑定区包括多个第二绑定端子，所述第二绑定端子配置为连接柔性线路板；
所述多路复用信号线还包括：第四连接线，所述第四连接线的一端与所述第二连接线连接，所述第四连接线的另一端延伸至所述显示区；
所述第一连接线与所述第二绑定端子连接。
在一些实施例中，多条所述数据连接线包括多条第一数据连接线和多条第二数据连接线，在所述第二方向上，多条第一数据连接线在所述衬底基板上的正投影和多条所述第二数据连接线在所述衬底基板上的正投影，分别位于所述第四连接线在所述衬底基板上的正投影的两侧；
所述第一屏蔽图形在所述衬底基板上的正投影与多条所述第一数据连接线在所述衬底基板上的正投影存在交叠。
在一些实施例中，所述布线区还包括：第二屏蔽图形，与第一电压连接线电连接；
所述第二屏蔽图形在所述衬底基板上的正投影与多条所述第二数据连接线在所述衬底基板上的正投影存在交叠。
在一些实施例中，所述第一电压连接线包括：第一部分连接线、第二部分连接线和位于所述第一部分连接线与所述第二部分连接线之间的第一电压连接图形；
其中，所述第一部分连接线和所述第二部分连接线均与所述第二绑定端子连接，所述第一电压连接图形与位于显示区的导电图形连接；
所述第一屏蔽图形、所述第二屏蔽图形与所述第一电压连接图形连接。
在一些实施例中，所述布线区包括第一绕线区和第二绕线区，且所述第一绕线区、所述第一绑定区和所述第二绕线区沿所述第二方向排布；
所述第一部分连接线经过所述第一绕线区与所述第二绑定端子连接，所述第二部分连接线经过所述第二绕线区与所述第二绑定端子连接；
所述第一电压连接图形位于所述第一绑定区靠近所述显示区的一侧。
在一些实施例中，所述第一屏蔽图形、所述第二屏蔽图形和所述第一电压连接线同层设置。
在一些实施例中，所述布线区还包括：第二电压连接线，所述第二电压连接线与所述第一电压连接线同层设置，且所述第二电压连接线的一端与所述第二绑定端子连接；
所述第二电压连接线包括第三部分连接线和第四部分连接线，其中，
所述第三部分连接线经过所述第一绕线区与所述第二绑定端子连接，且所述第三部分连接线位于所述第一部分远离所述第一绑定区的一侧；
所述第四部分连接线经过所述第二绕线区与所述第二绑定端子连接，且所述第四部分连接线位于所述第二部分连接线远离所述第一绑定区的一侧。
在一些实施例中，所述第二部分连接线在所述衬底基板上的正投影和所述第四部分连接线在所述衬底基板上的正投影，均与所述第三连接线在所述衬底基板上的正投影存在交叠。
在一些实施例中，所述第一绑定区包括多个第一绑定端子，所述第一绑定端子配置为连接驱动芯片，
所述周边区还包括第二绑定区，所述第二绑定区位于所述第一绑定区远离所述显示区的一侧，所述第二绑定区包括多个第二绑定端子，所述第二绑定端子配置为连接柔性线路板；
所述布线区还包括：多条端子连接线，配置为连接所述第一绑定端子和所述第二绑定端子。
在一些实施例中，所述周边区包括：位于所述衬底基板的一侧，且沿远离所述衬底基板方向依次设置的第一导电层、第一绝缘层、第二导电层；
多条所述数据连接线中的部分位于所述第一导电层，另一部分位于所述第二导电层。
在一些实施例中，所述第三连接线位于所述第一导电层和/或所述第二导电层。
在一些实施例中，所述第四连接线位于所述第一导电层和/或第二导电层。
在一些实施例中，所述周边区还包括：第三导电层，
所述第三导电层位于所述第二导电层远离所述衬底基板的一侧，且所述第二导电层和所述第三导电层之间设置有层间介质层；
所述第一连接线位于所述第三导电层。
在一些实施例中，所述第三连接线包括位于所述第一导电层的第一部分，和位于所述第二导电层的第二部分，
所述第一连接线通过至少一个贯穿所述层间介质层的第一过孔与所述第二部分连接，以及，所述第一连接线通过至少一个贯穿所述层间介质层和所述绝缘层的第二过孔与所述第一部分连接。
在一些实施例中，所述周边区还包括：第四导电层，
所述第四导电层位于所述第三导电层远离所述衬底基板的一侧，且所述第三导电层和所述第四导电层之间设置有钝化层和平坦化层，所述平坦化层位于所述钝化层远离所述第三导电层的一侧；
所述第二连接线位于所述第四导电层。
在一些实施例中，所述第三连接线包括位于所述第一导电层的第一部分，和位于所述第二导电层的第二部分，
所述第三导电层还包括转接图形；
所述第一部分通过至少一个贯穿所述层间介质层和所述绝缘层的第三过孔连接至所述转接图形，所述第二部分通过至少一个贯穿所述层间介质层的第四过孔连接至所述转接图形；
所述转接图形通过至少一个贯穿所述钝化层和平坦化层的第五过孔与所述第二连接线连接。
第二方面，本公开实施例提供一种显示面板，包括第一方面提供的显示基板。
第三方面，本公开实施例提供一种显示装置，包括第二方面提供的显示面板。
本公开实施例提供的显示基板，周边区包括多条多路复用信号线和多条数据连接线，且多路复用信号线中的第二连接线与数据连接线在显示基板厚度方向上存在交叠，在存在交叠的区域增设第一屏蔽图形，一方面由于第一屏蔽图形位于数据连接线和第二连接线之间，另一方面第一屏蔽图形与能够提供稳定电压信号的第一电压连接线连接，因此，第一屏蔽图形能够避免在数据连接线上产生的电压跳变时，对第二连接线造成信号波动的问题，屏蔽数据连接线对第二连接线即多路复用信号线产生的干扰，从而提高多路复用信号线上所提供信号的稳定性，改善显示画面mura不良的现象。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为本公开实施例提供的一种显示基板的平面结构示意图。
图2为本公开实施例提供的一种显示基板的周边区的平面结构示意图。
图3为沿图2中AA’线的剖切示意图。
图4为本公开实施例提供的一种周边区的第一导电层的结构示意图。
图5为本公开实施例提供的一种周边区的第二导电层的结构示意图。
图6为本公开实施例提供的一种周边区的第三导电层的结构示意图。
图7为本公开实施例提供的一种周边区的第四导电层的结构示意图。
图8为图2中Q1区域对应的放大示意图。
图9为沿图8中BB’线的剖切示意图。
图10为图2中Q2区域对应的放大示意图。
图11为沿图10中CC’线的剖切示意图。
图12为本公开实施例提供的一种周边区的有源半导体层的结构示意图。
图13为本公开实施例提供的一种刻蚀弯折B掩膜的示意图。
图14为本公开实施例提供的一种显示区的结构示意图。
附图标记说明：
显示区AA、周边区NA、布线区PA、第一绑定区BA1、第二绑定区BA2、第一绕线区QA1、第二绕线区QA2；
第一方向Y、第二方向X；
衬底基板10、缓冲层BUF、有源半导体层Poly、第二绝缘层GI2、第一导电层M1、第一绝缘层GI1、第二导电层M2、层间介质层ILD、第三导电层M3、钝化层PVX、平坦化层PLN、第四导电层M4；
数据连接线DL：第一数据连接线DL1、第二数据连接线DL2；
多路复用信号线MUX：第一连接线L1、第二连接线L2、第三连接线L3、第四连接线L4、第一部分L31、第二部分L32；
第一屏蔽图形S1、第二屏蔽图形S2；
第一电压连接线VDD：第一部分连接线VDD1、第二部分连接线VDD2、第一电压连接图形VDD3；
第二电压连接线VSS：第三部分连接线VSS1、第四部分连接线VSS2；
第一绑定端子BA10、第二绑定端子BA20、端子连接线120；
第一过孔K1、第二过孔K2、第三过孔K3、第四过孔K4、第五过孔K5；
转接图形Z0、转接电极Z；
薄膜晶体管TFT：源极T1、漏极T2、栅极Gate、有源图形Act。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
显示基板包括衬底基板和位于衬底基板上的多条数据线和多条栅线，以及多条数据线和多条栅线限定出多个像素单元。通常情况下，在栅极驱动信号被提供给栅线时，向同一行中的多个像素单元提供数据电压，然后根据数据电压的大小显示各种亮度的光。显示基板中还可以包括多条多路复用信号线，其与数据线连接，被配置为将每一帧显示图像的数据信号输入到对应的信号线，并对于每一帧显示图像，以分时方式将触发信号对应输入至不同颜色的像素单元。
相关技术中，多路复用信号线与数据连接线，在显示基板的厚度方向上存在产生交叠的部分，在交叠处由于寄生电容的影响，数据连接线上提供的数据电压的跳变会引起多路复用信号线的波动，从而造成显示基板显示的画质mura不良。
为了解决上述技术问题中的至少一个，本公开实施例提供一种显示基板，在多路复用信号线和数据连接线存在交叠的区域，增设位于二者之间的屏蔽电极，以屏蔽对多路复用信号线产生的干扰，避免显示画面mura不良的现象。
图1为本公开实施例提供的一种显示基板的平面结构示意图，图2为本公开实施例提供的一种显示基板的周边区的平面结构示意图，如图1、图2所示，显示基板包括衬底基板10、衬底基板10包括显示区AA和位于显示区AA一侧的周边区NA，周边区NA包括第一绑定区BA1和围绕第一绑定区BA1的布线区PA。
其中，布线区PA包括：多条数据连接线DL、第一屏蔽图形S1和多条多路复用信号线MUX。上述多条信号线沿第一方向Y延伸；第一屏蔽图形S1与第一电压连接线VDD电连接；多路复用信号线MUX包括第一连接线L1、第二连接线L2、以及连接第一连接线L1与第二连接线L2的第三连接线L3，多条多路复用信号线MUX的第一连接线L1均位于第一绑定区BA1在第二方向X上的同一侧。
上述数据连接线DL、第一屏蔽图形S1与第二连接线L2沿远离衬底基板10的方向依次层叠设置；第二连接线L2在衬底基板10上的正投影与信号线在衬底基板10上的正投影存在交叠，且二者交叠部分位于第一屏蔽图形S1在衬底基板10上的正投影区域内。
应当理解的是，上述信号线可以是与显示区AA中的数据线电连接的信号线；以及第一电压连接线VDD配置为能够提供稳定的电压信号，其可以是提供低电平信号的VDD电源线。在另一个实施例中，第一电压连接线VDD也可以是提供高电平信号的VSS电源线，本公开实施例对此不作限定。
本公开实施例提供的显示基板，周边区NA包括多条多路复用信号线MUX和多条信号线，且多路复用信号线MUX中的第二连接线L2与信号线在显示基板厚度方向上存在交叠，在存在交叠的区域增设第一屏蔽图形S1，一方面由于第一屏蔽图形S1位于信号线和第二连接线L2之间，另一方面第一屏蔽图形S1与能够提供稳定电压信号的第一电压连接线VDD连接，因此，第一屏蔽图形S1能够避免在信号线上产生的电压跳变时，对第二连接线L2造成信号波动的问题，屏蔽信号线对第二连接线L2即多路复用信号线MUX产生的干扰，从而提高多路复用信号线MUX上所提供信号的稳定性，改善显示画面mura不良的现象。
在一些实施例中，第一绑定区BA1包括多个第一绑定端子BA10，第一绑定端子BA10配置为连接驱动芯片。周边区NA还包括第二绑定区BA2，第二绑定区BA2位于第一绑定区BA1远离显示区AA的一侧，第二绑定区BA2包括多个第二绑定端子BA20，第二绑定端子BA20配置为连接柔性线路板。以及，布线区PA还包括多条端子连接线120，配置为连接第一绑定端子BA10和第二绑定端子BA20。
具体地，显示基板可以通过第二绑定端子BA20与柔性线路板进行绑定，以将外部信号通过柔性线路板写入至驱动芯片，使得驱动芯片控制显示基板进行画面显示。
图3为沿图2中AA’线的剖切示意图，图4为本公开实施例提供的一种周边区的第一导电层的结构示意图，图5为本公开实施例提供的一种周边区的第二导电层的结构示意图，图6为本公开实施例提供的一种周边区的第三导电层的结构示意图，图7为本公开实施例提供的一种周边区的第四导电层的结构示意图。
如图3所示，显示基板的周边区NA包括衬底基板10，以及位于衬底基板10的一侧，且沿远离衬底基板10方向依次设置的第一导电层M1、第一绝缘层GI1、第二导电层M2、层间介质层ILD、第三导电层M3、钝化层PVX、平坦化层PLN和第四导电层M4。
在一些实施例中，数据连接线DL、第一屏蔽图形S1与第二连接线L2沿远离衬底基板10的方向依次层叠设置；其中，数据连接线DL位于第一导电层M1或者第二导电层M2，第一屏蔽图形S1位于第三导电层M3，第二连接线L2位于第四导电层M4。相比于相关技术中，第二连接线L2与数据连接线DL之间只间隔有第一绝缘层GI1，或者间隔有第一绝缘层GI1和层间介质层ILD的设置方式，本公开实施例中，将第二连接线L2设置在第四导电层M4，并且增设位于第三导电层M3的屏蔽图形。通过增加第二连接线L2与数据连接线DL之间的间隔距离，以及在二者之间设置屏蔽图形的方式，屏蔽了多路复用信号线MUX和数据连接线DL之间因寄生电容产生的影响，避免了数据连接线DL上提供的数据电压的跳变会引起多路复用信号线MUX产生波动的问题，从而改善显示画面mura不良的现象。
在一些实施例中，数据连接线DL的一端与第一绑定端子BA10连接，数据连接线DL的另一端延伸至显示区AA，并与显示区AA中的数据线连接。也就是说，数据连接线DL配置为通过驱动芯片提供数据电压至显示区AA，并通过显示区AA中的数据线输出至对应的像素单元。
如图3-图5所示，多种数据连接线DL中的部分位于第一导电层M1，另一部分位于第二导电层M2。在一个示例中，在第二方向X上相邻的两条信号线位于不同导电层中。应当理解的是，数据连接线DL与显示区AA中数据线连接，可以将奇数列像素对应的数据线所连接的数据连接线DL位于第一导电层M1和第二导电层M2中的一者，将偶数列像素对应的数据线所连接的数据连接线DL位于另一者。
在一些实施例中，如图2所示，多条数据连接线DL包括多条第一数据连接线DL1和多条第二数据连接线DL2，在第二方向X上，多条第一数据连接线DL1和多条第二数据连接线DL2分别位于第四连接线L4的两侧；第一屏蔽图形S1在衬底基板10上的正投影与多条第一数据连接线DL1在衬底基板10上的正投影存在交叠。
需要说明的是，前述实施例中已说明多条数据连接线DL中的部分位于第一导线层，另一部分位于第二导电层M2。另外，多条第一数据连接线DL1和多条第二数据连接线DL2只是所处区域不同，二者分设于第四连接线L4在第二方向X上的两侧，但在膜层位置上，同理于前述实施例，多条第一数据连接线DL1/多条第二数据连接线DL2中的部分位于第一导线层，另一部分位于第二导电层M2。
上述第一屏蔽图形S1能够避免在第一数据连接线DL1上产生的电压跳变时，对第二连接线L2造成信号波动的问题，屏蔽第一数据连接线DL1对第二连接线L2即多路复用信号线MUX产生的干扰，从而提高多路复用信号线MUX上所提供信号的稳定性，避免显示画面mura不良的现象。
在一些实施例中，如图3所示，布线区PA还包括：第二屏蔽图形S2，与第一电压连接线VDD电连接；第二屏蔽图形S2在衬底基板10上的正投影与多条第二数据连接线DL2在衬底基板10上的正投影存在交叠。
应当理解的是，所有导电线上均在线上电阻，为了保证多条第一数据连接线DL1和多条第二数据连接线DL2上的电阻及电容的一致性，增设第二屏蔽图形S2，由于第二屏蔽图形S2连接第一部分连接线VDD1，即第二屏蔽图形S2连接第一电压连接线VDD，其可以提供稳定的电压信号，因此可以屏蔽其他信号串扰，以保证信号线上所提供的数据信号的稳定性。
在一些实施例中，如图2所示，第一电压连接线VDD包括：相互连接的第一部分连接线VDD1和第二部分连接线VDD2，以及位于上述第一部分连接线VDD1和第二部分连接线VDD2之间的第一电压连接图形VDD3。其中，第一部分连接线VDD1和第二部分连接线VDD2均与第二绑定端子BA20连接，第一电压连接图形VDD3与位于显示区AA的导电图形连接。如图3、图6所示，第一电压连接线VDD位于第三导电层M3。
如图3所示，第一屏蔽图形S1、第二屏蔽图形S2均与第一电压连接图形VDD3连接。本公开实施例中，第一电压连接线VDD配置为传输第一工作电压信号，例如低电平电压信号。
进一步地，在一些实施例中，如图2所示，布线区PA包括第一绕线区QA1和第二绕线区QA2，且第一绕线区QA1、第一绑定区BA1和第二绕线区QA2沿第二方向X排布，多条多路复用信号线MUX中的第一连接线L1均经过第二绕线区QA2与第二绑定端子BA20连接。
如图2所示，第一部分连接线VDD1经过第一绕线区QA1与第二绑定端子BA20连接，第二部分连接线VDD2经过第二绕线区QA2与第二绑定端子BA20连接；第一电压连接图形VDD3连接第一部分连接线VDD1和第二部分连接线VDD2，且位于第一绑定区BA1靠近显示区AA的一侧，如图3所示，第一屏蔽图形S1、第二屏蔽图形S2均与第一电压连接图形VDD3连接。
具体地，参见图6，第一电压连接线VDD位于第三导电层M3，第一屏蔽图形S1、第二屏蔽图形S2和第一电压连接线VDD同层设置。进一步地，第一屏蔽图形S1、第二屏蔽图形S2和第一电压连接图形VDD3连为一体。
在一些实施例中，如图2所示，布线区PA还包括：第二电压连接线VSS，第二电压连接线VSS与第一电压连接线VDD同层设置，且第二电压连接线VSS的一端与第二绑定端子BA20连接。如图6所示，第二电压连接线VSS位于第三导电层M3。上述第二电压连接线VSS配置为传输第二工作电压信号，例如高电平电压信号。
在一些实施例中，第二电压连接线VSS包括第三部分连接线VSS1和第四部分连接线VSS2，其中，第三部分连接线VSS1经过第一绕线区QA1与第二绑定端子BA20连接，且第三部分连接线VSS1位于第一部分L31远离第一绑定区BA1的一侧；第四部分连接线VSS2经过第二绕线区QA2与第二绑定端子BA20连接，且第四部分连接线VSS2位于第二部分连接线VDD2远离第一绑定区BA1的一侧。
具体地，显示基板还包括围绕显示区AA的周边区，第三部分连接线VSS1的一端与第二绑定端子BA20连接，另一端延伸至同侧周边区，并与显示区AA内的第二工作电压线连接；第四部分连接线VSS2的一端与第二绑定端子BA20连接，另一端延伸至同侧周边区，并与显示区AA内的第二工作电压线连接，从而为显示区AA内的像素单元提供第二工作电压信号。
在一些实施例中，如图3所示，在第二绕线区QA2上，第一电压连接线VDD的第二部分连接线VDD2、第二电压连接线VSS的第四部分连接线VSS2和多路复用信号线MUX的第一连接线L1沿远离第一绑定区BA1的方向依次排布，且三者位于同一导电层，即均位于第三导电层M3中。进一步地，多路复用连接线的第一连接线L1通过第三连接线L3与第二连接线L2进行导通，则第三连接线L3在显示基板的厚度方向上，必然与第二部分连接线VDD2和第四部分连接线VSS2存在交叠。
在一些实施例中，如图3所示第二部分连接线VDD2在衬底基板10上的正投影和第四部分连接线VSS2在衬底基板10上的正投影，均与第三连接线L3在衬底基板10上的正投影存在交叠。因此，为了放置信号干扰，第三连接线L3不能与第二部分连接线VDD2以及第四部分连接线VSS2设置在同一导电层。
在一些实施例中，第三连接线L3位于第一导电层M1和/或第二导电层M2。即，第三连接线L3位于第二部分连接线VDD2/第四部分连接线VSS2靠近衬底基板10的一侧。
在一些实施例中，多路复用信号线MUX还包括：第四连接线L4，第四连接线L4的一端与第二连接线L2连接，第四连接线L4的另一端延伸至显示区AA；第一连接线L1与第二绑定端子BA20连接。也就是说，多路复用信号线MUX接收柔性线路板提供的信号，依次经由第一连接线L1、第三连接线L3、第二连接线L2和第四连接线L4，输出至位于显示区AA的导电图形。在一些实施例中，第四连接线L4位于第一导电层M1和/或第二导电层M2。
需要说明的是，如图2所示，图中Q1区域示出了第一连接线L1与第二连接线L2通过过孔连接，图中Q2区域示出了第三连接线L3与第二连接线L2也通过过孔连接，图中Q3区域示出了第四连接线L4与第二连接线L2通过过孔连接。以及，由于第三连接线L3位于第一导电层M1和第二导电层M2中，第四连接线L4与第三连接线L3的设置方式相同，因此，二者分别与第二连接线L2的连接方式也相同，基于此，下述实施例对图2中Q1区域和Q2区域过孔的具体连接方式进行详细说明，Q3区域不再赘述，具体见下述实施例。
图8为图2中Q1区域对应的放大示意图，图9为沿图8中BB’线的剖切示意图，图10为图2中Q2区域对应的放大示意图，图11为沿图10中CC’线的剖切示意图。
如图8、图9所示，第三连接线L3包括位于第一导电层M1的第一部分L31，和位于第二导电层M2的第二部分L32，第一连接线L1通过至少一个贯穿层间介质层ILD的第一过孔K1与第二部分L32连接，以及，第一连接线L1通过至少一个贯穿层间介质层ILD和第一绝缘层GI1的第二过孔K2与第一部分L31连接。
应当理解的是，第三连接线L3位于第一导电层M1和第二导电层M2，如此设置，可以减少第三连接线L3上的阻抗，提高信号通过的效率，并增强信号的抗干扰能力。
另外，本方案中第一过孔K1和第二过孔K2均设置有多个，则通过多个过孔连接位于不同导电层的导电图形，可以提高第三连接线L3和第一连接线L1之间的连接稳定性。例如，如图8、图9所示，第一过孔K1和第二过孔K2均设置有四个，其他示例中也可以设置其他数量个过孔，本公开实施例对此不作限定。
如图10、图11所示，第三导电层M3还包括转接图形Z0；第三连接线L3中的第一部分L31通过至少一个贯穿层间介质层ILD和第一绝缘层GI1的第三过孔K3连接至转接图形Z0，第三连接线L3中的第二部分L32通过至少一个贯穿层间介质层ILD的第四过孔K4连接至转接图形Z0；进一步地，转接图形Z0通过至少一个贯穿钝化层PVX和平坦化层PLN的第五过孔K5与第二连接线L2连接。
同理于Q1区域，Q2区域中的过孔也设置为多个，在一个示例中，如图10、图11所示，第三过孔K3和第四过孔K4均设置有四个，第五过孔K5设置有三个。
另外，如图3所示，显示面板的周边区NA还包括：位于衬底基板10和第一导电层M1之间，且沿远离衬底基板10的方向依次设置的缓冲层BUF、有源半导体层Poly和第一绝缘层GI1。
图12为本公开实施例提供的一种周边区的有源半导体层的结构示意图，如图12所示，对有源半导体层Poly上形成的图形进行离子注入，以对该图形导体化处理，使其作为触控导电图形130，配置为与第一绑定端子BA10连接以提供触控信号。另外，图12中还设置有对位标记图形e，以便于显示基板周边区各膜层的制备。
图13为本公开实施例提供的一种刻蚀弯折B掩膜的示意图，刻蚀弯折B掩膜(EtchBending B MASK，EBB MASK)用于在层间介质层ILD进行刻蚀工艺处理。具体地，在第二导电层M2远离衬底基板10的一侧形成层间介质层ILD，此时层间介质层ILD为一整层的膜层结构，进一步地，基于EBB MASK刻蚀掉边缘区域上的层间介质图形，如图13所示，边缘区域可以是区域b1和区域b2。通过EBB工艺刻蚀掉位于区域b1和区域b2上的层间介质图形，有利于减小显示基板周边区的边缘处、即区域b1和区域b2的厚度，进而有利于对周边区进行弯折处理。
图14为本公开实施例提供的一种显示区的结构示意图，在一些实施例中，如图14所示，显示基板的显示区AA上设置有多条沿第一方向Y延伸的数据线和多条沿第二方向X排布的栅线，且多条数据线和多条栅线形成阵列排布的多个像素单元，像素单元包括发光元件和对应的薄膜晶体管TFT。薄膜晶体管TFT配置为产生驱动信号并提供至对应的发光元件，具体地，薄膜晶体管TFT包括栅极Gate、源极T1、漏极T2和有源图形Act。其中薄膜晶体管TFT的漏极T2连接发光元件的第一极，薄膜晶体管TFT的源极T1与该像素单元对应的数据线连接。
上述薄膜晶体管TFT的有源图形Act包括沟道部和位于该沟道部两侧的源极连接部和漏极连接部，其中，源极连接部连接源极T1，漏极连接部连接漏极T2，沟道部与栅极Gate正对。当栅极Gate加载的电压信号达到一定值时，沟道部中形成载流子通路，使得薄膜晶体管TFT的源极T1和漏极T2导通。
如图14所示，显示基板的显示区AA与周边区NA中的膜层的叠置方式相同，显示区AA包括衬底基板10，和位于衬底基板10一侧，并沿远离衬底基板10方向依次层叠设置的缓冲层BUF、有源半导体层Poly、第一绝缘层GI、第一导电层M1、层间介质层ILD、第三导电层M3、钝化层PVX、第一平坦化层PLN1和第四导电层M4。
另外，本公开实施例中，薄膜晶体管TFT为顶栅结构，其栅极Gate位于有源图形Act靠近源漏极的一侧。
具体地，有源半导体层Poly包括薄膜晶体管TFT的有源图形Act，第一导电层M1包括栅极Gate和栅线(图中未示出)，栅极远离衬底基板的一侧设置有第二绝缘层GI2，第三导电层M3包括薄膜晶体管TFT的源极T1和漏极T2，其中源极T1通过贯穿层间介质层ILD和第一绝缘层GI1的过孔连接在有源图形Act的源极连接部上，漏极T2通过贯穿层间介质层ILD和第一绝缘层GI1的过孔连接在有源图形Act的漏极连接部上，且薄膜晶体管TFT的漏极T2通过位于第四导电层M4中的转接电极Z与发光元件的第一极EL_1连接。
其中，上述发光元件的第一极EL_1可以是发光元件的阳极，发光元件的第一极EL_1远离衬底基板10的一侧设置有像素界定层PDL，且像素界定层PDL上形成有多个阵列排布的容纳槽PDL0，容纳槽PDL0中设置有发光器件的发光层和第二电极。
还需要说明的是，其中数据线(图14中未示出)与薄膜晶体管TFT的源极T1连接，且二者同层设置，即数据线位于第三导电层M3，其与位于周边区NA的数据连接线DL电连接。
基于同一发明构思，本公开实施例还提供一种显示面板，包括上述任意一种实施例中提供的显示基板，且能够实现相同的技术效果，在此不作赘述。
本公开实施例还提供一种显示装置，包括上述显示面板。
上述显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开对此不作限定。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (20)

1.一种显示基板，其特征在于，包括衬底基板，所述衬底基板包括显示区和位于所述显示区一侧的周边区，所述周边区包括第一绑定区和围绕所述第一绑定区的布线区；
所述布线区包括：
多条数据连接线，所述数据连接线沿第一方向延伸；
第一屏蔽图形，与第一电压连接线电连接；
多条多路复用信号线，所述多路复用信号线包括第一连接线、第二连接线、以及连接所述第一连接线与所述第二连接线的第三连接线，多条所述多路复用信号线的所述第一连接线均位于所述第一绑定区在第二方向上的同一侧；
所述数据连接线、所述第一屏蔽图形与所述第二连接线沿远离衬底基板的方向依次层叠设置；
所述第二连接线在所述衬底基板上的正投影与所述数据连接线在所述衬底基板上的正投影存在交叠，且二者交叠部分位于所述第一屏蔽图形在所述衬底基板上的正投影区域内。
2.根据权利要求1所述的显示基板，其特征在于，所述第一绑定区包括多个第一绑定端子，所述第一绑定端子配置为连接驱动芯片，
所述数据连接线的一端与所述第一绑定端子电连接，所述数据连接线的另一端延伸至所述显示区，并与所述显示区中的数据线电连接。
3.根据权利要求1所述的显示基板，其特征在于，所述周边区还包括第二绑定区，所述第二绑定区位于所述第一绑定区远离所述显示区的一侧，所述第二绑定区包括多个第二绑定端子，所述第二绑定端子配置为连接柔性线路板；
所述多路复用信号线还包括：第四连接线，所述第四连接线的一端与所述第二连接线连接，所述第四连接线的另一端延伸至所述显示区；
所述第一连接线与所述第二绑定端子连接。
4.根据权利要求3所述的显示基板，其特征在于，多条所述数据连接线包括多条第一数据连接线和多条第二数据连接线，在所述第二方向上，多条第一数据连接线在所述衬底基板上的正投影和多条所述第二数据连接线在所述衬底基板上的正投影，分别位于所述第四连接线在所述衬底基板上的正投影的两侧；
所述第一屏蔽图形在所述衬底基板上的正投影与多条所述第一数据连接线在所述衬底基板上的正投影存在交叠。
5.根据权利要求4所述的显示基板，其特征在于，所述布线区还包括：第二屏蔽图形，与第一电压连接线电连接；
所述第二屏蔽图形在所述衬底基板上的正投影与多条所述第二数据连接线在所述衬底基板上的正投影存在交叠。
6.根据权利要求5所述的显示基板，其特征在于，所述第一电压连接线包括：第一部分连接线、第二部分连接线和位于所述第一部分连接线与所述第二部分连接线之间的第一电压连接图形；
其中，所述第一部分连接线和所述第二部分连接线均与所述第二绑定端子连接，所述第一电压连接图形与位于显示区的导电图形连接；
所述第一屏蔽图形、所述第二屏蔽图形均与所述第一电压连接图形连接。
7.根据权利要求6所述的显示基板，其特征在于，所述布线区包括第一绕线区和第二绕线区，且所述第一绕线区、所述第一绑定区和所述第二绕线区沿所述第二方向排布；
所述第一部分连接线经过所述第一绕线区与所述第二绑定端子连接，所述第二部分连接线经过所述第二绕线区与所述第二绑定端子连接；
所述第一电压连接图形位于所述第一绑定区靠近所述显示区的一侧。
8.根据权利要求5所述的显示基板，其特征在于，所述第一屏蔽图形、所述第二屏蔽图形和所述第一电压连接线同层设置。
9.根据权利要求7所述的显示基板，其特征在于，所述布线区还包括：第二电压连接线，所述第二电压连接线与所述第一电压连接线同层设置，且所述第二电压连接线的一端与所述第二绑定端子连接；
所述第二电压连接线包括第三部分连接线和第四部分连接线，其中，
所述第三部分连接线经过所述第一绕线区与所述第二绑定端子连接，且所述第三部分连接线位于所述第一部分远离所述第一绑定区的一侧；
所述第四部分连接线经过所述第二绕线区与所述第二绑定端子连接，且所述第四部分连接线位于所述第二部分连接线远离所述第一绑定区的一侧。
10.根据权利要求9所述的显示基板，其特征在于，所述第二部分连接线在所述衬底基板上的正投影和所述第四部分连接线在所述衬底基板上的正投影，均与所述第三连接线在所述衬底基板上的正投影存在交叠。
11.根据权利要求1所述的显示基板，其特征在于，所述第一绑定区包括多个第一绑定端子，所述第一绑定端子配置为连接驱动芯片，
所述周边区还包括第二绑定区，所述第二绑定区位于所述第一绑定区远离所述显示区的一侧，所述第二绑定区包括多个第二绑定端子，所述第二绑定端子配置为连接柔性线路板；
所述布线区还包括：多条端子连接线，配置为连接所述第一绑定端子和所述第二绑定端子。
12.根据权利要求1所述的显示基板，其特征在于，所述周边区包括：位于所述衬底基板的一侧，且沿远离所述衬底基板方向依次设置的第一导电层、第一绝缘层、第二导电层；
多条所述数据连接线中的部分位于所述第一导电层，另一部分位于所述第二导电层。
13.根据权利要求12所述的显示基板，其特征在于，所述第三连接线位于所述第一导电层和/或所述第二导电层。
14.根据权利要求12所述的显示基板，其特征在于，所述第四连接线位于所述第一导电层和/或第二导电层。
15.根据权利要求12所述的显示基板，其特征在于，所述周边区还包括：第三导电层，
所述第三导电层位于所述第二导电层远离所述衬底基板的一侧，且所述第二导电层和所述第三导电层之间设置有层间介质层；
所述第一连接线位于所述第三导电层。
16.根据权利要求15所述的显示基板，其特征在于，所述第三连接线包括位于所述第一导电层的第一部分，和位于所述第二导电层的第二部分，
所述第一连接线通过至少一个贯穿所述层间介质层的第一过孔与所述第二部分连接，以及，所述第一连接线通过至少一个贯穿所述层间介质层和所述绝缘层的第二过孔与所述第一部分连接。
17.根据权利要求15所述的显示基板，其特征在于，所述周边区还包括：第四导电层，
所述第四导电层位于所述第三导电层远离所述衬底基板的一侧，且所述第三导电层和所述第四导电层之间设置有钝化层和平坦化层，所述平坦化层位于所述钝化层远离所述第三导电层的一侧；
所述第二连接线位于所述第四导电层。
18.根据权利要求17所述的显示基板，其特征在于，所述第三连接线包括位于所述第一导电层的第一部分，和位于所述第二导电层的第二部分，
所述第三导电层还包括转接图形；
所述第一部分通过至少一个贯穿所述层间介质层和所述绝缘层的第三过孔连接至所述转接图形，所述第二部分通过至少一个贯穿所述层间介质层的第四过孔连接至所述转接图形；
所述转接图形通过至少一个贯穿所述钝化层和平坦化层的第五过孔与所述第二连接线连接。
19.一种显示面板，其特征在于，包括权利要求1-18任意一项所述的显示基板。
20.一种显示装置，其特征在于，包括权利要求19所述的显示面板。
CN202310644939.0A 2023-06-01 2023-06-01 显示基板、显示面板和显示装置 Pending CN116583150A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310644939.0A CN116583150A (zh) 2023-06-01 2023-06-01 显示基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310644939.0A CN116583150A (zh) 2023-06-01 2023-06-01 显示基板、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN116583150A true CN116583150A (zh) 2023-08-11

Family

ID=87535751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310644939.0A Pending CN116583150A (zh) 2023-06-01 2023-06-01 显示基板、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN116583150A (zh)

Similar Documents

Publication Publication Date Title
US11615719B2 (en) Display panel and display device
CN112466209B (zh) 显示面板和显示装置
CN113920943B (zh) 显示装置及其制作方法
WO2020156057A1 (zh) 显示器及其显示面板
KR102443121B1 (ko) 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스
CN113870713B (zh) 显示面板及显示装置
US20220376003A1 (en) Display panel and display apparatus
WO2022027556A1 (zh) 显示基板、显示装置
CN111477672A (zh) 一种显示基板及其制备方法、显示面板和显示装置
US20240040832A1 (en) Display panel and display device
CN114784077A (zh) 显示面板及显示装置
CN113517327B (zh) 显示面板、显示装置及显示方法
US20230189596A1 (en) Display panel and display device
CN112133731A (zh) 显示面板和显示装置
CN111951682A (zh) 显示面板及显示装置
CN113410278B (zh) 一种显示装置及显示设备
CN116583150A (zh) 显示基板、显示面板和显示装置
CN112864199A (zh) 触控显示面板及显示装置
US11910678B1 (en) Display panel and display device
US20240074266A1 (en) Display panel and display device
US20240144883A1 (en) Display device
US20240164164A1 (en) Display device
CN217506872U (zh) 一种显示面板、显示屏及电子设备
CN115249717B (zh) Tft基板、显示模组及电子设备
US20230178704A1 (en) Display panel and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination