CN116581119A - 一种基于bcd工艺的esd保护电路 - Google Patents

一种基于bcd工艺的esd保护电路 Download PDF

Info

Publication number
CN116581119A
CN116581119A CN202310526138.4A CN202310526138A CN116581119A CN 116581119 A CN116581119 A CN 116581119A CN 202310526138 A CN202310526138 A CN 202310526138A CN 116581119 A CN116581119 A CN 116581119A
Authority
CN
China
Prior art keywords
circuit
pmos tube
pmos
source electrode
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310526138.4A
Other languages
English (en)
Inventor
赵建明
周烨
卢潇
范洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202310526138.4A priority Critical patent/CN116581119A/zh
Publication of CN116581119A publication Critical patent/CN116581119A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Abstract

本发明提供了一种基于BCD工艺的ESD保护电路，其特征在于包括：电源线、地线、四个PMOS管、一个NMOS管；MOS管相互串联，栅极与源极相连；所述NMOS器件击穿电压约为9V~16V，PMOS器件击穿电压约为10V~12V；所述MOS器件均由BCD工艺制造；该电路可用于40V高工作电压下的ESD防护。上述方案的电路可以保持足够的ESD放电能力并可尽量缩小电路的版图面积。

Description

一种基于BCD工艺的ESD保护电路
技术领域
本发明属于集成电路领域，尤其涉及一种基于BCD（Bipolar，CMOS，DMOS）工艺下的ESD（Electro-Static discharge）保护电路及其版图。
背景技术
ESD现象即静电释放现象，当两个物体相互接触、摩擦时静态电荷就会转移从而产生ESD现象。对于半导体器件来说，ESD现象是一种非常严重的问题，当器件内发生ESD时可能会导致半导体器件的损坏。因此，需要设计一种ESD保护电路防止器件出现ESD现象。通常ESD保护电路与工作电路并联，发生ESD现象时，ESD保护电路开始工作，由ESD产生的静电电流将会通过ESD保护电路释放到地，从而起到对电路的保护作用。
集成电路中通常由一个或多个器件组成ESD保护电路，其中MOS（Metal-Oxide-Semiconductor，金属氧化物半导体）器件是IC（Integrated Circuit）行业里使用最多的ESD防护结构，目前使用较多的是一种利用MOS结构中的寄生三极管进行放电，如栅极接地的GGNMOS（Gate Ground N-channel MOS），如图1所示，以及栅极接高电位的GDPMOS（Gateto VDD P-channel MOS），如图3所示。GDPMOS与GGNMOS工作原理类似，参考图2，都是当电源线VDD受到静电脉冲导致瞬时电位拉高时，使得MOS管源极、漏极与衬底之间产生的寄生三极管产生漏电流，使电源线与地线之间导通，从而电源线的电位会被迅速拉低，实现对电源线的钳位,其ESD放电曲线如图7所示。
但是上述两种电路存在以下缺点：通常仅由一个MOS管构成的ESD电路使用的为高压MOS管，对于正常工作电压较低的待保护电路无法使用，其次，使用高压MOS管会导致ESD保护电路功耗高，此外，仅仅依靠单个的MOS管对电源线的钳位能力会不够，通常会使用多个MOS结构，而多个MOS器件往往会带来电路版图较大的问题，因此还需对单个MOS器件的版图参数进行改善，以减小电路版图所使用的面积。
发明内容
本发明提供了一种BCD工艺下的ESD防护电路及版图，能提供较强的放电能力，又能承受40V的高工作电压。
本发明提供了一种电源钳位电路，该电路包括：
第一PMOS管，所述第一PMOS栅极与源极和电源线相连，衬底与源极相连；
第二PMOS管，所述第二PMOS管源极与第一PMOS管漏极相连，栅极与源极相连，衬底与源极相连；
第三PMOS管，所述第三PMOS管源极与第二PMOS管漏极相连，栅极与源极相连，衬底与源极相连；
第四PMOS管，所述第四PMOS管源极与第三PMOS管漏极相连，栅极与源极相连，衬底与源极相连；
第一NMOS管，所述第一NMOS管漏极与第四PMOS管漏极相连，栅极与源极和地线相连，衬底与地线相连。
可选地，所述第一PMOS、第二PMOS、第三PMOS和第四PMOS规格相同。
可选地，所述PMOS管击穿电压约为10伏特到12伏特。
可选地，所述NMOS管击穿电压约为9伏特到16伏特。
可选地，所述电源钳位电路中的MOS管均为增强型MOSFET。
可选地，所述电源钳位电路所使用的器件均可基于0.18um~1um BCD工艺。
本发明所提供的电源钳位电路与现有的技术相比，使用低压器件控制高压电路，具有较低的触发电压，能够承受40V以上的高工作电压，能承受较大的能量脉冲，功耗较小，所有器件均在BCD工艺下实现，对于单个MOS器件的版图改善了其沟道长度、单根沟道宽度以及叉指个数，大大减小了电路所使用的面积。
附图说明
图1为单个NMOS构成的传统GGNMOS电路；
图2为GGNMOS的剖面图以及等效电路工作原理图；
图3为单个PMOS构成的传统GDPMOS电路；
图4为GDPMOS的剖面图以及等效电路工作原理图；
图5为本发明实例所述的一种电源钳位电路；
图6为本发明实例所述的电源钳位电路的剖面图；
图7为单个GGNMOS的ESD放电曲线；
图8为本发明实例所述的电源钳位电路的ESD放电曲线；
主要元件符号说明
VDD 电源电压
GND 地
Source 源极
Gate 栅极
Drain 漏极
P-sub P衬底
Rsub 衬底电阻
PMOS1 第一PMOS管
PMOS2 第二PMOS管
PMOS3 第三PMOS管
PMOS4 第四PMOS管
NMOS1 第一NMOS管
具体实施方式
下面就结合本发明实例的附图，清楚完整地描述本发明实例的技术方案。
图1与图3所示为传统的ESD保护电路，分别为GGNMOS和GDPMOS电路，都包括一个MOS器件。
图2所示为GGNMOS的剖面图以及等效电路工作原理图，在正常工作时，GGNMOS无法形成沟道导通，但源极、漏极以及衬底形成了一个寄生NPN三极管，漏极作为集电极，源极作为发射极，衬底作为基极，基区宽度即沟道长度，正常工作时，GGNMOS关闭，寄生NPN管不会导通，而当ESD发生时，漏极电位过高，触发寄生NPN三极管产生漏电流，使得GGNMOS导通，VDD电位被迅速拉低直至NPN三极管关闭，从而实现对电源的钳位。GDPMOS与GGNMOS原理类似。
但是通常仅由一个MOS管构成的ESD电路使用的为高压MOS管，对于正常工作电压较低的待保护电路无法使用；其次，使用高压MOS管会导致ESD保护电路功耗高；此外，仅仅依靠单个的MOS管对电源线的钳位能力会不够，通常会使用多个MOS结构。
本发明提供了一种电源钳位电路图，用于高压ESD防护，同时电路功耗较小，如图4所示。该电路包括：
第一PMOS管PMOS1、第二PMOS管PMOS2 、第三PMOS管PMOS3、第四PMOS管PMOS4和第一NMOS管NMOS1；
其中，PMOS1的栅极与源极和电源线VDD相连，PMOS1的漏极与PMOS2的源极和栅极相连，PMOS2的漏极与PMOS3的源极和栅极相连，PMOS3的漏极与PMOS4的源极和栅极相连，PMOS4的漏极与NMOS1的漏极相连，NMOS1的栅极与源极和地线GND相连。
在本申请实例中，PMOS1的衬底与PMOS1的源极相连，PMOS2的衬底与PMOS2的源极相连，PMOS3的衬底与PMOS3的源极相连，PMOS4的衬底与PMOS4的源极相连，NMOS1的衬底与地线相连。
在本申请实例中，所述MOS管均为增强型MOS管；为了简化电路结构，选取器件时，所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管规格相同；所述PMOS管击穿电压为10V，NMOS管击穿电压为9V。
在本申请实例中，上述电路为0.35um BCD工艺下生产制造。
图4所示电路中，PMOS1、PMOS2、PMOS3以及PMOS4构成一个GDPMOS泄放单元，NMOS1构成一个GGNMOS泄放单元。两个泄放单元采用堆叠结构，一方面可以提高电路的ESD能力，另一方面又提高了ESD保护电路的抗噪声能力，从而避免噪声对ESD保护电路的误动作。
当VDD接40V工作电压时，PMOS1、PMOS2、PMOS3、PMOS4以及NMOS1的PN结均处于反偏，PMOS1、PMOS2、PMOS3、PMOS4的击穿电压均为10V，NMOS1的击穿电压为9V，由PMOS1、PMOS2、PMOS3、PMOS4和NMOS1串联而成的ESD保护电路击穿电压则约为49V，其ESD放电曲线如图8所示。因此，在VDD接40V工作电压，使得待保护电路正常工作的同时，ESD保护电路未达到击穿电压从而不会导致损坏。
当VDD瞬时电压达到52V的情况下，ESD保护电路触发，PMOS1、PMOS2、PMOS3、PMOS4以及NMOS1会将流向待保护电路的电流分流至ESD保护电路，将待保护电路的电压限制在ESD保护电路两端的电压，即钳位电压，当瞬间电流流过后，MOS管又将重新回到高阻态，起到ESD保护作用。由于该BCD工艺下制造的待保护电路中的40V MOS器件击穿电压约为52V，若无ESD保护电路，当VDD瞬时电压达52V时，待保护电路将在超过正常工作电压的条件下工作，导致电路性能受到影响，甚至器件击穿使得电路失效。
本发明使用的均为低压MOS器件，相对于一般的高压MOS器件，在ESD电流相同的情况下，低压MOS器件有较小的功耗。
由于本发明所使用的MOS管较多，会导致版图面积偏大，因此，本发明还针对单个MOS器件的版图参数改善了其沟道长度、单根沟道宽度以及叉指个数，以减小电路版图使用的面积。
对于MOS器件的版图参数，沟道长度、单根沟道宽度以及叉指个数对器件的性能以及面积影响较大，MOS器件的沟道长度过大会导致寄生三极管电流增益过小，沟道长度太小会容易引起穿通效应；沟道宽度太小会使得器件泄放能力不够，沟道宽度太大会导致中间部分达到二次击穿时边缘部分还未导通；叉指数目太少会使得电流分配不均匀，叉指数目过多则会使器件放电能力与总宽度不成等量线性比。考虑版图参数对器件性能的影响，需要取各版图参数的折衷。
考虑到版图参数的影响，本申请实例采用的PMOS管沟道长度为0.6um，单根沟道宽度为20um，叉指个数为44；本发明采用的NMOS管沟道长度为0.7um，单根沟道宽度为40um，叉指个数为16。电路版图使用的总面积为300um×150um。
综上所述，本发明提供的ESD保护电路与现有的技术相比，具有以下优点：MOS器件的击穿电压之和大于正常工作电压，可以保证待保护电路的正常工作；具有较低的触发电压，能够承受40V以上的高工作电压，能承受较大的能量脉冲；由于使用的均为低压MOS器件，在相同的ESD电流下功耗较小；器件均由BCD工艺实现，并通过改善器件的版图参数改善了单个器件的性能的同时缩小了电路版图所使用的面积。
本发明虽以较佳实例公开如上，但并不限定权利要求，任何本领域技术人员在不脱离本发明的范围内，可以做出若干改进和润色，本发明的保护范围应以本发明的权利要求界定的范围为准。

Claims (5)

1.一种ESD保护电路，其特征在于，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第一NMOS管；其中，第一PMOS管的栅极与源极和电源线VDD相连，第一PMOS管的漏极与第二PMOS管的源极和栅极相连，第二PMOS管的漏极与第三PMOS管的源极和栅极相连，第三PMOS管的漏极与第四PMOS的源极和栅极相连，第四PMOS的漏极与第一NMOS管的漏极相连，第一NMOS管的栅极与源极和地线GND相连。
2.如权利要求1所述的电路，其特征在于，包括：第一PMOS管的衬底与第一PMOS管的源极相连，第二PMOS管的衬底与第二PMOS管的源极相连，第三PMOS管的衬底与第三PMOS管的源极相连，第四PMOS管的衬底与第四PMOS管的源极相连，第一NMOS管的衬底与地线相连。
3.如权利要求1所述的电路，其特征在于，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管规格相同。
4.如权利要求1所述的电路，其特征在于，所述NMOS管击穿电压约为9V~16V，所述PMOS管击穿电压为10V~12V。
5.如权利要求1-4所述的电路，其特征在于，所述MOS器件均可在0.18um~1um BCD工艺下制造。
CN202310526138.4A 2023-05-11 2023-05-11 一种基于bcd工艺的esd保护电路 Pending CN116581119A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310526138.4A CN116581119A (zh) 2023-05-11 2023-05-11 一种基于bcd工艺的esd保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310526138.4A CN116581119A (zh) 2023-05-11 2023-05-11 一种基于bcd工艺的esd保护电路

Publications (1)

Publication Number Publication Date
CN116581119A true CN116581119A (zh) 2023-08-11

Family

ID=87535227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310526138.4A Pending CN116581119A (zh) 2023-05-11 2023-05-11 一种基于bcd工艺的esd保护电路

Country Status (1)

Country Link
CN (1) CN116581119A (zh)

Similar Documents

Publication Publication Date Title
JP5242675B2 (ja) 低下したトリガ電圧を有するｅｓｄ保護回路
US7548401B2 (en) Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7106562B2 (en) Protection circuit section for semiconductor circuit system
US7518843B2 (en) ESD protection circuit with low parasitic capacitance
USRE38319E1 (en) Dual-node capacitor coupled MOSFET for improving ESD performance
US6858901B2 (en) ESD protection circuit with high substrate-triggering efficiency
US7589944B2 (en) Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US6791146B2 (en) Silicon controlled rectifier structure with guard ring controlled circuit
EP1368874B8 (en) Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US8558276B2 (en) Bottom source NMOS triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS)
US20050254189A1 (en) ESD protection circuit with low parasitic capacitance
US20030076636A1 (en) On-chip ESD protection circuit with a substrate-triggered SCR device
US20070284666A1 (en) Local ESD Protection for Low-Capicitance Applications
US7145204B2 (en) Guardwall structures for ESD protection
JPH08288404A (ja) ラッチアップのない完全に保護されたｃｍｏｓオンチップｅｓｄ保護回路
EP2092558A2 (en) Symmetric blocking transient voltage suppressor (tvs) using bipolar transistor base snatch
US7576961B2 (en) Electrostatic discharge protection circuit using triple welled silicon controlled rectifier
US20060125054A1 (en) Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
US6963111B2 (en) Efficient pMOS ESD protection circuit
US7256460B2 (en) Body-biased pMOS protection against electrostatic discharge
US7838941B2 (en) Electrostatic discharge protection device having a dual triggered transistor
KR100942701B1 (ko) 정전기 방전 보호 소자
US6455898B1 (en) Electrostatic discharge input protection for reducing input resistance
CN108538831B (zh) 一种用于输入输出端口和电源钳位的scr器件
KR20150028723A (ko) 정전기 방전 보호 개선 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication