CN116581031A - 一种半导体器件的制作方法 - Google Patents

一种半导体器件的制作方法 Download PDF

Info

Publication number
CN116581031A
CN116581031A CN202310851839.5A CN202310851839A CN116581031A CN 116581031 A CN116581031 A CN 116581031A CN 202310851839 A CN202310851839 A CN 202310851839A CN 116581031 A CN116581031 A CN 116581031A
Authority
CN
China
Prior art keywords
ion beam
sacrificial structure
etching
substrate
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310851839.5A
Other languages
English (en)
Other versions
CN116581031B (zh
Inventor
杨宇新
彭泰彦
许开东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Leuven Instruments Co Ltd
Original Assignee
Jiangsu Leuven Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Leuven Instruments Co Ltd filed Critical Jiangsu Leuven Instruments Co Ltd
Priority to CN202310851839.5A priority Critical patent/CN116581031B/zh
Publication of CN116581031A publication Critical patent/CN116581031A/zh
Application granted granted Critical
Publication of CN116581031B publication Critical patent/CN116581031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请提供了一种半导体器件的制作方法,包括:提供一基板,基板具有第一表面;在第一表面形成牺牲结构,牺牲结构包括两个相对设置的侧壁以及顶部;对牺牲结构的表面进行改性处理,形成改性层,改性层包括位于牺牲结构侧壁的侧壁部分以及位于牺牲结构顶部的顶部部分;去除顶部部分,以在改性层形成开口,开口露出侧壁部分之间的剩余牺牲结构;基于开口去除剩余牺牲结构,保留侧壁部分作为鳍型结构。改性层的形成以及改性层和牺牲结构的刻蚀都可以采用反应离子束刻蚀设备,不仅降低了工艺复杂度和制作成本,而且刻蚀精度高,可以在基板上形成厚度较小的鳍型结构,还能够避免不同鳍型结构之间的刻蚀不完全问题。

Description

一种半导体器件的制作方法
技术领域
本申请涉及半导体器件技术领域,更具体的说,涉及一种半导体器件的制作方法。
背景技术
目前先进芯片主流架构为鳍式场效应晶体管(FinFET)架构,采用鳍式场效应晶体管架构的芯片,其基底表面具有多个鳍状结构,所述鳍状结构能够改善电路控制并减少漏电流,也可以大幅缩短晶体管的栅长。随着半导体行业的不断发展,对于小型化低功耗的芯片需求越来越多,对鳍式场效应晶体管架构的芯片来说,就要求宽度更小的鳍状结构,然而在现有技术中,由于受到光刻设备分辨率的限制,当鳍状结构的宽度过小时,容易出现曝光不完全,导致不同的鳍状结构之间没有完全分开。
发明内容
有鉴于此,本申请提供了一种半导体器件的制作方法,方案如下:
一种半导体器件的制作方法,包括:
提供一基板,所述基板具有第一表面;
在所述第一表面形成牺牲结构,所述牺牲结构包括两个相对设置的侧壁以及顶部;
对所述牺牲结构的表面进行改性处理,形成改性层,所述改性层包括位于牺牲结构侧壁的侧壁部分以及位于牺牲结构顶部的顶部部分;
去除所述顶部部分,以在所述改性层形成开口,所述开口露出两所述侧壁部分之间的剩余牺牲结构;
基于所述开口去除所述剩余牺牲结构,保留所述侧壁部分作为鳍型结构。
优选的,在上述介绍的制作方法中,采用同一反应离子束刻蚀设备依次形成所述改性层,去除所述顶部部分,去除所述剩余牺牲结构。
优选的,在上述介绍的制作方法中,对所述牺牲结构的表面进行改性处理,形成改性层,包括:
通过第一控制电压,使得所述反应离子束刻蚀设备基于第一气体源产生改性离子束;
基于第一离子束加速偏压和第一离子束电流,使得所述改性离子束朝向所述基板移动,以与所述牺牲结构的表面发生反应,形成所述改性层;其中,所述改性离子束的运动方向相对于所述第一表面的法线具有第一夹角。
优选的,在上述介绍的制作方法中,所述第一气体源包括:氢气、氮气、氧气、氟基气体、氨基气体、溴基气体和碳氢化合物气体中的一种或多种。
优选的,在上述介绍的制作方法中,所述第一夹角的取值范围是15°~75°;
所述第一控制电压的取值范围为50V~400V;
所述第一离子束偏压离子束加速偏压的取值范围是50V~800V;
所述第一离子束电流的取值范围是10mA~1000mA。
优选的,在上述介绍的制作方法中,去除所述顶部部分,以在所述改性层形成开口,包括:
通过第二控制电压,使得所述反应离子束刻蚀设备基于第二气体源产生第一刻蚀离子束;
基于第二离子束加速偏压和第二离子束电流,使得所述第一刻蚀离子束朝向所述基板移动,以刻蚀去除所述顶部部分,形成所述开口;其中,所述第一刻蚀离子束的运动方向相对于所述第一表面的法线具有第二夹角。
优选的,在上述介绍的制作方法中,所述第二气体源为惰性气体,所述第一刻蚀离子束对所述顶部部分进行物理刻蚀。
优选的,在上述介绍的制作方法中,所述第二夹角小于所述第一夹角;
所述第二控制电压大于所述第一控制电压;
所述第二离子束偏压离子束加速偏压大于所述第一离子束偏压离子束加速偏压;
所述第二离子束电流大于所述第一离子束电流。
优选的,在上述介绍的制作方法中,所述第二夹角的取值范围是0°~10°;
所述第二控制电压的取值范围为50V~400V;
所述第二离子束偏压离子束加速偏压的取值范围是50V~800V;
所述第二离子束电流的取值范围是10mA~1000mA。
优选的,在上述介绍的制作方法中,基于所述开口去除所述剩余牺牲结构,包括:
通过第三控制电压,使得所述反应离子束刻蚀设备基于第三气体源产生第二刻蚀离子束;
基于第三离子束加速偏压和第三离子束电流,使得所述改性离子束朝向所述基板移动,以刻蚀去除所述剩余牺牲结构;其中,所述第二刻蚀离子束的运动方向相对于所述第一表面的法线具有第三夹角。
优选的,在上述介绍的制作方法中,所述第三气体源包括:氢气、氮气、氧气、氟基气体、氨基气体、溴基气体、碳氢化合物气体、一氧化碳、二氧化碳和氨气中的一种或是多种。
优选的,在上述介绍的制作方法中,所述第二刻蚀离子束对所述剩余牺牲结构进行化学刻蚀和物理刻蚀。
优选的,在上述介绍的制作方法中,所述第三夹角小于所述第一夹角;
所述第三控制电压大于所述第一控制电压;
所述第三离子束偏压离子束加速偏压大于所述第一离子束偏压离子束加速偏压;
所述第三离子束电流大于所述第一离子束电流。
优选的,在上述介绍的制作方法中,所述第三夹角的取值范围是0°~60°;
所述第三控制电压的取值范围为50V~400V;
所述第三离子束偏压离子束加速偏压的取值范围是50V~800V;
所述第三离子束电流的取值范围是10mA~1000mA。
优选的,在上述介绍的制作方法中,所述基板为旋涂碳材料,所述牺牲结构为Si材料,所述改性层为SiO2材料;
或,所述基板为SiO2材料,所述牺牲结构为Si材料,所述改性层为SiO2材料;
或,所述基板为旋涂碳材料,所述牺牲结构为Si材料,所述改性层为SiN材料;
或,所述基板为SiO2材料,所述牺牲结构为Ta材料,所述改性层为TaO材料与Ta2O5材料中的至少一种。
通过上述可知,本申请技术方案提供了一种半导体器件的制作方法,该制作方法通过改性处理形成所述改性层,更加容易形成厚度较薄的改性层,同时所述改性层是在所述牺牲结构的表面形成的,因此在清除所述顶部部分以及所述牺牲结构后,保留的所述侧壁部分不相连。其中,改性层的形成以及改性层和牺牲结构的刻蚀都可以采用反应离子束刻蚀设备,不仅降低了工艺复杂度和制作成本,而且刻蚀精度高,可以在基板上形成厚度较小的鳍型结构,还能够避免不同鳍型结构之间的刻蚀不完全问题。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容能涵盖的范围内。
图1为一种基于光刻设备制备的鳍型结构的侧视图;
图2为图1所示结构的俯视图;
图3-图8为一种半导体器件制作方法在相关工艺步骤的产品结构图;
图9-图16为本申请实施例提供的一种半导体器件制作方法在相关工艺步骤的产品结构图;
图17为图15中Q1处的局部放大图;
图18-图21为本申请实施例提供的另一种半导体器件制作方法在相关工艺步骤的产品结构图;
图22-图25为本申请实施例提供的又一种半导体器件制作方法的在相关工艺步骤的产品结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请中的实施例进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参考图1和图2,图1为一种基于光刻设备制备的鳍型结构的侧视图,图2为图1所示结构的俯视图。基于光刻设备制备鳍型结构的方式中,通过光刻设备刻蚀基底1上的材料层2形成鳍型结构3。由于光刻设备分辨率的限制,当需要制备宽度较小的鳍型结构时,容易曝光不完全,进而出现鳍型结构3没有完全分开的形貌结构。
为了解决上述问题,可以采用如图3-图8所示的自对准多重成像工艺(SADP),制备较小宽度的鳍型结构。
参考图3-图8,图3-图8为一种半导体器件制作方法在相关工艺步骤的产品结构图,该制作方法包括:
首先,如图3所示,提供一基板20,基板20具有第一表面,在第一表面形成牺牲结构21,牺牲结构21包括两个相对的设置的侧壁以及顶部。
其次,如图3和图4所示,在牺牲结构表面以及基板表面沉积掩膜层12,掩膜层12包括位于牺牲结构顶部以及位于第一表面的第一部分121,位于牺牲结构侧壁的第二部分122。其中,图3为表面形成有牺牲结构21和掩膜层12的基板20的侧视图,图4为图3的俯视图。
再如图5和图6所示,去除第一部分121,形成露出牺牲结构21的开口。其中,图5为去第一部分121以后的侧视图,图6为图5的俯视图。
最后,如图7-图8所示,基于开口去除牺牲结构21,保留第二部分122作为鳍型结构。其中,图7为去除牺牲结构21以后的侧视图,图8为图7的俯视图。
其中,沉积掩膜层12需要使用原子层镀膜技术(ALD),而去除第一部分121需要使用电感耦合(ICP)或电容耦合(CCP)刻蚀技术进行刻蚀,在整个工艺流程中采用了两种不同的设备以及两种不同的工艺流程,使得工艺成本增加,提高了工艺时间和复杂度,同时ALD沉积薄膜的速度较慢,使得工艺完成的时间更长。
为了解决上述问题,本申请实施例提供了一种半导体器件的制作方法,该制作方法包括:
提供一基板,基板具有第一表面;
在第一表面形成牺牲结构,牺牲结构包括两个相对设置的侧壁以及顶部;
对牺牲结构的表面进行改性处理,形成改性层,改性层包括位于牺牲结构侧壁的侧壁部分以及位于牺牲结构顶部的顶部部分;
去除顶部部分,以在改性层形成开口,开口露出侧壁部分之间的剩余牺牲结构;
基于开口去除剩余牺牲结构,保留侧壁部分作为鳍型结构。
该制作方法中,能更加容易形成厚度较薄的改性层,同时改性层是在牺牲结构的表面形成的,因此在清除顶部部分以及牺牲结构后,保留的侧壁部分不相连。其中,改性层的形成以及改性层和牺牲结构的刻蚀都可以采用反应离子束刻蚀设备,不仅降低了工艺复杂度和制作成本,而且刻蚀精度高,可以在基板上形成厚度较薄的鳍型结构,还能够避免不同鳍型结构之间的刻蚀不完全问题。
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图9-图16,图9-图16是本申请实施例提供的一种半导体器件制作方法在相关工艺步骤的产品结构图,制作方法包括:
步骤S10,参考图9,提供一基板20,基板20具有第一表面。
步骤S11,参考图10,在第一表面形成牺牲结构21,牺牲结构21包括两个相对设置的侧壁以及顶部。
步骤S12,参考图11-图12,对牺牲结构21的表面进行改性处理,形成改性层22,改性层22包括位于牺牲结构侧壁的侧壁部分221以及位于牺牲结构顶部的顶部部分222。其中,图11为形成改性层22以后的侧视图,图12为图11的俯视图。该过程将牺牲结构21的表面一定后厚度的部分转换为改性层22,改性层22覆盖剩余牺牲结构211。
步骤S13,参考图13-图14,去除顶部部分222,以在改性层22形成开口,开口露出侧壁部分221之间的剩余牺牲结构211。其中,图13为去除顶部部分222以后的侧视图,图14为图13的俯视图。
步骤S14,参考图15-图16,基于开口去除剩余牺牲结构211,保留侧壁部分221作为鳍型结构。图15为去除剩余牺牲结构211后的侧视图,图16为图15的俯视图。
其中,改性层22的形成以及改性层22和牺牲结构21的刻蚀都可以采用反应离子束刻蚀设备,不仅降低了工艺复杂度和制作成本,而且刻蚀精度高,可以在基板20上形成厚度较薄的鳍型结构,还能够避免不同鳍型结构之间的刻蚀不完全问题。可以基于高选择刻蚀比的刻蚀离子束刻蚀去除剩余牺牲结构211,刻蚀过程对侧壁部分221无影响或是影响较小,不影响器件性能。可以通过刻蚀离子束工艺参数的设定,保证剩余牺牲结构211完全刻蚀去除,而且即便剩余牺牲结构211有残余,由于剩余牺牲结构211与作为鳍型结构的改性层22材质不同,故残余的剩余牺牲结构211也不会影响器件的性能。
通过对牺牲结构21进行改性处理,在牺牲结构21的表面形成改性层22,再依次去除顶部部分222以及剩余牺牲结构211,保留侧壁部分221作为鳍型结构。通过改性处理形成改性层22,基于对改性离子束的工艺参数控制,可更加容易形成厚度较低的改性层22,同时改性层22是在牺牲结构21的表面形成的,因此在清除顶部部分222以及剩余牺牲结构211后,保留的侧壁部分221不相连。
在牺牲结构21的宽度一定时,本申请实施例所述技术方案能够使得同一牺牲结构21所形成的两鳍型结构的间距小于牺牲结构21的宽度,能够制备小间距的鳍型结构。
采用同一反应离子束刻蚀设备依次形成改性层22,去除顶部部分222,去除剩余牺牲结构211。基于反应离子束刻蚀设备,通过控制离子束工艺参数,可以分别实现上述改性层22的形成以及后续相关刻蚀工艺过程,只需要同一反应离子束刻蚀设备即可实现该制作方法的不同工艺步骤。
故本申请所提供的半导体制作方法全程采用一台离子束刻蚀设备即可完成,简化了工艺步骤,降低了工艺难度,减少了成本。
在本申请实施例中,基于反应离子束刻蚀设备对牺牲结构21的表面进行改性处理,形成改性层22,包括:通过第一控制电压,使得反应离子束刻蚀设备基于第一气体源产生改性离子束;基于第一离子束加速偏压和第一离子束电流,使得改性离子束朝向基板20移动,以与牺牲结构21的表面发生反应,形成改性层22;其中,改性离子束的运动方向相对于第一表面的法线具有第一夹角。
通过反应离子束刻蚀设备将第一气体源转换为改性离子束,基于改性离子束对牺牲结构21表面进行改性处理,使得牺牲结构21的表面转变为改性层22。在形成改性层22时,可以通过控制改性离子束的参数来控制形成改性层22的厚度,因此可以实现更薄厚度的改性层22。
在本申请技术方案中,采取的第一气体源包括:氢气、氮气、氧气、氟基气体、氨基气体、溴基气体和碳氢化合物气体中的一种或多种。反应离子束刻蚀设备基于第一气体源,形成能够与牺牲结构21表面反应的改性离子束,进而可以将牺牲结构21的表面部分转换为改性层22。
第一气体源的选择与牺牲结构21的材料有关,通常会选择与牺牲结构21的材料反应较快的气体,同时尽量避免与基板20发生反应,以保护基板20在形成改性层22的过程中不被刻蚀。
在本申请技术方案中,采取的第一夹角的取值范围是15°~75°;第一控制电压的取值范围为50V~400V;第一离子束加速偏压的取值范围是50V~800V;第一离子束电流的取值范围是10mA~1000mA。
为了在牺牲结构21表面形成厚度均匀的改性层22,需要控制第一夹角在15°~75°之间,其中具体的数值需要根据所选取的牺牲结构21材料进行选择。可以通过控制第一控制电压,控制改性离子束的方向和能量,进而改变对牺牲结构21的改性速度。
对牺牲结构21的表面进行改性处理,形成改性层22后,基于离子束刻蚀设备去除顶部部分222,以在改性层22形成开口,包括:通过第二控制电压,使得反应离子束刻蚀设备基于第二气体源产生第一刻蚀离子束;基于第二离子束加速偏压和第二离子束电流,使得第一刻蚀离子束朝向基板20移动,以刻蚀去除顶部部分222,形成开口;其中,第一刻蚀离子束的运动方向相对于第一表面的法线具有第二夹角。
通过设置反应离子束刻蚀设备的第二控制电压、第二离子束加速偏压以及第二离子束电流的参数,将通入反应离子束刻蚀设备中的第二气体源转化为第一刻蚀离子束,第一刻蚀离子束对顶部部分222进行刻蚀,从而露出剩余牺牲结构211。
在本申请技术方案中,采取的第二气体源为惰性气体,第一刻蚀离子束对顶部部分222进行物理刻蚀。
为了降低在刻蚀顶部部分222的过程中,对侧壁部分221造成的损伤,采用惰性气体作为第二气体,形成的第一刻蚀离子束不会与改性层22发生反应,避免了对侧壁部分221的化学损伤。通过物理冲击的方式去除顶部部分222,通过调整第二夹角,降低冲击到侧壁部分221的离子束,降低对侧壁的损伤。其中,惰性气体包括但不限于:氦气、氖气、氩气和氙气中的任一种或多种的组合。
在本申请技术方案中,第二夹角小于第一夹角;第二控制电压大于第一控制电压;第二离子束加速偏压大于第一离子束加速偏压;第二离子束电流大于第一离子束电流。
由于第一刻蚀离子束不会与改性层22发生反应,因此要控制反应离子束刻蚀设备,将对应控制第一刻蚀离子束的参数提高,使的形成的第一刻蚀离子束的能量提高,以保证第一刻蚀离子束能将顶部部分222去除。
其中,第二夹角的取值范围是0°~10°;第二控制电压的取值范围为50V~400V;第二离子束加速偏压的取值范围是50V~800V;第二离子束电流的取值范围是10mA~1000mA。
第二夹角在0~10°时,能减少第一刻蚀离子束运动到侧壁部分221的数量,减少对侧壁部分221的损耗,进而提高基于该基板20制备器件的性能。
基于开口去除剩余牺牲结构211,包括:通过第三控制电压,使得反应离子束刻蚀设备基于第三气体源产生第二刻蚀离子束;基于第三离子束加速偏压和第三离子束电流,使得改性离子束朝向基板20移动,以刻蚀去除剩余牺牲结构211;其中,第二刻蚀离子束的运动方向相对于第一表面的法线具有第三夹角。
第二刻蚀离子束用于将剩余牺牲结构211去除,同时保留侧壁部分221,而第二刻蚀离子束采用化学刻蚀加物理刻蚀,因此需要保证形成的第二刻蚀离子束不能与侧壁部分221发生反应或是反应速度较慢,不影响最终器件形貌以及性能。
在去除剩余牺牲结构211时,会对侧壁部分221的顶部造成刻蚀,最终形成如图17所示的结构,图17是图15中Q1部分的放大图。通过图17刻蚀看出,在去除剩余牺牲结构211后侧壁部分221的顶部出现弧形的刻蚀,而对侧壁部分顶部的刻蚀程度与第二刻蚀离子束的能量大小有关。
形成第二刻蚀离子束的第三气体源包括:氢气、氮气、氧气、氟基气体、氨基气体、溴基气体、碳氢化合物气体、一氧化碳、二氧化碳和氨气中的一种或是多种。
第三气体源的选取与牺牲结构21的材料有关,在进行去除剩余牺牲结构211的步骤中,基于第三气体源形成第二刻蚀离子束,为了提高刻蚀效率,通常会选取能够与牺牲结构21发生反应的第二刻蚀离子束,同时防止第二刻蚀离子束与改性层22发生反应或是反应速度较慢,对最终器件形貌无影响或是影响较小,不影响器件的性能,同时还需尽量避免与基板20发生反应,在实际应用过程中根据上述条件选择最为合适的第三气体源。
在本申请技术方案中,第二刻蚀离子束对剩余牺牲结构进行化学刻蚀和物理刻蚀。
由于牺牲结构21的厚度较大,若使用单独的物理刻蚀容易对改性层22的侧壁部分221以及未覆盖牺牲结构21的基板20表面造成较大的刻蚀损伤。因此选取的第二刻蚀离子束需要牺牲结构21发生反应,同时不与改性层22的侧壁部分221发生反应。由于第二刻蚀离子束与牺牲结构21能发生反应,因此降低对第二刻蚀离子束的能量需求,减少了对改性层22的侧壁部分221造成的损伤。
第三夹角小于第一夹角;第三控制电压大于第一控制电压;第三离子束加速偏压大于第一离子束加速偏压;第三离子束电流大于第一离子束电流。
第二刻蚀离子束用于去除剩余牺牲结构211,因此需要尽量使得第二刻蚀离子束中的离子运动到剩余牺牲结构211上。第三夹角的角度越小,第二刻蚀离子束运动到侧壁上的数量就越小。
上述介绍中,第一夹角的取值通常会使得在牺牲结构表面形成的改性层22厚度相近,因此当第三夹角小于第一夹角时,能降低运动到改性层22侧壁部分221的第二刻蚀离子,提高刻蚀效率,降低对侧壁部分221的损耗。
第三夹角的取值范围是0°~60°;第三控制电压的取值范围为50V~400V;第三离子束加速偏压的取值范围是50V~800V;第三离子束电流的取值范围是10mA~1000mA。
其中,对于第三夹角、第三控制电压、第三离子束加速偏压以及第三离子束电流的具体取值需要根据第一夹角、第一控制电压、第一离子束加速偏压以及第一离子束电流的取值来决定。
在本申请实施例中,基于上述介绍的半导体器件的制作方法,采用不完全相同的材料制备了四组不同的半导体器件。
参考图18-图21,图18-图21为本申请实施例提供的另一种半导体器件制作方法在相关工艺步骤的产品结构图,在本申请提供的第一组半导体器件中,采用旋涂碳材料(Spin-on Carbon,简称SOC)作为基板20,使用Si材料作为牺牲结构21,制备一半导体器件,该半导体器件的制作方法包括:
首先,如图18所示,提供一旋涂碳材料的基板20,基板20具有第一表面。
其次,如图18所示,在第一表面上形成Si材料的牺牲结构21。
再如图18-图19所示,对牺牲结构21的表面进行改性处理,形成改性层22。其中,使用流量为20sccm的氧气和流量为10sccm的氩气的混合气体作为第一气体源,设置反应离子束刻蚀设备的参数为:第一控制电压为150V、第一离子束加速偏压为200V、第一离子束电流为100mA。基于上述参数以及第一气体源形成改性离子束。将改性离子束以45°的第一角度发射到基板20方向,与牺牲结构21碰撞从而进行改性处理,在牺牲结构21表面形成SiO2材料的改性层22。该过程中,会消耗部分厚度的基板20。图18为侧视图,图19为俯视图。
而后,去除顶部部分222,以在改性层22形成开口,露出剩余牺牲结构211。其中,使用流量为10sccm的氩气作为第二气体源通入反应离子束刻蚀设备,调整第二控制电压为400V,第二粒子束加速偏压为400V,第二离子束电流为200mA,基于第二气体源形成第一刻蚀离子束,将该第一刻蚀离子束以5°的第二角度发射到基板20方向,将顶部部分222刻蚀。
最后,如图20-图21所示,基于开口,去除剩余牺牲结构211,保留侧壁部分221作为鳍型结构,使用流量为10sccm的溴化氢、10sccm的氧气和10sccm的氩气组成的混合气体作为第三气体源,调整反应离子束刻蚀设备的第三控制电压为400V,第三离子束加速偏压为400V,第三离子束电流为200mA,基于第三气体源形成第二刻蚀离子束,调整对应参数使得该第二刻蚀离子束以5°的第三角度向基板20方向运动,与剩余牺牲结构211碰撞、反应,去除剩余牺牲结构211,最终,形成的鳍型结构厚度为5nm。该过程中,会进一步消耗部分厚度的基板20。
基于本申请提供的半导体器件制作方法,制作的相邻的两个鳍状结构之间互不连接,同时制备的厚度仅为5nm,提高了工艺精度。同时在制备过程中仅采用一台反应离子束刻蚀设备即可完成,降低了工艺流程,减少了工艺时间。
参考图22-图25,图22-图25为本申请实施例提供的又一种半导体器件制作方法的在相关工艺步骤的产品结构图,在本申请提供的第二组半导体器件中,采用基板为SiO2材料,牺牲结构为Si材料,制备一半导体器件,在牺牲结构表面形成的改性层为SiO2材料。该半导体器件的制作流程包括:
首先,如图22所示,提供一基板20,基板20具有第一表面,该基板采用SiO2材料形成。
然后,如图22所示,在第一表面形成牺牲结构21,牺牲结构21包括两个相对设置的侧壁以及顶部。
再如图22-图23所示,对牺牲结构21的表面进行改性处理,形成改性层22。采用Si材料作为牺牲结构21,基于反应离子束刻蚀设备对牺牲结构21进行改性处理。其中采用20sccm的氧气和10sccm氩气的混合气体作为第一气体源,设置第一控制电压为150V、第一离子束加速偏压为200V、第一离子束电流为100mA。将第一气体源转换为改性离子束,调整反应离子束刻蚀设备,将改性离子束以45°的第一角度向基板20方向发射,与牺牲结构21碰撞,完成改性处理,在牺牲结构21的表面形成一层SiO2的改性层22。同时该改性离子束不与基板20发生反应,保护了基板20的不受刻蚀损伤。
而后,去除顶部部分222,在改性层22形成开口,露出侧壁部分221和剩余牺牲结构211。其中,使用10sccm的氩气作为第二气体源,调整反应离子束刻蚀设备的第二控制电压为400V,第二离子束加速偏压为400V,第二离子束电流为200mA,基于第二气体形成第一刻蚀离子束,将第二夹角调整为5°。
最后,如图24-图25所示,基于开口,去除剩余牺牲结构211,保留侧壁作为鳍型结构。其中,第二刻蚀离子束基于第三气体源,在400V第三控制电压、400V第三离子束加速偏压以及200mA离子束电流下形成。第三气体源为10sccm的溴化氢、10sccm的氧气和10sccm的氩气的混合气体,形成的第二刻蚀离子束以5°的第三角度向基板20方向发射,与剩余牺牲结构211碰撞反应,将剩余牺牲结构211去除,在此步骤中,由于第二刻蚀离子束,与侧壁部分221以及基板20均不发生反应,降低了基板20受到的刻蚀损伤,保护了基板20。该过程中,会消耗部分厚度的基板20。
在本实施例中采用SiO2作为基板20,降低了基板20在形成改性层22以及去除剩余牺牲结构211时受到的刻蚀损耗,降低了后续进行工艺整合的难度。
参考图22-图25,在本申请提供的第三组半导体器件中,采用旋涂碳作为基板20,Si材料作为牺牲结构21制备一半导体器件。在牺牲结构表面形成的改性层为SiN材料。该半导体器件的制作方法包括:
首先,如图22所示,提供一旋涂碳材料的基板20,基板20具有第一表面。
其次,如图22所示,在第一表面上形成Si材料的牺牲结构21。
再如图22-图23所示,对牺牲结构21的表面进行改性处理,形成改性层22。其中,在形成改性层22时,采用氮气作为第一气体源,氮气的气体流量为15sccm。设置反应离子束刻蚀设备的参数为:第一控制电压为400V、第一离子束加速偏压为300V、第一离子束电流为200mA。基于上述参数以及第一气体源产生改性离子束。同时调整对应参数,将第一夹角调整为35°。基于氮气形成的改性离子束与基板20不发生反应,与Si材料的牺牲结构21会反应形成SiN材料的改性层22。从而保护了基板20。
而后,去除顶部部分222,在改性层22形成开口。其中,去除顶部部分222时,使用流量为10sccm的氪气作为第二气体源,反应离子束刻蚀设备使用300V的第二控制电压,300V的第二离子束加速偏压,200mA的第二离子束电流。基于氪气形成第一刻蚀离子束,调整第二夹角为0°对顶部部分222进行刻蚀。由于产生的第一刻蚀离子束能量较大,会对基板20没有被牺牲结构21遮挡部分产生刻蚀,刻蚀深度与顶部部分222的厚度相近。
最后,如图24-图25所示,基于开口去除剩余牺牲结构211,保留侧壁部分221作为鳍型结构。使用流量为5sccm的溴化氢、流量为5sccm的氧气以及流量为15sccm的氯气混合气体作为第三气体源。通入反应离子束刻蚀设备,并调整第三控制电压为300V、第三离子束加速偏压为300V、第三离子束电流为200mA,以形成第二刻蚀离子束,并调整第二刻蚀离子束以0°的第三夹角向基板方向运动。最终形成的鳍型结构的厚度为5nm。同样,该过程中,会消耗部分厚度的基板20。
在本申请实施例中,使用氮气作为第一气体源,形成能量较低的反应离子束,大幅降低了在形成改性层22时,对基板20没有被牺牲结构21遮挡部分的刻蚀损耗。保护了基板20,更加有利于后续工艺的整合。
参考图22-图25,本申请提供的第四组半导体器件采用SiO2作为基板20,Ta材料作为牺牲结构21制备一半导体器件,在牺牲结构表面形成的改性层22为TaO材料与Ta2O5材料中的至少一种。该半导体器件的制作方法包括:
首先,如图22所示,提供一SiO材料的基板20,基板20具有第一表面。
其次,如图22所示,在第一表面上形成Ta材料的牺牲结构21。
再如图22-图23所示,对牺牲结构21的表面进行改性处理,形成改性层22。其中,在形成改性层22时,采用流量为20sccm的氧气和流量为10sccm的氩气的混合气体作为第一气体源。设置反应离子束刻蚀设备的参数为:第一控制电压为100V、第一离子束加速偏压为300V、第一离子束电流为80mA。基于上述参数以及第一气体源形成改性离子束。同时调整对应参数,将第一夹角调整为50°,此时改性离子束与牺牲结构21发生反应形成的改性层22的厚度一致。同时基于氩气和氧气形成的改性离子束不会与SiO2基板20发生反应,能够保护基板20。
而后,去除顶部部分222,在改性层22形成开口。其中,去除顶部部分222时,使用15sccm的氩气作为第二气体源通入反应离子束刻蚀设备,调整第二控制电压为600V,第二粒子束加速偏压为600V,第二离子束电流为400mA。基于第二气体源形成第一刻蚀离子束,该第一刻蚀离子束与基板20以及改性层22均不发生反应,通过物理冲击去除顶部部分222。在此步骤中会对没有被牺牲结构21覆盖的基板20表面造成刻蚀,其刻蚀深度与顶部部分222的厚度相近。
最后,如图24-图25所示,基于开口,去除剩余牺牲结构211,保留侧壁部分221作为鳍型结构,使用流量为5sccm的一氧化碳、15sccm的氨气以及5sccm的氩气组成的混合气体作为第三气体源,通入反应离子束刻蚀设备,调整第第三控制电压为400V、第三粒子束加速偏压为400V、第三离子束电流为250mA。以形成第二刻蚀离子束,并调整第二刻蚀离子束以0°的第三夹角向基板方向运动。最终,形成的鳍型结构的厚度为10nm。其中,基于第三气体源形成的第二刻蚀离子束与基板20不发生反应,与牺牲结构21发生反应,同时该第二刻蚀离子束的能聊相较于第一刻蚀离子束的能量较小,是通过物理刻蚀和化学刻蚀两种方式结合来对剩余牺牲结构211进行刻蚀。由于第二刻蚀离子束不与基板材料发生反应,所以降低了对基板20产生的刻蚀,保护了基板20。同样,该过程中,会消耗部分厚度的基板20。
在本申请实施例中,通过采用SiO2作为基板20,Ta材料作为牺牲结构21,通过调整对应步骤的工艺参数,极大的降低了在形成改性层22以及去除剩余牺牲结构211时,对基板20造成的刻蚀。保护了基板20,使得基于该半导体器件制备的元器件性能提高。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
需要说明的是,在本申请的描述中,需要理解的是,附图和实施例的描述是说明性的而不是限制性的。贯穿说明书实施例的同样的附图标记标识同样的结构。另外,处于理解和易于描述,附图可能夸大了一些层、膜、面板、区域等厚度。同时可以理解的是,当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时,该元件可以直接在其他元件上或者可以存在中间元件。另外,“在…上”是指将元件定位在另一元件上或者另一元件下方,但是本质上不是指根据重力方向定位在另一元件的上侧上。
术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件,它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种半导体器件的制作方法,其特征在于,包括:
提供一基板,所述基板具有第一表面;
在所述第一表面形成牺牲结构,所述牺牲结构包括两个相对设置的侧壁以及顶部;
对所述牺牲结构的表面进行改性处理,形成改性层,所述改性层包括位于牺牲结构侧壁的侧壁部分以及位于牺牲结构顶部的顶部部分;
去除所述顶部部分,以在所述改性层形成开口,所述开口露出两所述侧壁部分之间的剩余牺牲结构;
基于所述开口去除所述剩余牺牲结构,保留所述侧壁部分作为鳍型结构。
2.根据权利要求1所述的制作方法,其特征在于,采用同一反应离子束刻蚀设备依次形成所述改性层,去除所述顶部部分,去除所述剩余牺牲结构。
3.根据权利要求2所述的制作方法,其特征在于,对所述牺牲结构的表面进行改性处理,形成改性层,包括:
通过第一控制电压,使得所述反应离子束刻蚀设备基于第一气体源产生改性离子束;
基于第一离子束加速偏压和第一离子束电流,使得所述改性离子束朝向所述基板移动,以与所述牺牲结构的表面发生反应,形成所述改性层;其中,所述改性离子束的运动方向相对于所述第一表面的法线具有第一夹角。
4.根据权利要求3所述的制作方法,其特征在于,所述第一气体源包括:氢气、氮气、氧气、氟基气体、氨基气体、溴基气体和碳氢化合物气体中的一种或多种。
5.根据权利要求3所述的制作方法,其特征在于,所述第一夹角的取值范围是15°~75°;
所述第一控制电压的取值范围为50V~400V;
所述第一离子束加速偏压的取值范围是50V~800V;
所述第一离子束电流的取值范围是10mA~1000mA。
6.根据权利要求3所述的制作方法,其特征在于,去除所述顶部部分,以在所述改性层形成开口,包括:
通过第二控制电压,使得所述反应离子束刻蚀设备基于第二气体源产生第一刻蚀离子束;
基于第二离子束加速偏压和第二离子束电流,使得所述第一刻蚀离子束朝向所述基板移动,以刻蚀去除所述顶部部分,形成所述开口;其中,所述第一刻蚀离子束的运动方向相对于所述第一表面的法线具有第二夹角。
7.根据权利要求6所述的制作方法,其特征在于,所述第二气体源为惰性气体,所述第一刻蚀离子束对所述顶部部分进行物理刻蚀。
8.根据权利要求6所述的制作方法,其特征在于,所述第二夹角小于所述第一夹角;
所述第二控制电压大于所述第一控制电压;
所述第二离子束加速偏压大于所述第一离子束加速偏压;
所述第二离子束电流大于所述第一离子束电流。
9.根据权利要求8所述的制作方法,其特征在于,所述第二夹角的取值范围是0°~10°;
所述第二控制电压的取值范围为50V~400V;
所述第二离子束加速偏压的取值范围是50V~800V;
所述第二离子束电流的取值范围是10mA~1000mA。
10.根据权利要求3所述的制作方法,其特征在于,基于所述开口去除所述剩余牺牲结构,包括:
通过第三控制电压,使得所述反应离子束刻蚀设备基于第三气体源产生第二刻蚀离子束;
基于第三离子束加速偏压和第三离子束电流,使得所述改性离子束朝向所述基板移动,以刻蚀去除所述剩余牺牲结构;其中,所述第二刻蚀离子束的运动方向相对于所述第一表面的法线具有第三夹角。
11.根据权利要求10所述的制作方法,其特征在于,所述第三气体源包括:氢气、氮气、氧气、氟基气体、氨基气体、溴基气体、碳氢化合物气体、一氧化碳、二氧化碳和氨气中的一种或是多种。
12.根据权利要求10所述的制作方法,其特征在于,所述第二刻蚀离子束对所述剩余牺牲结构进行化学刻蚀和物理刻蚀。
13.根据权利要求10所述的制作方法,其特征在于,所述第三夹角小于所述第一夹角;
所述第三控制电压大于所述第一控制电压;
所述第三离子束加速偏压大于所述第一离子束加速偏压;
所述第三离子束电流大于所述第一离子束电流。
14.根据权利要求10所述的制作方法,其特征在于,所述第三夹角的取值范围是0°~60°;
所述第三控制电压的取值范围为50V~400V;
所述第三离子束加速偏压的取值范围是50V~800V;
所述第三离子束电流的取值范围是10mA~1000mA。
15.根据权利要求1-14任一项所述的制作方法,其特征在于,所述基板为旋涂碳材料,所述牺牲结构为Si材料,所述改性层为SiO2材料;
或,所述基板为SiO2材料,所述牺牲结构为Si材料,所述改性层为SiO2材料;
或,所述基板为旋涂碳材料,所述牺牲结构为Si材料,所述改性层为SiN材料;
或,所述基板为SiO2材料,所述牺牲结构为Ta材料,所述改性层为TaO材料与Ta2O5材料中的至少一种。
CN202310851839.5A 2023-07-12 2023-07-12 一种半导体器件的制作方法 Active CN116581031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310851839.5A CN116581031B (zh) 2023-07-12 2023-07-12 一种半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310851839.5A CN116581031B (zh) 2023-07-12 2023-07-12 一种半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN116581031A true CN116581031A (zh) 2023-08-11
CN116581031B CN116581031B (zh) 2023-09-12

Family

ID=87539976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310851839.5A Active CN116581031B (zh) 2023-07-12 2023-07-12 一种半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN116581031B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215960A1 (en) * 2004-03-19 2007-09-20 The Regents Of The University Of California Methods for Fabrication of Positional and Compositionally Controlled Nanostructures on Substrate
US20150056813A1 (en) * 2012-08-06 2015-02-26 Taiwan Semiconductor Manufacturing Co., Ltd. Self-assembled monolayer for pattern formation
US20170358492A1 (en) * 2016-06-08 2017-12-14 International Business Machines Corporation Self aligned conductive lines
CN114093755A (zh) * 2021-11-15 2022-02-25 长鑫存储技术有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215960A1 (en) * 2004-03-19 2007-09-20 The Regents Of The University Of California Methods for Fabrication of Positional and Compositionally Controlled Nanostructures on Substrate
US20150056813A1 (en) * 2012-08-06 2015-02-26 Taiwan Semiconductor Manufacturing Co., Ltd. Self-assembled monolayer for pattern formation
US20170358492A1 (en) * 2016-06-08 2017-12-14 International Business Machines Corporation Self aligned conductive lines
CN114093755A (zh) * 2021-11-15 2022-02-25 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN116581031B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
US7494934B2 (en) Method of etching carbon-containing layer and method of fabricating semiconductor device
JP2004152784A (ja) 微細パターンの作製方法及び半導体装置の製造方法
CN106887382A (zh) 形成集成电路的方法
CN108321079A (zh) 半导体结构及其形成方法
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
JPH10135194A (ja) ハードマスクを用いてトランジスタゲートをエッチングする方法
KR102650776B1 (ko) 반도체 패터닝 및 형성된 구조
JPH0212810A (ja) 半導体装置の形成方法
US6989332B1 (en) Ion implantation to modulate amorphous carbon stress
US20090246954A1 (en) Method of manufacturing semiconductor device
CN116581031B (zh) 一种半导体器件的制作方法
US20230354576A1 (en) Semiconductor structure having buried word lines
US8125069B2 (en) Semiconductor device and etching apparatus
US20120211873A1 (en) Method for forming a pattern and semiconductor device
US7737049B2 (en) Method for forming a structure on a substrate and device
JP5573306B2 (ja) フォトマスクブランクの製造方法
CN106960816B (zh) 双重图形化的方法
US7501679B2 (en) Flash memory device and method for fabricating the same
CN113948381B (zh) 一种纳米栅的制备方法、纳米栅及应用
CN104681416B (zh) 半导体器件和栅极的形成方法
KR101172358B1 (ko) 실리콘 나노선 제조 방법
US11848209B2 (en) Patterning semiconductor devices and structures resulting therefrom
US7482225B2 (en) Method of fabricating floating gate of flash memory device
TWI458011B (zh) 蝕刻多層硬式幕罩的方法
JP3472397B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant