CN116577691A - 上电检测电路 - Google Patents
上电检测电路 Download PDFInfo
- Publication number
- CN116577691A CN116577691A CN202310844505.5A CN202310844505A CN116577691A CN 116577691 A CN116577691 A CN 116577691A CN 202310844505 A CN202310844505 A CN 202310844505A CN 116577691 A CN116577691 A CN 116577691A
- Authority
- CN
- China
- Prior art keywords
- voltage
- power
- unit
- power supply
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000002411 adverse Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010615 ring circuit Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本申请提供了一种上电检测电路,其包括镜像电路单元、电压分配单元、电压输出单元和反馈调整单元,于电源上电过程中,镜像电路单元随电源电压的变化输出电压控制信号,电压分配单元接收电压控制信号并输出对应的分压信号,反馈调整单元根据分压信号生成对应的反馈调整信号,电压分配单元根据反馈调整信号调整分压信号,电压输出单元与电压分配单元电性连接,用于对分压信号进行转换并输出对应的电压检测信号。在这种情况下,通过镜像电路单元、电压分配单元、电压输出单元和反馈调整单元的配合,在电源上电过程中,有效减少电源波动产生的不利影响,即在电源发生波动时难以破坏上电检测电路的稳定状态,以提高上电检测电路的稳定性。
Description
技术领域
本申请涉及电路检测领域,具体涉及一种上电检测电路。
背景技术
在各种集成电路中,上电检测电路是至关重要的组成部分。上电检测的目的是检测电源电压。
其中,在电源上电过程中,若电源电压上升到一定阈值时,上电检测电路的输出信号会跟随电源电压发生变化,之后当电源电压降低至一定范围时,上电检测电路的输出信号发生改变,后续的电路系统检测到上电检测电路输出的信号,就进行一系列的动作,如复位等。
然而,现有的上电检测电路的稳定状态较差,往往在电源电压发生较小波动时,上电检测电路的输出信号就直接由高电位掉至低电位,波动范围较大,从而使后续的电路系统难以正常工作。
发明内容
本公开鉴于上述现有技术状况而完成,其目的在于提供一种能够有效减少电源波动产生的不利影响,具有较强稳定状态的上电检测电路。
为此,本公开提供一种上电检测电路,其包括镜像电路单元、反馈调整单元、电压分配单元,三者电性连接并均与电源电性连接;其中,于电源上电过程中,所述镜像电路单元随电源电压的变化输出电压控制信号,所述电压分配单元根据所述电压控制信号对电源电压进行分配以输出分压信号,所述反馈调整单元根据所述分压信号生成对应的反馈调整信号,所述电压分配单元根据所述反馈调整信号调整所述分压信号;电压输出单元,与所述电压分配单元电性连接,用于对所述分压信号进行转换并输出对应的电压检测信号。
在一个实施例中,所述电压控制信号包括第一电压控制信号和第二电压控制信号,所述镜像电路单元具有用于输出所述第一电压控制信号的第一输出端、以及用于输出所述第二电压控制信号的第二输出端。
在一个实施例中,所述镜像电路单元包括第一MOS管、第二MOS管、第一下拉电阻和第二下拉电阻,所述第一MOS管和所述第二MOS管各自的栅极之间电性连接;所述第一MOS管的源极和漏极中一极与所述电源连接,另一极通过所述第一下拉电阻接地且该极与所述第一MOS管的栅极连接并作为所述镜像电路单元的第一输出端;所述第二MOS管的源极和漏极中一极与所述电源连接,另一极通过所述第二下拉电阻接地且该极作为所述镜像电路单元的第二输出端。
在一个实施例中,所述第一MOS管和所述第二MOS管均为PMOS管。
在一个实施例中,所述电压分配单元包括第三MOS管和第四MOS管,所述第三MOS管的栅极与所述第一输出端连接以接收所述第一电压控制信号,所述第三MOS管的源极和漏极中一极与所述电源连接,另一极与所述第四MOS管的源极和漏极中的一极连接并作为所述电压分配单元的输出端连接所述电压输出单元;所述第四MOS管的栅极与所述第二输出端连接以接收所述第二电压控制信号,所述第四MOS管的源极和漏极中的另一极接地。
在一个实施例中,所述第三MOS管为PMOS管,所述第四MOS管为NMOS管。
在一个实施例中,所述电压分配单元具有用于接收所述电压控制信号的输入端、以及用于输出所述分压信号的输出端,所述反馈调整单元包括第五MOS管和上拉电阻,所述第五MOS管的栅极与所述电压分配单元的输出端电性连接,所述第五MOS管的源极和漏极中一极通过所述上拉电阻与所述电源连接,另一极与所述电压分配单元的输入端电性连接。
在一个实施例中,所述第五MOS管为PMOS管。
在一个实施例中,所述电压控制信号包括第一电压控制信号和第二电压控制信号,所述电压分配单元的输入端包括接收所述第一电压控制信号的第一输入端以及接收所述第二电压控制信号的第二输入端,所述第五MOS管与所述电压分配单元的第二输入端电性连接。
在一个实施例中,所述电压输出单元为反相器。
上述上电检测电路包括镜像电路单元、电压分配单元、电压输出单元和反馈调整单元,于电源上电过程中,镜像电路单元随电源电压的变化输出电压控制信号,电压分配单元接收电压控制信号并根据电压控制信号对电源电压进行分配并输出对应的分压信号,反馈调整单元根据分压信号生成对应的反馈调整信号,电压分配单元根据反馈调整信号调整分压信号,电压输出单元与电压分配单元电性连接,用于对分压信号进行转换并输出对应的电压检测信号。在这种情况下,通过镜像电路单元、电压分配单元、电压输出单元和反馈调整单元的配合,在电源上电过程中,有效减少电源波动产生的不利影响,即在电源发生波动时难以破坏上电检测电路的稳定状态,以提高上电检测电路的稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种上电检测电路的电路框图。
图2是本申请实施例提供的一种上电检测电路的电路结构示意图。
图3是本申请实施例提供的一种电源上电过程中电源电压的波动变化示意图。
图4是本申请实施例提供的一种上电检测电路输出的电压检测信号随电源电压变化的示意图。
具体实施方式
下面结合附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而非全部实施例。基于本申请中的实施例。在不冲突的情况下,下述各个实施例及其技术特征可以相互组合。
本申请的实施例提供了一种上电检测电路100,参见图1,该上电检测电路100可以包括镜像电路单元110和电压分配单元120。其中,镜像电路单元110和电压分配单元120电性连接。镜像电路单元110可以用于输出电压控制信号VK。电压分配单元120可以用于接收电压控制信号VK,并根据电压控制信号VK对上电检测电路100接入的电源电压进行分配以输出相应的分压信号VC。在这种情况下,能够获取与电源电压相关的分压信号VC,基于该分压信号VC能够实现对该电源电压的检测。可以理解的是,上电检测电路100可以与电源电性连接。电源可以提供电源电压为上电检测电路100供能,具体可以参见图2中所示出的VDD。在电源开始上电后,上电检测电路100可以按照上述描述开始工作。在本实施例中,这里的电源可以代指为上电检测电路110供能的供能电路或设备。
具体地,参见图2,镜像电路单元110和电压分频单元120可以与电源电性连接,以便于接入电源电压VDD。参见图3,在电源开始上电后,电源提供电源电压VDD会发生波动。在电源的上电过程中,镜像电路单元110可以随电源电压VDD的变化输出电压控制信号VK。该电压控制信号VK可以随电源电压VDD的改变而发生变化。在本实施例中,电压分配单元120根据该电压控制信号VK可以直接对接入的电源电压VDD进行分配以输出分配后的分压信号VC。在这种情况下,该分压信号VC不仅与电源电压VDD直接相关,且受到随电源电压VDD变化的电压电压控制信号VK的控制。由此,后续基于该分压信号VC能够实现对电源电压VDD的检测。
在本申请的实施例中,参见图1,上电检测电路100还可以包括反馈调整单元130。反馈调整单元130可以与电压分配单元120电性连接。反馈调整单元130可以根据分压信号VC生成对应的反馈调整信号VF,电压分配单元120根据反馈调整信号VF调整分压信号VC。在本实施例中,参见图1,反馈调整单元130可以与电压分配单元120大致组成环形电路。具体地,电压分配单元120可以包括用于接收电压控制信号VK的输入端、以及用于输出分压信号VC的输出端。该反馈调整单元130的输入端可以与电压分配单元120的输出端连接以接收分压信号VC。该反馈调整单元130的输出端可以与电压分配单元120的输入端连接以传输反馈调整信号VF。在这种情况下,反馈调整信号VF可以配合电压控制信号VK共同实现对电压分配单元120的控制以使电压分配单元120对电源电压VDD进行分配以输出分压信号VC。由此,因反馈调整单元130输出的反馈调整信号VF对电压控制信号VK的补充作用使上电检测电路100具有更强的稳定状态,当电源在上电后发生波动时,即使出现较大的波动的情况,也难以破坏当前上电检测电路100的稳定状态,以提高上电检测电路100的稳定性。在本实施例中,反馈调整单元130可以与电源电性连接。
在一些实施例中,参见图1和图2,电压控制信号VK可以包括第一电压控制信号VA和第二电压控制信号VB。其中,第一电压控制信号VA可以是指图2中A点的电压,第二电压控制信号VB可以是指图2中B点的电压。镜像电路单元110可以包括用于输出第一电压控制信号VA的第一输出端A、以及用于输出第二电压控制信号VB的第二输出端B。在这种情况下,电压分配单元120分别与镜像电路单元110的第一输出端A和第二输出端B电性连接。反馈调整单元130的输出端可以与镜像电路单元110的一输出端例如第二输出端B电性连接。
在一些实施例中,镜像电路单元110可以包括第一开关管M1和第二开关管M2。其中,第一开关管M1可以和第二开关管M2镜像设置。具体地,参见图2,镜像电路单元110具有两条支路。第一开关管M1和第二开关管M2分别位于一支路,且第一开关管M1的一端可以与第二开关管M2的一端相连接。两支路可以分别形成一输出端以输出相应的电压控制信号VK。
在一些实施例中,在电源上电过程中,第一开关管M1可以响应于电源电压VDD以使该第一开关管M1的输出端输出第一电压控制信号VA。同样地,第二开关管M2可以响应于电源电压VDD以使该第二开关管M2的输出端输出第二电压控制信号VB。
具体地,参见图2,第一开关管M1的第一端可以与电源连接,第一开关管M1的第二端可以与第一开关管M1的第三端连接,第一开关管M1的第三端可以作为镜像电路单元110的第一输出端A用于输出第一电压控制信号VA。第二开关管M2的第一端可以与电源连接,第二开关管M2的第二端可以与第一开关管M1的第二端连接,第二开关管M2的第三端可以作为镜像电路单元110的第二输出端B用于输出第二电压控制信号VB。可以理解的是,第一开关管M1的第二端可以为第一开关管M1的控制端,通过控制端可以调节第一开关管M1的导通状态。第一开关管M1的第三端可以为第一开关管M1的输出端。同样地,第二开关管M2的第二端可以为第二开关管M2的控制端,通过控制端可以调节第二开关管M2的导通状态。第二开关管M2的第三端可以为第二开关管M2的输出端。
在一些实施例中,第一开关管M1可以采用MOS管(又称“第一MOS管”)。第二开关管M2可以采用MOS管(又称“第二MOS管”)。具体地,第一开关管M1可以采用PMOS管。第二开关管M2可以采用PMOS管。在这种情况下,第一开关管M1的第二端可以为第一开关管M1的栅极。第一开关管M1的第三端可以为第一开关管M1的源极和漏极中作为输出的一极,第一开关管M1的第一端为其源极和漏极中的另一极。第二开关管M2的第二端可以为第二开关管M2的栅极。第二开关管M2的第三端可以为第二开关管M2的源极和漏极中作为输出的一极,第二开关管M2的第一端为其源极和漏极中的另一极。例如,第一开关管M1的第一端为源极,第一开关管M1的第三端为漏极。第二开关管M2的第一端为源极,第二开关管M2的第三端为漏极。
在一些实施例中,参见图2,镜像电路单元110还可以包括第一下拉电阻R1和第二下拉电阻R2。第一开关管M1的第三端通过第一下拉电阻R1接地,第二开关管M2的第三端通过第二下拉电阻R2接地。在这种情况下,通过调节第一下拉电阻R1和第二下拉电阻R2,能够改变第一电压控制信号VA和第二电压控制信号VB的大小。在本实施例中,于电源上电过程中,随着电源电压VDD上升,第一开关管M1和第一下拉电阻R1建立稳定电流I1,A点电压VA上升至稳定电压值。第一开关管M1、第二开关管M2镜像生成稳定电流I2,电流I2与第二下拉电阻R2建立稳定的B点电压VB,B点电压VB随VDD上升趋于稳定(当前为初始稳定状态)。
在一个实施例中,参见图2,电压分配单元120包括第三开关管M3和第四开关管M4。其中,第三开关管M3和第四开关管M4可以串联设置。在本实施例中,第三开关管M3和第四开关管M4可以响应于电压控制信号VK,以共同对接入的电源电压VDD进行分配处理。
具体地,第三开关管M3的第一端与电源相连接,第三开关管M3的第二端与第一输出端A连接以接收第一电压控制信号VA,第三开关管M3的第三端可以作为电压分配单元120的输出端连接电压输出单元140。第四开关管M4的第二端与第二输出端B连接以接收第二电压控制信号VB,第四开关管M4的第一端可以与第三开关管M3的第三端连接,第四开关管M4的第三端接地。可以理解的是,第三开关管M3的第二端可以为第三开关管M3的控制端,通过控制端可以调节第三开关管M3的导通状态。第三开关管M3的第三端可以为第三开关管M3的输出端。同样地,第四开关管M4的第二端可以为第四开关管M4的控制端,通过控制端可以调节第四开关管M4的导通状态。第四开关管M4的第三端可以为第四开关管M4的输出端。
在一些实施例中,参见图2,第三开关管M3可以采用MOS管(又称“第三MOS管”)。第四开关管M4可以采用MOS管(又称“第四MOS管”)。具体地,第三开关管M3可以采用PMOS管。第四开关管M4可以采用NMOS管。在这种情况下,第三开关管M3的第二端可以为第三开关管M3的栅极。第三开关管M3的第三端可以为第三开关管M3的源极和漏极中作为输出的一极,第三开关管M3的第一端为其源极和漏极中的另一极。第四开关管M4的第二端可以为第四开关管M4的栅极。第四开关管M4的第三端可以为第四开关管M4的源极和漏极中作为输出的一极,第四开关管M4的第一端为其源极和漏极中的另一极。例如,第三开关管M3的第一端为源极,第三开关管M3的第三端为漏极。第四开关管M4的第一端为漏极,第四开关管M4的第三端为源极。
在本实施例中,第三开关管M3和第四开关管M4具有各自的导通阈值。第一电压控制信号VA可以用于控制第三开关管M3的导通状态,第二电压控制信号VB可以用于控制第四开关管M4的导通状态。在这种情况下,通过控制第三开关管M3和第四开关管M4的导通状态可以对第三开关管M3的第一端接入的电源电压VDD进行分压处理以使得第三开关管M3的第三端输出分配后的分压信号VC。可以理解的是,通过设置第三开关管M3和第四开关管M4各自的导通阈值,使得第三开关管M3和第四开关管M4所在通路导通时的电源电压VDD至少为预定电压阈值VT,也即在电源上电过程中,当电源电压VDD上升至预定电压阈值VT,此时第三开关管M3和第四开关管M4所在的通路导通。在这种情况下,分压信号VC在电源电压VDD上升过程中为某一预设电平状态(例如高电平状态),当电源电压VDD上升至预定电压阈值VT时,第三开关管M3和第四开关管M4所在的通路导通,分压信号VC转换为另一电平状态(例如低电平状态)。在本实施例中,预设电压阈值VT可以由第三开关管M3和第四开关管M4的导通阈值综合确定。
在本申请的实施例中,反馈调整单元130可以包括第五开关管M5。第五开关管M5可以响应于分压信号VC以使该第五开关管M5的输出端输出反馈调整信号VF。具体地,参见图2,反馈调整单元130还可以包括上拉电阻R3。第五开关管M5的第一端通过上拉电阻R3与电源连接。第五开关管M5的第二端与电压分配单元120的输出端电性连接以接收分压信号VC。第五开关管M5的第三端与电压分配单元120的输入端电性连接以作为输出端为电压分配单元120传输反馈调整信号VF。在本实施例中,电压分配单元120的输入端可以包括接收第一电压控制信号VA的第一输入端、以及接收所述第二电压控制信号VB的第二输入端。第五开关管M5的第三端可以与电压分配单元120的第二输入端电性连接。可以理解的是,第五开关管M5的第二端可以为第五开关管M5的控制端,通过控制端可以调节第五开关管M5的导通状态。在这种情况下,分压信号VC控制第五开关管M5的导通状态,从而能够影响反馈调整信号VF。
在一些实施例中,参见图2至图4,第五开关管M5的第三端可以与第四开关管M4的第二端电性连接。在这种情况下,当第三开关管M3和第四开关管M4导通时,C点电压(即分压信号VC)由“高电平状态”转变为 “低电平状态”使第五开关管M5导通,第五开关管M5导通可以拉高B点电压VB,可使第四开关管M4的导通程度增加,进一步加强第三开关管M3和第四开关管M4所在通路的导通电流,能够使整体转换过程加快;因电源输出的电源电压VDD会发生波动,在电源电压VDD跌落时,由于当前第三开关管M3处于导通状态,此时B点电压VB比初始稳定状态时对应的电压更高,所以此时若电源电压VDD跌落至预定电压阈值VT之下也可能不破坏当前的稳定状态,若破坏该稳定状态需要电源电压VDD跌落更大的值,例如跌落至稳定阈值VOL之下。在这种情况下,因反馈调整单元130输出的反馈调整信号VF对电压控制信号VK的补充作用使上电检测电路100具有更强的稳定状态,当电源在上电后发生波动时,即使出现较大的波动的情况,也难以破坏当前上电检测电路100的稳定状态,以提高上电检测电路100的稳定性。可以理解的是,稳定阈值VOL小于预定电压阈值VT。稳定阈值VOL可以由第五开关管M5和上拉电阻R3综合确定。
在一些实施例中,参见图2,第五开关管M5可以采用MOS管(又称“第五MOS管”)。具体地,第五开关管M5可以采用PMOS管。在本实施例中,第五开关管M5的第二端可以为第三开关管M3的栅极。第五开关管M5的第三端可以为第三开关管M3的源极和漏极中作为输出的一极,第五开关管M5的第一端为其源极和漏极中的另一极。
在本申请的实施例中,参见图1,上电检测电路100还可以包括电压输出单元140。电压输出单元140与电压分配单元120电性连接,用于对分压信号VC进行转换并输出对应的电压检测信号VT_VDD。在这种情况下,电压检测信号VT_VDD能够较好地反映当前电源电压VDD的状态,便于实现对电源电压VDD的检测。
在一些实施例中,参见图2,电压输出单元140为反相器。电压输出单元140可以与电压分配单元120的输出端电性连接。具体地,反相器的输入端可以与第三开关管M3的第三端电性连接。在这种情况下,反相器可以将电压分配单元120输出的分压信号VC反相以输出电压检测信号VT_VDD,电压检测信号VT_VDD的电平状态可以与电源电压VDD基本上同步,能够更好地反映电源电压VDD的状态。
例如,参见图3和图4,图3和图4中横坐标表示时间,图3中纵坐标表示电源电压VDD的波动变化,图4中纵坐标表示电压检测信号VT_VDD随电源电压VDD的波动变化。
电源在T0时刻开始上电,电源电压VDD上升。在T1时刻,电源电压VDD上升至预定电压阈值VT,此时,因电压分配单元120所在通路导通,电压检测信号VT_VDD的电平状态发生变化,电压检测信号VT_VDD由之前的低电平状态转换为高电平状态,且后续跟随电源电压VDD同步变化。电源电压VDD可继续上升至设定的输出电压。因电源在供能过程中输出的电源电压VDD会发生波动,在T2时刻,电源电压VDD跌落至预定电压阈值VT并继续跌落,此时因反馈调整单元130的作用,上电检测电路100可维持稳定状态,继续随着电源电压VDD变化不跌破至低电平状态。随着电源电压VDD的输出,在T3时刻,电源电压VDD跌落至稳定阈值VOL并继续跌落,此时上电检测电路100稳定状态被破坏,电源电压VDD跌破至低电平状态。在T4时刻,电源电压VDD又恢复到预定电压阈值VT,电压检测信号VT_VDD重新由低电平状态转换为高电平状态。
可以理解的是,因反馈调整单元130的作用,在电源电压VDD于电源上电后上升至预定电压阈值VT之后,只要电源电压VDD不跌破稳定阈值VOL之下,电压检测信号VT_VDD可始终稳定在高电平状态,当电源电压VDD跌落至稳定阈值VOL之下,电压检测信号VT_VDD转变为低电平状态。在这种情况下,上电检测电路100具备较高稳定状态,在电源电压VDD发生波动时难以破坏该稳定状态,以提高输出的电压检测信号VT_VDD的稳定性。
另外,本申请还提供了一种电路系统,其包括上述实施例公开的上电检测电路100。在本申请的实施例中,该电路系统可以是集成在芯片上的集成电路。或者,该电路系统可以是电子器件在例如印制电路板(Printed circuit boards,PCB)上连接形成的电路。
在本实施例中,电源为电路系统提供电能,在电源电压VDD上电时,上电检测电路100对电源电压VDD检测并输出例如电压检测信号VT_VDD,电路系统接收该电压检测信号VT_VDD作为使能信号以进行相关的动作,例如,该电压检测信号VT_VDD可以作为使能信号输入至一器件的使能端,该器件可在使能信号为高电平时有效,在使能信号为低电平时不工作等;或者,该电压检测信号VT_VDD也可以作为复位信号,在电源电压VDD上电后,对电路系统进行复位等。
即,以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
另外,对于特性相同或相似的结构元件,本申请可采用相同或者不相同的标号进行标识。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,“例如”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“例如”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请,本申请给出了以上描述。在以上描述中,为了解释的目的而列出了各个细节。
应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中,不会对公知的结构和过程进行详细阐述,以避免不必要的细节使本申请的描述变得晦涩。因此,本申请并非旨在限于所示的实施例,而是与符合本申请所公开的原理和特征的最广范围相一致。
Claims (10)
1.一种上电检测电路,其特征在于,包括:
镜像电路单元、反馈调整单元、电压分配单元,三者电性连接并均与电源电性连接;其中,于电源上电过程中,所述镜像电路单元随电源电压的变化输出电压控制信号,所述电压分配单元根据所述电压控制信号对电源电压进行分配以输出分压信号,所述反馈调整单元根据所述分压信号生成对应的反馈调整信号,所述电压分配单元根据所述反馈调整信号调整所述分压信号;
电压输出单元,与所述电压分配单元电性连接,用于对所述分压信号进行转换并输出对应的电压检测信号。
2.根据权利要求1所述的上电检测电路,其特征在于,所述电压控制信号包括第一电压控制信号和第二电压控制信号,所述镜像电路单元具有用于输出所述第一电压控制信号的第一输出端、以及用于输出所述第二电压控制信号的第二输出端。
3.根据权利要求2所述的上电检测电路,其特征在于,所述镜像电路单元包括第一MOS管、第二MOS管、第一下拉电阻和第二下拉电阻,所述第一MOS管和所述第二MOS管各自的栅极之间电性连接;
所述第一MOS管的源极与所述电源连接,所述第一MOS管的漏极通过所述第一下拉电阻接地,并且,所述第一MOS管的漏极与所述第一MOS管的栅极连接,所述第一MOS管的漏极还作为所述镜像电路单元的第一输出端;或者,所述第一MOS管的漏极与所述电源连接,所述第一MOS管的源极通过所述第一下拉电阻接地,并且,所述第一MOS管的源极与所述第一MOS管的栅极连接,所述第一MOS管的源极还作为所述镜像电路单元的第一输出端;
所述第二MOS管的源极与所述电源连接,所述第二MOS管的漏极通过所述第二下拉电阻接地,并且,所述第二MOS管的漏极作为所述镜像电路单元的第二输出端;或者,所述第二MOS管的漏极与所述电源连接,所述第二MOS管的源极通过所述第二下拉电阻接地,并且,所述第二MOS管的源极作为所述镜像电路单元的第二输出端。
4.根据权利要求3所述的上电检测电路,其特征在于,所述第一MOS管和所述第二MOS管均为PMOS管。
5.根据权利要求2所述的上电检测电路,其特征在于,所述电压分配单元包括第三MOS管和第四MOS管,所述第三MOS管的栅极与所述第一输出端连接以接收所述第一电压控制信号,所述第三MOS管的源极和漏极中一极与所述电源连接,另一极与所述第四MOS管的源极和漏极中的一极连接并作为所述电压分配单元的输出端连接所述电压输出单元;
所述第四MOS管的栅极与所述第二输出端连接以接收所述第二电压控制信号,所述第四MOS管的源极和漏极中的另一极接地。
6.根据权利要求5所述的上电检测电路,其特征在于,所述第三MOS管为PMOS管,所述第四MOS管为NMOS管。
7.根据权利要求1所述的上电检测电路,其特征在于,所述电压分配单元具有用于接收所述电压控制信号的输入端、以及用于输出所述分压信号的输出端,所述反馈调整单元包括第五MOS管和上拉电阻,所述第五MOS管的栅极与所述电压分配单元的输出端电性连接,所述第五MOS管的源极和漏极中一极通过所述上拉电阻与所述电源连接,另一极与所述电压分配单元的输入端电性连接。
8.根据权利要求7所述的上电检测电路,其特征在于,所述第五MOS管为PMOS管。
9.根据权利要求7所述的上电检测电路,其特征在于,所述电压控制信号包括第一电压控制信号和第二电压控制信号,所述电压分配单元的输入端包括接收所述第一电压控制信号的第一输入端以及接收所述第二电压控制信号的第二输入端,所述第五MOS管与所述电压分配单元的第二输入端电性连接。
10.根据权利要求1所述的上电检测电路,其特征在于,所述电压输出单元为反相器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311316998.1A CN117169769A (zh) | 2023-07-11 | 2023-07-11 | 上电检测电路 |
CN202310844505.5A CN116577691B (zh) | 2023-07-11 | 2023-07-11 | 上电检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310844505.5A CN116577691B (zh) | 2023-07-11 | 2023-07-11 | 上电检测电路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311316998.1A Division CN117169769A (zh) | 2023-07-11 | 2023-07-11 | 上电检测电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116577691A true CN116577691A (zh) | 2023-08-11 |
CN116577691B CN116577691B (zh) | 2023-10-20 |
Family
ID=87543482
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311316998.1A Pending CN117169769A (zh) | 2023-07-11 | 2023-07-11 | 上电检测电路 |
CN202310844505.5A Active CN116577691B (zh) | 2023-07-11 | 2023-07-11 | 上电检测电路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311316998.1A Pending CN117169769A (zh) | 2023-07-11 | 2023-07-11 | 上电检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN117169769A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006293802A (ja) * | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | 半導体集積回路装置 |
US20070164811A1 (en) * | 2005-07-28 | 2007-07-19 | Stmicroelectronics S.R.I. | Multistage regulator for charge-pump boosted voltage applications, not requiring integration of dedicated high voltage high side transistors |
CN107102680A (zh) * | 2017-07-04 | 2017-08-29 | 何金昌 | 一种低噪声低压差线性稳压器 |
CN109658957A (zh) * | 2019-03-07 | 2019-04-19 | 中国科学院微电子研究所 | 一种应用于三维存储器的稳压器电路及三维存储器 |
CN109802563A (zh) * | 2019-03-22 | 2019-05-24 | 北京集创北方科技股份有限公司 | 电压调节系统 |
US20210089069A1 (en) * | 2019-09-19 | 2021-03-25 | Seiko Epson Corporation | Voltage regulator |
CN114421939A (zh) * | 2022-03-30 | 2022-04-29 | 武汉市聚芯微电子有限责任公司 | 上电复位电路、上电复位方法及集成电路 |
CN114910691A (zh) * | 2022-05-06 | 2022-08-16 | 西安全志科技有限公司 | 高压信号阈值检测电路、检测方法及电子元器件 |
CN115242060A (zh) * | 2022-07-22 | 2022-10-25 | 微创外科医疗科技(上海)有限公司 | 电磁执行器控制电路、控制方法和医疗设备 |
CN115378242A (zh) * | 2022-09-20 | 2022-11-22 | 惠科股份有限公司 | 电源模组和显示装置 |
-
2023
- 2023-07-11 CN CN202311316998.1A patent/CN117169769A/zh active Pending
- 2023-07-11 CN CN202310844505.5A patent/CN116577691B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006293802A (ja) * | 2005-04-13 | 2006-10-26 | Renesas Technology Corp | 半導体集積回路装置 |
US20070164811A1 (en) * | 2005-07-28 | 2007-07-19 | Stmicroelectronics S.R.I. | Multistage regulator for charge-pump boosted voltage applications, not requiring integration of dedicated high voltage high side transistors |
CN107102680A (zh) * | 2017-07-04 | 2017-08-29 | 何金昌 | 一种低噪声低压差线性稳压器 |
CN109658957A (zh) * | 2019-03-07 | 2019-04-19 | 中国科学院微电子研究所 | 一种应用于三维存储器的稳压器电路及三维存储器 |
CN109802563A (zh) * | 2019-03-22 | 2019-05-24 | 北京集创北方科技股份有限公司 | 电压调节系统 |
US20210089069A1 (en) * | 2019-09-19 | 2021-03-25 | Seiko Epson Corporation | Voltage regulator |
CN114421939A (zh) * | 2022-03-30 | 2022-04-29 | 武汉市聚芯微电子有限责任公司 | 上电复位电路、上电复位方法及集成电路 |
CN114910691A (zh) * | 2022-05-06 | 2022-08-16 | 西安全志科技有限公司 | 高压信号阈值检测电路、检测方法及电子元器件 |
CN115242060A (zh) * | 2022-07-22 | 2022-10-25 | 微创外科医疗科技(上海)有限公司 | 电磁执行器控制电路、控制方法和医疗设备 |
CN115378242A (zh) * | 2022-09-20 | 2022-11-22 | 惠科股份有限公司 | 电源模组和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN116577691B (zh) | 2023-10-20 |
CN117169769A (zh) | 2023-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5448199A (en) | Internal supply voltage generation circuit | |
US8143869B2 (en) | Voltage reference circuit with fast enable and disable capabilities | |
US5034623A (en) | Low power, TTL level CMOS input buffer with hysteresis | |
KR970005128B1 (ko) | 파워 온 검출 회로 | |
US20050270077A1 (en) | Method and apparatus for providing a power-on reset signal | |
US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
KR100422031B1 (ko) | 복수의기준전압을발생하는기준전압발생회로 | |
CN116577691B (zh) | 上电检测电路 | |
US7276948B2 (en) | Reset circuit | |
CN117559979A (zh) | 上电复位电路 | |
KR19990078285A (ko) | Dram과 같은 다중-전압 발생기 칩내의 전압 발생기 제어 장치 | |
US20060103438A1 (en) | Initialization signal generation apparatus for use in a semiconductor device | |
KR20020078971A (ko) | 반도체 소자의 내부 전원 발생기 | |
KR100350768B1 (ko) | 내부 전원전압 발생장치 | |
JP5889700B2 (ja) | パワーオン・リセット回路及び半導体装置 | |
CN105515555A (zh) | 采用脉冲触发方式实现主电路上电的启动电路 | |
KR100965054B1 (ko) | 파워 온 리셋 회로 | |
KR100338928B1 (ko) | 입력 버퍼 회로 | |
KR100228384B1 (ko) | 집적회로 내장형 공급전원 지연회로 | |
US11961569B2 (en) | Clock-generating circuit | |
US11720127B2 (en) | Amplifier and voltage generation circuit including the same | |
KR100762842B1 (ko) | 반도체 메모리 장치의 초기화 시스템 | |
KR102538717B1 (ko) | 전류 소모를 저감하는 저주파 발진 회로 | |
KR20010081400A (ko) | 내부전원을 사용하는 디램의 파워-업 회로 | |
KR19990001995A (ko) | 파워-업 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |