CN114421939A - 上电复位电路、上电复位方法及集成电路 - Google Patents

上电复位电路、上电复位方法及集成电路 Download PDF

Info

Publication number
CN114421939A
CN114421939A CN202210321412.XA CN202210321412A CN114421939A CN 114421939 A CN114421939 A CN 114421939A CN 202210321412 A CN202210321412 A CN 202210321412A CN 114421939 A CN114421939 A CN 114421939A
Authority
CN
China
Prior art keywords
voltage
circuit
output
comparison
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210321412.XA
Other languages
English (en)
Other versions
CN114421939B (zh
Inventor
柯毅
刘坤
李石亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Silicon Integrated Co Ltd
Original Assignee
Wuhan Silicon Integrated Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Silicon Integrated Co Ltd filed Critical Wuhan Silicon Integrated Co Ltd
Priority to CN202210321412.XA priority Critical patent/CN114421939B/zh
Publication of CN114421939A publication Critical patent/CN114421939A/zh
Application granted granted Critical
Publication of CN114421939B publication Critical patent/CN114421939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本申请公开了一种上电复位电路、上电复位方法及集成电路,该上电复位电路包括:第一比较电路在第一翻转电压的温度系数小于预设第一阈值的情况下,确定是否输出第一高电平信号至逻辑输出电路;第二比较电路在第二翻转电压的温度系数小于预设第二阈值的情况下,确定是否输出第二高电平信号至逻辑输出电路;逻辑输出电路在同时接收到第一高电平信号和第二高电平信号时,输出复位信号至目标电路。本申请中两翻转电压的温度系数均小于预设阈值,即两翻转电压基本不随温度的变化而波动,确保了两高电平信号和复位信号的输出不随温度变化,提高了复位信号的精准度,确保了上电复位电路的可靠性和目标电路的安全性,延长了目标电路的使用寿命。

Description

上电复位电路、上电复位方法及集成电路
技术领域
本申请涉及电子电路技术领域,具体涉及一种上电复位电路、上电复位方法及集成电路。
背景技术
上电复位(Power-On Reset,POR)也可以称为上电延时复位,其作用是通过上电延时器件把集成电路芯片(Integrated Circuit Chip,IC)锁定在复位状态上。
由于上电的过程是一个缓慢爬坡的过程,电压在爬坡时IC芯片是不能正常工作的,直到电压稳定后,IC芯片才开始正常工作。因此,上电复位电路的作用是保证在施加电源后,IC芯片中的模拟模块和数字模块初始化至已知状态。
也就是说,当电压逐渐增大直至达到阈值电压时,上电复位电路会释放内部复位信号,此时,器件开始初始化,而在初始化完成之前,器件会忽略外部信号(包括传输的数据),仅有复位引脚会利用POR信号内部选通,实现初始化。
但是,由于现有的上电复位电路中的半导体器件对于温度的变化较为敏感,从而使上电复位电路的输出信号随温度变化,容易误使IC芯片由复位状态转换为工作状态,导致IC芯片无法正常工作。
发明内容
本申请提供一种上电复位电路、上电复位方法及集成电路,旨在解决现有技术中的上电复位电路的输出信号随温度变化,容易误使IC芯片由复位状态转换为工作状态,导致IC芯片无法正常工作的问题。
第一方面,本申请提供一种上电复位电路,该上电复位电路包括与第一电压源电连接的第一比较电路、与第二电压源电连接的第二比较电路以及分别与第一比较电路和第二比较电路电连接的逻辑输出电路;
第一比较电路,用于根据第一电压源的输出电压得到第一比较电压,并在第一翻转电压的温度系数小于预设第一阈值的情况下,根据第一比较电压和第一翻转电压两者确定是否输出第一高电平信号至逻辑输出电路;
第二比较电路,用于根据第二电压源的输出电压得到第二比较电压,并在第二翻转电压的温度系数小于预设第二阈值的情况下,根据第二比较电压和第二翻转电压两者确定是否输出第二高电平信号至逻辑输出电路;
逻辑输出电路,用于在同时接收到第一高电平信号和第二高电平信号时,输出复位信号至目标电路,以使目标电路复位。
在本申请一种可能的实现方式中,第一比较电路包括第一比较单元,第一比较单元用于在第一比较电压大于第一翻转电压时,确定输出第一高电平信号至逻辑输出电路。
在本申请一种可能的实现方式中,第一比较单元包括第一晶体管、第二晶体管和第三晶体管,且第一晶体管的发射结面积与第三晶体管的发射结面积不同;
第一翻转电压为预设第一比例系数的基射结电压差与基射结电压之和,其中,基射结电压差为第一晶体管和第三晶体管之间的基射结电压差,基射结电压为第二晶体管的基射结电压;
基射结电压差配置有第一温度系数,基射结电压配置有第二温度系数,第一温度系数和第二温度系数两者的极性相反。
在本申请一种可能的实现方式中,第一比较单元还包括串联连接的第一电阻和第二电阻,第一电阻的第一端用于接收第一比较电压,第一电阻的第二端分别电连接第二电阻的第一端、第一晶体管的基极和第二晶体管的基极;
第二电阻的第二端分别电连接第二晶体管的集电极和第三晶体管的基极,第一晶体管的发射极、第二晶体管的发射极和第三晶体管的发射极三者均接地;
第一晶体管的集电极和第三晶体管的集电极两者分别电连接镜像的场效应管组的两端,且第三晶体管的集电极还电连接有一反相器的输入端,反相器的输出端与逻辑输出电路电连接。
在本申请一种可能的实现方式中,预设第一比例系数为第一电阻和第二电阻两者的阻值之和与第二电阻的阻值之比。
在本申请一种可能的实现方式中,第一比较电路还包括分压反馈单元和电压跟随器,分压反馈单元分别与第一电压源和电压跟随器电连接,电压跟随器与第一比较单元电连接,第一比较单元的输出端还与分压反馈单元电连接;
分压反馈单元,用于对第一电压源的输出电压进行分压处理,得到第一比较电压输出至电压跟随器;
电压跟随器,用于隔离分压反馈单元和第一比较单元,并将第一比较电压输出至第一比较单元。
在本申请一种可能的实现方式中,分压反馈单元包括第一场效应管、第四电阻、第五电阻和第六电阻,第四电阻的第一端与第一电压源电连接,第四电阻的第二端分别与第五电阻的第一端和电压跟随器的正相输入端电连接;电压跟随器的输出端分别与第一比较单元的输入端和电压跟随器的反相输入端电连接;
第五电阻的第二端分别与对地的第六电阻的第一端以及第一场效应管的漏极电连接,第一场效应管的源极接地,第一场效应管的栅极与第一比较单元的输出端电连接。
在本申请一种可能的实现方式中,第二比较电路的结构与第一比较电路的结构相同;
逻辑输出电路包括逻辑与电路,逻辑与电路的第一输入端与第一比较电路的输出端电连接,逻辑与电路的第二输入端与第二比较电路的输出端电连接,逻辑与电路的输出端与目标电路电连接;
逻辑与电路,用于根据第一高电平信号和第二高电平信号,得到复位信号输出至目标电路。
第二方面,本申请还提供一种上电复位方法,应用于第一方面的上电复位电路,该上电复位方法包括:
响应于外部上电信号,第一比较电路根据第一电压源的输出电压得到第一比较电压,并在第一翻转电压的温度系数小于预设第一阈值的情况下,根据第一比较电压和第一翻转电压两者确定是否输出第一高电平信号至逻辑输出电路;
响应于外部上电信号,第二比较电路根据第二电压源的输出电压得到第二比较电压,并在第二翻转电压的温度系数小于预设第二阈值的情况下,根据第二比较电压和第二翻转电压两者确定是否输出第二高电平信号至逻辑输出电路;
响应于第一高电平信号和第二高电平信号,逻辑输出电路在输出复位信号至目标电路,以使目标电路复位。
第三方面,本申请还提供一种集成电路,该集成电路包括目标电路和第一方面的上电复位电路,该上电复位电路与目标电路电连接,上电复位电路用于输出复位信号至目标电路,以使目标电路复位。
从以上内容可得出,本申请具有以下的有益效果:
本申请中,第一比较电路得到第一比较电压后,在第一翻转电压的温度系数小于预设第一阈值的情况下,根据该第一翻转电压和第一比较电压两者来确定是否输出第一高电平信号至逻辑输出电路,同时,第二比较电路得到第二比较电压后,同样也在第二翻转电压的温度系数小于预设第二阈值的情况下,根据该第二翻转电压和第二比较电压两者来确定是否输出第二高电平信号至逻辑输出电路,而逻辑输出电路只有在同时接收到第一高电平信号和第二高电平信号时,才输出复位信号至目标电路,以使目标电路复位,相较于现有技术中上电复位电路的输出信号随温度变化来说,本申请中第一高电平信号和第二高电平信号均是根据对应的比较电压和翻转电压得到的,而两翻转电压的温度系数均小于预设阈值,即两翻转电压基本不随温度的变化而波动,如此,便确保了两高电平信号的输出不受温度影响,从而使得上电复位电路输出的复位信号不随温度变化,提高了复位信号的精准度,并且,由于本申请是基于电压的比较来确定是否得到复位信号,因此还不受两电压源上电速度的影响,从而确保了上电复位电路的可靠性和目标电路的安全性,延长了目标电路的使用寿命。
附图说明
为了更清楚地说明本申请中的技术方案,下面将对本申请描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例中提供的集成电路的一个结构示意图;
图2是本申请实施例中提供的上电复位电路的一个功能模块示意图;
图3是本申请实施例中提供的第一比较电路的一个功能模块示意图;
图4是本申请实施例中提供的第一比较电路的一个电路原理示意图;
图5是本申请实施例中提供的第一比较单元的一个电路原理示意图;
图6是本申请实施例中提供的上电复位电路的一个电路原理示意图;
图7是本申请实施例中提供的上电复位方法的一个流程示意图。
其中:10-集成电路,20-目标电路,30-上电复位电路,301-第一比较电路,3011-分压反馈单元,3012-电压跟随器,3013-第一比较单元,302-第二比较电路,303-逻辑输出电路,40-第一电压源,50-第二电压源。
具体实施方式
下面将结合本申请中的附图,对本申请中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请,给出了以下描述。在以下描述中,为了解释的目的而列出了细节。应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况下也可以实现本申请。在其它实例中,不会对公知的结构和过程进行详细阐述,以避免不必要的细节使本申请的描述变得晦涩。因此,本申请并非旨在限于所示的实施例,而是与符合本申请所公开的原理和特征的最广范围相一致。
本申请提供一种上电复位电路、上电复位方法及集成电路,以下分别对本申请的上电复位电路、上电复位方法及集成电路进行详细说明。
请参阅图1,图1是本申请实施例中提供的集成电路的一个结构示意图,该集成电路10可以包括目标电路20和上电复位电路30,该上电复位电路30与目标电路20电连接,上电复位电路30用于输出复位信号至目标电路20,以使目标电路20复位。
可以理解的,目标电路20可以是集成有若干电子元器件的电路、芯片等,其可以是集成电路10的内部电路,该目标电路20可以控制及实现相应的产品功能,由于上电的过程是一个电压缓慢爬坡的过程,而在供电电压爬坡时目标电路20由于没有足够的、稳定的电压,是不能正常工作的,因此,本申请实施例中,通过上电复位电路30与目标电路20电连接,当供电电压逐渐增大直至达到阈值电压时,上电复位电路30输出复位信号至目标电路20,以使得目标电路20复位,实现电子元器件和各功能模块的初始化,然后再开始正常工作。
通常情况下,目标电路20可以配置有复位端口,上电复位电路30可以通过该复位端口与目标电路20电连接,以输出复位信号至目标电路20。
但是,在其他的一些应用场景中,若目标电路20没有配置专门的复位端口,则上电复位电路30也可以与目标电路20的任一输入/输出(Input/Output,I/O)端口电连接,以输出复位信号至目标电路20。
如图1所示,目标电路20可以配置有复位端口reset,上电复位电路30的输出端可以通过连接线与该复位端口reset连接,从而在满足复位信号的输出条件时,输出复位信号至目标电路20,以使得目标电路20中的电子元器件以及各功能模块初始化至预设的已知状态,然后再开始正常工作。
可以理解的,当不满足复位信号的输出条件时,本申请实施例的上电复位电路30不输出复位信号,以确保目标电路20的安全性或者确保不影响目标电路20的正常工作。
接下来,对本申请的上电复位电路30进行详细说明,请参阅图2,图2是本申请实施例中提供的上电复位电路的一个功能模块示意图,本申请实施例中,上电复位电路30可以包括与第一电压源40电连接的第一比较电路301、与第二电压源50电连接的第二比较电路302以及分别与第一比较电路301和第二比较电路302电连接的逻辑输出电路303。
第一比较电路301可以用于根据第一电压源40的输出电压得到第一比较电压,并在第一翻转电压的温度系数小于预设第一阈值的情况下,根据第一比较电压和第一翻转电压两者确定是否输出第一高电平信号至逻辑输出电路303。
第二比较电路302可以用于根据第二电压源50的输出电压得到第二比较电压,并在第二翻转电压的温度系数小于预设第二阈值的情况下,根据第二比较电压和第二翻转电压两者确定是否输出第二高电平信号至逻辑输出电路303。
逻辑输出电路303可以用于在同时接收到第一高电平信号和第二高电平信号时,输出复位信号至目标电路20,以使目标电路20复位。
可以理解的,第一电压源40和第二电压源50可以是两个不同的电压源,例如,在一些应用场景中,第一电压源40可以是电池,该第一电压源40的输出电压vbat输出至第一比较电路301,第二电压源50可以是现有的任一种电源模块,该第二电压源50的输出电压vdd输出至第二比较电路302。
而在其他的一些应用场景中,第一电压源40和第二电压源50也可以是同一个电压源,该同一个电压源的输出电压经过不同的处理后,得到不同的电压信号分别输出至第一比较电路301和第二比较电路302,例如,第一电压源40和第二电压源50为电池,该电池的第一输出电压vbat1直接输出至第一比较电路301,同时该电池的第一输出电压vbat1经过转换处理后得到第二输出电压vdd1输出至第二比较电路302。
本申请实施例中,第一比较电路301和第二比较电路302两者的电路结构可以相同,也可以不相同,具体可以根据实际应用场景进行选择确定,此处不做限定。
第一比较电路301在接收到第一电压源40的输出电压后,可以将该输出电压转换为第一比较电压,并在第一翻转电压的温度系数小于预设第一阈值的情况下,对该第一比较电压和第一翻转电压进行判断,确定是否输出第一高电平信号至逻辑输出电路303。
可以理解的,第一翻转电压是用于判断的一个阈值电压,也就是说可以将第一比较电压与该第一翻转电压进行比较,从而根据比较结果来确定是否输出第一高电平信号至逻辑输出电路303。
由于本申请实施例中,第一翻转电压的温度系数小于预设第一阈值,可以理解,该预设第一阈值的取值可以很小,甚至趋近于0,如此第一翻转电压则基本不随温度的变化而变化,进而便可以确保根据第一翻转电压和第一比较电压确定的第一高电平信号的输出同样不随温度变化,从而保证了后续输出复位信号不受温度影响。
同理,第二比较电路302在接收到第二电压源50的输出电压后,可以将该输出电压转换为第二比较电压,并在第二翻转电压的温度系数小于预设第二阈值的情况下,对该第二比较电压和第二翻转电压进行判断,确定是否输出第二高电平信号至逻辑输出电路303。
此处,第二翻转电压同样是用于判断的一个阈值电压,也就是说可以将第二比较电压与该第二翻转电压进行比较,从而根据比较结果来确定是否输出第二高电平信号至逻辑输出电路303。
同样的,由于本申请实施例中,第二翻转电压的温度系数小于预设第二阈值,可以理解,该预设第二阈值的取值可以很小,甚至趋近于0,如此第二翻转电压则基本不随温度的变化而变化,进而便可以确保根据第二翻转电压和第二比较电压确定的第二高电平信号的输出同样不随温度变化,从而保证了后续输出复位信号不受温度影响。
该逻辑输出电路303可以响应于该第一高电平信号和第二高电平信号输出复位信号至目标电路20,以使目标电路20复位。
本申请实施例中,第一翻转电压的温度系数对应的预设第一阈值可以根据第一比较电路301的电路结构和实际应用场景进行确定,第二翻转电压的温度系数对应的预设第二阈值同样可以根据第二比较电路302的电路结构和实际应用场景进行确定,并且,预设第一阈值和预设第二阈值两者可以相同,也可以不同,可以理解的,本申请实施例中,预设第一阈值和预设第二阈值两者的取值均可以是很小的数值,例如可以为10ppm/℃。
可以理解的,在上电的过程中,只有当第一电压源40的输出电压达到其对应的阈值电压即第一比较电压大于第一翻转电压时,第一比较电路301才会输出第一高电平信号至逻辑输出电路303;同样的,只有当第二电压源50的输出电压达到其对应的阈值电压即第二比较电压大于第二翻转电压时,第二比较电路302才会输出第二高电平信号至逻辑输出电路303。
而当第一电压源40的输出电压和第二电压源50的输出电压分别满足各自对应的阈值电压时,目标电路20可以进行复位,则逻辑输出电路303在同时接收到第一高电平信号和第二高电平信号时,可以输出复位信号至目标电路20,以驱动该目标电路20复位,而只要第一电压源40的输出电压和第二电压源50的输出电压两者中的任一者或者两者未达到对应的阈值电压,逻辑输出电路303都不会输出复位信号至目标电路20。
可以理解的,该复位信号可以是高电平信号,当第一电压源40的输出电压和第二电压源50的输出电压两者同时满足要求时,逻辑输出电路303响应于第一高电平信号和第二高电平信号,输出一个高电平的复位信号至目标电路20,其他时候则可以输出一个低电平的等待信号至目标电路20。
本申请实施例中,第一比较电路301得到第一比较电压后,在第一翻转电压的温度系数小于预设第一阈值的情况下,根据该第一翻转电压和第一比较电压两者来确定是否输出第一高电平信号至逻辑输出电路303,同时,第二比较电路302得到第二比较电压后,同样也在第二翻转电压的温度系数小于预设第二阈值的情况下,根据该第二翻转电压和第二比较电压两者来确定是否输出第二高电平信号至逻辑输出电路303,而逻辑输出电路303只有在同时接收到第一高电平信号和第二高电平信号时,才输出复位信号至目标电路20,以使目标电路20复位,相较于现有技术中上电复位电路的输出信号随温度变化来说,本申请中第一高电平信号和第二高电平信号均是根据对应的比较电压和翻转电压得到的,而两翻转电压的温度系数均小于预设阈值,即两翻转电压基本不随温度的变化而波动,如此,便确保了两高电平信号的输出不受温度影响,从而使得上电复位电路30输出的复位信号不随温度变化,提高了复位信号的精准度,并且,由于本申请实施例是基于电压的比较来确定是否得到复位信号,因此还不受两电压源上电速度的影响,从而确保了上电复位电路30的可靠性和目标电路20的安全性,延长了目标电路20的使用寿命。
请参阅图3,图3是本申请实施例中提供的第一比较电路的一个功能模块示意图,在本申请一些实施例中,第一比较电路301可以包括第一比较单元3013,该第一比较单元3013可以用于在第一比较电压大于第一翻转电压时,确定输出第一高电平信号至逻辑输出电路303。
本实施例中,第一比较电压大于第一翻转电压,可以理解为第一电压源40的输出电压大于其对应的阈值电压。
举例来说,若阈值电压设定为3V,第一翻转电压设定为2.2V,当第一电压源40的输出电压为3V时,第一比较电压为2.2V,在现有技术中,由于受温度的影响较大,第一翻转电压有可能随温度的变化而变化,并非维持在实际设定的2.2V,则有可能在第一比较电压还未达到2.2V时,第一比较单元3013便输出第一高电平信号至逻辑输出电路303,或者在第一比较电压已经大于2.2V时,第一比较单元3013仍未输出第一高电平信号至逻辑输出电路303,这样便会使第一高电平信号的输出也受温度影响,从而影响后续复位信号的输出。
而本申请实施例中,由于第一翻转电压的温度系数小于预设第一阈值,该预设第一阈值的取值可以很小,例如为±10ppm/℃,当环境温度在25℃的基础上每变化1℃时,第一翻转电压将变为2.2V±10ppm/℃*1℃=2.2V±0.000022V,可以看出,本申请实施例中,第一翻转电压随温度的变化很小,几乎可以忽略不计,因此,第一高电平信号的输出可以不受温度影响,从而使得复位信号的输出同样可以不受温度影响。
请继续参阅图3,本申请实施例中,第一比较电路301还可以包括分压反馈单元3011和电压跟随器3012,分压反馈单元3011可以分别与第一电压源40和电压跟随器3012电连接,电压跟随器3012可以与第一比较单元3013电连接,第一比较单元3013的输出端还可以与分压反馈单元3011电连接。
分压反馈单元3011可以用于对第一电压源40的输出电压进行分压处理,得到第一比较电压输出至电压跟随器3012;电压跟随器3012可以用于隔离分压反馈单元3011和第一比较单元3013,并将该第一比较电压输出至第一比较单元3013。
可以理解的,分压反馈单元3011可以是现有的任一种分压器件,例如,分压电阻、分压电路等,通过该分压反馈单元3011对第一电压源40的输出电压进行分压处理,可以得到第一比较电压,而该第一比较电压经过电压跟随器3012后,由于电压跟随器3012的电压增益近似为1,则电压跟随器3012可以将该第一比较电压传输至第一比较单元3013。
同时,由于电压跟随器3012具有输入阻抗高和输出阻抗低的特点,因此,其可以在电路中起到阻抗匹配的作用,也就是说,当输入阻抗很高时,该电压跟随器3012相当于对分压反馈单元3011开路,而当输出阻抗很低时,该电压跟随器3012对于第一比较单元3013来说,相当于一个恒压源,即电压跟随器3012的输出电压不受后级电路阻抗影响。因此,电压跟随器3012可以隔离分压反馈单元3011和第一比较单元3013,使得分压反馈单元3011和第一比较单元3013之间互不影响。
如图4所示,图4是本申请实施例中提供的第一比较电路的一个电路原理示意图,在本申请一些实施例中,分压反馈单元3011可以包括第一场效应管M1、第四电阻R4、第五电阻R5和第六电阻R6,第四电阻R4的第一端与第一电压源40电连接,用于接收第一电压源40的输出电压vbat,第四电阻R4的第二端分别与第五电阻R5的第一端和电压跟随器U1的正相输入端电连接;电压跟随器U1的输出端分别与第一比较单元3013的输入端和电压跟随器U1的反相输入端电连接;
第五电阻R5的第二端分别与对地的第六电阻R6的第一端以及第一场效应管M1的漏极电连接,第一场效应管M1的源极接地,第一场效应管M1的栅极与第一比较单元3013的输出端电连接。
本申请实施例中,第一电压源40的输出电压vbat经第四电阻R4、第五电阻R5和第六电阻R6分压后,得到第一比较电压v1输出至电压跟随器U1,经由电压跟随器U1输出至第一比较单元3013,同时,第一比较单元3013的输出信号除了输出至逻辑输出单元303以外,还经过第一场效应管M1反馈至分压反馈单元3011,以调节第四电阻R4、第五电阻R5和第六电阻R6的分压情况,即调节输出至电压跟随器U1的第一比较电压v1。
可以理解的,第一比较单元3013的输出信号可以是高电平的复位信号,也可以是低电平的等待信号,具体可以根据第一比较电压v1以及第一比较单元3013的结构和参数进行确定。
请参阅图5,图5是本申请实施例中提供的第一比较单元的一个电路原理示意图,在本申请一些实施例中,第一比较单元3013可以包括第一晶体管Q1、第二晶体管Q2和第三晶体管Q3,且第一晶体管Q1的发射结面积与第三晶体管Q3的发射结面积不同。
第一比较电压v1对应的第一翻转电压为预设第一比例系数的基射结电压差与基射结电压之和,其中,基射结电压差为第一晶体管Q1和第三晶体管Q3之间的基射结电压差,基射结电压为第二晶体Q2管的基射结电压;且基射结电压差配置有第一温度系数,基射结电压配置有第二温度系数,第一温度系数和第二温度系数两者的极性相反。
本申请实施例中,第一晶体管Q1、第二晶体管Q2和第三晶体管Q3均可以是双极型晶体管,可以理解的,对于一个双极型晶体管来说,其集电极电流IC与基极-发射极电压即基射结电压VBE之间存在对应关系:
IC=IS*exp(VBE/VT)
其中,IS表示饱和电流,该饱和电流与双极型晶体管的发射结面积成正比,VT表示常量的热温度电压,通常在室温下VT为26mV。
而由于第一晶体管Q1的发射结面积与第三晶体管Q3的发射结面积不同,因此,第一晶体管Q1的饱和电流IS1与第三晶体管Q3的饱和电流IS3不同,进而第一晶体管Q1的集电极电流IC1与第三晶体管Q3的集电极电流IC3也不同,举例来说,若第三晶体管Q3的发射结面积是第一晶体管Q1的发射结面积的4倍,则IS3=4*IS1。
通常情况下,对于一个晶体管来说,其基射结电压VBE具有负温漂即负温度系数,而两晶体管的基射结电压差ΔVBE具有正温漂即正温度系数,因此,本申请实施例中,第二晶体管Q2的基射结电压VBE2具有负温度系数,即第二温度系数为负温度系数;第一晶体管Q1和第三晶体管Q3两者之间的基射结电压差ΔVBE13具有正温度系数,即第一温度系数为正温度系数。
基于此,由于第一比较电压v1对应的第一翻转电压是预设第一比例系数的基射结电压差与基射结电压之和,因此,正温度系数的基射结电压差ΔVBE13可以补偿负温度系数的基射结电压VBE2,从而可以基本实现零温漂,即第一翻转电压的温度系数小于预设第一阈值,第一翻转电压不受温度的影响,不会随温度的变化而变化,进而确保了在不受温度影响的情况下,当第一比较电压v1大于第一翻转电压时,第一比较单元3013可以输出第一高电平信号至逻辑输出电路303。
请继续参阅图5,在本申请一些实施例中,第一比较单元3013还可以包括串联连接的第一电阻R1和第二电阻R2,其中,第一电阻R1的第一端用于接收第一比较电压v1,第一电阻R1的第二端分别电连接第二电阻R2的第一端、第一晶体管Q1的基极和第二晶体管Q2的基极;
第二电阻R2的第二端分别电连接第二晶体管Q2的集电极和第三晶体管Q3的基极,第一晶体管Q1的发射极、第二晶体管Q2的发射极和第三晶体管Q3的发射极三者均接地;
第一晶体管Q1的集电极和第三晶体管Q3的集电极两者分别电连接镜像的场效应管组的两端,且第三晶体管Q3的集电极还电连接有一反相器U2的输入端,反相器U2的输出端与逻辑输出电路303电连接。
具体的,如图5所示,镜像的场效应管组可以包括第二场效应管M2、第三场效应管M3、第四场效应管M4和第五场效应管M5,其中,第二场效应管M2和第五场效应管M5的栅极对应连接,第三场效应管M3和第四场效应管M4的栅极对应连接,第二场效应管M2的漏极与第三场效应管M3的源极连接,第三场效应管M3的漏极和栅极与第一晶体管Q1的集电极连接,第五场效应管M5的漏极与第四场效应管M4的源极连接,第四场效应管M4的漏极与反相器U2和第三晶体管Q3的集电极连接。
另外,如图5所示,本申请实施例中,第一电阻R1和第二电阻R2之间还可以串联有第三电阻R3,需要说明的是,该第三电阻R3可以是单个的电阻,也可以是由多个电阻串联形成的电阻串,具体可以根据实际情况进行选择。
该第一比较单元3013的工作原理为:
在上电时刻t=0时,第一电压源40的输出电压为0,此时,第一比较电压v1也为0,第一晶体管Q1基极的电压和第三晶体管Q3基极的电压均为0,而由于第三晶体管Q3的发射结面积是第一晶体管Q1的发射结面积的4倍,因此,第三晶体管Q3的集电极电流IC3大于第一晶体管Q1的集电极电流IC1,此时第三晶体管Q3的集电极的电位为高电平,经反相器U2反相后,输出低电平的等待信号至逻辑输出电路303;
第一电压源40的输出电压逐渐升高,第一晶体管Q1基极的电压相当于是第三晶体管Q3基极的电压与第二电阻R2的电压两者之和,而第三晶体管Q3基极的电压会被第二电阻R2的电压限制住,因此,IS1会超过IS3,当第三晶体管Q3的集电极电流IC3等于第一晶体管Q1的集电极电流IC1时,ΔVBE13=VBE1- VBE3=i*R2=VTln4,其中,i是流经第二电阻的电流,因此,第一翻转电压vcp的计算式为:
vcp= VBE2+i*(R1+R2+R3)
= VBE2+ VTln4*(R1+R2+R3)/R2
= VBE2+ ΔVBE13*(R1+R2+R3)/R2
由于VBE2和ΔVBE13具有相反的温度系数,因此,第一翻转电压vcp是与温度无关的量,即不受温度影响,从而当第一比较电压v1的值大于该第一翻转电压vcp时,反相器U2的输入端接收到一个低电平信号,此时,该低电平信号经反相器U2反相后,得到第一高电平信号输出至逻辑输出电路303,确保了信号翻转的精准性。
同时,由于本申请实施例中是基于第一比较电压v1和第一翻转电压vcp两者的比较来判断电平翻转的,因此,信号翻转同样不受上电速度的影响,即不论第一电压源40的上电速度如何,信号翻转均是在第一比较电压v1的值大于第一翻转电压vcp时发生,进一步确保了信号翻转的精准性。
请参阅图6,图6是本申请实施例中提供的上电复位电路的一个电路原理示意图,在本申请一些实施例中,第二比较电路302的结构与第一比较电路301的结构相同,例如,第二比较电路302可以包括第七电阻R7、第八电阻R8、第九电阻R9、第六场效应管M6、电压跟随器U3和第二比较单元,并且第七电阻R7、第八电阻R8、第九电阻R9、第六场效应管M6、电压跟随器U3和第二比较单元的电路连接结构与第一比较电路301中对应器件的连接相同,同时,第二比较电路302的工作原理也与第一比较电路301相同,具体可以参照图3至图5对应任意实施例中第一比较电路的说明,具体在此不再赘述。
本申请实施例中,逻辑输出电路303可以包括逻辑与电路U4,该逻辑与电路U4的第一输入端与第一比较电路301的输出端电连接,逻辑与电路U4的第二输入端与第二比较电路302的输出端电连接,逻辑与电路U4的输出端与目标电路20电连接;逻辑与电路U4可以用于根据第一高电平信号和第二高电平信号,得到高电平的复位信号输出至目标电路20。
另外,如图6所示,逻辑输出电路303还可以包括施密特触发器U5,该施密特触发器U5可以连接于逻辑与电路U4和目标电路20之间,由于施密特触发器U5是一种由电位触发的触发器,因此,其具有较强的抗干扰能力,能够确保输出至目标电路20的复位信号的精准性,同时,施密特触发器U5与逻辑与电路U4之间还可以连接接地的第十电阻R10和第一电容C1,进一步确保了目标电路20接收到的复位信号的精准性。
请参阅图7,图7是本申请实施例中提供的上电复位方法的一个流程示意图,在上述上电复位电路的基础之上,本申请实施例还提供一种上电复位方法,该上电复位方法的执行主体可以是上电复位电路,该上电复位方法可以包括如下多个步骤:
步骤S701、响应于外部上电信号,第一比较电路根据第一电压源的输出电压得到第一比较电压,并在第一翻转电压的温度系数小于预设第一阈值的情况下,根据第一比较电压和第一翻转电压两者确定是否输出第一高电平信号至逻辑输出电路;
步骤S702、响应于外部上电信号,第二比较电路根据第二电压源的输出电压得到第二比较电压,并在第二翻转电压的温度系数小于预设第二阈值的情况下,根据第二比较电压和第二翻转电压两者确定是否输出第二高电平信号至逻辑输出电路;
步骤S703、响应于第一高电平信号和第二高电平信号,逻辑输出电路在输出复位信号至目标电路,以使目标电路复位。
需要说明的是,虽然在流程示意图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,例如,步骤S701和步骤S702可以是同时进行,也可以是有一定延时前后进行的。
另外,本申请中,步骤S701至步骤S703所描述的上电复位方法的相关内容与上述上电复位电路一一对应,所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的上电复位方法中相应单元模块的具体工作过程,可以参考如图2至图6对应任意实施例中上电复位电路的说明,具体在此不再赘述。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见上文针对其他实施例的详细描述,此处不再赘述。
具体实施时,以上各个单元或结构可以作为独立的实体来实现,也可以进行任意组合,作为同一或若干个实体来实现,以上各个单元或结构的具体实施可参见前面的实施例,在此不再赘述。
以上对本申请所提供的一种上电复位电路、上电复位方法及集成电路进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上说明只是用于帮助理解本申请的电路、方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种上电复位电路,其特征在于,所述上电复位电路包括与第一电压源电连接的第一比较电路、与第二电压源电连接的第二比较电路以及分别与所述第一比较电路和所述第二比较电路电连接的逻辑输出电路;
所述第一比较电路,用于根据所述第一电压源的输出电压得到第一比较电压,并在第一翻转电压的温度系数小于预设第一阈值的情况下,根据所述第一比较电压和所述第一翻转电压两者确定是否输出第一高电平信号至所述逻辑输出电路;
所述第二比较电路,用于根据所述第二电压源的输出电压得到第二比较电压,并在第二翻转电压的温度系数小于预设第二阈值的情况下,根据所述第二比较电压和所述第二翻转电压两者确定是否输出第二高电平信号至所述逻辑输出电路;
所述逻辑输出电路,用于在同时接收到所述第一高电平信号和所述第二高电平信号时,输出复位信号至目标电路,以使所述目标电路复位。
2.根据权利要求1所述的上电复位电路,其特征在于,所述第一比较电路包括第一比较单元,所述第一比较单元用于在所述第一比较电压大于所述第一翻转电压时,确定输出所述第一高电平信号至所述逻辑输出电路。
3.根据权利要求2所述的上电复位电路,其特征在于,所述第一比较单元包括第一晶体管、第二晶体管和第三晶体管,且所述第一晶体管的发射结面积与所述第三晶体管的发射结面积不同;
所述第一翻转电压为预设第一比例系数的基射结电压差与基射结电压之和,其中,所述基射结电压差为所述第一晶体管和所述第三晶体管之间的基射结电压差,所述基射结电压为所述第二晶体管的基射结电压;
所述基射结电压差配置有第一温度系数,所述基射结电压配置有第二温度系数,所述第一温度系数和所述第二温度系数两者的极性相反。
4.根据权利要求3所述的上电复位电路,其特征在于,所述第一比较单元还包括串联连接的第一电阻和第二电阻,所述第一电阻的第一端用于接收所述第一比较电压,所述第一电阻的第二端分别电连接所述第二电阻的第一端、所述第一晶体管的基极和所述第二晶体管的基极;
所述第二电阻的第二端分别电连接所述第二晶体管的集电极和所述第三晶体管的基极,所述第一晶体管的发射极、所述第二晶体管的发射极和第三晶体管的发射极三者均接地;
所述第一晶体管的集电极和所述第三晶体管的集电极两者分别电连接镜像的场效应管组的两端,且所述第三晶体管的集电极还电连接有一反相器的输入端,所述反相器的输出端与所述逻辑输出电路电连接。
5.根据权利要求4所述的上电复位电路,其特征在于,所述预设第一比例系数为所述第一电阻和所述第二电阻两者的阻值之和与所述第二电阻的阻值之比。
6.根据权利要求2所述的上电复位电路,其特征在于,所述第一比较单元还包括分压反馈单元和电压跟随器,所述分压反馈单元分别与所述第一电压源和所述电压跟随器电连接,所述电压跟随器与所述第一比较单元电连接,所述第一比较单元的输出端还与所述分压反馈单元电连接;
所述分压反馈单元,用于对所述第一电压源的输出电压进行分压处理,得到所述第一比较电压输出至所述电压跟随器;
所述电压跟随器,用于隔离所述分压反馈单元和所述第一比较单元,并将所述第一比较电压输出至所述第一比较单元。
7.根据权利要求6所述的上电复位电路,其特征在于,所述分压反馈单元包括第一场效应管、第四电阻、第五电阻和第六电阻,所述第四电阻的第一端与所述第一电压源电连接,所述第四电阻的第二端分别与所述第五电阻的第一端和所述电压跟随器的正相输入端电连接;所述电压跟随器的输出端分别与所述第一比较单元的输入端和所述电压跟随器的反相输入端电连接;
所述第五电阻的第二端分别与对地的所述第六电阻的第一端以及所述第一场效应管的漏极电连接,所述第一场效应管的源极接地,所述第一场效应管的栅极与所述第一比较单元的输出端电连接。
8.根据权利要求1-7任一项所述的上电复位电路,其特征在于,所述第二比较电路的结构与所述第一比较电路的结构相同;
所述逻辑输出电路包括逻辑与电路,所述逻辑与电路的第一输入端与所述第一比较电路的输出端电连接,所述逻辑与电路的第二输入端与所述第二比较电路的输出端电连接,所述逻辑与电路的输出端与所述目标电路电连接;
所述逻辑与电路,用于根据所述第一高电平信号和所述第二高电平信号,得到所述复位信号输出至所述目标电路。
9.一种上电复位方法,其特征在于,应用于权利要求1-8任一项所述的上电复位电路,所述上电复位方法包括:
响应于外部上电信号,所述第一比较电路根据所述第一电压源的输出电压得到第一比较电压,并在第一翻转电压的温度系数小于预设第一阈值的情况下,根据所述第一比较电压和所述第一翻转电压两者确定是否输出第一高电平信号至所述逻辑输出电路;
响应于所述外部上电信号,所述第二比较电路根据所述第二电压源的输出电压得到第二比较电压,并在第二翻转电压的温度系数小于预设第二阈值的情况下,根据所述第二比较电压和所述第二翻转电压两者确定是否输出第二高电平信号至所述逻辑输出电路;
响应于所述第一高电平信号和所述第二高电平信号,所述逻辑输出电路在输出复位信号至目标电路,以使所述目标电路复位。
10.一种集成电路,其特征在于,所述集成电路包括目标电路和权利要求1-8任一项所述的上电复位电路,所述上电复位电路与所述目标电路电连接,所述上电复位电路用于输出复位信号至所述目标电路,以使所述目标电路复位。
CN202210321412.XA 2022-03-30 2022-03-30 上电复位电路、上电复位方法及集成电路 Active CN114421939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210321412.XA CN114421939B (zh) 2022-03-30 2022-03-30 上电复位电路、上电复位方法及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210321412.XA CN114421939B (zh) 2022-03-30 2022-03-30 上电复位电路、上电复位方法及集成电路

Publications (2)

Publication Number Publication Date
CN114421939A true CN114421939A (zh) 2022-04-29
CN114421939B CN114421939B (zh) 2022-06-24

Family

ID=81262834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210321412.XA Active CN114421939B (zh) 2022-03-30 2022-03-30 上电复位电路、上电复位方法及集成电路

Country Status (1)

Country Link
CN (1) CN114421939B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116577691A (zh) * 2023-07-11 2023-08-11 麦斯塔微电子(深圳)有限公司 上电检测电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472675A (en) * 1981-11-06 1984-09-18 Mitsubishi Denki Kabushiki Kaisha Reference voltage generating circuit
US5933045A (en) * 1997-02-10 1999-08-03 Analog Devices, Inc. Ratio correction circuit and method for comparison of proportional to absolute temperature signals to bandgap-based signals
US6437614B1 (en) * 2001-05-24 2002-08-20 Sunplus Technology Co., Ltd. Low voltage reset circuit device that is not influenced by temperature and manufacturing process
US20050237045A1 (en) * 2004-04-23 2005-10-27 Faraday Technology Corp. Bandgap reference circuits
US20090219066A1 (en) * 2008-02-29 2009-09-03 Spectralinear, Inc. Power-on reset circuit
US20150042386A1 (en) * 2013-08-06 2015-02-12 Cirel Systems Private Limited Highly accurate power-on reset circuit with least delay

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472675A (en) * 1981-11-06 1984-09-18 Mitsubishi Denki Kabushiki Kaisha Reference voltage generating circuit
US5933045A (en) * 1997-02-10 1999-08-03 Analog Devices, Inc. Ratio correction circuit and method for comparison of proportional to absolute temperature signals to bandgap-based signals
US6437614B1 (en) * 2001-05-24 2002-08-20 Sunplus Technology Co., Ltd. Low voltage reset circuit device that is not influenced by temperature and manufacturing process
US20050237045A1 (en) * 2004-04-23 2005-10-27 Faraday Technology Corp. Bandgap reference circuits
US20090219066A1 (en) * 2008-02-29 2009-09-03 Spectralinear, Inc. Power-on reset circuit
US20150042386A1 (en) * 2013-08-06 2015-02-12 Cirel Systems Private Limited Highly accurate power-on reset circuit with least delay

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YANFEI LIN: "A Temperature-Compensated Power-on-Reset Circuit in 40nm CMOS", 《2019 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID-STATE CIRCUITS (EDSSC)》 *
王汉祥: "一种高可靠性上电复位芯片的设计", 《现代电子技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116577691A (zh) * 2023-07-11 2023-08-11 麦斯塔微电子(深圳)有限公司 上电检测电路
CN116577691B (zh) * 2023-07-11 2023-10-20 麦斯塔微电子(深圳)有限公司 上电检测电路

Also Published As

Publication number Publication date
CN114421939B (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US9557226B2 (en) Current-mode digital temperature sensor apparatus
US10190922B2 (en) Method and apparatus for calibrating a sensor
US11609127B2 (en) Time-controlled switch capacitor based temperature sensor
CN114421939B (zh) 上电复位电路、上电复位方法及集成电路
US10367518B2 (en) Apparatus and method for single temperature subthreshold factor trimming for hybrid thermal sensor
US20220244749A1 (en) Reference source circuit, chip, power supply, and electronic apparatus
US10209730B2 (en) Serial bus apparatus with controller circuit and related uses
TWI672883B (zh) 短路保護電路、半導體裝置及電子機器
US11914412B2 (en) Low noise bandgap reference architecture
WO2023103748A1 (zh) 一种低压检测电路
US20240143006A1 (en) Adaptive overshoot-voltage suppression circuit, reference circuit, chip and communication terminal
CN113985957B (zh) 一种无过冲快速启动带隙基准电路、芯片及电子设备
US11029718B2 (en) Low noise bandgap reference apparatus
CN114326890B (zh) 电压调节电路
CN108233900B (zh) 改进的电压比较器
CN110739943A (zh) 一种带温度补偿的复位电路
US3644757A (en) Voltage and temperature stabilized multivibrator circuit
CN114353976A (zh) 温度检测电路
CN216816776U (zh) 半导体芯片中无需基准电压和偏置电流的电压检测电路
CN105515550B (zh) 一种具有高稳定度的超低功耗时钟电路
CN111446949A (zh) 上电复位电路和集成电路
US20240192718A1 (en) Low noise bandgap reference architecture
US11762410B2 (en) Voltage reference with temperature-selective second-order temperature compensation
US7567071B1 (en) Current and voltage source that is unaffected by temperature, power supply, and device process
CN117348678A (zh) 一种具有欠压保护功能的基准电流源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant