CN116547912A - 用于多通道时间交错adc系统的校正设备 - Google Patents
用于多通道时间交错adc系统的校正设备 Download PDFInfo
- Publication number
- CN116547912A CN116547912A CN202080106842.9A CN202080106842A CN116547912A CN 116547912 A CN116547912 A CN 116547912A CN 202080106842 A CN202080106842 A CN 202080106842A CN 116547912 A CN116547912 A CN 116547912A
- Authority
- CN
- China
- Prior art keywords
- correction
- time
- output sequence
- varying function
- denotes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
公开了一种用于多通道时间交错ADC系统(300)的校正设备(100)。所述校正设备(100)用于使用第一时变函数B校正ADC输出序列v的幅度响应失配误差,并且进一步使用第二时变函数C校正所述ADC输出序列的相位响应失配误差。因此,由于使用所述第一时变函数B和所述第二时变函数C,所以改进了低复杂度的转换器性能。
Description
技术领域
本发明的实施例涉及用于多通道时间交错ADC系统的校正设备。此外,本发明的实施例还涉及对应的方法和包括这种校正设备的多通道时间交错ADC系统。
背景技术
多个并行模数转换器(analogue to digital converter,ADC)的时间交错是一种提高整体数字转换器有效采样率的技术。通过使用M通道时间交错ADC(time-interleavedADC,TIADC),系数M提高了有效采样率。不幸的是,由于通道失配误差,所以单个通道转换器的有效分辨率(即每个样本的位数)在整个转换器中没有保持。因此,有必要补偿这些误差,以恢复分辨率。误差可以大致分为线性失配误差和非线性失配误差。
在一定的分辨率下,可以假设通道频率响应具有与频率无关的幅度和相位延迟响应,这对应于静态增益和线性相位(时间偏斜)失配误差。在没有增益误差的情况下,这种情况对应于非均匀采样,那么问题是从非均匀采样序列中恢复均匀采样序列。但是,要达到高速转换的非常高分辨率,需要将通道模型扩展到一般频率响应,从而具有频率相关的幅度和相位延迟响应。在这种情况下,必须补偿这些一般频率响应失配误差。一种特殊情况被称为带宽失配,其中,通道幅度响应与频率相关,而相位延迟与频率无关。还应说明的是,时间交错ADC的校准需要估计和校正/补偿通道频率响应失配。
发明内容
本发明的实施例的目的是提供一种方案,用来减少或解决传统方案的缺点和问题。
本发明的实施例的另一个目的是提供与传统方案相比具有成本效益和高性能的方案。
上述和其它目的是通过由独立权利要求请求保护的主题来实现的。从属权利要求中提供了本发明的其它有利实施例。
根据本发明的第一方面,上述和其它目的是通过用于多通道时间交错模数转换器(analogue-to-digital converter,ADC)系统的校正设备实现的,该校正设备包括:
输入端,用于接收时间交错ADC输出序列v;
校正块,耦合到输入端,并且用于通过以下步骤生成ADC输出序列v的第一校正输出序列y1:
通过第一时变函数B校正ADC输出序列v的幅度响应失配误差,
通过第二时变函数C校正ADC输出序列v的相位响应失配误差;
输出端,耦合到校正块,并且用于输出校正输出序列y。
根据第一方面的校正设备的优点是,与传统方案相比,由于使用第一时变函数B和第二时变函数C,所以本文所公开的校正设备能够在多通道时间交错ADC系统中实现较低的校正和估计的实现成本。
在根据第一方面的校正设备的一种实现方式中,第一时变函数B和第二时变函数C是实值函数。
这种实现方式的优点是,与具有复值函数的情况相比,它能够实现较低的实现成本。
在根据第一方面的校正设备的一种实现方式中,第一时变函数B和第二时变函数C是独立的函数。
这种实现方式的优点是,当估计通道频率响应失配和设计对应的数字时变函数时,能够实现较简单的估计和设计过程。
根据第一方面,在校正设备的一种实现方式中,
第一时变函数B是具有对称系数的第一有限脉冲响应(finite impulseresponse,FIR)滤波器,
乘以虚数单位的第二时变函数C是具有反对称系数的第二FIR滤波器。
这种实现方式的优点是,能够降低实现复杂性,因为与一般非对称滤波器相比,对称滤波器和反对称滤波器只需要实现方式中的一半乘法器。
在根据第一方面的校正设备的一种实现方式中,第一FIR滤波器和第二FIR滤波器是线性相位FIR滤波器。
这种实现方式的优点是,能够降低实现复杂性,因为与一般非对称滤波器相比,对称滤波器和反对称滤波器只需要实现方式中的一半乘法器。
根据第一方面,在校正设备的一种实现方式中,
校正块是第一校正块,并且校正设备包括分别耦合到第一校正块和输出端的第二校正块,
第二校正块用于通过以下步骤生成第二校正输出序列y2:
通过第一时变函数B校正第一输出序列y1的幅度响应失配误差,
通过第二时变函数C校正第一输出序列y1的相位响应失配误差。
这种实现方式的优点是,针对每个校正阶段改进了校正。
在根据第一方面的校正设备的一种实现方式中,校正设备包括一组P个校正块,其中,P为大于或等于2的整数,其中,该组P个校正块包括第一校正块和第二校正块,并且其中,该组P个校正块中的每个校正块用于实现如下误差估计函数Gpn(ωT)
其中,ω表示角频率,n表示时间索引,T表示采样周期,k表示求和索引,p表示相应校正块的索引,P表示校正设备的校正块的总数,j表示虚数单位,为Cn(ω)的k次幂。
在根据第一方面的校正设备的一种实现方式中,校正设备包括一组P个校正块,其中,P为大于或等于2的整数,其中,该组P个校正块包括第一校正块和第二校正块,并且其中,
第一校正块用于实现如下第一误差校正函数G1n(ωT)
G1n(ωT)=Bn(ω)+jCn(ω),
该组P个校正块中的第p校正块用于实现如下第p误差校正函数Gpn(ωT)
其中,p=2,...,P,
其中,ω表示角频率,n表示时间索引,T表示采样周期,p表示相应校正块的索引,k表示求和索引,P表示校正设备的校正块的总数,j表示虚数单位,为Cn(ω)的k次幂。
这种实现方式的优点是降低了复杂性。
根据第一方面,在校正设备的一种实现方式中,
第一时变函数Bn为K1阶多项式
第二时变函数Cn为K2阶多项式
其中,ω表示角频率,n表示时间索引,r表示求和索引。
这种实现方式的优点是基于多项式的结构实现成本低。
根据第一方面,在校正设备的一种实现方式中,
第二时变函数Cn为Cn(ω)=FSn(ω)+ωDn(ω),
其中,n表示时间索引,FSn(ω)表示相位偏移,Dn(ω)表示多通道相位延迟的负值。
这种实现方式的优点是降低了复杂性,这是因为可以实现第二时变函数Cn的公共部分,例如,像jω这样的部分是所有通道的固定公共部分,因此在实现方式中只需要一个固定实例。
根据本发明的第二方面,上述和其它目的是通过多通道时间交错ADC系统实现的,该多通道时间交错ADC系统包括根据第一方面的校正设备的任何一种实现方式的一个或多个校正设备。
根据本发明的第三方面,上述和其它目的是通过用于校正设备的方法实现的,该方法包括:
接收时间交错ADC输出序列v;
通过以下步骤生成ADC输出序列v的第一校正输出序列y1:
通过第一时变函数B校正ADC输出序列v的幅度响应失配误差,
通过第二时变函数C校正ADC输出序列v的相位响应失配误差;
输出校正输出序列y。
根据第三方面的方法可以扩展为对应于根据第一方面的校正设备的实现方式的实现方式。因此,该方法的实现方式包括校正设备的对应实现方式的一个或多个特征。
根据第三方面的方法的优点与根据第一方面的校正设备的对应实现方式的优点相同。
本发明还涉及一种计算机程序,其特征在于,当程序代码由至少一个处理器运行时,使至少一个处理器执行根据本发明的实施例的任何方法。此外,本发明还涉及一种计算机程序产品,包括计算机可读介质和上述计算机程序,其中,计算机程序包括在计算机可读介质中,并且包括以下组中的一个或多个:只读存储器(read-only memory,ROM)、可编程ROM(programmable ROM,PROM)、可擦除PROM(erasable PROM,EPROM)、闪存、电EPROM(electrically EPROM,EEPROM)和硬盘驱动器。
从下面的详细描述中,本发明的实施例的其它应用和优点将是显而易见的。
附图说明
附图旨在阐明和阐释本发明的不同实施例。
图1示出了无校正的多通道时间交错ADC系统。
图2a和图2b示出了M周期非均匀采样和重建问题。
图3示出了根据本发明的实施例的校正设备。
图4示出了根据本发明的实施例的方法的流程图。
图5示出了根据本发明的另一实施例的校正设备。
图6示出了根据本发明的又一实施例的校正设备。
图7示出了根据本发明的又一实施例的一阶校正设备。
图8示出了根据本发明的实施例的系统的示例性实现方式。
具体实施方式
参考图1,出发点是,连续时间(模拟)信号xa(t)频带限制为ω0<π/T,这意味着满足了采样频率为1/T的无混叠的均匀采样的奈奎斯特准则。也就是说,根据x(n)=xa(nT)的均匀采样不会引入混叠,并且可以从x(n)恢复连续时间信号xa(t)。
利用傅里叶逆变换,所需的均匀采样序列x(n)可以表示为:
在没有校正的M通道时间交错ADC中,不会获得所需的序列x(n),而是通过M序列的交错获得另一个序列,即v(n)。如图1所示,其中,示出了具有不同通道频率响应Qn(jω)(n=0,1,...,M-1)的M通道TIADC的线性模型,以及具有脉冲响应hn(k)=hn+M(k)的M周期时变校正滤波器系统。
仅考虑线性通道失配,序列v(n)可以通过傅里叶逆变换表示为:
其中,Qn(jω)=Qn+M(jω)是M周期时变系统频率响应,表示MADC通道频率响应。例如,在频率无关失配的特殊情况下,具有静态增益常数gn和静态时间偏斜dn(以采样周期T=1/fs),的百分比给出),所以通道频率响应建模为对于gn=1,这对应于v(n)=xa(nT+dnT)(dn=dn+M),因此对应于M周期非均匀采样和重建问题。
图2a和图2b示出了M=2时的情况,其中,图2(a)示出了均匀采样,图2(b)示出了对应于具有静态时间偏斜误差并且没有附加失配误差的双通道TIADC的双周期非均匀采样。还需要说明的是,当M→∞时,上述模型也适用于更一般的情况,因此也适用于具有时变频率响应的单通道ADC。
除了通道失配外,还存在DC偏移失配,但是通过测量和减去每个通道中的样本平均值,这些DC偏移失配更容易补偿。
由于通道失配和DC偏移失配,序列v(n)包括失真,需要补偿才能达到单个通道ADC的分辨率。
给定序列v(n),数字校正/补偿(重建)相当于形成新序列y(n),该序列应尽可能接近所需的序列x(n)=xa(nT)。无论实现方式如何,校正都可以用具有M周期脉冲响应(例如,hn(k)=hn+M(k))的时变离散时间补偿滤波器或系统来表示和设计。在实践中,可以假设参考通道,并且考虑通道之间的相对差异。然后,在设计中,Qn(jω)中的一个设置为单位,这意味着对应的脉冲响应hn(k)将是单位脉冲δ(k)。在下面的等式中,为了简单起见,考虑一般情况。
校正滤波器的输出,即序列y(n),由线性卷积和给出,为
y(n)=∑k v(n-k)hn(k) (3)
将等式(2)插入等式(3),可以得到
其中,
An(jω)=∑k hn(k)Qn-k(jω)e-jωTk (5)
An(jω)=An+M(jω)是M周期时频函数。比较等式(1)和等式(3),可以看到,如果An(jω)=1,其中,ω∈[-ω0,ω0],则获得了期望的结果:对于所有n,y(n)=x(n)。因此,对于M通道TIADC,设计挑战是确定M脉冲响应hn(k),n=0,1,...,M-1,以便在某种意义上对应的An(jω)近似单位。实现这一目标的一种方法是在最小二乘意义上最小化An(jω)-1,这意味着通过下式得到的Pn分别或同时最小化:
单独最小化它们,每个hn(k)都可以以闭合形式获得。
基本结果适用于所有线性卷积补偿滤波器,即有限长度脉冲响应(finite-lengthimpulse response,FIR)和无限长度脉冲响应(infinite-length impulse response,IIR)滤波器hn(k)。在FIR(或IIR)的情况下,公式(3)中的总和是有限的(或对于IIR是无限的)。在实践中,FIR补偿滤波器通常是优选的,因为它们的设计和实现不那么复杂,并且能够实现固有的鲁棒和高速实现方式。
使用以上所描述的通用时变校正滤波器的缺点是,所有滤波器系数随后将使用通用乘法器来实现,这可能导致不必要的高实现成本。此外,在线滤波器设计可能会变得昂贵。因此,为了降低复杂性,开发了专门的校正器。这些校正器基于将通道响应Qn(jω)表示为jω中的多项式。在一定的分辨率和带宽下,可以假设通道频率响应具有与频率无关的幅度和相位延迟响应,这对应于静态增益和时间偏斜(线性相位)失配。使用静态增益常数gn和静态时间偏斜dn(以采样周期T=1/fs)的百分比给出),通道频率响应随后建模为对于gn=1,这对应于v(n)=xa(nT+dnT),因此对应于非均匀采样和重建问题。静态增益常数很容易通过v(n)乘以1/gn来补偿。然后,时间偏斜误差可以通过首先在如下K阶泰勒级数中展开Qn(jω),然后使用对应的时间偏斜失配校正器来补偿
但是,对于更高分辨率和带宽,必须将幅度和相位响应建模为频率相关。然后,Qn(jω)已经扩展为由根据下式的一般的K阶多项式表示
其中,
ΔQn(jω)的幅度大致对应于无补偿TIADC的分辨率。根据上述推理和Richardson迭代,校正可以在K个步骤中进行。在每个步骤中,所需序列x(n)的近似被修正。通常,在实践中,K=1、2或3取决于TIADC匹配和所需分辨率。此外,在实践中,ΔQn(jω)的实现方式在不同阶段可能不同,因为在每个阶段都需要修正ΔQn(jω)的近似值。
最后,需要强调的是,要能够执行本节概述的更正,需要知道Qn(jω)。在实践中,必须估计这些通道响应,这可能构成TIADC整个校准(即估计和校正)的很大一部分。
在传统校正器中,校正结构对应于一般时变滤波器,或对应于通过将通道频率响应建模为如jω中的多项式而导出的结构。使用通用时变滤波器的缺点是,所有滤波器系数随后将使用通用乘法器来实现,这可能导致不必要的高实现成本。此外,在线滤波器设计可能会变得昂贵。这里需要说明的是,M周期时变滤波器可以实现为M通道系统(滤波器组),但它不会改变基本原理或实现成本。对于现有的基于多项式的技术,一个缺点是使用一个复函数Qn(jω)来建模每个通道中的幅度和相位响应。当这些失配误差中的一个占主导地位时,这可能会导致幅度失配误差或相位失配误差的不必要高模型阶数。最后,这导致了校正器不必要的高实现复杂性。此外,由于每个通道中的幅度和相位响应都由一个函数建模,所以通道估计变得更加复杂。
如上所述,在ADC系统的现有校正器中,校正结构对应于一般时变滤波器,或对应于在一个时变函数Qn(jω)中通过将通道频率响应建模为如jω中的多项式而导出或等效地导出的结构。另一方面,在所提供的校正器中,假设通道频率响应是根据其幅度响应和相位响应来描述的。因此,在所提供的方案中,两个时变函数用于通道幅度和相位响应建模以及对应的校正。与传统方案相比,这使得校正和估计的实现成本更低。
通常,本发明的实施例解决线性失配误差,在这种情况下,通道被建模为线性系统,从而具有特定的频率响应。也存在静态DC偏移失配误差,但是它们与信号无关,易于补偿,因此不包括在下面给出的公式中。解决了幅度和相位响应都与频率相关的一般问题。在这方面,还考虑了要求通道频率响应的精确模型可用的校正。但是,例如,当校准通过同时估计和校正通过最小化适当的成本度量来完成时,估计受益于高效的校正技术。因此,所提供的校正技术可以在估计通道频率响应之后使用,也可以作为校准技术的一部分使用。
图3示出了根据本发明的实施例的用于多通道时间交错ADC系统300的校正设备100。输入模拟信号由多通道ADC设备210接收,该多通道ADC设备210将输入模拟信号转换为提供给校正设备100的时间交错ADC输出序列v。根据本发明的实施例,校正设备100包括输入端110,输入端110用于接收时间交错ADC输出序列v。校正设备100还包括校正块120a、122a,耦合到输入端110,并用于通过以下步骤生成ADC输出序列v的第一校正输出序列y1:通过第一时变函数B校正ADC输出序列v的幅度响应失配误差,通过第二时变函数C校正ADC输出序列v的相位响应失配误差。校正设备100还包括输出端130,耦合到校正块120a、122a,并且用于输出校正输出序列y。
图4示出了根据本发明的实施例的方法200的流程图,该方法200可以在如图3所示的校正设备100中实现。方法200包括接收(202)时间交错ADC输出序列v。方法200还包括通过以下步骤生成(204)ADC输出序列v的第一校正输出序列y1:通过第一时变函数B校正(206)ADC输出序列v的幅度响应失配误差,通过第二时变函数C校正(208)ADC输出序列v的相位响应失配误差。方法200还包括输出(210)校正输出序列y。方法200的步骤206和208可以以任何合适的顺序执行,因此不限于特定的顺序。
本文的校正可以通过使用第一时变函数B和第二时变函数C执行加权求和、线性滤波、线性卷积或任何其它合适的方法来执行。
在本发明的实施例中,第一时变函数B和第二时变函数C是实值函数。此外,函数B和C可以是M周期的,其中,M对应于多通道ADC的通道数。
在本发明的进一步的实施例中,第一时变函数B和第二时变函数C是独立的函数。这可以理解为,第一时变函数B和第二时变函数C互不相关。
所提供的校正设备100还可以校正频率组成位于较高奈奎斯特频带中的信号。因为无论角频率ω的实际值如何,所有等式都成立,所以这是可以理解的。但是,当用校正设备100中的数字滤波器近似通道频率响应失配时,会影响滤波器设计,因为不同的奈奎斯特频带对应于不同的滤波器系数集。
通常,在所提供的校正设备100中,通道频率响应Qn(jω)根据它们的幅度响应(例如(1+Bn(ω)))和相位响应(例如Cn(ω))来描述,因此通道频率响应Qn(jω)可以表述为
在这里,第一时变函数Bn(jω)和第二时变函数Cn(ω)分别表示与理想单位幅度响应和零相位响应的偏差。在实践中,Bn(jω)和Cn(ω)较小(通常为百分之几),通常与频率有关。通过利用的泰勒级数展开,保留P项,等式(10)中的Qn(jω)可以写成
Qn(jω)=1+En(ω) (11)
其中,
在本发明的实施例中,校正设备100包括多个校正块,即两个或更多个校正块。因此,在这种情况下,上面提到的校正块120a、122a可以表示为第一校正块,并且校正设备100还包括分别耦合到第一校正块120a、122a和输出端130的至少一个第二校正块120b、122b。输出端130通过第二校正块耦合到第一校正块。第二校正块120b、122b又用于通过以下步骤生成第二校正输出序列y2:通过第一时变函数B校正第一输出序列y1的幅度响应失配误差,通过第二时变函数C校正第一输出序列y1的相位响应失配误差。
利用Richardson迭代,校正原则上可以如图5所示执行,图5公开了本发明的实施例,其中,校正设备100包括多个校正块,并且不同的校正块包括相同的误差估计函数Gpn(ωT)。需要说明的是,每个校正块包括误差估计函数块120p和关联的加法器122p。校正设备100的不同块通过耦合/连接部件彼此耦合或连接,用于在校正设备100中传输序列。
因此,校正设备100可以包括一组P个校正块120a、122a……120P、122P,可以用索引字母p作为索引,其中,P是大于或等于2的整数。该组P个校正块包括第一校正块120a、122a和第二校正块120b、122b。校正块彼此耦合,使得校正块的校正输出序列被提供给下一个后续校正块,以此类推,从而为每个校正阶段提供修正的校正。例如,在图5中,提供ADC输出序列v,作为第一校正块120a、122a的输入。块120a中的误差估计函数Gn(ωT)被输出,并从加法器122a中的ADC输出序列v中减去。来自加法器122a的校正输出序列y1将是第二校正块120b、122b的输入序列,第二校正块120b、122b还包括块120b中的误差估计函数Gn(ωT)。如以上所描述,误差估计函数Gn(ωT)被输出,并从加法器122b中的ADC输出序列v中减去。来自加法器122b的校正输出序列y2将是到第三校正块120c、122c的输入序列,并且对于校正设备100中的每个阶段重复该过程。校正设备100包括P个阶段或校正块,最后,校正输出序列y(即图5中yP(n))从校正设备100输出。
如上面在图5中公开的实施例中提到的,在每个阶段中使用相同的误差估计函数。因此,该组P个校正块120a、122a……120P、122P中的每个校正块用于实现如下误差估计函数Gpn(ωT)
其中,ω表示角频率,n表示时间索引,T表示采样周期,k表示求和索引,p表示相应校正块的索引,P表示校正设备100的校正块的总数,j表示虚数单位,是Cn(ω)的k次幂。
在图5中,误差估计函数Gn(ωT)可以对应于频率响应为Gn(ωT)=En(ω)的非因果数字滤波器。在校正的实际因果实现方式中,可以合并附加的延迟,以便所有并行分支具有相同的延迟,这些并行分支的输出相加或相减。对于数字滤波器,不是通常使用的Gn(ejωT),而是使用符号Gn(ωT)来指示它们可以根据实值幅度函数Bn(ωT)和相位函数Cn(ωT)来编写。
在图5的所公开的方案中,两个独立的时变函数,即Bn(ω)和Cn(ω),用于通道幅度和相位响应建模以及对应的校正。在传统方案中,一个时变函数ΔQn(jω)用于幅度和相位响应建模和校正。
此外,在本发明的进一步的实施例中,误差估计函数Gn(ωT)在不同的校正阶段中不相同,因为它可以确保误差估计函数Gn(ωT)是阶段k中En(ω)的k阶近似。因此,校正可以如图6所示,通过误差估计函数Gpn(ωT)对每个校正阶段中的误差估计函数Gn(ωT)进行修正近似来执行,其中,对于校正块索引p=1,误差估计函数可以表示为
G1n(ωT)=Bn(ω)+jCn(ω) (13)
对于校正块索引p=2,3,...,P,误差估计函数可以表示为
需要说明的是,由于本发明的实施例中的函数Bn(ω)和Cn(ω)是实值函数,所以第一时变函数Bn(ω)可以由具有对称系数的线性相位FIR滤波器近似,而乘以虚数单位的第二时变函数C(即jCn(ω))可以由具有非对称系数的线性相位FIR滤波器近似。与一般非对称滤波器相比,这些滤波器在实现方式中只需要一半的乘法器。
在本发明的其它实施例中,当校正设备100包括多个校正块时,不同的校正块包括不同的误差估计函数,而不是与图5中公开的误差估计函数相同的误差估计函数。一般来说,校正设备100包括一组P个校正块120a、122a……120P、122P,其中,P为大于或等于2的整数。该组P个校正块包括第一校正块120a、122a和第二校正块120b、122b。根据本实施例,第一校正块120a、122a用于将第一误差校正函数G1n(ωT)实现为G1n(ωT)=Bn(ω)+jCn(ω)。此外,该组P个校正块120a、122a……120P、122P中的第p校正块120p、122p用于将第p误差校正函数Gpn(ωT)实现为其中,p=2,...,P,其中,ω表示角频率,n表示时间索引,T表示采样周期,p表示相应校正块的索引,k表示求和索引,P表示校正设备100的校正块的总数,j表示虚数单位,/>是Cn(ω)的k次幂。
根据通道频率响应,根据多项式对其建模可能是有益的。由于Bn(ω)和Cn(ω)是实值函数,所以这里在ω中使用多项式是合适的,不使用之前所使用的jω。因此,在本发明的实施例中,第一时变函数Bn近似为K1阶多项式,第二时变函数Cn近似为K2阶多项式,并且可以建模为
其中,ω表示角频率,n表示时间索引,r表示求和索引。
然后,可以根据变量乘法器bnr和cnr以及固定子滤波器来实现校正设备。实现Bn(ωT)中的项(ωT)r的所有固定子滤波器都可以设计为对称线性相位FIR滤波器,而由的展开产生的所有子滤波器都可以设计为对称或反对称线性相位FIR滤波器。变量乘法器bnr和cnr是用一般乘法器实现的,而所有固定子滤波器都可以用固定乘法器实现,实现固定乘法器的成本更低。根据所需的多项式阶数(K1和K2)以及固定子滤波器的滤波器阶数,基于多项式的结构可以比上面的一般结构成本低。但是,就函数Cn(ω)而言,这种方法在P和/或K2较小时很有用。否则,等式(14)中函数/>的展开会导致许多需要实现的固定子滤波器。
一种替代方案是在通道模型中使用相位延迟,而不是使用相位。在这种情况下,第二时变函数Cn被展开。包括相位偏移,然后将通道建模为
其中,第二时变函数Cn是Cn(ω)=FSn(ω)+ωDn(ω),FSn(ω)=Fn×sgn(ω)表示相位偏移,Fn为常数,sgn(ω)表示ω的符号,Dn(ω)对应于通道相位延迟的负值,可以表示为-Cn(ω)/ω,其中,Cn(ω)是相位响应,即包括M多通道ADC系统的M个相位延迟。在这种情况下,等式(13)和(14)中的误差估计函数G1n(ωT)和Gpn(ωT)分别替换为
G1n(ωT)=Bn(ω)+jFSn(ω)+jωDn(ω) (17)
和
如果实现Dn(ω)所需的滤波器阶数低于实现Cn(ω)所需的滤波器阶数,则该结构可以具有优势。这是因为像jω这样的部分是所有通道的固定公共部分,因此在实现方式中只需要一个固定实例。
对于匹配良好的TIADC,只有一阶、二阶和三阶补偿器通常具有实际意义,即,对于P=1、2或3的情况。在许多情况下,使用性能良好的一阶校正器就足够了。如果无杂散动态范围(spurious-free dynamic range,SFDR)为A满度相对电平(dB full scale,dBFS),无校正,则在一阶校正之后可以达到大约2A dBFS。确切的数字将取决于ADC系统的通道频率响应和通道数。
基于等式(16)中的信道模型,所提供的一阶校正设备100可以如图7所示设计。其中,表达式jsgn(ωT)对应于希尔伯特滤波器,而jωT对应于微分器,两者都可以使用反对称线性相位FIR滤波器来实现。还需要说明的是,函数Bn(ωT)和Dn(ωT)是M周期时变滤波器,它可以以时间交错的方式根据M时间不变滤波器实现。因此,总之,每个误差估计函数G都可以由四个FIR滤波器实现,即每一个FIR滤波器用于Bn(ωT)、jsgn(ωT)、jωT和Dn(ωT)。还需要说明的是,图7中的块jsgn(ωT)、jωT、Dn(ωT)和Fn一起表示第二时变函数Cn。
此外,所公开的方案还涉及根据本发明的实施例的包括一个或多个校正设备100的多通道时间交错ADC系统300。图3示出了多通道时间交错ADC系统300,其中,多通道时间交错ADC 210耦合到校正设备100。
对于这样的多通道时间交错ADC系统300,许多应用是可能的,图8示出了校正设备100和多通道时间交错ADC系统300的非限制性实现示例。例如,在通信系统600中,例如3GPPLTE和5G(也称为新空口(new radio,NR))、网络接入节点500(例如基站)和客户端设备400(例如UE)可以包括校正设备100和/或多通道时间交错ADC系统300。无线信号在网络接入节点500与客户端设备400之间的下行(downlink,DL)通信和上行(uplink,UL)通信中传输。在网络接入节点500和客户端设备400处接收模拟无线电信号,并在一些情况下转换为数字序列。
本发明中的客户端设备可以包括但不限于如下UE:智能手机、蜂窝电话、无绳电话、会话发起协议(session initiation protocol,SIP)电话、无线本地环路(wirelesslocal loop,WLL)站、个人数字助理(personal digital assistant,PDA)、具有无线通信功能的手持设备、连接到无线调制解调器的计算设备或其它处理设备、车载设备、可穿戴设备、接入回传一体化(integrated access and backhaul,IAB)节点(例如移动汽车或安装在汽车中的设备)、无人机、设备到设备(device-to-device,D2D)设备、无线摄像机、移动站、接入终端、用户单元、无线通信设备、无线局域网(wireless local access network,WLAN)站、支持无线功能的平板电脑、笔记本电脑嵌入式设备、通用串行总线(universalserial bus,USB)转换器、无线用户驻地设备(customer-premises equipment,CPE)和/或芯片组。在物联网(internet of things,IOT)场景中,客户端设备可以表示与另一无线设备和/或网络设备执行通信的机器或另一设备或芯片组。UE还可以称为移动电话、蜂窝电话、具有无线能力的计算机平板电脑或笔记本电脑。在此上下文中,UE可以是例如便携式、口袋存储式、手持式、计算机组成式或车载式移动设备,能够通过无线接入网与另一实体(例如另一个接收器或服务器)发送语音和/或数据。UE可以是站点(station,STA),即包括连接到无线媒体(wireless medium,WM)的、符合IEEE 802.11的媒体接入控制(mediaaccess control,MAC)和物理层(physical layer,PHY)接口的任何设备。UE还可以用于在3GPP相关的LTE和高级LTE中、在WiMAX及其演进版中以及在第五代无线技术中(例如NR中)进行通信。
本发明中的网络接入节点可以包括但不限于:宽带码分多址(wideband codedivision multiple access,WCDMA)系统中的NodeB、LTE系统中的演进节点B(evolvedNodeB,eNB)或演进型基站(evolved NodeB,eNodeB)、中继节点、接入点、车载设备、可穿戴设备或第五代(fifth generation,5G)网络中的gNB。进一步,本文的网络接入节点可以表示为无线网络接入节点、接入网接入节点、接入点或基站,例如无线基站(radio basestation,RBS),在一些网络中,根据所使用的技术和术语,可以称为发送器、“gNB”、“gNodeB”、“eNB”、“eNodeB”、“NodeB”或“B节点”。根据传输功率和小区大小,无线网络接入节点可以是不同的类别,例如宏eNodeB、家庭eNodeB或微基站。无线网络接入节点可以是一个站台(station,STA),它是一个包括到无线媒体的、符合IEEE 802.11的MAC和PHY接口的任何设备。无线网络接入节点也可以是对应于5G无线系统的基站。
此外,本发明的实施例提供的任一种方法可以在具有编解码模块的计算机程序中实现,当处理装置运行该计算机程序时,该计算机程序使处理装置执行方法步骤。计算机程序包括在计算机程序产品的计算机可读介质中。计算机可读介质基本上可以包括任何存储器,例如只读存储器(read-only memory,ROM)、可编程只读存储器(programmable read-only memory,PROM)、可擦除PROM(erasable PROM,EPROM)、闪存、电可擦除EPROM(electrically erasable PROM,EEPROM)或硬盘驱动器。
此外,应认识到,校正设备100的实施例包括用于执行方案的呈例如功能、部件、单元、元件等形式的必要能力。这些部件、单元、元件和功能的示例是:处理器、存储器、缓冲器、控制逻辑等,它们适当地设置在一起,以执行方案。特别地,校正设备100的处理器可以包括中央处理单元(central processing unit,CPU)、处理单元、处理电路、处理器、专用集成电路(application-specific integrated circuit,ASIC)、微处理器,或其它可以解释和执行指令的处理逻辑中的一个或多个实例。因此,词语“处理器”可以表示包括多个处理电路的处理电路,例如,上述任何、一些或全部处理电路。处理电路系统还可以执行用于输入、输出和处理数据的数据处理功能,数据处理功能包括数据缓冲和设备控制功能,例如呼叫处理控制、用户界面控制等。
最后,应理解,本发明不限于以上描述的实施例,而且还涉及并结合了所附独立权利要求范围内的所有实施例。
Claims (13)
1.一种用于多通道时间交错模数转换器(analogue-to-digital converter,ADC)系统(300)的校正设备(100),其特征在于,所述校正设备(100)包括:
输入端(110),用于接收时间交错ADC输出序列v;
校正块(120a、122a),耦合到所述输入端(110),并且用于通过以下步骤生成所述ADC输出序列v的第一校正输出序列y1:
通过第一时变函数B校正所述ADC输出序列v的幅度响应失配误差,
通过第二时变函数C校正所述ADC输出序列v的相位响应失配误差;
输出端(130),耦合到所述校正块(120a、122a),并且用于输出校正输出序列y。
2.根据权利要求1所述的校正设备(100),其特征在于,所述第一时变函数B和所述第二时变函数C是实值函数。
3.根据权利要求1或2所述的校正设备(100),其特征在于,所述第一时变函数B和所述第二时变函数C是独立函数。
4.根据权利要求2或3所述的校正设备(100),其特征在于,
所述第一时变函数B是具有对称系数的第一有限脉冲响应(finite impulseresponse,FIR)滤波器,
乘以虚数单位的所述第二时变函数C是具有反对称系数的第二FIR滤波器。
5.根据权利要求4所述的校正设备(100),其特征在于,所述第一FIR滤波器和所述第二FIR滤波器是线性相位FIR滤波器。
6.根据上述权利要求中任一项所述的校正设备(100),其特征在于,
所述校正块(120a、122a)是第一校正块,所述校正设备(100)包括分别耦合到所述第一校正块(120a、122a)和所述输出端(130)的第二校正块(120b、122b),
所述第二校正块(120b、122b)用于通过以下步骤生成第二校正输出序列y2:
通过第一时变函数B校正所述第一输出序列y1的幅度响应失配误差,
通过第二时变函数C校正所述第一输出序列y1的相位响应失配误差。
7.根据权利要求6所述的校正设备(100),其特征在于,包括一组P个校正块(120a、122a……120P、122P),其中,P为大于或等于2的整数,其中,所述一组P个校正块包括所述第一校正块(120a、122a)和所述第二校正块(120b、122b),并且其中,所述一组P个校正块(120a、122a……120P、122P)中的每个校正块用于实现如下误差估计函数Gpn(ωT)
其中,ω表示角频率,n表示时间索引,T表示采样周期,k表示求和索引,p表示相应校正块的索引,P表示所述校正设备(100)的校正块的总数,j表示虚数单位,是Cn(ω)的k次幂。
8.根据权利要求6所述的校正设备(100),其特征在于,包括一组P个校正块(120a、122a……120P、122P),其中,P为大于或等于2的整数,其中,所述一组P个校正块包括所述第一校正块(120a、122a)和所述第二校正块(120b、122b),并且其中,
所述第一校正块(120a、122a)用于实现如下第一误差校正函数G1n(ωT),
G1n(ωT)=Bn(ω)+jCn(ω),
所述一组P个校正块(120p、122p)(120a、122a……120P、122P)中的第p校正块用于实现如下第p误差校正函数Gpn(ωT)
其中,p=2,…,P,
其中,ω表示角频率,n表示时间索引,T表示采样周期,p表示相应校正块的索引,k表示求和索引,P表示所述校正设备(100)的校正块的总数,j表示虚数单位,是Cn(ω)的k次幂。
9.根据权利要求1至8中任一项所述的校正设备(100),其特征在于,
所述第一时变函数Bn为K1阶多项式
所述第二时变函数Cn为K2阶多项式
其中,ω表示角频率,n表示时间索引,r表示求和索引。
10.根据权利要求1至8中任一项所述的校正设备(100),其特征在于,
所述第二时变函数Cn为Cn(ω)=FSn(ω)+ωDn(ω),
其中,n表示时间索引,FSn(ω)表示相位偏移,Dn(ω)表示多通道相位延迟的负值。
11.一种多通道时间交错ADC系统(300),其特征在于,包括根据上述权利要求中任一项所述的一个或多个校正设备(100)。
12.一种用于多通道时间交错ADC系统(300)的校正设备(100)的方法(200),其特征在于,所述方法(200)包括:
接收(202)时间交错ADC输出序列v;
通过以下步骤生成(204)所述ADC输出序列v的第一校正输出序列y1:
通过第一时变函数B校正(206)所述ADC输出序列v的幅度响应失配误差;
通过第二时变函数C校正(208)所述ADC输出序列v的相位响应失配误差;
输出(210)校正输出序列y。
13.一种具有程序代码的计算机程序,其特征在于,当所述计算机程序在计算机上运行时,所述程序代码用于执行根据权利要求12所述的方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/124847 WO2022087967A1 (en) | 2020-10-29 | 2020-10-29 | Correction device for multichannel time-interleaved adc system |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116547912A true CN116547912A (zh) | 2023-08-04 |
Family
ID=81381765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080106842.9A Pending CN116547912A (zh) | 2020-10-29 | 2020-10-29 | 用于多通道时间交错adc系统的校正设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116547912A (zh) |
WO (1) | WO2022087967A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008156400A1 (en) * | 2007-06-21 | 2008-12-24 | Signal Processing Devices Sweden Ab | Compensation of mismatch errors in a time-interleaved analog-to-digital converter |
US7839323B2 (en) * | 2008-12-29 | 2010-11-23 | Intersil Americas, Inc. | Error estimation and correction in a two-channel time-interleaved analog-to-digital converter |
CN102075464A (zh) * | 2011-01-18 | 2011-05-25 | 电子科技大学 | Tiadc系统通道误差的联合估计及实时校正方法 |
CN104467844B (zh) * | 2014-11-28 | 2019-03-01 | 华为技术有限公司 | 一种时间交织模数转换器及方法 |
CN110324041B (zh) * | 2019-07-11 | 2022-11-18 | 中国人民解放军国防科技大学 | 一种宽带交叉采样系统通道失配估计方法 |
-
2020
- 2020-10-29 WO PCT/CN2020/124847 patent/WO2022087967A1/en active Application Filing
- 2020-10-29 CN CN202080106842.9A patent/CN116547912A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022087967A1 (en) | 2022-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9270291B1 (en) | High speed time-interleaved ADC gain offset and skew mitigation | |
US8698659B2 (en) | Time interleaved analog to digital converter mismatch correction | |
CN111901263B (zh) | 无线信号补偿方法、数值确定方法及装置、设备、介质 | |
CN106911624B (zh) | 一种通道补偿校准方法与系统 | |
CN102065043B (zh) | 一种高速通信系统中的频域并行解调方法 | |
US9106242B2 (en) | Digital correction techniques for data converters | |
CN110198282B (zh) | 用于信道均衡的方法、设备和计算机可读介质 | |
US9755583B2 (en) | Using fractional delay computations to improve intermodulation performance | |
CN109347612B (zh) | 一种基于相关函数多项式逼近的定时偏差估计方法 | |
CN116232558B (zh) | 一种iq时延补偿方法、装置、电子设备和存储介质 | |
US9748967B1 (en) | Periodic signal averaging with a time interleaving analog to digital converter | |
CN108432140B (zh) | 一种校正装置和方法 | |
CN107819716B (zh) | 一种基于频域的频偏补偿方法及设备 | |
WO2016195328A1 (ko) | 무선 통신 시스템에서의 필터 뱅크 다중 반송파 심벌들을 검출하는 장치 및 방법 | |
CN107342750B (zh) | 适用于多奈奎斯特区的分数延迟优化方法及其实现结构 | |
CN116633456B (zh) | 一种宽带射频系统信号的校准方法、装置及电子设备 | |
CN116547912A (zh) | 用于多通道时间交错adc系统的校正设备 | |
WO2001084708A2 (en) | Adaptive filtering method based on sign algoritm and related device | |
US6587504B1 (en) | Adaptive equalizer and designing method thereof | |
JP5599353B2 (ja) | 送受信装置 | |
CN109714144B (zh) | 一种定时同步恢复方法及系统 | |
EP3729657B1 (en) | Time-interleaved analog-to-digital converter | |
WO2016166821A1 (ja) | 送信装置、受信装置および通信システム | |
Tsui et al. | Iterative correction of frequency response mismatches in time-interleaved ADCs: A novel framework and case study in OFDM systems | |
CN105703854B (zh) | 一种用于噪声功率估计的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |