CN116546721A - 一种高密度互连线路板及其制作方法 - Google Patents
一种高密度互连线路板及其制作方法 Download PDFInfo
- Publication number
- CN116546721A CN116546721A CN202310676688.4A CN202310676688A CN116546721A CN 116546721 A CN116546721 A CN 116546721A CN 202310676688 A CN202310676688 A CN 202310676688A CN 116546721 A CN116546721 A CN 116546721A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- conductive layer
- conductive
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 49
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052802 copper Inorganic materials 0.000 claims abstract description 15
- 239000010949 copper Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000005553 drilling Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 239000002994 raw material Substances 0.000 abstract description 2
- 239000002699 waste material Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 64
- 239000011889 copper foil Substances 0.000 description 6
- 239000012792 core layer Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/068—Apparatus for etching printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及线路板制作技术领域，尤其是涉及一种高密度互连线路板及其制作方法。包括第一基板和第二基板，所述第二基板覆盖在第一基板上；其中，所述第一基板包括第一导电层、第二导电层和第一绝缘层；所述第二基板包括第三导电层和第二绝缘层。本发明的高密度互连线路板，能够保证位于第一基板的导线线路具有良好的厚度均匀性，大大提高了线路板的品质，同时也可避免因刻蚀减薄的铜厚较大导致的原材料浪费，节约成本。
Description
技术领域
本发明涉及线路板制作技术领域，尤其是涉及一种高密度互连线路板及其制作方法。
背景技术
线路板作为提供电子零组件安装与插接时主要的支撑体,是所有电子产品不可或缺的部分。近年来信息、通讯、以及消费性电子产品制造业已成为全球成长最快速的产业之一,电子产品日新月异,并朝着体积小,质量轻,功能复杂的方向不断发展，这对线路板提出了更高的要 求。传统的线路板制作工艺，通过减小板面导电线路的线宽或线距来提高板线路密度，以适 应电子产品向更轻、更小的方向发展。但线宽或线距的减小量有限，仅通过提高板面线路密 度已无法满足电子产品的发展需求，故高密度互连技术(HighDensityInterconnect Technology，HDI)应运而生。高密度互连线技术将多层线路叠加层压，制造出薄型、多层、 稳定的高密度互连线路板。
现有技术中，高密度互连线路板常规导通工艺是使用钻孔+电镀实现层间导通，此工艺对于制作高多层高密度互连线路板产品有以下缺点：
1、高多层高密度互连线路板产品制程繁琐复杂，生产效率低；
2、高多层高密度互连线路板产品生产制作时层间对位精度不足，容易产生过程报废；
3、产品可靠性无法完全保证，容易产生客户端报废。
发明内容
为了解决上述提到的问题，本发明提供一种高密度互连线路板及其制作方法。
第一方面，本发明提供的一种高密度互连线路板，采用如下的技术方案：
一种高密度互连线路板，包括：
第一基板和第二基板，所述第二基板覆盖在第一基板上；其中，所述第一基板包括第一导电层、第二导电层和第一绝缘层；所述第二基板包括第三导电层和第二绝缘层。
进一步地，所述第一导电层和第二导电层通过第一绝缘层隔离。
进一步地，所述第一导电层位于第一绝缘层的上表面。
进一步地，所述第一导电层上刻蚀有第一导电线路和第一窗。
进一步地，所述第二导电层上刻蚀有第二导电线路。
进一步地，所述第一绝缘层上开有导通孔，所述导通孔连接第一导电线路和第二导电线路。
进一步地，所述第一基板的上表面和第一窗的内壁及导通孔的内壁覆盖有金属铜层。
第二方面，本发明提供的一种高密度互连线路板制作方法，采用如下的技术方案：
一种高密度互连线路板制作方法，包括：
通过蚀刻液在第一导电层刻蚀出第一导电线路和第一窗；
通过钻孔工具穿过第一窗对第一绝缘层钻孔，形成导通孔；
通过对第一基板进行沉铜处理，使第一基板上表面覆盖金属铜层；
通过对第一基板进行电镀处理，使导通孔和第一窗的表面覆盖金属铜层。
进一步地，还包括通过蚀刻液在第三导电层刻蚀出第三导电线路。
进一步地，还包括第二基板的第二绝缘层覆盖在第一基板的上表面。
综上所述，本发明具有如下的有益技术效果：
本发明的高密度互连线路板，能够保证位于第一基板的导线线路具有良好的厚度均匀性，大大提高了线路板的品质，同时也可避免因刻蚀减薄的铜厚较大导致的原材料浪费，节约成本。
附图说明
图1是本发明实施例的一种高密度互连线路板制作方法流程示意图。
具体实施方式
以下结合附图对本发明作进一步详细说明。
实施例1
参照图1，本实施例的一种高密度互连线路板，包括：
第一基板和第二基板，所述第二基板覆盖在第一基板上；其中，所述第一基板包括第一导电层、第二导电层和第一绝缘层；所述第二基板包括第三导电层和第二绝缘层。
所述第一导电层和第二导电层通过第一绝缘层隔离。所述第一导电层位于第一绝缘层的上表面。所述第一导电层上刻蚀有第一导电线路和第一窗。所述第二导电层上刻蚀有第二导电线路。所述第一绝缘层上开有导通孔，所述导通孔连接第一导电线路和第二导电线路。所述第一基板的上表面和第一窗的内壁及导通孔的内壁覆盖有金属铜层。
实施例2
本实施例与实施例1的不同之处在于，本实施例提供一种高密度互连线路板制作方法，包括：
通过蚀刻液在第一导电层刻蚀出第一导电线路和第一窗；
通过钻孔工具穿过第一窗对第一绝缘层钻孔，形成导通孔；
通过对第一基板进行沉铜处理，使第一基板上表面覆盖金属铜层；
通过对第一基板进行电镀处理，使导通孔和第一窗的表面覆盖金属铜层。
还包括通过蚀刻液在第三导电层刻蚀出第三导电线路。
还包括第二基板的第二绝缘层覆盖在第一基板的上表面。
具体的，
开料制作第一基板和第二基板，其中，第一基板包括第一导电层、第二导电层和第一绝缘层，四角通过机械钻孔设置4个机械通孔，作为定位通孔；
以预先设置的定位通孔为定位基准，第一导电层和第二导电层在棕化后进行第一次激光钻孔制作；采用蚀刻液蚀刻第一导电层，形成第一导电线路和第一窗；
采用钻孔工具穿过所述第一窗对所述第一绝缘层钻孔，形成导通孔；所述导通孔自第一导电线路延伸至第二导电线路；
第一次电镀填孔、减铜后，在第一导电层和第二导电层分别制作出内层芯板图形线路层，第一导电层和第二导电层均被蚀刻掉一基材盘区域；以预先设置的定位通孔为定位基准，制作出X光钻机标靶并同时制作出位于四角的内层标靶，内层标靶的图形包括矩形无铜区以及与无铜区同心设置的定位盘；
第三导电层包括第三芯层与第三层铜箔；分别依次设置第三层铜箔于第三芯层的图形线路层上，第一次压合；然后通过X光钻机设置4个机械通孔，作为定位通孔；
第三芯层与第三层铜箔在棕化后进行第二次激光钻孔制作，以预先设置的定位通孔进行粗定位，并烧灼第三芯层与第三层铜箔，露出预先设置的内层标靶，以内层标靶进行精定位，再进行第二次激光钻孔制作，并制作出环形标靶；所述的环形标靶为槽型；
所述的环形标靶至少贯穿两层铜箔并延伸至第三层铜箔；
电镀后通过环形标靶进行图形定位，进行图形制作。
以上均为本发明的较佳实施例，并非依此限制本发明的保护范围，故：凡依本发明的结构、形状、原理所做的等效变化，均应涵盖于本发明的保护范围之内。
Claims (10)
1.一种高密度互连线路板，其特征在于，包括：
第一基板和第二基板，所述第二基板覆盖在第一基板上；其中，所述第一基板包括第一导电层、第二导电层和第一绝缘层；所述第二基板包括第三导电层和第二绝缘层。
2.根据权利要求1所述的一种高密度互连线路板，其特征在于，所述第一导电层和第二导电层通过第一绝缘层隔离。
3.根据权利要求2所述的一种高密度互连线路板，其特征在于，所述第一导电层位于第一绝缘层的上表面。
4.根据权利要求3所述的一种高密度互连线路板，其特征在于，所述第一导电层上刻蚀有第一导电线路和第一窗。
5.根据权利要求4所述的一种高密度互连线路板，其特征在于，所述第二导电层上刻蚀有第二导电线路。
6.根据权利要求5所述的一种高密度互连线路板，其特征在于，所述第一绝缘层上开有导通孔，所述导通孔连接第一导电线路和第二导电线路。
7.根据权利要求6所述的一种高密度互连线路板，其特征在于，所述第一基板的上表面和第一窗的内壁及导通孔的内壁覆盖有金属铜层。
8.一种高密度互连线路板制作方法，其特征在于，包括：
通过蚀刻液在第一导电层刻蚀出第一导电线路和第一窗；
通过钻孔工具穿过第一窗对第一绝缘层钻孔，形成导通孔；
通过对第一基板进行沉铜处理，使第一基板上表面覆盖金属铜层；
通过对第一基板进行电镀处理，使导通孔和第一窗的表面覆盖金属铜层。
9.根据权利要求8所述的一种高密度互连线路板制作方法，其特征在于，还包括通过蚀刻液在第三导电层刻蚀出第三导电线路。
10.根据权利要求9所述的一种高密度互连线路板制作方法，其特征在于，还包括第二基板的第二绝缘层覆盖在第一基板的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310676688.4A CN116546721A (zh) | 2023-06-08 | 2023-06-08 | 一种高密度互连线路板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310676688.4A CN116546721A (zh) | 2023-06-08 | 2023-06-08 | 一种高密度互连线路板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116546721A true CN116546721A (zh) | 2023-08-04 |
Family
ID=87452515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310676688.4A Pending CN116546721A (zh) | 2023-06-08 | 2023-06-08 | 一种高密度互连线路板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116546721A (zh) |
-
2023
- 2023-06-08 CN CN202310676688.4A patent/CN116546721A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101134714B1 (ko) | 순차적 마이크로비아 레이저 드릴링을 이용하여 다층기판 코어 구조체를 형성하는 방법 및 그 방법에 따라 형성된 기판 코어 구조체 | |
| CN104244597A (zh) | 一种对称结构的无芯基板的制备方法 | |
| CN105704948A (zh) | 超薄印制电路板的制作方法及超薄印制电路板 | |
| WO2012065376A1 (zh) | 印刷电路板基板及其制作方法 | |
| CN110691466A (zh) | 一种hdi板制作方法和装置 | |
| CN104135822A (zh) | 高密度互连印制线路板的制作工艺 | |
| JP4488187B2 (ja) | ビアホールを有する基板の製造方法 | |
| CN116546721A (zh) | 一种高密度互连线路板及其制作方法 | |
| US12016119B2 (en) | Method for manufacturing multilayer printed circuit board | |
| US8493173B2 (en) | Method of cavity forming on a buried resistor layer using a fusion bonding process | |
| CN112867235B (zh) | 一种高频微波电路板盲槽结构及实现方法、装置 | |
| TWI691245B (zh) | 線路板的製作方法 | |
| TWI691244B (zh) | 線路板結構 | |
| JP2000216513A (ja) | 配線基板及びそれを用いた製造方法 | |
| CN112040677A (zh) | 一种新型电路板积层方法 | |
| JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
| KR100298896B1 (ko) | 인쇄회로기판및그제조방법 | |
| CN104284530A (zh) | 无芯板工艺制作印制电路板或集成电路封装基板的方法 | |
| KR20030071391A (ko) | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 | |
| JP4233528B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
| TWI626871B (zh) | Circuit board manufacturing method | |
| CN109378295A (zh) | 基于铜柱导通技术的摄像模组封装基板及其制造方法 | |
| CN117711953A (zh) | 一种无芯基板结构及其制作方法 | |
| CN118382219A (zh) | 一种具有外形边线路图形的pcb板的制造方法 | |
| KR20230129300A (ko) | 패키지 기판 제조용 캐리어판, 패키지 기판 구조 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |