CN116543701A - 显示模组 - Google Patents
显示模组 Download PDFInfo
- Publication number
- CN116543701A CN116543701A CN202310582298.0A CN202310582298A CN116543701A CN 116543701 A CN116543701 A CN 116543701A CN 202310582298 A CN202310582298 A CN 202310582298A CN 116543701 A CN116543701 A CN 116543701A
- Authority
- CN
- China
- Prior art keywords
- resistor
- voltage
- power supply
- electrically connected
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 5
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 3
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 3
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 3
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000002146 bilateral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请公开了一种显示模组,属于显示技术领域。所述显示模组包括:显示面板,显示面板包括呈行列排布的多个像素单元;位于显示面板相对两侧的第一电源电压输出端和第二电源电压输出端,分别用于为像素单元提供第一电源电压和第二电源电压;数据电压生成模块,用于为像素单元提供数据电压;电压补偿电路,用于根据第一电源电压和第二电源电压,对数据电压进行补偿,电压补偿电路和第一电源电压输出端、第二电源电压输出端、以及数据电压生成模块电连接,从而能通过对数据电压进行补偿,来实现对电源电压在显示面板两侧不同电压降的补偿,提高大尺寸显示面板的显示均一性。
Description
技术领域
本申请属于显示技术领域,尤其涉及一种显示模组。
背景技术
OLED(Organic Light-Emitting Diode,有机发光二极管),与LCD(LiquidCrystal Display,液晶显示器)有不同的发光原理,OLED显示技术具有自发光、广视角、几乎无穷高的对比度、较低耗电和极高反应速度等优点,现已广泛应用于终端设备中。
目前,对于中大尺寸的OLED面板,电源芯片提供的恒压电压容易发生明显的电压降现象,导致各个像素驱动电路接收的恒压电压的大小差距较大,影响显示屏整体的显示均一性,显示效果较差。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此,本申请提出一种显示模组,能有效改善电源电压的电压降现象,提高显示均一性。
第一方面,本申请提供了一种显示模组,包括:
显示面板,所述显示面板包括呈行列排布的多个像素单元;
位于所述显示面板相对两侧的第一电源电压输出端和第二电源电压输出端,所述第一电源电压输出端和所述第二电源电压输出端均与各个所述像素单元电连接,分别用于为所述像素单元提供第一电源电压和第二电源电压;
数据电压生成模块,所述数据电压生成模块与各个所述像素单元电连接,用于为所述像素单元提供数据电压;
电压补偿电路,用于根据所述第一电源电压和所述第二电源电压,对所述数据电压进行补偿,所述电压补偿电路和所述第一电源电压输出端、所述第二电源电压输出端、以及所述数据电压生成模块电连接。
本申请提供的显示模组,通过设置电压补偿电路对数据电压进行补偿,来实现对电源电压在显示面板两侧不同电压降的补偿,从而尽量确保传输至每个像素单元的电源电压大小一致,提高大尺寸显示面板的显示均一性。
根据本申请的显示模组,所述电压补偿电路包括电连接的基准电压生成电路和补偿电路,所述基准电压生成电路还和所述第一电源电压输出端和所述第二电源电压输出端电连接,用于根据所述第一电源电压和所述第二电源电压生成基准电压,并将所述基准电压提供给所述补偿电路;
所述补偿电路还和所述数据电压生成模块电连接,用于根据所述基准电压生成补偿后高电压和补偿后低电压,并将所述补偿后高电压和所述补偿后低电压提供给所述数据电压生成模块;
所述数据电压生成模块用于根据所述补偿后高电压和所述补偿后低电压生成数据电压,并将所述数据电压提供给所述像素单元。
根据本申请的显示模组,所述基准电压生成电路包括第一运算放大器、第一电阻、第二电阻、第三电阻、第四电阻和第五电阻,其中:
所述第一电阻和所述第二电阻的一端分别和所述第一运算放大器的反向输入端电连接,所述第一电阻的另一端和所述第一运算放大器的输出端电连接,所述第二电阻的另一端接地;所述第三电阻、所述第四电阻和所述第五电阻的一端分别和所述第一运算放大器的正向输入端电连接,所述第三电阻的另一端和所述第一电源电压输出端电连接,所述第四电阻的另一端和所述第二电源电压输出端电连接,所述第五电阻的另一端接地;所述第一运算放大器的正向电源供电端和第一预设电源端电连接,所述第一运算放大器的负向电源供电端接地;
所述第一电阻、所述第二电阻、所述第三电阻和所述第四电阻具有第一电阻值,所述第五电阻具有第二电阻值,所述第一电阻值和所述第二电阻值之间具有第一预设阻值比例。
根据本申请的显示模组,所述第一预设电源端包括芯片电源端,所述芯片电源端用于提供源极驱动芯片的驱动电压。
根据本申请的显示模组,所述补偿电路包括第一补偿子电路和第二补偿子电路,所述第一补偿子电路和所述第二补偿子电路均与第二预设电源端、以及所述基准电压生成电路电连接;
所述第一补偿子电路用于根据所述第二预设电源端提供的电压和所述基准电压生成所述补偿后高电压;
所述第二补偿子电路用于根据所述第二预设电源端提供的电压和所述基准电压生成所述补偿后低电压。
根据本申请的显示模组,所述第二预设电源端用于提供所述像素单元对应的导通电压。
根据本申请的显示模组,所述第一补偿子电路包括电连接的第一运放跟随电路和加法器,所述第一运放跟随电路还与所述第二预设电源端电连接,用于对所述第二预设电源端输出的电压分压生成第一分量电压,并将所述第一分量电压提供给所述加法器;所述加法器还和所述基准电压生成电路电连接,用于对所述第一分量电压和所述基准电压进行相加,得到所述补偿后高电压。
根据本申请的显示模组,所述第一运放跟随电路包括第二运算放大器、第六电阻和第七电阻,所述第六电阻的一端和所述第二预设电源端电连接,另一端和所述第二运算放大器的正向输入端、以及所述第七电阻电连接,所述第七电阻的另一端接地;所述第二运算放大器的输出端和所述第二运算放大器的负向输入端、以及所述加法器电连接;所述第二运算放大器的正向电源供电端和第三预设电源端电连接,所述第二运算放大器的负向电源供电端接地;
所述第六电阻的电阻值和所述第七电阻的电阻值之间具有第二预设阻值比例。
根据本申请的显示模组,所述加法器包括第三运算放大器、第八电阻、第九电阻、第十电阻、第十一电阻和第十二电阻,所述第八电阻的一端和所述第九电阻以及所述第三运算放大器的负向输入端电连接,另一端和所述第三运算放大器的输出端电连接;所述第九电阻的另一端接地;所述第十电阻的一端和所述第一运放跟随电路电连接,另一端和所述第十一电阻、所述第十二电阻和所述第三运算放大器的正向输入端电连接;所述第十一电阻的另一端和所述基准电压生成电路电连接,所述第十二电阻的另一端接地;所述第三运算放大器的正向电源供电端和所述第三预设电源端电连接,所述第三运算放大器的负向电源供电端接地;
所述第九电阻、所述第十电阻、所述第十一电阻和所述第十二电阻具有第三电阻值,所述第八电阻具有第四电阻值,所述第三电阻值和所述第四电阻值之间具有第三预设阻值比例。
根据本申请的显示模组,所述第三预设电源端包括芯片电源端,所述芯片电源端用于提供源极驱动芯片的驱动电压。
根据本申请的显示模组,所述第二补偿子电路包括电连接的第二运放跟随电路和减法器,所述第二运放跟随电路还与所述第二预设电源端电连接,用于对所述第二预设电源端输出的电压分压生成第二分量电压,并将所述第二分量电压提供给所述减法器;所述减法器还和所述基准电压生成电路电连接,用于对所述基准电压和所述第二分量电压进行相减,得到所述补偿后低电压。
根据本申请的显示模组,所述第二运放跟随电路包括第四运算放大器、第十三电阻和第十四电阻,所述第十三电阻的一端和所述第二预设电源端电连接,另一端和所述第四运算放大器的正向输入端、以及所述第十四电阻电连接,所述第十四电阻的另一端接地;所述第四运算放大器的输出端和所述第四运算放大器的负向输入端电连接、以及所述减法器电连接;所述第四运算放大器的正向电源供电端和第四预设电源端电连接,所述第四运算放大器的负向电源供电端接地;
所述第十三电阻的电阻值和所述第十四电阻的电阻值之间具有第四预设阻值比例。
根据本申请的显示模组,所述减法器包括第五运算放大器、第十五电阻、第十六电阻、第十七电阻和第十八电阻,所述第十五电阻的一端和所述第十六电阻以及所述第五运算放大器的负向输入端电连接,另一端和所述第五运算放大器的输出端电连接;所述第十六电阻的另一端和所述第二运放跟随电路电连接;所述第十七电阻的一端和所述基准电压生成电路电连接,另一端和所述第十八电阻、以及所述第五运算放大器的正向输入端电连接;所述第十八电阻的另一端接地;所述第五运算放大器的正向电源供电端和所述第四预设电源端电连接,所述第四运算放大器的负向电源供电端接地;
所述第十五电阻、所述第十六电阻、所述第十七电阻和所述第十八电阻具有相同的电阻值。
根据本申请的显示模组,所述显示模组还包括芯片电源、以及与所述芯片电源电连接的第一柔性电路板和第二柔性电路板,所述芯片电源用于为所述第一柔性电路板和所述第二柔性电路板提供初始电源电压,所述第一柔性电路板和所述第二柔性电路板分别位于所述显示面板的相对两侧,且所述第一柔性电路板包括所述第一电源电压输出端,所述第二柔性电路板包括所述第二电源电压输出端。
根据本申请的显示模组,所述显示模组还包括多条第一电源线、多条第二电源线和多条数据线,所述多条第一电源线和所述多条第二电源线交叉连接为网状结构,所述网状结构和所述像素单元、所述第一电源电压输出端和所述第二电源电压输出端电连接,用于将所述第一电源电压和所述第二电源电压提供给所述像素单元;每条所述数据线和所述数据电压生成模块、以及一列所述像素单元电连接,用于将所述数据电压提供给相应列的所述像素单元。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本申请实施例提供的显示模组的结构示意图;
图2是本申请实施例提供的数据电压补偿流程的展示示意图;
图3是本申请实施例提供的基准电压生成电路的结构示意图;
图4是本申请实施例提供的第一补偿子电路的结构示意图;
图5是本申请实施例提供的第二补偿子电路的结构示意图。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
下面参考图1至图5描述本申请实施例提供的显示模组。其中,请参见图1,图1是本申请实施例提供的显示模组10的结构示意图。该显示模组10包括:显示面板11,该显示面板11包括呈行列排布的多个像素单元PX;位于该显示面板11相对两侧的第一电源电压输出端M1和第二电源电压输出端M2,该第一电源电压输出端M1和该第二电源电压输出端M2均与各个像素单元PX电连接,分别用于为像素单元PX提供第一电源电压和第二电源电压;数据电压生成模块12,该数据电压生成模块12与各个像素单元PX电连接,用于为该像素单元PX提供数据电压;电压补偿电路13,用于根据该第一电源电压和该第二电源电压,对该数据电压进行补偿,该电压补偿电路13和该第一电源电压输出端M1、该第二电源电压输出端M2、以及该数据电压生成模块12电连接。
其中,第一电源电压输出端M1和第二电源电压输出端M2可以看作能提供恒压电压的两个电源端,这两个恒压电压通过呈网格分布的电源线提供给显示面板11(各个像素单元PX),且第一电源电压输出端M1和第二电源电压输出端M2分别位于显示面板11的相对两侧,比如位于显示面板11的两个短边侧。这两个恒压电源是由同一电源电压输入不同的电路板后输出的电压。数据电压生成模块12主要包括SDIC(Source Driver IC,源极驱动芯片)内部的gamma伽马电路,用于输出不同灰度值的对应电压(数据信号)。
在一些实施例中,请继续参见图1,该显示模组10还包括芯片电源、以及与该芯片电源电连接的第一柔性电路板14和第二柔性电路板15,该芯片电源用于为该第一柔性电路板14和该第二柔性电路板15提供初始电源电压,该第一柔性电路板14和该第二柔性电路板15分别位于该显示面板11的相对两侧,且该第一柔性电路板14包括该第一电源电压输出端M1,该第二柔性电路板15包括该第二电源电压输出端M2。
其中,初始电源电压可以看作显示面板11的需求电压ELVDD。第一柔性电路板14和第二柔性电路板15为FPC板,均包括输入端和输出端。在显示驱动阶段,芯片电源提供的初始电源电压同时传输至第一柔性电路板14和第二柔性电路板15的输入端,并经由其输出端(第一电源电压输出端M1和第二电源电压输出端M2)传输至显示面板11(像素单元PX),实现显示面板11的双边驱动供电。
在一些实施例中,请继续参见图1,该显示模组10还包括多条第一电源线、多条第二电源线和多条数据线,该多条第一电源线和该多条第二电源线交叉连接为网状结构16,该网状结构16和该像素单元PX、该第一电源电压输出端M1和该第二电源电压输出端M2电连接,用于将该第一电源电压和该第二电源电压提供给该像素单元PX;每条数据线和该数据电压生成模块12、以及一列像素单元PX电连接,用于将该数据电压提供给相应列的像素单元PX。
其中,第一电源线和第二电源线沿不同的方向延伸,交叉呈一体的网状结构16,比如第一电源线沿x方向延伸且沿y方向间隔设置,第二电源线沿y方向延伸且沿x方向间隔设置,x方向和y方向相互垂直。像素单元PX在显示面板11中呈矩阵分布,每个像素单元PX是一个像素驱动电路,且在显示驱动阶段,第一电源电压输出端M1和第二电源电压输出端M2作为电源,同时从显示面板11的相对两侧通过网状结构16为矩阵分布的像素单元PX(主要是阳极)供电。数据线可以沿y方向延伸且沿x方向间隔设置,一列像素单元PX对应一条数据线。显示模组10还包括多条扫描线,扫描线沿x方向延伸且沿y方向间隔设置,每条扫描线和一行像素单元PX电连接,用于将扫描信号提供给相应行的像素单元PX。
例如,显示面板11可以包括沿y方向间隔设置的第一扫描线SL1至第n扫描线SLn、沿x方向间隔设置的第一数据线DL1至第m数据线DLm、以及像素单元PX,其中n和m是正整数。像素单元PX(或像素驱动电路)可以是显示面板11中发光的最小单元。像素单元PX可以分别在第一扫描线SL1至第n扫描线SLn和第一数据线DL1至第m数据线DLm的交叉点处。在显示面板11中,像素单元PX可以n×m矩阵排列。响应于在一个帧时段内波动(或改变)的电源电压ELVDD,像素单元PX可以同时发光。
在一些实施例中,请继续参见图1,显示模组10还可以包括扫描驱动器17和时序控制器18,数据电压生成模块12、扫描驱动器17、时序控制器18和芯片电源可以集成在逻辑板(TCON board)上。时序控制器18可以基于输入的图像数据而生成适合于显示面板11的图像数据,以将图像数据提供给数据电压生成模块12,并且可以控制扫描驱动器17、数据电压生成模块12和芯片电源。例如,时序控制器18可以从外部电路(例如系统板)接收控制信号CTL。时序控制器18可以生成第一控制信号CTL1、第二控制信号CTL2和第三控制信号,以分别控制扫描驱动器17、数据电压生成模块12和芯片电源。第一控制信号CTL1可以包括扫描起始信号、扫描时钟信号等。第二控制信号CTL2可以包括水平起始信号、负载信号、图像数据等。第三控制信号可以包括开关控制信号等。
扫描驱动器17可以基于第一控制信号CTL1而生成扫描信号,并且可以将扫描信号提供给第一扫描线SL1至第n扫描线SLn。例如,扫描驱动器17可以将扫描信号顺序地供应给第一扫描线SL1至第n扫描线SLn。数据电压生成模块12可以响应于第二控制信号CTL2而将数字信号形式的图像数据转换为模拟数据信号,并且可以将模拟数据信号(数据电压)供应给第一数据线DL1至第m数据线DLm。像素单元PX可以响应于扫描信号(即,通过第一扫描线SL1至第n扫描线SLn传输的扫描信号)而接收数据信号(即通过第一数据线DL1至第m数据线DLm传输的数据信号),并且可以发射具有与数据信号对应的亮度的光。芯片电源可以响应于第三控制信号而生成具有在一个帧时段内波动(或变化)的电压电平的电源电压。例如,芯片电源可以响应于第三控制信号生成电源电压ELVDD。
需要指出的是,由于本申请实施例中的显示模组10采用双边驱动,若第一电源电压输出端M1和第二电源电压输出端M2提供给显示面板11相同的电压,则即使电源线存在一定的走线阻抗,网状结构16中不同位置处网格传输的电流值大小也应当一致(即传输至每个像素单元PX的电流相同),相对于其它采用单边驱动(仅从显示面板一侧为像素单元供电)的显示模组来说,并不会因为像素单元离芯片电源距离近还是远而产生明显的电压降(IR Drop)现象,提高显示均一性。
然而,实际使用时,虽然第一柔性电路板14和第二柔性电路板15接收芯片电源提供的同一初始电源电压ELVDD,但由于第一柔性电路板14和第二柔性电路板15通常具有不同的阻值,且接入的负载也不同,比如,第一柔性电路板14的负载可以包括触控屏驱动芯片,第二柔性电路板15的负载可以包括源极驱动芯片,故初始电源电压在显示面板11的两侧会产生不同的压降,导致第一电源电压输出端M1输出的第一电源电压ELVDD-1和第二电源电压输出端M2输出的第二电源电压ELVDD-2存在一定的差值大小,两者并不相等,进而导致网状结构16中不同位置处网格传输的电流值大小并不相同(即传输至每个像素单元PX的电流不相同),无法解决电压降问题,显示均一性较差。
为至少解决部分上述技术问题,本申请实施例设计了一种电压补偿电路13,该电压补偿电路13可以根据第一电源电压ELVDD-1和第二电源电压ELVDD-2对数据电压进行补偿,而基于已知的显示面板11的像素发光电流Ioled的计算公式:
的宽长比,cox为栅极电容,ELVDD是芯片电源提供的电压,Vdata是数据电压。
容易得知,像素发光电流Ioled和ELVDD、Vdata的大小有关,可以通过对数据电压Vdata进行补偿,来实现对ELVDD不同电压降的补偿,也即补偿改善ELVDD因显示面板11两侧柔性电路板的不同负载和阻值导致的不同电压降问题,尽量确保传输至每个像素单元PX的电源电压大小一致,提高显示面板11的显示均一性。
在一些实施例中,请参见图2,图2是本申请实施例提供的数据电压补偿流程的展示示意图,其中,电压补偿电路13包括电连接的基准电压生成电路131和补偿电路132,该基准电压生成电路131还和该第一电源电压输出端M1和该第二电源电压输出端M2电连接,用于根据该第一电源电压ELVDD-1和该第二电源电压ELVDD-2生成基准电压ELVDD-M,并将该基准电压ELVDD-M提供给该补偿电路132;该补偿电路132还和该数据电压生成模块12电连接,用于根据该基准电压ELVDD-M生成补偿后高电压VGMP和补偿后低电压VGSP,并将补偿后高电压VGMP和补偿后低电压VGSP提供给该数据电压生成模块12;该数据电压生成模块12用于根据补偿后高电压VGMP和补偿后低电压VGSP生成数据电压Vdata,并将该数据电压Vdata提供给像素单元PX。
其中,基准电压生成电路131和补偿电路132均可以由运算放大器(OperationalAmplifier)搭配一些电阻设计而成。第一电源电压输出端M1输出的第一电源电压ELVDD-1和第二电源电压输出端M2输出的第二电源电压ELVDD-2经由上述网状结构16提供给基准电压生成电路131。补偿后高电压VGMP和补偿后低电压VGSP是均衡了初始电源电压ELVDD在显示面板11两侧的电压降差异而得到的。
在一些实施例中,请参见图2和图3,图3是本申请实施例提供的基准电压生成电路131的结构示意图。该基准电压生成电路131包括第一运算放大器N1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5,其中:该第一电阻R1和该第二电阻R2的一端分别和该第一运算放大器N1的反向输入端电连接,该第一电阻R1的另一端和该第一运算放大器N1的输出端电连接,该第二电阻R2的另一端接地;该第三电阻R3、该第四电阻R4和该第五电阻R5的一端分别和该第一运算放大器N1的正向输入端电连接,该第三电阻R3的另一端和该第一电源电压输出端M1电连接,该第四电阻R4的另一端和该第二电源电压输出端M2电连接,该第五电阻R5的另一端接地;该第一运算放大器N1的正向电源供电端和第一预设电源端Q1电连接,该第一运算放大器N1的负向电源供电端接地;该第一电阻R1、该第二电阻R2、该第三电阻R3和该第四电阻R4具有第一电阻R1值,该第五电阻R5具有第二电阻R2值,该第一电阻R1值和该第二电阻R2值之间具有第一预设阻值比例。
其中,第一预设阻值比例可以为2:1,该基准电压生成电路131可以通过对第一电源电压ELVDD-1和第二电源电压ELVDD-2求均值得到,也即,基准电压ELVDD-M=(ELVDD-1+ELVDD-2)/2。第一预设电源端Q1可以是额外设计的一个电源端,也可以是逻辑板中已有的一个电源端的复用,比如,该第一预设电源端Q1可以包括芯片电源端,该芯片电源端用于提供源极驱动芯片的驱动电压AVDD,也即,可以将逻辑板中用于提供给源极驱动芯片供电的电源端复用为第一预设电源端Q1,以简化显示模组10的结构。
在一些实施例中,请参见图2、图4和图5,图4是本申请实施例提供的第一补偿子电路1321的结构示意图,图5是本申请实施例提供的第二补偿子电路1322的结构示意图。该补偿电路132包括第一补偿子电路1321和第二补偿子电路1322,该第一补偿子电路1321和该第二补偿子电路1322均与第二预设电源端Q2、以及该基准电压生成电路131电连接;该第一补偿子电路1321用于根据第二预设电源端Q2提供的电压和该基准电压ELVDD-M生成该补偿后高电压VGMP;该第二补偿子电路1322用于根据第二预设电源端Q2提供的电压和该基准电压ELVDD-M生成该补偿后低电压VGSP。
其中,第二预设电源端Q2可以是额外设计的一个电源端,也可以是已有的一个电源端的复用,比如,该第二预设电源端Q2用于提供该像素单元PX对应的导通电压VGH,也即可以将逻辑板中用于提供GOA时钟信号高电压的电源端复用为第二预设电源端Q2,导通电压VGH是指像素单元PX中开关晶体管的打开电压。
在一些实施例中,请继续参见图4和图5,该第一补偿子电路1321包括电连接的第一运放跟随电路13211和加法器13212,该第一运放跟随电路13211还与该第二预设电源端Q2电连接,用于对该第二预设电源端Q2输出的电压(导通电压VGH)分压生成第一分量电压Vout1,并将该第一分量电压Vout1提供给该加法器13212;该加法器13212还和该基准电压生成电路131电连接,用于对该第一分量电压Vout1和该基准电压ELVDD-M进行相加,得到该补偿后高电压VGMP。
该第二补偿子电路1322包括电连接的第二运放跟随电路13221和减法器13222,该第二运放跟随电路13221还与该第二预设电源端Q2电连接,用于对该第二预设电源端Q2输出的电压(导通电压VGH)分压生成第一分量电压Vout2,并将该第二分量电压Vout2提供给该减法器13222;该减法器13222还和该基准电压生成电路131电连接,用于对该基准电压ELVDD-M和该第二分量电压Vout2进行相减,得到该补偿后低电压VGSP。
其中,加法器13212可以是对第一分量电压Vout1和该基准电压ELVDD-M进行1:1比例的相加,也可以是其它比例的相加,减法器13222可以对第二分量电压Vout2和该基准电压ELVDD-M进行1:1比例的相减,也可以是其它比例的相减,具体根据需求而设定。
在一些实施例中,请继续参见图4,该第一运放跟随电路13211包括第二运算放大器N2、第六电阻R6和第七电阻R7,该第六电阻R6的一端和该第二预设电源端Q2电连接,另一端和该第二运算放大器N2的正向输入端、以及该第七电阻R7电连接,该第七电阻R7的另一端接地;该第二运算放大器N2的输出端和该第二运算放大器N2的负向输入端、以及该加法器13212电连接;该第二运算放大器N2的正向电源供电端和第三预设电源端Q3电连接,该第二运算放大器N2的负向电源供电端接地;该第六电阻R6的电阻值和该第七电阻R7的电阻值之间具有第二预设阻值比例。
该加法器13212包括第三运算放大器N3、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11和第十二电阻R12,该第八电阻R8的一端和该第九电阻R9以及该第三运算放大器N3的负向输入端电连接,另一端和该第三运算放大器N3的输出端电连接;该第九电阻R9的另一端接地;该第十电阻R10的一端和该第一运放跟随电路13211电连接,另一端和该第十一电阻R11、该第十二电阻R12和该第三运算放大器N3的正向输入端电连接;该第十一电阻R11的另一端和该基准电压生成电路131电连接,该第十二电阻R12的另一端接地;该第三运算放大器N3的正向电源供电端和该第三预设电源端Q3电连接,该第三运算放大器N3的负向电源供电端接地;该第九电阻R9、该第十电阻R10、该第十一电阻R11和该第十二电阻R12具有第三电阻R3值,该第八电阻R8具有第四电阻R4值,该第三电阻R3值和该第四电阻R4值之间具有第三预设阻值比例。
其中,第三预设电源端Q3可以是额外设计的一个电源端,也可以是逻辑板中已有的一个电源端的复用,比如第三预设电源端Q3可以和第一预设电源端Q1复用一个电源端,也即该第三预设电源端Q3包括芯片电源端,该芯片电源端用于提供源极驱动芯片的驱动电压AVDD。
第二预设阻值比例可以根据导通电压VGH的大小而定,比如为11:4。第三预设阻值比例可以为2:1,此时,加法器13212对第一分量电压Vout1和该基准电压ELVDD-M进行1:1比例的相加,也可以是其它比例的相加,也即补偿后高电压VGMP=ELVDD-M+Vout1,补偿后低电压VGSP=ELVDD-M-Vout2。
在一些实施例中,请继续参见图5,该第二运放跟随电路13221包括第四运算放大器N4、第十三电阻R13和第十四电阻R14,该第十三电阻R13的一端和该第二预设电源端Q2电连接,另一端和该第四运算放大器N4的正向输入端、以及该第十四电阻R14电连接,该第十四电阻R14的另一端接地;该第四运算放大器N4的输出端和该第四运算放大器N4的负向输入端电连接、以及该减法器13222电连接;该第四运算放大器N4的正向电源供电端和第四预设电源端Q4电连接,该第四运算放大器N4的负向电源供电端接地;该第十三电阻R13的电阻值和该第十四电阻R14的电阻值之间具有第四预设阻值比例。
该减法器13222包括第五运算放大器N5、第十五电阻R15、第十六电阻R16、第十七电阻R17和第十八电阻R18,该第十五电阻R15的一端和该第十六电阻R16以及该第五运算放大器N5的负向输入端电连接,另一端和该第五运算放大器N5的输出端电连接;该第十六电阻R16的另一端和该第二运放跟随电路13221电连接;该第十七电阻R17的一端和该基准电压生成电路131电连接,另一端和该第十八电阻R18、以及该第五运算放大器N5的正向输入端电连接;该第十八电阻R18的另一端接地;该第五运算放大器N5的正向电源供电端和该第四预设电源端Q4电连接,该第四运算放大器N4的负向电源供电端接地;该第十五电阻R15、该第十六电阻R16、该第十七电阻R17和该第十八电阻R18具有相同的电阻值。
其中,第四预设电源端Q4可以是额外设计的一个电源端,也可以是逻辑板中已有的一个电源端的复用,比如第四预设电源端Q4可以和第一预设电源端Q1复用一个电源端,也即该第四预设电源端Q4包括芯片电源端,该芯片电源端用于提供源极驱动芯片的驱动电压AVDD。
第四预设阻值比例可以根据VGH的大小而定,比如9:6。第四预设阻值比例可以为1:1,此时,剑法器对第二分量电压Vout2和该基准电压ELVDD-M进行1:1比例的相减,也即补偿后高电压VGSP=ELVDD-M-Vout2。
在一些实施例中,第一补偿子电路1321、第二补偿子电路1322和基准电压生成电路131中均可以根据需求接入一些0欧姆的电阻,以方便调试或兼容设计。请继续参见图4和图5,第一补偿子电路1321中加法器13212的输出端、以及第二补偿子电路1322中减法器13222的输出端还可以设置一个具有相同阻值的调节电阻R19,该调节电阻R19的阻值远小于第一补偿子电路1321和第二补偿子电路1322中其它电阻的阻值,比如若第一补偿子电路1321和第二补偿子电路1322中的电阻为几十或几百千欧姆的阻值,则调节电阻R19的阻值可以为几十欧姆,以尽量使第一补偿子电路1321和第二补偿子电路1322的阻抗和数据电压信号的阻抗相匹配。
由上述可知,本申请实施例提供的显示模组10,包括电压补偿电路13、数据电压生成模块12、以及位于显示面板11相对两侧的第一电源电压输出端M1和第二电源电压输出端M2,第一电源电压输出端M1和第二电源电压输出端M2均与各个像素单元PX电连接,分别用于为像素单元PX提供第一电源电压ELVDD-1和第二电源电压ELVDD-2,该数据电压生成模块12与各个像素单元PX电连接,用于为像素单元PX提供数据电压;电压补偿电路13用于根据第一电源电压ELVDD-1和第二电源电压ELVDD-2,对数据电压进行补偿,电压补偿电路13和第一电源电压输出端M1、第二电源电压输出端M2、以及数据电压生成模块12电连接。本申请实施例提供的显示模组10能通过对数据电压Vdata进行补偿,来实现对电源电压ELVDD不同电压降的补偿,也即补偿改善ELVDD因显示面板11两侧柔性电路板的不同负载和阻值导致的不同电压降问题,尽量确保传输至每个像素单元PX的电源电压大小一致,提高大尺寸显示面板11的显示亮度、色度的均一性,提高显示效果。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,“多个”的含义是两个或两个以上。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
Claims (15)
1.一种显示模组,其特征在于,包括:
显示面板,所述显示面板包括呈行列排布的多个像素单元;
位于所述显示面板相对两侧的第一电源电压输出端和第二电源电压输出端,所述第一电源电压输出端和所述第二电源电压输出端均与各个所述像素单元电连接,分别用于为所述像素单元提供第一电源电压和第二电源电压;
数据电压生成模块,所述数据电压生成模块与各个所述像素单元电连接,用于为所述像素单元提供数据电压;
电压补偿电路,用于根据所述第一电源电压和所述第二电源电压,对所述数据电压进行补偿,所述电压补偿电路和所述第一电源电压输出端、所述第二电源电压输出端、以及所述数据电压生成模块电连接。
2.根据权利要求1所述的显示模组,其特征在于,所述电压补偿电路包括电连接的基准电压生成电路和补偿电路,所述基准电压生成电路还和所述第一电源电压输出端和所述第二电源电压输出端电连接,用于根据所述第一电源电压和所述第二电源电压生成基准电压,并将所述基准电压提供给所述补偿电路;
所述补偿电路还和所述数据电压生成模块电连接,用于根据所述基准电压生成补偿后高电压和补偿后低电压,并将所述补偿后高电压和所述补偿后低电压提供给所述数据电压生成模块;
所述数据电压生成模块用于根据所述补偿后高电压和所述补偿后低电压生成数据电压,并将所述数据电压提供给所述像素单元。
3.根据权利要求2所述的显示模组,其特征在于,所述基准电压生成电路包括第一运算放大器、第一电阻、第二电阻、第三电阻、第四电阻和第五电阻,其中:
所述第一电阻和所述第二电阻的一端分别和所述第一运算放大器的反向输入端电连接,所述第一电阻的另一端和所述第一运算放大器的输出端电连接,所述第二电阻的另一端接地;所述第三电阻、所述第四电阻和所述第五电阻的一端分别和所述第一运算放大器的正向输入端电连接,所述第三电阻的另一端和所述第一电源电压输出端电连接,所述第四电阻的另一端和所述第二电源电压输出端电连接,所述第五电阻的另一端接地;所述第一运算放大器的正向电源供电端和第一预设电源端电连接,所述第一运算放大器的负向电源供电端接地;
所述第一电阻、所述第二电阻、所述第三电阻和所述第四电阻具有第一电阻值,所述第五电阻具有第二电阻值,所述第一电阻值和所述第二电阻值之间具有第一预设阻值比例。
4.根据权利要求3所述的显示模组,其特征在于,所述第一预设电源端包括芯片电源端,所述芯片电源端用于提供源极驱动芯片的驱动电压。
5.根据权利要求2所述的显示模组,其特征在于,所述补偿电路包括第一补偿子电路和第二补偿子电路,所述第一补偿子电路和所述第二补偿子电路均与第二预设电源端、以及所述基准电压生成电路电连接;
所述第一补偿子电路用于根据所述第二预设电源端提供的电压和所述基准电压生成所述补偿后高电压;
所述第二补偿子电路用于根据所述第二预设电源端提供的电压和所述基准电压生成所述补偿后低电压。
6.根据权利要求5所述的显示模组,其特征在于,所述第二预设电源端用于提供所述像素单元对应的导通电压。
7.根据权利要求5所述的显示模组,其特征在于,所述第一补偿子电路包括电连接的第一运放跟随电路和加法器,所述第一运放跟随电路还与所述第二预设电源端电连接,用于对所述第二预设电源端输出的电压分压生成第一分量电压,并将所述第一分量电压提供给所述加法器;所述加法器还和所述基准电压生成电路电连接,用于对所述第一分量电压和所述基准电压进行相加,得到所述补偿后高电压。
8.根据权利要求7所述的显示模组,其特征在于,所述第一运放跟随电路包括第二运算放大器、第六电阻和第七电阻,所述第六电阻的一端和所述第二预设电源端电连接,另一端和所述第二运算放大器的正向输入端、以及所述第七电阻电连接,所述第七电阻的另一端接地;所述第二运算放大器的输出端和所述第二运算放大器的负向输入端、以及所述加法器电连接;所述第二运算放大器的正向电源供电端和第三预设电源端电连接,所述第二运算放大器的负向电源供电端接地;
所述第六电阻的电阻值和所述第七电阻的电阻值之间具有第二预设阻值比例。
9.根据权利要求8所述的显示模组,其特征在于,所述加法器包括第三运算放大器、第八电阻、第九电阻、第十电阻、第十一电阻和第十二电阻,所述第八电阻的一端和所述第九电阻以及所述第三运算放大器的负向输入端电连接,另一端和所述第三运算放大器的输出端电连接;所述第九电阻的另一端接地;所述第十电阻的一端和所述第一运放跟随电路电连接,另一端和所述第十一电阻、所述第十二电阻和所述第三运算放大器的正向输入端电连接;所述第十一电阻的另一端和所述基准电压生成电路电连接,所述第十二电阻的另一端接地;所述第三运算放大器的正向电源供电端和所述第三预设电源端电连接,所述第三运算放大器的负向电源供电端接地;
所述第九电阻、所述第十电阻、所述第十一电阻和所述第十二电阻具有第三电阻值,所述第八电阻具有第四电阻值,所述第三电阻值和所述第四电阻值之间具有第三预设阻值比例。
10.根据权利要求8所述的显示模组,其特征在于,所述第三预设电源端包括芯片电源端,所述芯片电源端用于提供源极驱动芯片的驱动电压。
11.根据权利要求5所述的显示模组,其特征在于,所述第二补偿子电路包括电连接的第二运放跟随电路和减法器,所述第二运放跟随电路还与所述第二预设电源端电连接,用于对所述第二预设电源端输出的电压分压生成第二分量电压,并将所述第二分量电压提供给所述减法器;所述减法器还和所述基准电压生成电路电连接,用于对所述基准电压和所述第二分量电压进行相减,得到所述补偿后低电压。
12.根据权利要求11所述的显示模组,其特征在于,所述第二运放跟随电路包括第四运算放大器、第十三电阻和第十四电阻,所述第十三电阻的一端和所述第二预设电源端电连接,另一端和所述第四运算放大器的正向输入端、以及所述第十四电阻电连接,所述第十四电阻的另一端接地;所述第四运算放大器的输出端和所述第四运算放大器的负向输入端电连接、以及所述减法器电连接;所述第四运算放大器的正向电源供电端和第四预设电源端电连接,所述第四运算放大器的负向电源供电端接地;
所述第十三电阻的电阻值和所述第十四电阻的电阻值之间具有第四预设阻值比例。
13.根据权利要求12所述的显示模组,其特征在于,所述减法器包括第五运算放大器、第十五电阻、第十六电阻、第十七电阻和第十八电阻,所述第十五电阻的一端和所述第十六电阻以及所述第五运算放大器的负向输入端电连接,另一端和所述第五运算放大器的输出端电连接;所述第十六电阻的另一端和所述第二运放跟随电路电连接;所述第十七电阻的一端和所述基准电压生成电路电连接,另一端和所述第十八电阻、以及所述第五运算放大器的正向输入端电连接;所述第十八电阻的另一端接地;所述第五运算放大器的正向电源供电端和所述第四预设电源端电连接,所述第四运算放大器的负向电源供电端接地;
所述第十五电阻、所述第十六电阻、所述第十七电阻和所述第十八电阻具有相同的电阻值。
14.根据权利要求1-13中任一项所述的显示模组,其特征在于,所述显示模组还包括芯片电源、以及与所述芯片电源电连接的第一柔性电路板和第二柔性电路板,所述芯片电源用于为所述第一柔性电路板和所述第二柔性电路板提供初始电源电压,所述第一柔性电路板和所述第二柔性电路板分别位于所述显示面板的相对两侧,且所述第一柔性电路板包括所述第一电源电压输出端,所述第二柔性电路板包括所述第二电源电压输出端。
15.根据权利要求1-13中任一项所述的显示模组,其特征在于,所述显示模组还包括多条第一电源线、多条第二电源线和多条数据线,所述多条第一电源线和所述多条第二电源线交叉连接为网状结构,所述网状结构和所述像素单元、所述第一电源电压输出端和所述第二电源电压输出端电连接,用于将所述第一电源电压和所述第二电源电压提供给所述像素单元;每条所述数据线和所述数据电压生成模块、以及一列所述像素单元电连接,用于将所述数据电压提供给相应列的所述像素单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310582298.0A CN116543701A (zh) | 2023-05-22 | 2023-05-22 | 显示模组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310582298.0A CN116543701A (zh) | 2023-05-22 | 2023-05-22 | 显示模组 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116543701A true CN116543701A (zh) | 2023-08-04 |
Family
ID=87452244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310582298.0A Pending CN116543701A (zh) | 2023-05-22 | 2023-05-22 | 显示模组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116543701A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116755579A (zh) * | 2023-08-18 | 2023-09-15 | 合肥联宝信息技术有限公司 | 一种显示装置的补偿电路、电压补偿方法及电子设备 |
-
2023
- 2023-05-22 CN CN202310582298.0A patent/CN116543701A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116755579A (zh) * | 2023-08-18 | 2023-09-15 | 合肥联宝信息技术有限公司 | 一种显示装置的补偿电路、电压补偿方法及电子设备 |
CN116755579B (zh) * | 2023-08-18 | 2023-11-28 | 合肥联宝信息技术有限公司 | 一种显示装置的补偿电路、电压补偿方法及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108399895B (zh) | 显示面板及其驱动方法、显示装置 | |
US7808493B2 (en) | Displaying apparatus using data line driving circuit and data line driving method | |
CN108039148A (zh) | 一种显示面板和电子设备 | |
CN107765487B (zh) | 一种显示装置 | |
CN114830218A (zh) | 显示模块及其驱动方法 | |
CN210667751U (zh) | 显示基板和显示装置 | |
CN112435622B (zh) | 显示基板及其驱动方法、显示装置 | |
JP4932365B2 (ja) | 表示装置の駆動装置及びこれを含む表示装置 | |
CN112164370B (zh) | 像素电路及其驱动方法、电子设备 | |
US20070018933A1 (en) | Driving circuit for display device and display device having the same | |
CN111951709A (zh) | 显示装置和驱动显示装置的方法 | |
CN101169915A (zh) | 利用与灰度对应的灰度电压的显示装置和显示板驱动器 | |
KR20170136091A (ko) | 화소 유닛 및 이를 포함하는 표시 장치 | |
CN113096596A (zh) | 显示基板及其驱动方法和显示装置 | |
CN116543701A (zh) | 显示模组 | |
CN113508430B (zh) | 像素电路、显示基板和显示装置 | |
CN114283739B (zh) | 像素电路及其驱动方法、显示装置 | |
CN113838415B (zh) | 像素驱动电路及其驱动方法、显示面板及显示装置 | |
US10199002B2 (en) | Electrooptical device, electronic apparatus, and method for driving electrooptical device | |
KR20150009861A (ko) | 표시 장치 및 그 구동 방법 | |
CN114360440B (zh) | 像素电路及其驱动方法、发光装置 | |
CN115602111A (zh) | 显示装置 | |
KR102028326B1 (ko) | 표시장치 | |
KR20080075612A (ko) | 표시 장치 | |
WO2023240522A1 (zh) | 显示面板组件及其驱动方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |