CN116530020A - 跨越多个物理通道的adc数据速率的配置 - Google Patents

跨越多个物理通道的adc数据速率的配置 Download PDF

Info

Publication number
CN116530020A
CN116530020A CN202180077946.6A CN202180077946A CN116530020A CN 116530020 A CN116530020 A CN 116530020A CN 202180077946 A CN202180077946 A CN 202180077946A CN 116530020 A CN116530020 A CN 116530020A
Authority
CN
China
Prior art keywords
adc
adcs
data rate
unit
subset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180077946.6A
Other languages
English (en)
Inventor
S·莫塔
C·A·曼库斯
K·戴维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adikai Co ltd Trade Name Indi Semiconductor
Original Assignee
Adikai Co ltd Trade Name Indi Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adikai Co ltd Trade Name Indi Semiconductor filed Critical Adikai Co ltd Trade Name Indi Semiconductor
Publication of CN116530020A publication Critical patent/CN116530020A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/22—Analogue/digital converters pattern-reading type
    • H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
    • H03M1/28—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
    • H03M1/30—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental
    • H03M1/303—Circuits or methods for processing the quadrature signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种集成电路，包括N个单位模数转换器(ADC)的集合，该N个单位ADC的集合具有通用体系架构并且提供聚合数据速率。而且，该集成电路包括选择N个单位ADC的集合的子集的控制逻辑，以便实现不同数据速率的子ADC，每个数据速率可以是N个单位ADC的聚合数据速率的N倍的倒数的任意整数倍。此外，控制逻辑可以动态地即时或逐帧选择子集。这种动态选择可以在引导时间和/或运行时间发生。此外，给定的不同数据速率可以与集成电路中的多相时钟的一个或多个相位对应，其中多相时钟可以包括与多个可能子集对应的多个相位，并且给定的选择的子集可以不是使用所有可用的相位。

Description

跨越多个物理通道的ADC数据速率的配置
技术领域
本公开涉及模数转换器(ADC)，该ADC包括可动态配置成具有不同、任意数据速率的子集的单位ADC的集合。
背景技术
许多现有系统通过以降低ADC数据速率为代价对多个ADC样本求平均来改善ADC分辨率。但是，在一些现有系统中，特定ADC聚合数据速率的运行时间分配需要跨越可变数量的物理输入通道。现有的ADC通常通过对物理输入通道的子集进行循环采样来解决这个问题。这种时分多路访问降低了为任何一个通道分配的数据速率。
但是，这种方法常常有缺点。值得注意的是，物理通道通常不会同时被采样。而且，为了生成每个后续样本而将如此高数据速率的ADC快速断开和重新连接到每个物理输入固有地引入了稳定时间误差和通道之间的串扰。
因此，期望有一种ADC体系架构能够克服上述限制，并在采样率与物理ADC通道的数量之间提供灵活的折衷，而不以每通道数据速率让步ADC分辨率(或有效位数或ENOB)。这样的实施方式对于主动测距接收器系统是有用的。
在一些系统中，精细的空间分辨率(例如，在XY中)要求大量的物理输入通道。但是，可以容忍每个空间通道较低的ADC采样率。可替代地，在其它系统中，高范围分辨率(Z)要求在较少数量的物理通道上的高ADC采样率。作为回报，更粗略的空间采样(例如，在XY中)是可接受的。
此外，在自适应测距系统中，常常期望执行以范围分辨率为代价最大化空间采样的初始扫描。随后在所选择的物理通道子集上使用更高数据速率的ADC采样进行放大。但是，这些能力常常增加总体系统成本、功率和复杂性。
发明内容
描述了ADC的实施例。这个ADC包括N个单位ADC的集合，其中所述N个单位ADC的集合中的给定ADC具有通用体系架构，并且所述N个单位ADC的集合提供聚合数据速率。而且，ADC包括耦合到N个单位ADC的集合的控制逻辑。在操作期间，控制逻辑选择N个单位ADC的集合中的具有与聚合数据速率不同的数据速率的子集，其中给定子集的给定数据速率包括与聚合数据速率的N倍的倒数的非零整数倍对应的可变数据速率。
注意的是，N个单位ADC的集合可以包括时间交错的ADC。
而且，子集可以具有通用采样时间。
此外，控制逻辑可以动态地选择子集。例如，控制逻辑可以逐帧动态地选择子集。此外，控制逻辑可以至少部分地基于被识别为满足预定义准则或具有预定义特性的帧的至少一部分来动态地选择子集。在一些实施例中，控制逻辑可以在ADC的引导时间或运行时间动态地选择子集。
而且，ADC可以包括具有与多个可能子集对应的相位的多相时钟，其中给定子集使用多相时钟的相位中的一个或多个，并且所选择的子集不是使用所有相位。注意的是，控制逻辑可以为给定子集选择相位中的一个或多个。此外，相位的数量可以大于N个单位ADC的集合中的ADC的数量。此外，相位的数量可以是N个单位ADC的集合中的ADC的数量和每个子集中的ADC的数量的最小公倍数。
在一些实施例中，子集可以包括不同数量的ADC并且其中至少两个子集可以具有彼此不同的数据速率。
注意的是，虽然子集具有任意数量的ADC，但控制逻辑可以使用ADC到子集的预定义指派。例如，预定义指派可以至少部分地基于子集的期望采样时间。
而且，子集可以具有不同的采样时间。
此外，给定子集可以包括使用彼此等间隔的通用采样时间执行输入信号的正交测量的ADC。
此外，控制逻辑可以包括：存储程序指令的存储器；以及耦合到存储器的执行程序指令的处理器。当由处理器执行时，程序指令使ADC执行选择。
另一个实施例提供了一种包括ADC的集成电路。
另一个实施例提供了一种包括ADC的电子装置。
另一个实施例提供了一种用于选择N个单位ADC的集合中的一个或多个子集的方法。这种方法包括由ADC执行的操作中的至少一些。
提供本发明内容是为了说明一些示例性实施例，以提供对本文描述的主题的一些方面的基本理解。因而，将认识到的是，上述特征是示例并且不应当被解释为以任何方式缩小本文描述的主题的范围或精神。从以下具体实施方式，附图和权利要求中，本文描述的主题的其它特征、方面和优点将变得清楚。
附图说明
图1是图示根据本公开的一些实施例的包括N个单位ADC的集合的模数转换器(ADC)的示例的框图。
图2是图示根据本公开的一些实施例的将图1的ADC中的两个1GS/s单位ADC拆分成四个500MS/s单位ADC的固定相对采样的示例的图。
图3A是图示根据本公开的一些实施例的图1的ADC中的交错和非交错开关配置的示例的图。
图3B是图示根据本公开的一些实施例的图1的ADC中的交错和非交错开关配置的示例的图。
图4是图示根据本公开的一些实施例的通过将图1的ADC中的两个1GS/s单位ADC拆分成四个500MS/s单位ADC的同时采样的示例的图。
图5A是图示根据本公开的一些实施例的用于在图1的ADC中的输出样本中维持相等时间间距的同时灵活分解可用聚合数据速率的相等数量的单位ADC和采样时钟相位的示例的图。
图5B是图示根据本公开的一些实施例的用于在图1的ADC中的输出样本中维持相等时间间距的同时灵活分解可用聚合数据速率的不等数量的单位ADC和采样时钟相位的示例的图。
图6是图示根据本公开的一些实施例的用于使用图1的ADC来选择N个单位ADC的集合中的一个或多个子集的方法的示例的流程图。
注意的是，相同的附图标记贯穿所有附图指代对应的部分。而且，同一部分的多个实例由通过破折号与实例编号分开的通用前缀指定。
具体实施方式
描述了ADC。这个ADC包括N个单位ADC的集合，其中所述N个单位ADC的集合中的给定ADC具有通用体系架构，并且所述N个单位ADC的集合提供聚合数据速率。而且，ADC包括耦合到N个单位ADC的集合的控制逻辑。在操作期间，控制逻辑选择N个单位ADC的集合中的具有与聚合数据速率不同的数据速率的子集，其中给定子集的给定数据速率包括与聚合数据速率的N倍的倒数的非零整数倍对应的可变数据速率。
通过为ADC提供可重新配置的ADC硬件，这些电路技术可以启用各种用例，并且可以降低总体系统成本、功率和/或复杂性。例如，电路技术可以允许至少部分地基于在至少通道的子集中检测到的活动来改变ADC数据速率或配置。可替代地，可以请求控制器或监督者(或操作者)改变ADC数据速率和/或配置。因此，控制器或监督者可以至少部分地基于过去的历史或预期的数据速率要求来改变配置。而且，电路技术可以解决N个单位ADC的集合的初始分配器复位问题，因此可以确定地知道哪些单位ADC与哪个物理通道相关联。因此，虽然电路技术允许选择任意子集，但在一些实施例中，可以预定义单位ADC到与(一个或多个)特定物理通道相关联的(一个或多个)特定子集的指派。此外，电路技术可以允许同时采样要求放宽为“已知且固定”的相对采样要求，以便简化实施方式和/或确定可以获得什么，诸如解耦多相时钟计时与ADC中的开关矩阵。此外，该电路技术可以允许针对小素数K实现K掷开关矩阵，即使数据速率改变，例如在电容负载减少或最小的情况下，也能在物理输入通道上保持高模拟带宽。在一些实施例中，电路技术可以促进不等数据速率的ADC(与使用“除以2”方法相反)。这些能力中的一个或多个可以允许ADC用于各种各样的系统、电子装置和应用中。
我们现在描述ADC的实施例。图1呈现了具有N个单位ADC 110的集合的ADC 100的示例。值得注意的是，在图1中，在任何给定的采样时间，N个单位ADC 110(其中N是非零整数)的集合的子集正在处理一个或多个输入信号118的样本，并且N个单位ADC 110的集合的其余部分可在后续采样时间用于处理。在一些实施例中，控制器112或控制逻辑实现用于在N个单位ADC 110的集合中进行选择的决策技术。例如，控制器112可以配置开关矩阵120以将输入信号118(其中M是非零整数)路由到N个单位ADC 110的集合的子集。注意的是，开关矩阵120可以选择性地将给定输入信号耦合到N个单位ADC 110的集合中的零个或多个。而且，ADC 100中的多路复用器114可以组合来自N个单位ADC 110的集合的子集的输出样本以提供输出。此外，ADC 100可以包括具有与多个可能子集对应的相位的多相时钟发生器(MPCG)116，并且MPCG 116可以至少部分地基于来自控制器112的指令而向N个单位ADC 110的集合的子集提供具有相关联相位的时钟信号。注意的是，N个单位ADC 110的集合可以包括时间交错的ADC。在一些实施例中，N个单位ADC 110的集合可以包括一个或多个ADC体系架构，包括：闪存、二进制逐次逼近和/或流水线。
例如，N个单位ADC 110的集合可以各自具有数据速率R，数据速率R可以被划分为尺寸为M1、M2、...Mi、Mi+1、...、ML的L个不相交的子集，使得对于非负整数值Ml，Ml＝N。通过适当的开关配置，这L个子集中的每个子集时间交错其Ml个单位ADC，以对第i个通道实现R·Ml的数据速率。L的选择和指派的子集{Ml}可以由控制器112使用软件和/或硬件来配置。
在一些实施例中，M1＝M2＝…＝Ml＝…＝ML＝K，因此N＝K·L，导致(N/K)个ADC通道，每个通道拥有K·R的数据速率。通过选择N具有多个正整数因子，可以促进这种布置。例如，对于N＝4，ADC 100中的适当开关配置允许创建具有4R的数据速率的一个时间交错的ADC，或各自具有2R的数据速率的两个时间交错的ADC，或以原始数据速率R独立操作的四个ADC。类似地，对于N＝6，附加的可能性可用，其中选择是数据速率为6R的单个ADC、数据速率各自为3R的两个ADC、数据速率各自为2R的三个ADC或以原始数据速率R独立操作的六个独立ADC。一般而言，N＝2a结果可以被实现(其中a是整数)为嵌套二元(或嵌套4路)开关树，但用于N＝2a·3b·5c…(其中b和c是与a相同或不同的整数)等的其它配置在开关矩阵和采样并保持设计的实际限制范围内是可能的。
在其它实施例中，L个子集的尺寸不相等，即使它们的尺寸之和仍然是N。注意的是，给定子集Ml的尺寸可以是0。这种配置可以跨越多个(L个)物理通道提供不相等的数据速率分配。例如，可能期望控制器112取决于环境条件或用例规范(例如，分辨率)以与眼睛如何在宽视野上维持低分辨率周边视觉同时在视野的中心仍提供高分辨率视觉类似的方式使用软件重新配置数据速率。因此，N个单位ADC 110的集合的子集中的至少一个的分辨率可以至少部分地基于先前不同分辨率帧或图像的至少一部分来动态适配。所公开的实施例允许以电子方式选择“中心”，而无需机械移动。可替代地，可以使用更多的低数据速率单位ADC来轮询等待感兴趣信号的输入通道，然后控制器112可以做出决策，以一旦发现感兴趣的信号就立即使用其余的单位ADC增加输入通道的子集上的数据速率。以这种方式，无论是用于轮询多个不同的物理输入通道，还是作为查看给定物理输入通道的更高数据速率ADC的一部分，大多数单位ADC都可以随时使用。
值得注意的是，对于N＝4，控制器112可以选择L＝2、M1＝1和M2＝3以提供具有数据速率R和3R的两个单位ADC。作为另一个示例，从N＝L＝4的配置开始(即，四个ADC，每个ADC具有R的数据速率，轮询四个通道)，当在通道1上发现感兴趣的信号时，控制器112可以向那个通道分配3R的数据速率，同时允许具有R的数据速率的第四单位ADC跨越其余三个通道以循环模式操作。如果现在在(比方说)通道3上发现了更感兴趣的第二信号，那么控制器112可以重新分配总数据速率，以在通道1和3上现在具有2R和2R的数据速率。可替代地，控制器112可以重新分配总体数据速率，使得R和2R的数据速率被分配给通道1和3，并且具有R的数据速率的第四ADC通道可以用于循环轮询通道2和4。
图2呈现了图示将ADC 100中的两个1GS/s单位ADC拆分成四个500MS/s单位ADC的固定相对采样的示例的图。值得注意的是，I ADC 210是1GS/s ADC，它通过时间交错N＝8个单位ADC 212实现，每个单位ADC 212具有125MS/s的数据速率。在图2中，箭头指示这些单位ADC 212的采样时间(对于给定的单位ADC，每8ns一个样本)。当N＝8个单位ADC 212被拆分成L＝2个不相交的子集(有时分别称为奇子集和偶子集)时，获得各自以500MS/s运行并且被称为I0 ADC 214和I1 ADC 216的两个ADC。这两个ADC可以连接到两个独立的输入(诸如两个不同的输入通道)。但是，输入不再被同时采样，因为I0 ADC 214和I1 ADC 216的采样时间或时刻被1ns的固定定时偏移分开，如图2中可以看到的。
对于两个独立的实值信号的分析，这种固定定时偏移常常是可接受的，因为假设独立性，所以采样实例中每个实值信号的初始相位对后续(下游)分析的影响较小。例如，在相干测距系统中，可能仅要求输出频谱的量值来确定目标的存在和到目标的范围。因此，将单个ADC拆分成L个非同时采样的ADC的能力对于在L个物理通道之间分发聚合数据速率可以是有利的。
但是，许多通信和感测系统可能要求正交采样，其中需要两个ADC对同相(I)和正交(Q)分量进行采样。这两个分量必须同时被采样。再次参考图2，被称为I ADC 210和Q ADC218的两个ADC可以用于以原始1GS/s采样率执行这个正交采样操作。例如，I ADC 218是1GS/s ADC，它通过时间交错N＝8个单位ADC 220实现，每个单位ADC 220的数据速率都是125MS/s。注意的是，实部可以由图2中的实线箭头表示，而虚部或异相部分可以由图2中的虚线箭头表示。
为了扩展这种方法以在两个独立通道上执行正交采样，可能要求四个ADC。以与将I ADC 210拆分成L＝2个不相交的子集从而产生I0 ADC 214和I1 ADC 216类似的方式，QADC 218也可以被拆分成Q0 ADC 222和Q1 ADC 224。注意的是，子集{I0，Q0}和{I1，Q1}中的每一个都形成可以用于对两个独立的输入通道进行正交采样的一对同时采样ADC。与之前讨论的类似，这两个通道之间1ns的定时偏移在许多对信号的初始相位不敏感的光谱感测应用中可能并不显著。
因此，在不改变由N＝8个单位ADC组成的原始ADC的多相时钟体系架构的情况下，只需通过重新配置输入开关设计而不改变单位ADC的时钟设计体系架构，就可以在L＝2个独立通道上分发聚合数据速率。输入开关设计的示例在图3A和图3B中示出，这些图分别呈现了ADC 100中的交错和非交错开关配置的示例。值得注意的是，当被时间交错时，IN1信号310馈送两个缓冲器312并且IN2信号314被断开。这种配置可以提供1GS/s ADC。可替代地，当不时间交错时，IN1信号310和IN2信号314可以各自馈送缓冲器312中的相应单个缓冲器并且可以各自对称地加载有缓冲器输入和开关316中的一个打开开关。这种配置可以提供两个500MS/s ADC。
注意的是，图3图示了用于小素数K的K掷开关矩阵的实施方式，即使数据速率改变(例如，电容负载降低或最小)，也在物理输入通道上保持高模拟带宽。在一些实施例中，可以将更多缓冲器312和/或开关316并行添加到图3中所示的体系架构。
虽然前面的实施例具有实际优势，但由于采样时间偏移，它们可能不允许将最初设计用于实值采样的单个更高数据速率(例如，1GS/s)的ADC拆分成两个ADC以支持正交采样。
图4呈现了通过在ADC 100中将两个1GS/s单位ADC 410和416拆分成四个500MS/s单位ADC来同时采样的示例的图。值得注意的是，图4图示了在ADC 410已被拆分成I0 ADC412和I1 ADC 414(它们分别可以对通道0和通道1的同相分量进行采样)之后用于完全同时采样方法的期望采样时刻。这种采样方法可能要求改变时钟设计体系架构，以便将相同的采样相位时钟分别应用于I0 ADC 412和I1 ADC 414。这也可以针对ADC 416完成，从而分别产生Q0 ADC 418和Q1 ADC 420对(它们可以对通道0和通道1的异相分量进行采样)。注意的是，所有ADC都可以具有相同的采样相位时钟，这可以允许它们任意配对在一起(或放置在具有多于两个单位ADC的子集中)。因此，可以同时对来自I0 ADC 412、I1 ADC 414、Q0ADC418和Q1 ADC 420的给定时间的任意一对样本进行采样。这种方法可以使设计更具通用性，不仅适用于正交采样系统，而且适用于具有同时采样ADC的集合的任意系统。
如前所述，电路技术可以促进不等数据速率的ADC(与“除以2”方法相反)。值得注意的是，当将时间交错的ADC划分成L个不相交的子集时，可以注意确保结果所得的L个ADC中的每个ADC的输出样本时间间距是恒定的。这个要求可以被用于设计将N个单位ADC的集合划分成L个子集的灵活的多相时钟发生器(诸如多相时钟发生器116)。
如所指示的，图2提供了不正确指派的图示。值得注意的是，在提出的L＝2个不相交的子集中将时钟相位指派给单位ADC不能简单地是{0，1，2，3}和{4，5，6，7}，否则用于每个500MS/s ADC的前四个输出样本的连续样本之间的相对采样时间间距是1ns，但第4个与第5个样本之间的间距是5ns。目标是使输出样本等间距例如2ns。因此，这可以在图2中所示的实施例中通过选择偶数和奇数时钟相位以指派给L＝2个不相交的子集，例如{0，2，4，6}和{1，3，5，7}，来隐含地执行。这种方法可以为L＝2个ADC中的每一个在输出流中保持相等的时间间距。
一般而言，当相等的2的幂数量的单位ADC和时钟相位可用时，指派可以是直截了当的，并且总体数据速率的分配也遵循或具有2的幂。例如，通过选择以下时钟相位的指派：ADC0：{0，4}；ADC1：{1，5}；ADC2：{2，6}；以及ADC3：{3，7}，图2中的单位ADC的集合可以被划分为L＝4个单位ADC的子集，每个单位ADC以四分之一数据速率(250MS/s)运行，具有等间隔的输出样本。
通过时钟相位的如下指派：ADCA：{0，2，4，6}；ADCB：{1，5}；以及ADCC：{3，7}，到500MS/s的二分之一数据速率ADC(例如，ADCA)和250MS/s的两个四分之一数据速率ADC(例如，ADCB和ADCC)的不等数据速率分配也是可能的。
在一些实施例中，考虑可用时钟相位的数量和单位ADC的数量都等于N的情况，并且施加限制，即，每个单位ADC接收唯一的时钟相位并且恰好在L个不相交的子集中的一个中使用。将时钟相位指派给单位ADC(例如，由控制器112)可以取决于N的质因数分解，或者更精确地说，取决于以确保相等时间采样的特定方式创建总和为1的分数倒数xi/N的集合的能力，其中xi是1与N之间的整数，包括1和N。注意的是，作为和的一部分的每个分数都可以被简化为标准形式p/q，其中p和q互质(例如，2/6简化为1/3)。另外，还可以施加两个进一步的限制：(1)对于所有约化分数，p＝1，以及(2)当分母的集合{q}按升序排列时，最小的分母必须是所有其它分母的因数。
例如，在N＝6个单位ADC由产生编号为0到5的相位的6相时钟发生器馈送的系统中，以下具有相等时间间距的数据速率分解可以是可能的(其中1被认为是全速率)。
六个ADC，每个ADC为六分之一数据速率：1＝1/6+1/6+1/6+1/6+1/6+1/6。在这个实施例中，单位ADC i得到时钟相位i，并且最小的分母六除以所有其它分母(6，6，6，6，6)。
三个ADC，每个ADC为三分之一数据速率：1＝1/3+1/3+1/3。在这个实施例中，单位ADC i得到时钟相位{i，i+3}，其中i＝0，1，2，并且最小的分母三除以所有其它分母(3，3)。
四个ADC，一个为二分之一数据速率并且三个为六分之一数据速率：1＝1/2+1/6+1/6+1/6。在这些实施例中，作为二分之一数据速率ADC的一部分的单位ADC得到时钟相位{0，2，4}，并且六分之一数据速率单位ADC得到其余时钟相位{1，3，5}中的每一个。注意的是，最小的分母二除以所有其它分母(6，6，6)。
四个ADC，两个为三分之一数据速率并且两个为六分之一数据速率：1＝1/3+1/3+1/6+1/6。在这些实施例中，作为三分之一数据速率ADC i的一部分的单位ADC得到时钟相位{i，i+3}，其中i＝0，1，并且六分之一数据速率ADC各自得到其余时钟相位{2，5}中的每一个。注意的是，最小的分母三除以所有其它分母(3，6，6)。
类似地，为了说明在全数据速率模式下由12相时钟发生器馈送的N＝12个单位ADC配置，可以使用以下指派。值得注意的是，五个ADC，一个为二分之一数据速率、一个为四分之一数据速率并且三个为十二分之一数据速率：1＝1/2+1/4+1/12+1/12+1/12。在这些实施例中，作为二分之一数据速率ADC的一部分的单位ADC得到时钟相位{0，2，4，6，8，10}，作为四分之一数据速率ADC的一部分的单位ADC得到时钟相位{1，5，9}，并且十二分之一速率ADC得到其余时钟相位{3，7，11}中的每一个。注意的是，最小的分母二除以所有其它分母(4，12，12，12)。
在一些实施例中，为了实现总体数据速率的任意划分，可以去除单位ADC的数量等于多相时钟发生器中的时钟相位的数量的限制。这可以是合理的，因为时间交错的ADC的成本(面积和功率)通常由单位ADC设计及其数量，而不是由多相时钟发生器主导。因此，为了实现将数据速率任意划分为L个不相交的子集，增加系统中可用的时钟相位的数量而不一定增加单位ADC的数量可以是有利的。
这在图5A和图5B中图示，这些图分别呈现了用于在ADC 100中的输出样本中维持相等时间间距的同时灵活分解可用聚合数据速率的分别相等和不等数量的单位ADC和采样时钟相位的示例的图。值得注意的是，如图5A中所示，考虑这样一种情况，其中存在数据速率为1GS/s的时间交错的ADC，其由四个交错的单位ADC组成，每个单位ADC贡献250MS/s的数据速率。这个ADC可以使用具有四个相位的相位时钟发生器来实现。因此，在这个实施例中，时钟相位的数量等于单位ADC的数量。但是，在这个实施例中，在维持输出样本中的相等时间间距的同时，只能实现数据速率的二的幂分解。
可替代地，期望的目标可以是创建750MS/s ADC和一个250MS/sADC，即，以3:1的比率拆分可用数据速率，同时仍维持结果所得的输出样本之间的相等间距。这对于4相时钟发生器是不可能的，因为输出样本间隔不等。
如图5B中所示，具有相同周期的12相时钟发生器可以在两种模式下实现输出样本中所需的相等间距，如下所示。在750MS/s/250MS/s模式的L＝2不等拆分中，750MS/s模式ADC中包括的三个单位ADC使用相等分开的时钟相位{0，4，8}(在图5B中标记为510-1、510-2和510-3)，而任何可用的时钟相位可以用于250MS/s ADC中的单位ADC，以在250MS/s ADC与750MS/s ADC之间创建任何期望的相位偏移关系(例如，挑选时钟相位{0，4，8}之一将导致同时采样)。例如，可以至少部分地基于期望的相对定时偏移来选择250MS/s ADC中的采样时钟相位。因此，这个相位时钟发生器促进数据速率的3:1分解，同时在输出样本中维持相等的时间间距。而且，同相时钟发生器还可以支持图5A中所示的1G/s模式。值得注意的是，四个单位ADC可以使用相等分开的时钟相位{0，3，6，9}，其在图5B中被标记为512-1、512-2、512-3和512-4。
因此，所需的时钟相位的数量可以是可用的单位ADC的数量和L个不相交的子集中的每个子集中所需的单位ADC的数量的最小公倍数，从而实现期望的数据速率分解。
在本讨论中，帧可以包括图像，其中单位ADC的集合的不同子集接收与不同空间位置或区域对应的模拟输入。可替代地，在一些实施例中，诸如在扫描系统中，可以在时间间隔(诸如数毫秒)内逐渐捕获帧。因此，在这些实施例中，单位ADC的集合的子集可以接收与在不同时间捕获的不同空间位置或区域对应的模拟输入。
虽然前面的实施例说明了具有特定数量和类型的组件(诸如N个单位ADC的集合或多个输入)的ADC，但在其它实施例中，可以有更多或更少组件，可以组合两个或更多个组件，可以使用两个或更多个组件来实现单个组件，和/或可以有不同类型的组件。例如，在ADC 100中，可以存在不同输入信号的多个实例，这些实例是使用N个单位ADC的集合的实例的不同或相同动态子集采样的。可替代地或附加地，输入缓冲器和开关矩阵120的位置可以颠倒，使得输入缓冲器在开关矩阵120之后(而不是在开关矩阵120之前，如图1中所示)。
我们现在描述方法的实施例。图6呈现了图示用于选择ADC(诸如图1的ADC 100)中的N个单位ADC的集合的一个或多个子集的方法600的示例的流程图。在操作期间，ADC可以接收一个或多个输入信号(操作610)。然后，ADC可以分析一个或多个输入信号(操作612)以检测预定义准则或确定输入信号中的至少一个的预定义特性。接下来，ADC可以选择N个单位ADC的集合中的具有与N个单位ADC的集合的聚合数据速率不同的数据速率的一个或多个子集(操作614)。注意的是，给定子集的给定数据速率可以包括与聚合数据速率的N倍的倒数的整数倍对应的可变数据速率。
在方法600的一些实施例中，可以有附加的或更少的操作。而且，操作的次序可以改变，和/或两个或更多个操作可以组合到一个操作中。
所公开的ADC和电路技术可以是任何电子装置(或者可以包括在其中)。例如，电子装置可以包括：蜂窝电话或智能电话、平板计算机、膝上型计算机、笔记本计算机、个人或台式计算机、上网本、媒体播放器装置、电子图书装置、装置、智能手表、可穿戴计算装置、便携式计算装置、消费者电子装置、接入点、路由器、交换机、通信装备、测试装备、车辆、船、飞机、汽车、卡车、公共汽车、摩托车、制造装备、农具、建筑装备或另一种类型的电子装置。
虽然使用特定组件来描述ADC的实施例，但在替代实施例中，不同的组件和/或子系统可以存在于ADC中。因此，ADC的实施例可以包括更少的组件、附加的组件、不同的组件，可以将两个或更多个组件组合成单个组件，可以将单个组件分成两个或更多个组件，可以改变一个或多个组件的一个或多个位置。
而且，ADC的实施例中的电路和组件可以使用模拟和/或数字电路系统的任何组合来实现，包括：双极、PMOS和/或NMOS门或晶体管。此外，这些实施例中的信号可以包括具有大致离散值的数字信号和/或具有连续值的模拟信号。此外，组件和电路可能是单端或差分的，并且电源可以是单极或双极的。注意的是，前面实施例中的电耦合或连接可以是直接的或间接的。在前面的实施例中，与路由对应的单线可能指示一条或多条单线或路由。
集成电路可以实现电路技术的功能中的一些或全部。这个集成电路可以包括用于实现与电路技术相关联的功能的硬件和/或软件机制。
在一些实施例中，用于设计集成电路或集成电路的一部分(包括本文描述的电路中的一个或多个)的过程的输出可以是计算机可读介质，诸如例如磁带或者光盘或磁盘。可以用数据结构或其它描述电路系统的信息对计算机可读介质进行编码，这些数据结构或信息可以在物理上被实例化为集成电路或集成电路的部分。虽然可以使用各种格式进行此类编码，但这些数据结构通常以以下格式编写：Caltech中间格式(CIF)、Calma GDS II流格式(GDSII)、电子设计互换格式(EDIF)、OpenAccess(OA)或Open Artwork系统互换标准(OASIS)。集成电路设计领域的技术人员可以从上面详述的类型的示意图以及对应的描述中开发出此类数据结构，并在计算机可读介质上编码数据结构。集成电路制造领域的技术人员可以使用此类编码的数据来制造包括本文所述的电路中的一个或多个的集成电路。
虽然前面的实施例中的操作中的一些是在硬件或软件中实现的，但通常可以用各种配置和体系架构实现前面的实施例中的操作。因此，可以在硬件、软件或两者中执行上述实施例中的操作中的一些或全部。例如，可以使用由处理器或集成电路中的固件执行的程序指令来实现电路技术中的操作中的至少一些。
而且，虽然在前述讨论中提供了数值的示例，但在其它实施例中使用不同的数值。因此，所提供的数值并不是要限制。
在前述描述中，我们提及“一些实施例”。注意的是，“一些实施例”描述所有可能的实施例的子集，但并不一定指定实施例的相同子集。
前述描述旨在使本领域任何技术人员都能够做出并使用本公开，并且是在特定应用及其要求的上下文中提供的。而且，仅出于说明和描述的目的呈现了本公开的实施例的前述描述。它们不是详尽的或将本公开限制到所公开的形式。因而，对于本领域技术人员来说，在不偏离本公开的精神和范围的情况下，许多修改和变化将是清楚的，并且本文定义的一般原则可以应用于其它实施例和应用。此外，对前面的实施例的讨论并非旨在限制本公开。因此，本公开并非旨在限于所示的实施例，而是应当符合与本文公开的原理和特征一致的最宽广范围。

Claims (20)

1.一种模数转换器ADC，包括：
N个单位ADC的集合，其中所述N个单位ADC的集合中的给定ADC具有通用体系架构，并且所述N个单位ADC的集合被配置成提供聚合数据速率；以及
耦合到所述N个单位ADC的集合的控制逻辑，其中所述控制逻辑被配置成：
选择所述N个单位ADC的集合中的具有与所述聚合数据速率不同的数据速率的子集，其中给定子集的给定数据速率包括与所述聚合数据速率的N倍的倒数的整数倍对应的可变数据速率。
2.根据权利要求1所述的ADC，其中，所述N个单位ADC的集合包括时间交错的ADC。
3.根据权利要求1所述的ADC，其中，子集具有通用采样时间。
4.根据权利要求1所述的ADC，其中，所述控制逻辑被配置成动态地选择子集。
5.根据权利要求1所述的ADC，其中，所述控制逻辑被配置成逐帧动态地选择子集。
6.根据权利要求1所述的ADC，其中，所述控制逻辑被配置成至少部分地基于被识别为满足预定义准则或具有预定义特性的帧的至少一部分来动态地选择子集。
7.根据权利要求1所述的ADC，其中，所述控制逻辑被配置成在所述ADC的引导时间或运行时间动态地选择子集。
8.根据权利要求1所述的ADC，其中，所述ADC包括具有与多个可能子集对应的相位的多相时钟；
其中，给定子集使用多相时钟的相位中的一个或多个相位；以及
其中，所选择的子集不是使用所有相位。
9.根据权利要求8所述的ADC，其中，所述控制逻辑被配置成为给定子集选择相位中的所述一个或多个相位。
10.根据权利要求8所述的ADC，其中，相位的数量大于所述N个单位ADC的集合中的ADC的数量。
11.根据权利要求10所述ADC，其中，相位的数量是所述N个单位ADC的集合中的ADC的数量和子集中的每个子集中的ADC的数量的最小公倍数。
12.根据权利要求1所述的ADC，其中，子集包括不同数量的ADC并且子集中的至少两个子集具有彼此不同的数据速率。
13.根据权利要求1所述的ADC，其中，虽然子集具有任意数量的ADC，但所述控制逻辑使用ADC到子集的预定义指派。
14.根据权利要求13所述的ADC，其中，所述预定义指派至少部分地基于子集的期望采样时间。
15.根据权利要求1所述的ADC，其中，子集具有不同的采样时间。
16.根据权利要求1所述的ADC，其中，给定子集包括被配置成使用彼此等间隔的共用采样时间执行输入信号的正交测量的ADC。
17.根据权利要求1所述的ADC，其中，所述控制逻辑包括：
存储器，存储程序指令；以及
处理器，耦合到所述存储器，被配置成执行所述程序指令，其中，当由所述处理器执行时，所述程序指令使所述ADC执行选择。
18.一种电子装置，包括模数转换器ADC，其中，所述ADC包括：
N个单位ADC的集合，其中所述N个单位ADC的集合中的给定ADC具有通用体系架构，并且所述N个单位ADC的集合被配置成提供聚合数据速率；以及
耦合到所述N个单位ADC的集合的控制逻辑，其中所述控制逻辑被配置成：
选择所述N个单位ADC的集合中的具有与所述聚合数据速率不同的数据速率的子集，其中给定子集的给定数据速率包括与所述聚合数据速率的N倍的倒数的整数倍对应的可变数据速率。
19.根据权利要求18所述的电子装置，其中，所述控制逻辑被配置成动态地选择子集。
20.一种用于选择N个单位模数转换器ADC的集合中的一个或多个子集的方法，包括：
ADC，包括所述N个单位ADC的集合：
接收输入信号；
分析所述输入信号以检测预定义准则或确定所述输入信号中的至少一个输入信号中的预定义特性；以及
选择所述N个单位ADC的集合中的具有与所述N个单位ADC的集合的聚合数据速率不同的数据速率的一个或多个子集，其中给定子集的给定数据速率包括与所述聚合数据速率的N倍的倒数的整数倍对应的可变数据速率。
CN202180077946.6A 2020-11-20 2021-11-16 跨越多个物理通道的adc数据速率的配置 Pending CN116530020A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063116581P 2020-11-20 2020-11-20
US63/116,581 2020-11-20
US17/322,866 US11515883B2 (en) 2020-11-20 2021-05-17 Configuration of ADC data rates across multiple physical channels
US17/322,866 2021-05-17
PCT/US2021/059431 WO2022108887A1 (en) 2020-11-20 2021-11-16 Configuration of adc data rates across multiple physical channels

Publications (1)

Publication Number Publication Date
CN116530020A true CN116530020A (zh) 2023-08-01

Family

ID=81657556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180077946.6A Pending CN116530020A (zh) 2020-11-20 2021-11-16 跨越多个物理通道的adc数据速率的配置

Country Status (4)

Country Link
US (2) US11515883B2 (zh)
CN (1) CN116530020A (zh)
DE (1) DE112021004988T5 (zh)
WO (1) WO2022108887A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220101086A1 (en) * 2020-09-30 2022-03-31 Stmicroelectronics S.R.L. Reconfigurable hardware buffer in a neural networks accelerator framework

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006019982A1 (de) 2006-04-29 2007-10-31 Schaeffler Kg Wälzlager-Drehverbindung
US7541950B2 (en) 2006-07-20 2009-06-02 Samplify Systems, Inc. Enhanced time-interleaved A/D conversion using compression
US8310387B2 (en) * 2009-11-30 2012-11-13 Intersil Americas Inc. Sampling method for time-interleaved data converters in frequency-multiplexed communications systems
US8519875B2 (en) 2011-04-12 2013-08-27 Maxim Integrated Products, Inc. System and method for background calibration of time interleaved analog to digital converters
US8902094B1 (en) * 2013-11-08 2014-12-02 Broadcom Corporation Clock generator for use in a time-interleaved ADC and methods for use therewith
US9250313B2 (en) 2013-12-04 2016-02-02 Raytheon Company Electronically reconfigurable bandwidth and channel number analog-to-digital converter circuit for radar systems
US9264059B2 (en) 2014-05-08 2016-02-16 SiTune Corporation Calibration of time-interleaved analog-to-digital converter
US9270291B1 (en) 2015-01-13 2016-02-23 Broadcom Corporation High speed time-interleaved ADC gain offset and skew mitigation
US9319058B1 (en) * 2015-02-10 2016-04-19 Maxim Integrated Products, Inc. Interleaving error correction and adaptive sample frequency hopping for time-interleaved analog-to-digital converters
US9571115B1 (en) * 2015-11-13 2017-02-14 International Business Machines Corporation Analog to digital converter with high precision offset calibrated integrating comparators
US9503115B1 (en) 2016-02-19 2016-11-22 Xilinx, Inc. Circuit for and method of implementing a time-interleaved analog-to-digital converter
US9935810B1 (en) * 2017-03-07 2018-04-03 Xilinx, Inc. Method and apparatus for model identification and predistortion
US10840933B2 (en) 2017-12-06 2020-11-17 Analog Devices, Inc. Multi-input data converters using code modulation
US10720936B1 (en) 2019-07-22 2020-07-21 eTopus Technology Inc. ADC reconfiguration for different data rates

Also Published As

Publication number Publication date
US20220166440A1 (en) 2022-05-26
US11515883B2 (en) 2022-11-29
WO2022108887A1 (en) 2022-05-27
DE112021004988T5 (de) 2023-07-13
US20230238978A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
EP2965430B1 (en) Configurable time-interleaved analog-to-digital converter
US9432035B2 (en) Multichannel analog-to-digital converter
KR100633537B1 (ko) 평판 디스플레이 구동용 시분할 샘플링을 이용한 디지털아날로그 회로 및 이의 구현 방법과 이를 이용한 데이터구동회로
US20230238978A1 (en) Configuration of ADC Data Rates Across Multiple Physical Channels
US9716508B1 (en) Dummy signal generation for reducing data dependent noise in digital-to-analog converters
JPWO2010095232A1 (ja) アナログデジタル変換器および半導体集積回路装置
US6518812B1 (en) Discrete delay line system and method
JP2008271530A (ja) アナログ−デジタル変換器システム
US20190280706A1 (en) Method of applying a dither, and analog to digital converter operating in accordance with the method
EP1615142A2 (en) Reconfigurable processor and semiconductor device
CN107743621B (zh) 集成电路输入及输出
CN110827739A (zh) 显示装置及其驱动方法
US8339175B2 (en) Phase generating apparatus and method thereof
KR20190118104A (ko) 리셋을 스킵하는 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법
US20180013443A1 (en) Analog-to-digital conversion device
CN110504969B (zh) 模拟数字转换器装置与待测信号产生方法
US9847789B1 (en) High precision sampled analog circuits
US20050151679A1 (en) ADC with digital error correction
KR20200061371A (ko) 고도로 자동화되어 주행 가능한 차량용 제어 장치를 위한 데이터 스트림을 분배하기 위한 방법 및 분배 장치
KR20150051405A (ko) 카운터 회로 및 이를 포함하는 이미지 센서
KR102094275B1 (ko) 이미지 센서 및 이미지 센서를 활용하는 이미지인식장치
US11775255B2 (en) Sorting device
US20200343304A1 (en) Vector-matrix multiplication accelerator implemented using folded resistive crossbars
Modi et al. MUX based flash ADC for reduction in number of comparators
Chen et al. Efficient CRT-based residue-to-binary converter for the arbitrary moduli set

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination