CN116507021A - 部件承载件及其制造方法 - Google Patents

部件承载件及其制造方法 Download PDF

Info

Publication number
CN116507021A
CN116507021A CN202210062362.8A CN202210062362A CN116507021A CN 116507021 A CN116507021 A CN 116507021A CN 202210062362 A CN202210062362 A CN 202210062362A CN 116507021 A CN116507021 A CN 116507021A
Authority
CN
China
Prior art keywords
component
redistribution layer
stack
component carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210062362.8A
Other languages
English (en)
Inventor
阿尔坦·巴弗蒂里
睦智秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to CN202210062362.8A priority Critical patent/CN116507021A/zh
Priority to EP23152230.1A priority patent/EP4227991A3/en
Priority to US18/156,373 priority patent/US20230232535A1/en
Publication of CN116507021A publication Critical patent/CN116507021A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请提供了一种部件承载件(100)以及制造该部件承载件(100)的方法，其中，该部件承载件(100)包括：叠置件(102)，该叠置件(102)包括至少一个电传导层结构(104)和至少一个电绝缘层结构(106)；以及连接至叠置件(102)的部件(108)，其中，部件(108)具有位于部件(108)的主表面(112)处的平面式的再分布层(110)。

Description

部件承载件及其制造方法
技术领域
本发明涉及部件承载件和制造部件承载件的方法。
背景技术
在配备有一个或更多个电子部件的部件承载件的产品功能不断增长并且这种部件的逐步小型化以及待安装在部件承载件、比如印刷电路板上或嵌入在部件承载件、比如印刷电路板中的部件数量增加的情况下，采用具有若干部件的越来越强大的阵列状部件或封装件，该阵列状部件或封装件具有多个接触部或连接部，其中，这些接触部之间的间隔越来越小。去除在操作期间由这些部件和部件承载件自身生成的热成为日益凸显的问题。同时，部件承载件应当是机械上稳定且电气上可靠的，以便即使在恶劣条件下也能够操作。
为了将部件嵌入在层叠置件中，可以在层叠置件中形成通孔并且可以通过临时承载件、比如胶带从底侧部将所述通孔封闭。介电层可以层压在叠置件和部件的顶部上。此后，将临时承载件释放。还可以层压铜箔和/或可以形成铜填充的激光过孔。然而，对嵌入式部件进行电连接仍然是一项挑战。
以对应的方式，对表面安装的部件进行电连接也可能需要付出努力。
发明内容
可能需要一种紧凑的部件承载件，该部件承载件具有可简单地制造并且具有高可靠性的被连接的部件。
根据本发明的示例性实施方式，提供了一种部件承载件，其中，该部件承载件包括：叠置件，该叠置件包括至少一个电传导层结构和至少一个电绝缘层结构；以及连接至该叠置件的部件，其中，该部件具有位于该部件的主表面处的平面式的再分布层。
根据本发明的另一示例性实施方式，提供了一种制造部件承载件的方法，其中，该方法包括：提供包括至少一个电传导层结构和至少一个电绝缘层结构的叠置件；将部件连接至叠置件；以及将所述部件设置成具有位于部件的主表面处的平面式的再分布层。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够将一个或更多个部件容置在该部件承载件上和/或该部件承载件中以提供机械支撑和/或电连接的任何支撑结构。换句话说，部件承载件可以构造为用于部件的机械承载件和/或电子承载件。部件承载件可以包括层压的叠置件、比如层压的层叠置件。特别地，部件承载件可以是印刷电路板、有机插置件和IC(集成电路)基板中的一者。部件承载件也可以是将上述类型的部件承载件中的不同的部件承载件组合的混合板。
在本申请的上下文中，术语“叠置件”可以特别表示平坦的或平面式板状本体。例如，叠置件可以是层叠置件，特别是层压的层叠置件或层压件。这种层压件可以通过施加机械压力和/或热而将多个层结构相连接而形成。
在本申请的上下文中，术语“层结构”可以特别地表示在公共的平面内的连续层、图形化层或多个非连续岛状部。
在本申请的上下文中，术语“部件”可以特别地表示例如实现电子和/或热任务的嵌体。例如，部件可以是电子部件。这种电子部件可以是有源部件，比如半导体芯片，该半导体芯片包括特别地作为主要材料或基础材料的半导体材料。半导体材料例如可以是诸如硅或锗之类的IV型半导体，或者可以是诸如砷化镓之类的III-V型半导体材料。特别地，半导体部件可以是半导体芯片，比如裸晶片或模制晶片。
在本申请的上下文中，术语“部件的主表面”可以特别地表示部件的一个或更多个最大平面表面区域。通常，例如大致长方体的部件可以具有位于部件的顶部和底部上的呈两个水平表面区域形式的两个相反的主表面。因此，主表面可以不同于部件的侧壁。因此，部件可以优选地包括彼此平行且彼此相反的两个主表面，优选地，两个主表面相对于彼此间隔了部件厚度。在实施方式中，该部件仅具有一个侧部(该侧部可以表示为前侧部)带电连接件，使得再分布层则仅被设置在该部件的前侧部上。
在本申请的上下文中，术语“再分布层”可以特别地表示经图形化的电传导层，该电传导层具有较低间隔的一部分以及相比而言较高间隔的另一部分。间隔可以表示相邻电传导结构、比如布线元件或端子之间的特征距离。特别地，间隔可以表示半导体芯片的电传导结构(比如引线)之间的距离。通过提供在空间上分开的具有不同间隔的区域，再分布层可以是较大尺寸的电连接结构(特别地涉及部件承载件技术，更特别地涉及印刷电路板技术或集成电路基板技术)与较小尺寸的电连接结构(特别地涉及半导体芯片技术，其中嵌入式部件可以是半导体芯片)之间的电接口。特别地，在具有较大间隔的区域中，单位面积的电传导结构的数量可以比在具有较小间隔的另一区域中大。具有较大间隔的区域可以布置在部件的主表面的中央，而具有较小间隔的另一区域可以布置在部件的主表面的周缘、外周或外部区域处。特别地，“再分布”可以意为在多个接触部(优选地为设置在叠置的层和/或部件表面的内部区域中的接触部)与另外的移位的接触部(优选地为设置在叠置的层和/或部件表面的外部轮廓上的接触部)之间提供电连接件。“再分布层”可以意为提供所述连接件的共用层。再分布层的任务可以是将部件的电路重新布置，以从部件内部的具有不同功能的不同部分获取信号。由于部件内部的结构和功能，所述信号可以在同一高度处传输到部件承载件的叠置件或与部件承载件的叠置件互连。根据设计和目的，整个再分布层的各部分也可以由部件和部件承载件的叠置件两者提供。再分布层的作用可以是将电路重新布置以及实现两种不同密度的电连接结构的互连。
在本申请的上下文中，术语“平面式的再分布层”可以特别地表示完全在平面内、特别是在水平面内延伸的再分布层。
在本申请的上下文中，术语“部件具有位于该部件的主表面处的平面式的再分布层”可以特别地表示再分布层是与部件而不是叠置件一体连接并且因此属于部件的物理结构。
根据本发明的示例性实施方式，提供了一种具有被连接的部件(特别是有源电子)的部件承载件，其中，被连接的部件的至少一个主表面设置有再分布层，该再分布层有助于电连接结构从部件侧处的较小特征尺寸和距离过渡到部件承载件的叠置件侧处的较大特征尺寸和距离。通过提供在被连接的部件的主表面处一体连接的平面式的再分布层，部件本身可以有助于使PCB世界的电连接件尺寸和半导体世界的电连接件尺寸是可兼容的。本发明的示例性实施方式的用于将被连接的部件的主表面、而不是排他地部件承载件的叠置材料构造成具有平面式的再分布层的范式转换可以有利地导致更紧凑的具有被连接的部件的部件承载件。此外，本发明的示例性实施方式的所述概念可以显著简化制造具有被连接的部件的部件承载件的方法，因为可以以简单且可靠的方式执行对部件进行的电接触。此外，为(优选地为半导体芯片类型的)部件的主表面设置平面式的再分布层基本上可以在无需额外付出制造努力的情况下实现，因为(特别是半导体芯片类型的)部件可以包括位于主表面上的任何电结构，比如垫。因此，位于部件的主表面上的共用的电传导层可以通过仅调整图形化过程来用于同步形成垫和再分布层。因此，就连接而言，在部件承载件制造过程之前的半导体制造阶段期间，为部件设置部件侧的平面式的再分布层已经完成。
在下文中，将对制造方法和部件承载件的另外的示例性实施方式进行说明。
在优选实施方式中，将部件嵌入在叠置件中。在本申请的上下文中，术语“嵌入式部件”可以特别地表示部分或完全地布置在叠置件内部的部件。这可以通过将部件用叠置件材料在周向上完全环绕来实现。然而，这也可以在部件的上主表面和/或侧壁部分可能部分地或完全地延伸出叠置件时通过将部件插入在叠置件的凹部或腔中来实现。为嵌入式部件在嵌入式部件的主表面处提供再分布层可能是特别有利的，因为这可以显著减小所获得的部件承载件的厚度并且可以简化叠置件的构造。因此，可以有利地在部件上设计再分布层并且通过边缘迹线与部件的垫之间的互连件将部件与部件承载件的叠置件在同一高度上连接。有利地，这可以减少部件承载件的层数。
在另一实施方式中，部件表面安装在叠置件上。表面安装的部件还可以在该表面安装的部件的主表面的水平上设置有再分布层，这可以简化叠置件的构造并且可以使具有表面安装的部件的部件承载件的高度保持较小。
通常，部件可以以任何期望的方式设置在叠置件上或叠置件处。因此，实施方式涉及位于部件承载件上或部件承载件处的部件，其中部件再分布层与设置在所述承载件表面上的接触部交叠。在另一优选实施方式中，具有部件再分布层的部件嵌入在叠置件中。
在实施方式中，部件的主表面处的平面式的再分布层可以为仅单个的经图形化的电传导层。通过使用恰好一个电传导层来创建整个平面式的再分布层，竖向方向上的高度紧凑性可以与简单的可制造性相结合。
然而，特别对于高密度应用而言，部件的主表面处的平面式的再分布层可以由多个经图形化的电传导层形成。例如，对于高性能计算应用而言，多于一层的层数可能有利于再分布层。
在实施方式中，平面式的再分布层在单个水平面内延伸。当平面式的再分布层形成在嵌入式部件的水平的表面区域上时，平面式的再分布层与叠置件的水平延伸的电传导层结构的连接可以被简化。
在实施方式中，叠置件包括另外的平面式的再分布层。当叠置件还包括另外的平面式的再分布层时，叠置件的平面式的再分布层和部件的平面式的再分布层可以在功能上协作以提供整体改进的再分布功能。
在实施方式中，另外的再分布层在水平面内延伸。这允许以简单的方式将在水平面内延伸时的部件的再分布层与也在水平面(该水平面可以是同一水平面)内延伸的叠置件的另外的再分布结构相连接。
在实施方式中，再分布层和另外的再分布层彼此电耦接。因此，电流可以在再分布层与另外的再分布层之间流动，使得嵌入式部件甚至能够从部件承载件的外部电寻址。
在实施方式中，再分布层的(优选水平的平面)主表面和另外的再分布层的(优选水平的平面)主表面在公共的水平面处直接连接。例如，另外的再分布层的下表面可以与再分布层的上表面直接连接，或者另外的再分布层的上表面可以与再分布层的下表面直接连接。换言之，另外的平面式的再分布层的下表面可以与再分布层的上表面共面、即另外的平面式的再分布层的下表面可以布置在与再分布层的上表面相同的水平面内。例如在图2中示出了这样的实施方式。换言之，再分布层和另外的再分布层可以在相同的水平面内延伸，这产生了共用的纯水平的电互连结构。这使信号路径较短，并且从而有助于实现紧凑的构型、高质量且低损耗的信号。本领域技术人员将理解，当这两个再分布层在大约相同的竖向高度上连接时，再分布层和另外的再分布层可以被认为是共面的，即使在可能存在不大于3μm或甚至不大于5μm的间隙(这可能是由于部件的开口导致的)的情况下也是如此。然而，在图形镀覆之后，部件可以例如在同一高度上被直接连接。在本实施方式所描述的情况下，再分布层和另外的再分布层也可以被认为是共面的。
在实施方式中，部件承载件包括位于再分布层与另外的再分布层之间的平坦的连接垫。例如，在图3中示出了这样的实施方式。可以具有小的厚度的这样的平坦的连接垫可以在再分布层与在基本上相同但不完全相同的水平面内形成时的另外的再分布层之间建立短的电连接件。描述性地讲，这种平坦的连接垫可以以简单的方式对再分布层与另外的再分布层之间的非常小的竖向间距进行桥接。
此外，前述连接垫可以包括从再分布层和/或另外的再分布层合并的材料。从再分布层合并的所述材料可以接触另外的再分布层的侧向轮廓，或者从另外的再分布层合并的材料可以接触再分布层的侧向轮廓。还可能的是，从再分布层合并的材料嵌入在从另外的再分布层合并的材料中，或者从另外的再分布层合并的材料嵌入在从再分布层合并的材料中。在实施方式中，从再分布层合并的材料可以从再分布层的平面朝向另外的再分布层的平面延伸或延伸至另外的再分布层的平面，或者从另外的再分布层合并的材料可以从另外的再分布层的平面朝向再分布层的平面延伸或延伸至再分布层的平面。
在另一实施方式中，再分布层和另外的再分布层彼此直接连接。更具体地，所述再分布层中的一个再分布层的底表面可以与所述再分布层中的另一个再分布层的顶表面直接连接。例如，所提到的再分布层可以例如通过热压键合、焊接、布线或烧结而被连接，即使在所提到的再分布层之间没有连接垫的情况下也是如此。这可以使信号路径极短并且因此可以确保高质量信号传输。
在实施方式中，叠置件的另外的再分布层具有比部件的再分布层的集成密度小的集成密度。术语“集成密度”可以表示相应的再分布层的单位面积的电传导结构的数量。因此，位于再分布层上的单位面积的接触部(包括垫)的数量可以高于位于另外的再分布层上的单位面积的接触部(包括垫)的数量。因此，集成密度可以意为每平方毫米的迹线数量。另外的再分布层中的集成密度可以小于再分布层中的集成密度，并且对应地线间距比可以不同(例如另外的再分布层中的线间距比为9μm/12μm，而再分布层中的线间距比为2μm/2μm)。与半导体技术(根据半导体技术可以形成部件)相比，由于PCB或IC基板技术(根据PCB或IC基板技术可以形成叠置件)可以基于更大的电传导结构，因此上述设计规则可以适用于桥接两种相结合的技术。
在实施方式中，另外的再分布层具有比再分布层的线间距比大的线间距比L/S。术语“线间距比”可以表示电传导布线结构的一对特征尺寸、即一个电传导布线结构的特征线宽度、以及相邻的电传导布线结构之间的特征距离。例如，部件的再分布层的线间距比L/S可以不大于4μm/4μm、特别地不大于2μm/2μm。例如，叠置件的另外的再分布层的线间距比L/S可以大于5μm/5μm，特别地大于8μm/8μm。
在实施方式中，再分布层包括位于部件的主表面中并且沿着部件的主表面延伸的多个电传导迹线。电信号可以沿着这样的迹线被传导。迹线可以在与部件的主表面相关的二维空间中是弯曲的，使得在该部件的水平上也可以部分地或全部地执行间隔适配。
在实施方式中，迹线包括平行部分和分散部分，沿着该平行部分，迹线彼此平行地延伸，在分散部分处，迹线彼此分散开(即，被分离)。在部件的主表面的集成密度较高的区域中，迹线可以在嵌入式部件的主表面上彼此平行地延伸，以用于在部件与叠置件之间传输电信号。在部件的主表面的具有较低集成密度的被连接的分散部分中，迹线可以被引导成使得相邻迹线之间的相互距离是增大的。
在实施方式中，迹线在部件的主表面的下述区域内延伸：所述区域介于主表面处的垫之间。通过利用半导体芯片类型部件的不同垫之间的间距来引导部件的水平的再分布层的迹线，可以高效地利用主表面上的可用空间。因此，甚至可以在嵌入式部件的主表面上实现复杂的布线结构。
在实施方式中，部件承载件包括相对于部件侧向地布置的另外的嵌入式部件，优选地，部件承载件包括相对于部件侧向地布置在同一竖向高度处的另外的嵌入式部件。本文中关于嵌入式部件的所有公开内容也可以经必要修改后应用于至少一个另外的嵌入式部件。例如，可以在叠置件中并排嵌入一个或更多个(优选半导体芯片类型)部件。可以通过将部件组装在形成于叠置件中的公共的腔中来实现将一个或更多个部件布置在同一竖向高度处。有利地，所述侧向地布置的部件可以在功能上(并且优选地电气地)耦接以提供组合的功能。例如，一个部件可以是处理器芯片，而另外的部件可以是与处理器芯片互连的存储器芯片或传感器芯片。
在实施方式中，另外的部件具有位于该另外的部件的主表面处的另一平面式的再分布层。本文中关于部件的平面式的再分布层的所有公开内容也可在必要的修改后应用于另外的部件的平面式的再分布层。
在实施方式中，部件和另外的部件沿着水平连接线彼此电耦接。水平连接线可以形成在与另外的再分布层相同的竖向高度处。优选地，部件和另外的部件可以经由平面式的再分布层和平面式的另一再分布层以及优选地也水平延伸的至少一条水平连接线而彼此电耦接。这可以导致具有短的电连接路径的高度紧凑的部件承载件并且因此产生高质量信号。水平连接线可以形成叠置件的电传导层结构的一部分。
在另一实施方式中，部件和另外的部件通过布置在部件与另外的部件之间的桥接晶片彼此电耦接。这种桥接晶片可以是被布置在部件与另外的部件之间的区域中的又一嵌入式部件，优选地，这种桥接晶片可以是被布置在部件与另外的部件之间的区域中的位于与该部件和另外的部件相同竖向高度处的又一嵌入式部件。这种桥接晶片可以包括与部件的再分布层耦接的内部电路以及用于在部件之间适当地耦接电信号的另外的部件。这种方法还可以支持复杂的电传导布线方案。部件与桥接晶片之间的连接以及桥接晶片与另外的部件之间的连接可以通过相应的水平连接线(特别地实施为如上所述的水平连接线)来实现。
参考前述两个实施方式，再一种选择是部件承载件的叠置件的另外的再分布层(而不是桥接晶片或水平连接线)用于将两个部件相连接、例如以扇出(fan out)方式将两个部件相连接。
在实施方式中，再分布层在两个正交方向上提供电连接件，特别地，再分布层在部件的所有四个侧部处提供电连接件(参见例如图17)。在部件的平面式的再分布层所延伸的水平面内，布线结构可以在第一方向上、在垂直于第一方向的第二方向上、在第一方向与第二方向之间延伸的倾斜方向上均提供连接件，以及/或者，布线结构可以是下述连接件：所述连接件可以包括与第一方向、第二方向和/或与所述倾斜方向有关的部分。
在实施方式中，再分布层和另外的再分布层在两个正交方向上彼此电耦接，特别地，再分布层和另外的再分布层在部件的所述所有四个侧部处提供电连接件。嵌入式部件的四个侧部的连接件可以允许实现甚至具有多垫部件的复杂的布线结构。对应于再分布层的上述构型，叠置件的另外的再分布层可以在所有四个侧部处围绕部件的主表面并且可以在所有四个侧部处提供与部件的再分布层的布线结构连接的布线结构。
在下文中，将对根据示例性实施方式的可以用于将部件嵌入在叠置件中的不同嵌入技术进行说明：
在实施方式中，制造部件承载件的方法包括将部件嵌入到叠置件的开口中，其中，在嵌入期间该开口至少在底侧部处被粘性层临时封闭。在本申请的上下文中，术语“粘性层”可以特别表示具有粘合表面的带、膜、箔、片或板。在使用中，粘性层可以用于附至叠置件的主表面以对延伸穿过叠置件的开口进行封闭。待嵌入的部件可以附至粘性层以限定部件在开口中的位置并因此限定相对于叠置件的位置。当在完成部件承载件的制造之前从叠置件移除粘性层时，粘性层可以表示为临时承载件。然而，在其他实施方式中，粘性层可以形成容易制造的部件承载件的一部分。通过在嵌入过程期间将部件附在粘性带上，可以显著提高部件的嵌入的空间精度。
在另一实施方式中，该方法包括将部件安装在层结构中的至少一个层结构上或安装在临时承载件上，然后用层结构或层结构中的另外的层结构来覆盖部件，其中，所述层结构中的至少一个层结构设置有容纳部件的开口。例如，相应的层结构的开口可以被切割为相应层结构中的通孔。另外替代性地，还可以用可流动介质比如树脂对附接至临时承载件或附接至一个或更多个层结构的部件进行覆盖。
在又一实施方式中，该方法包括将释放层嵌入在叠置件中，然后通过移除由释放层在底侧部处界定的叠置件的一个块而在叠置件中形成开口，然后将部件容纳在开口中。例如，这样的释放层可以由相对于周围的叠置件材料表现出较差粘合特性的材料制成。例如，用于释放层的合适材料是聚四氟乙烯(PTFE、Teflon)或蜡状化合物。该方法可以包括在叠置件中形成延伸至释放层的周向切割槽，从而将所述块与叠置件的其余部分分开。对所述槽进行切割可以例如通过激光钻孔或机械钻孔来完成。
在另一实施方式中，该方法包括：通过锣板成型(routing)(优选深度锣板成型(depth routing))在叠置件中形成开口；以及然后，将部件容纳在经锣板成型的叠置件的在开口中的底表面上。锣板成型是精确限定盲孔型开口以用于随后容纳部件的适当且简单的机制。
在实施方式中，叠置件包括至少一个电绝缘层结构和至少一个电传导层结构。例如，部件承载件可以是特别是通过施加机械压力和/或热能而形成的所提到的电绝缘层结构和电传导层结构的层压件。所提到的叠置件可以提供能够为另外的部件提供大安装表面并且仍然非常薄且紧凑的板状部件承载件。
在实施方式中，部件承载件成形为板。这有助于紧凑的设计，其中，尽管如此，部件承载件仍为在该部件承载件上的安装部件提供大的基底。此外，特别地，作为嵌入式电子部件的示例的裸晶片由于该裸晶片的小的厚度而可以方便地嵌入到薄板、比如印刷电路板中。
在实施方式中，部件承载件构造为印刷电路板、基板(特别是IC基板)和中介层的中的至少一者。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过例如通过施加压力和/或通过供给热能而将多个电传导层结构与多个电绝缘层结构进行层压而形成的板状部件承载件。作为用于PCB技术的优选材料，电传导层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料、或FR4材料。可通过例如以激光钻孔或机械钻孔的方式形成穿过层压件的通孔，并且通过用电传导材料(特别是铜)填充该通孔从而形成作为通孔连接部的穿孔，可以以期望的方式将各电传导层结构连接至彼此。经填充的孔或者连接整个叠置件，(通孔连接部延伸穿过多个层或整个叠置件)，或者经填充的孔连接至少两个电传导层，所述经填充的孔称为过孔。类似地，可以穿过叠置件的各个层形成光学互连部，以便接收电光电路板(EOCB)。除了可以嵌入到印刷电路板中的一个或更多个部件以外，印刷电路板通常构造成用于将一个或更多个部件容置在板状印刷电路板的一个表面或相反的两个表面上。所述一个或更多个部件可以通过焊接而连接至相应的主表面。PCB的介电部分可以由具有增强纤维(比如，玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示小的部件承载件。相对于PCB而言，基板可以是一个或更多个部件可以被安装的相对较小的部件承载件，并且可以用作一个或更多个芯片与另外的PCB之间的连接介质。例如，基板可以具有与待安装在该基板上的部件(特别是电子部件)大致相同的尺寸(例如，在芯片级封装(CSP)的情况下)。更具体地，基板可以被理解为用于电连接件或电网络的承载件以及与印刷电路板(PCB)相当但具有相当高密度的横向和/或竖向布置的连接件的部件承载件。横向连接件例如是传导通道，而竖向连接件可以是例如钻孔。这些横向连接件和/或竖向连接件布置在基板内并且可以用于提供已容置部件或未容置部件(比如裸晶片)——特别是IC芯片——与印刷电路板或中间印刷电路板的电连接、热连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以包括具有增强颗粒(比如，增强球体，特别是玻璃球状件)的树脂构成。
基板或插置件可以包括以下各者或由以下各者组成：至少一层玻璃；硅(Si)、和/或可光成像的或可干蚀刻的有机材料如环氧基积层材料(比如，环氧基积层膜)、或者聚合物化合物(聚合物化合物可以包括也可以不包括光敏和/或热敏分子)如聚酰亚胺或聚苯并恶唑。
在实施方式中，至少一个电绝缘层结构包括以下各者中的至少一者：树脂或聚合物比如环氧树脂、氰酸酯树脂、苯并环丁烯树脂、双马来酰亚胺-三嗪树脂、聚亚苯基衍生物(例如基于聚苯醚，PPE)、聚酰亚胺(PI)、聚酰胺(PA)、液晶聚合物(LCP)、聚四氟乙烯(PTFE)和/或它们的组合。也可以使用例如由玻璃(多层玻璃)制成的增强结构比如网状物、纤维、球体或其他种类的填料颗粒以形成复合物。与增强剂结合的半固化树脂、例如用上述树脂浸渍的纤维被称为预浸料。这些预浸料通常以其特性命名、例如FR4或FR5，FR4或FR5描述了预浸料的阻燃性能。尽管预浸料、特别是FR4对于刚性PCB而言通常是优选的，但也可以使用其他材料、特别是环氧基积层材料(比如环氧基积层膜)或可光成像的介电材料。对于高频应用，高频材料、比如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以是优选的。除这些聚合物以外，低温共烧陶瓷(LTCC)或其他低的、非常低的或超低的DK材料可以在部件承载件中作为电绝缘层结构。
在实施方式中，至少一个电传导层结构包括以下各者中的至少一者：铜、铝、镍、银、金、钯、钨、钛和镁。尽管铜通常是优选的，但是其他材料或其涂覆变型、特别是涂覆有超导材料或传导聚合物、比如分别为石墨烯或聚(3,4-亚乙基二氧噻吩)(PEDOT)也是可以的。
至少一个另外的部件可以嵌入在和/或表面安装在叠置件中。所述部件和/或至少一个另外的部件可以选自下述各者中的至少一者：非电传导嵌体、电传导嵌体(比如，金属嵌体，优选地包括铜或铝)、热传递单元(例如，热管)、光引导元件(例如，光波导或光导体连接件)、电子部件或其组合。嵌体可以是例如带有或不带有绝缘材料涂层(IMS-嵌体)的金属块，该嵌体可以被嵌入或被表面安装以为了促进散热的目的。合适的材料是根据材料的导热系数限定的，导热系数应至少为2W/mK。这种材料通常基于但不限于金属、金属氧化物和/或陶瓷，例如铜、氧化铝(Al2O3)或氮化铝(AlN)。为了增大热交换能力，也经常使用具有增大表面积的其他几何形状。此外，部件可以是：有源电子部件(实现了至少一个pn结)、无源电子部件比如电阻器、电感器或电容器、电子芯片、存储装置(例如DRAM或其他数据存储器)、滤波器、集成电路(比如现场可编程门阵列(FPGA)、可编程阵列逻辑(PAL)、通用阵列逻辑(GAL)和复杂可编程逻辑器件(CPLD))、信号处理部件、电源管理部件(比如场效应晶体管(FET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)、结型场效应晶体管(JFET)、或绝缘栅场效应晶体管(IGFET)，以上均基于诸如碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、氧化镓(Ga2O3)、磷化铟(InP)、砷化铟镓(InGaAs)之类的半导体材料和/或任何其他合适的无机化合物)、光电接口元件、发光二极管、光耦接器、电压转换器(例如，DC/DC转换器或AC/DC转换器)、密码部件、发送器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片和能量收集单元。然而，其他部件也可以嵌入在部件承载件中。例如，磁性元件可以用作部件。这种磁性元件可以是永磁性元件(比如，铁磁性元件、反铁磁性元件、多铁性元件或亚铁磁性元件，例如铁氧体芯)，或者这种磁性元件可以是顺磁性元件。然而，该部件还可以是例如呈板中板构型的基板、插置件或另外的部件承载件。该部件可以表面安装在部件承载件上和/或可以嵌入在部件承载件的内部中。此外，还可以使用其他部件、特别是使用那些产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件来作为部件。
在实施方式中，部件承载件是层压型部件承载件。在这种实施方式中，部件承载件是通过施加压力和/或热而被叠置并连接在一起的多层结构的复合物。
在对部件承载件的内部层结构进行处理之后，可以用一个或更多个另外的电绝缘层结构和/或电传导层结构对称地或不对称地覆盖(特别是通过层压)经处理的层结构的一个主表面或相反的两个主表面。换句话说，可以持续积层，直到获得期望的层数为止。
在完成电绝缘层结构和电传导层结构的叠置件的形成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，在表面处理方面，可以将电绝缘的阻焊剂施加至层叠置件或部件承载件的一个主表面或相反的两个主表面。例如，可以在整个主表面上形成这种阻焊剂并且随后对阻焊剂的层进行图形化，以使一个或更多个电传导表面部分暴露，所述一个或更多个电传导表面部分用于将部件承载件电耦接至电子外围件。部件承载件的用阻焊剂保持覆盖的表面部分、特别是含铜的表面部分可以被有效地保护以免受氧化或腐蚀。
在表面处理方面，还可以将表面修整部选择性地施加至部件承载件的暴露的电传导表面部分。这种表面修整部可以是部件承载件的表面上的暴露的电传导层结构(比如，垫、传导迹线等，特别地包括铜或由铜组成)上的电传导覆盖材料。如果不对这种暴露的电传导层结构进行保护，则暴露的电传导部件承载件材料(特别是铜)会被氧化，从而使部件承载件不太可靠性。表面修整部则可以形成为例如表面安装的部件与部件承载件之间的接合部。表面修整部具有保护暴露的电传导层结构(特别是铜电路)的功能，并且表面修整部可以例如通过焊接而实现与一个或更多个部件的接合过程。用于表面修整部的合适材料的示例是有机可焊性防腐剂(OSP)、无电镍浸金(ENIG)、无电镍浸钯浸金(ENIPIG)、金(特别是硬金)、化学锡、镍金、镍钯等。
本发明的以上限定的方面和其他方面从将在下文中描述的实施方式的示例中显而易见并且参考这些实施方式的示例对本发明的以上限定的方面和其他方面进行说明。
附图说明
图1示出了根据本发明的示例性实施方式的部件承载件的平面图。
图2示出了根据图1的部件承载件的横截面图以及平面图的细节。
图3示出了根据本发明的另一示例性实施方式的部件承载件的横截面图以及平面图的细节。
图4至图7示出了根据本发明的示例性实施方式的在执行制造如图7所示的部件承载件的方法期间获得的结构的横截面图。
图8至图11示出了根据本发明的另一示例性实施方式的在执行制造如图11所示的部件承载件的方法期间获得的结构的截面图。
图12至图15示出了根据本发明的又一示例性实施方式的在执行制造如图15所示的部件承载件的方法期间获得的结构的横截面图。
图16示出了根据本发明的另一示例性实施方式的部件承载件的一部分的平面图。
图17示出了根据本发明的又一示例性实施方式的部件承载件的平面图。
图18示出了根据本发明的另一示例性实施方式的具有表面安装架构的部件承载件的横截面图。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件采用相同的附图标记。
在参照附图对示例性实施方式进行更详细的描述之前，将先概述研发本发明的示例性实施方式所基于的一些大致考虑。
根据本发明的示例性实施方式，部件承载件(比如印刷电路板、PCB或集成电路(IC)基板)具有集成在层压的层叠置件中的部件(所述部件例如为具有位于部件的主表面中的一个主表面或两个主表面处的垫的半导体芯片)。有利地，该部件可以具有位于部件的相反的主表面中的一个主表面或两个主表面处的平面式的再分布层。因此，半导体芯片型部件的连接表面可以额外配备有优选地在水平面内延伸的平面式的再分布层，以适当地准备以简单的方法将半导体芯片型部件连接至叠置件的一个或更多个电传导层结构。由此产生的电连接路径较短，从而可以强烈抑制信号失真，同时允许制造具有微型尺寸(特别是关于竖向方向的厚度)的部件承载件。因此，可以直接接触嵌入式部件的集成电路，以实现互连致密化。有利地，嵌入式电子部件的主表面上的再分布层可以以简单的方式配备有专用布线结构，因为这可以通过仅将位于部件的主表面上的层进行图形化来完成。无论如何都可以对芯片型部件的主表面上的电层进行图形化，以给主表面配备有一个或更多个垫。同时，除了用于创建平面式的再分布层的一个或更多个垫之外，比如位于部件的主表面上的经图形化的电传导层可以形成布线结构。
根据示例性实施方式，晶片再分布层(RDL)可以形成为用于表面互连目的的嵌入式部件的一部分。在嵌入有芯片型部件的PCB或其他种类的部件承载件上，在将部件嵌入在叠置件中之前，电绝缘层结构(比如树脂(如环氧树脂)、树脂可选地包括增强颗粒(比如玻璃纤维))可以保持非图形化或连续性。之后在处理中(例如在去除粘性带或另一临时承载件之后)，可以通过图形化去除叠置件的所述电绝缘层的材料。此后，可以使用边缘迹线代替圆形垫进行连接。例如，也可以在边缘迹线上直接进行镀覆。所描述的制造架构可以允许在芯片型部件上以较高的良率(yield)对信号进行路由并且允许该部件上的小的线间距L/S(例如2μm/2μm或以下)。所制造的叠置件的电传导层结构可以具有例如9μm/12μm或以下的线间距比，但通常大于嵌入式部件的主表面上的再分布层的线间距比。
关于在部件的主表面上创建平面式的再分布层，晶片型部件可以在该主表面上具体地设计以被功能化成用于与叠置件连接，优选地，在嵌入之前，晶片型部件可以在主表面上具体地设计以被功能化成用于与叠置件连接。所获得的小的线间距的再分布层可以实现所制造的部件承载件的高的良率，并且所获得的小的线间距的再分布层可以通过半导体制造来形成。由于也可以在与晶片RDL相同的层上对信号进行路由，因此存在减少层数的可能性。这会使竖向高度减小。因此，直接在要被嵌入在层压的层叠置件中的部件的主表面以及形成部分上设计再分布层可能是非常有利的。这种可以延伸到晶片边缘的再分布层可以允许直接接触部件承载件的其余部分、特别地与叠置件的至少一个电传导层结构直接接触。因此，PCB叠置件上较大的线间距比(例如9μm/12μm)可以很容易地与晶片RDL上较小的线间距(例如2μm/2μm)相结合。此外，所描述的制造架构可以允许在增大互连密度的同时获得高度减小的部件承载件。
可以例如通过自适应成像(adaptive imaging)来确保要被连接的叠置件的再分布层和部件的再分布层之间的正确对齐。在制造期间，可以将部件表面的高度对齐于叠置件或基板表面。图形镀覆可以与互连连接镀覆同步进行。此外，可以通过激光处理使用垫来连接接下来的堆积层。在不同的实施方式中，基于特定应用的需要，部件承载件的叠置件可以是对称的或非对称的。
本发明的示例性实施方式的另一优点是可以还在与嵌入式部件的平面式的再分布层相同的层高度处发送信号。这可以在第一层压制或嵌入过程之后直接实现。有利地，这可以使层压的叠置件的较大的线间距比与形成嵌入式部件的半导体芯片上的较小的线间距比相结合成为可能。将部件的再分布层与叠置件的另外的再分布层相连接(例如通过平坦的连接垫连接、或者例如通过热压或焊接直接连接)可以允许创建嵌入式部件与基板之间的迹线与迹线的对齐。
本发明的示例性实施方式的示例性应用是用于模块和具有一个或更多个嵌入式部件的任何种类的PCB产品的封装件。示例性实施方式还可以生产扇出式部件承载件、嵌入式模块和低竖向高度的嵌入式封装件。
图1示出了根据本发明的示例性实施方式的部件承载件100的平面图。图2示出了根据图1的部件承载件100的横截面图和平面图的细节152。
根据图1的部件承载件100可以构造为板状印刷电路板(PCB)。因此，图1中所示的部件承载件100在竖向方向上可以是高度紧凑的。更具体地，部件承载件100可以包括叠置件102，该叠置件102包括一个或更多个电传导层结构104以及一个或更多个电绝缘层结构106。电传导层结构104中的每个电传导层结构可以包括一个或更多个图形化金属层(比如沉积的铜层和/或铜箔)和竖向贯通连接部，所述竖向贯通连接部例如是可以通过钻孔及镀覆产生的铜填充过孔。电绝缘层结构106可以包括相应的树脂(比如相应的环氧树脂)，优选地，树脂包括位于树脂中的增强颗粒(例如玻璃纤维或玻璃球体)。例如，电绝缘层结构106可以由FR4制成。
此外，根据图1和图2的部件承载件100包括嵌入叠置件102中的部件108(例如半导体芯片)。作为部件108本身的一部分而不是作为叠置件102的一部分，部件108具有位于该部件的主表面112处的平面式的再分布层110。例如，可以在半导体芯片制造过程期间、即在开始部件承载件制造过程之前，在部件108上形成平面式的再分布层110。例如，图示的平面式的再分布层110可以由经图形化的金属层的长形迹线118形成，其中，将这样的金属层图形化可以同步形成平面式的再分布层110以及与该平面式的再分布层共面的圆形的(和/或多边形的，未示出)垫124。有利地，位于部件108的主表面112处的平面式的再分布层110由仅一个经图形化的电传导层形成。这有助于制造过程的简化。在另一实施方式中，平面式的再分布层110可以由多个经图形化的电传导层形成(例如，以用于高性能计算应用)。(可选的)垫124可以与可以单片集成在部件108的半导体(例如硅)本体中的集成电路元件(例如晶体管和/或二极管)连接。
再次参照图1和图2，平面式的再分布层110可以在水平面内延伸。因此，嵌入式部件108的平面式的再分布层110对部件承载件100的竖向厚度没有显著贡献。在图1和图2中仅可见嵌入式部件108的一个主表面112、即上主表面。除了上主表面之外，或替代性地，嵌入式部件108的另一主表面、即下主表面(未示出)也可以配备有属于部件108而不属于叠置件102的平面式的再分布层。
除了嵌入式部件108的一个或更多个平面式的再分布层110之外，叠置件102也可以包括也在水平面内延伸的另外的平面式的再分布层114。另外的平面式的再分布层114可以在PCB制造过程期间形成。例如，在将部件108插入到先前在叠置件102中形成的腔中之后，可以对另外的平面式的再分布层114进行图形化。如由图2中的附图标记150所示的，再分布层110和另外的再分布层114在嵌入式部件108的主表面112的外周缘或边缘区域中彼此电耦接。有利地，再分布层110的主表面和另外的再分布层114的主表面在公共的水平面处直接连接。更具体地，另外的再分布层114的下表面可以与再分布层110的上表面直接连接。换言之，另外的平面式的再分布层114的下表面可以与再分布层110的上表面共面、即另外的平面式的再分布层114的下表面可以布置在与再分布层110的上表面相同的水平面内。在所示的实施方式中，叠置件102的另外的再分布层114与嵌入式部件108的再分布层110在外周缘或边缘区域中侧向交叠以用于电气连接的目的。描述性地讲，互连的再分布层110、114将对电信号进行再分布的功能在空间上分布到嵌入式部件108中和嵌入有部件108的层压的叠置件102中。换句话说，部件承载件100中的整体再分布功能由协作的再分布层110、114提供。通过上述再分布功能，半导体技术的微小特征电扩展可以与PCB技术的较大电扩展相匹配。如所示的，与层压的叠置件102中较低的集成密度相比，部件108的再分布层110的电传导迹线120具有较高的集成密度(即，单位面积有更多的电传导结构)。再分布层110可以形成在部件108的主表面112上，因此未使用的芯片区域可以被功能化成用于有助于对具有嵌入式部件108的部件承载件100内的电信号进行再分布。这也对部件承载件100的小型化做出有利贡献，因为叠置件102中较小的区域和体积就足以确保再分布。结果，可以缩短部件承载件100内的电信号的电传播路径，这对信号质量具有积极影响并且抑制信号损失。
如图2中最佳可见的，再分布层110和另外的再分布层114是共面的，即可以彼此直接相互连接并且都仅水平延伸。描述性地说，所示实施方式使得能够在一个竖向高度处水平扇出(fan-out)。例如，这可以通过在与再分布层110的交叠区域中直接在该交叠区域上施加另外的再分布层114的材料来实现，即通过直接物理接触来实现。因此，再分布层110与另外的再分布层114可以通过电传导连接介质(例如焊接材料、烧结膏、电传导胶、纳米铜和其他金属键合材料等)连接，或者再分布层110与另外的再分布层114可以在没有电传导连接介质(例如焊接材料、烧结膏、电传导胶、纳米铜和其他金属键合材料等)的情况下彼此直接连接。本领域技术人员将理解，这种电传导连接介质(如果存在的话)可以设置成具有小的厚度以使得再分布层110、114仍然可以被认为是共面的。
正如已经提到的并且可以从图1中最好地看出的，另外的再分布层114具有比再分布层110的电传导结构的集成密度小的电传导结构的集成密度。对应地，叠置件102的另外的再分布层114具有比部件108的再分布层110的线间距比L/S(例如2μm/2μm或更小)大的线间距比L/S(例如至少5μm/5μm)。换言之，再分布层110包括多个(特别是线性的)迹线部分(特别地呈迹线118的形式)，每个迹线部分在一个末端部来连接部件接触区域(特别地呈垫124的形式)，并且另外的再分布层114包括另外的(特别是线性的)迹线部分(特别地呈电传导层结构104的形式，见图1)，其中所述另外的迹线部分电连接至迹线部分的末端部，并且其中所述迹线部分之间的距离小于所述另外的迹线部分之间的距离。术语“线性的”可以特别涵盖直线、曲线、模糊线等。
仍参照图1，再分布层110包括位于部件108的主表面112中并且沿着部件108的主表面112延伸的多个电传导迹线118。所述迹线118中的每个迹线包括平行部分120(位于部件108的主表面112的中央区域中)，沿着平行部分120，迹线118彼此平行地延伸，并且所述迹线118中的每个迹线包括分散部分122(位于部件108的主表面112的周缘区域中)，在该分散部分122处，迹线118彼此分散开。每个迹线118的相应的平行部分120和相应的分散部分120可以形成一体的连续布线元件。如所示的，迹线118在部件108的主表面112的下述区域内延伸：所述区域介于主表面112处的垫124之间。如细节152所示，迹线118的端部部分158可以相对于迹线118的其余部分并且相对于另外的再分布层114的布线结构是加宽的，以确保在再分布层110、114之间形成可靠的电连接。
通过协作的再分布层110、114，可以使部件108与叠置件102之间的电信号的传播更加密集。与传统方法相反，部件承载件100的再分布功能的一部分从叠置件102外包给部件108。通过嵌入式部件108的平面式的再分布层110，在叠置件102与部件108之间传播的电信号可以在晶片高度处被发送。
图3示出了根据本发明的示例性实施方式的、具有与图1和图2的实施方式类似的架构的部件承载件100的横截面图以及平面图的细节156。
图3的实施方式与图1和图2的实施方式的不同之处特别地在于，根据图3，在再分布层110与另外的再分布层114之间形成有平坦的连接垫116(见细节154)。因此，根据图3的再分布层110、114仍是平面的且是平行的，但鉴于位于再分布层110、114之间的平坦的电传导连接垫116而相对于彼此显示出非常小的竖向位移。平坦的连接垫116可以通过将铜镀覆到形成在部件108的主表面上的钝化层160(钝化层是可选的)中的通孔中而形成。优选地，钝化层160可以是电绝缘的，例如钝化层160可以由聚合物或塑料制成。平坦的连接垫116的小的竖向厚度可以低于50μm，优选地，平坦的连接垫116的小的竖向厚度低于20μm。
根据细节156的仰视图示出了迹线118的端部部分162可以相对于迹线118的其余部分是被加宽的。然而，在图3的实施方式中，被加宽的端部部分162仍可以具有比另外的再分布层114的电传导迹线的宽度小的宽度。
图4至图7示出了根据本发明的示例性实施方式的在执行制造如图7所示的部件承载件100的方法期间获得的结构的横截面图。根据图4至图7的嵌入技术可以表示为部件108在包括多层芯的叠置件102中的中央芯嵌入。
参照图4，叠置件102被用作起点，该起点包括厚的中央完全固化的芯168。电传导层结构104形成在芯168的两个相反的主表面上并竖向地延伸穿过芯168。另外的电绝缘层结构106可以形成叠置件102的上层和下层。
同样如所示的，可以在叠置件102中形成、例如切割出通孔170。临时承载件172——例如粘性箔——可以附接至叠置件102的底侧部以在底侧部处封闭通孔170，从而获得用于容纳部件108的腔。此后，可以将部件108放置在所获得的腔中并且可以附接至临时承载件172。在将部件108组装在腔中时，部件108在该部件108的底部主表面112处已经配备有再分布层110，该再分布层110可以部分地被钝化层160钝化。例如，部件108的垫124可以被钝化层160覆盖。然而，再分布层110的一部分可以相对于钝化层160暴露，以允许之后在部件108的再分布层110与叠置件102的之后形成的另外的再分布层114之间建立电传导连接件。
为了获得图5所示的结构，可以在临时承载件172、叠置件102与部件108之间的腔的间隙中填充介电粘合剂或其他合适的填充介质178并且可以(例如通过应用热和/或压力)使介电粘合剂或其他合适的填充介质178固化。由此，部件108在腔中被固定就位。除了提供用于将部件108固定在腔中的液体填充介质178之外，或替代性地，也可以从上侧部附接至少部分未固化的电绝缘层结构(比如树脂片或预浸片)并且通过热和/或压力使至少部分未固化的电绝缘层结构固化，使得树脂流入到腔中的间隙并且通过固化而使所述树脂凝固。
此后，临时承载件172可以被移除、例如可以被剥离。然后可以在叠置件102的最下面的电绝缘层结构106中形成接触孔174，优选地，通过激光钻孔在叠置件102的最下面的电绝缘层结构106中形成接触孔174，以使叠置件102的电传导层结构104暴露。
参照图6，接触孔174可以通过镀覆而填充有电传导材料(比如铜)。此外，电传导层可以在最下面的电绝缘层结构106的底部处以及同时填充的接触孔174处形成，并且电传导层可以被图形化以形成作为叠置件102的一部分的另外的再分布层114并且与部件108的再分布层110的暴露的部分略微交叠，以用于在再分布层110、114之间建立电接触。通过采取这种措施，另外的再分布层114也可以与叠置件102的其他电传导层结构104耦接以对平面式的再分布层110、114与叠置件102的其他竖向高度之间的电信号进行引导。
为了获得根据图7所示实施方式的部件承载件100，可以在图6所示结构的底部(和/或顶部，未示出)处形成一个或更多个另外的电绝缘层结构106和/或电传导层结构104。在所示的实施方式中，另外的电绝缘层结构106附接至图6所示结构的底部。然后可以形成另外的激光钻孔并且该另外的激光钻孔可以通过镀覆而被用铜填充。例如，部件108的垫124可以以这种方式与部件承载件100的电子外围件连接。此外，位于底侧部上的对垫124进行连接的所提到的填充有铜的激光过孔也可以是有助于从嵌入式部件108移除热的热过孔，嵌入式部件108可能会在操作期间产生大量的热。
图8至图11示出了根据本发明的另一示例性实施方式的在执行制造如图11所示的部件承载件100的方法期间获得的结构的横截面图。根据图8至图11的制造架构可以表示为在无垫芯的中央进行嵌入的方法。无垫技术可以特别地应用于实现高密度结构，因为在无垫技术中，可以在形成腔之前对垫进行研磨。此时，可能会有更多的空间和更少的限制来布置图形。此外，在无垫方法中可能不需要对齐。
图8至图11的实施方式与图4至图7的实施方式非常相似，因此对图4至图7的描述进行了参考，图4至图7的描述也涉及根据图8至图11的过程，其中应提及以下不同：
与图4至图7的实施方式相反，图8至图11的实施方式将上述部件108和附加的另外的嵌入式部件126侧向地或并排地放置在形成于叠置件102中的同一腔中。另外的部件126具有位于该另外的部件的底部主表面处的另外的平面式的再分布层128，其中所述另外的平面式的再分布层128可以构造为部件108的上述平面式的再分布层110。
当操作部件承载件100时，部件108、126可以在功能上协作。例如，部件108可以是处理器芯片并且部件126可以是可以访问处理器芯片的存储器芯片。然而，对于部件108、126，许多其他实施方式是可能的。为了沿着水平连接线180将部件108和另外的部件126在功能上彼此耦接，可以在部件108与另外的部件126之间形成电连接件。水平连接线180可以用非常短的电连接路径来连接共面的部件108、126的再分布层110、128。在图10或图11的横截面图中，水平连接线180与再分布层110、128的对应部分一起形成U形的电布线结构。有利地，水平连接线180可以与叠置件102的另外的再分布层114的形成同步形成，即，通过将形成在部件108、126和叠置件102的底部表面上的共用的电传导层进行图形化而使水平连接线180与叠置件102的另外的再分布层114的形成同步形成。
通过极其简单的手段并且在基本上无需付出额外的制造努力的情况下，可以实现叠置件102的平面式的再分布层114与将该平面式的再分布层110、114互连的水平连接线180的同步形成。
图12至图15示出了根据本发明的又一示例性实施方式的在执行制造图15所示的部件承载件100的方法期间获得的结构的横截面图。图12至图15可以表示为在具有水平桥接晶片130的无垫芯的中央进行嵌入的方法。
图12至图15的实施方式与图8至图11的实施方式非常类似，因此参考了图8至图11的描述，图8至图11的描述也涉及根据图12至图15的过程，其中应提及以下不同：
在图12至图15的实施方式中并且与图8至图11的实施方式相反，部件108和另外的部件126通过布置在部件108与另外的部件126之间的桥接晶片130而彼此电耦接。因此，部件108、126和桥接晶片130可以并排放置在叠置件112的同一腔中，其中桥接晶片130放置在部件108、126之间的中间。桥接晶片130可以是具有内部布线结构(未示出)的附加部件，以用于在部件108、126之间正确分布电信号和电连接。如图14和图15中所示，相邻部件(即部件108和桥接晶片130，以及，部件126和桥接晶片130)可以通过相应的水平连接线180电连接，水平连接线180可以与叠置件102的平面式的再分布层114的形成同步形成。因此，本发明的示例性实施方式的平面布线架构也可以应用于桥接晶片130的实现方面。
图16示出了根据本发明的另一示例性实施方式的部件承载件100的平面图，该图示出了位于基板(见附图标记114)或叠置件102以及晶片型的部件108(部件108可以具有凹穴)上的迹线。
图17示出了根据本发明的又一示例性实施方式的部件承载件100的平面图。
根据图17，位于嵌入式部件108的主表面112上的再分布层110在两个正交方向上提供电连接件132，即，位于嵌入式部件108的主表面112上的再分布层110在根据图17的水平方向和竖向方向两者上提供电连接件132。更具体地，图17的部件108的再分布层在部件108的所有四个侧部处提供电连接件132。如所示的，再分布层110和另外的再分布层114在两个正交方向上彼此电耦接——优选直接电耦接——并且在部件108的所述所有四个侧部处提供电连接件132。因此，部件承载件100的密集化或信号分布的优点在图17的几何结构中特别明显。
在图17的实施方式中，芯片垫124包括第一垫164和第二垫166(在图17的实施方式中，第二垫166小于第一垫164)。在所示构型中，第一垫164不与再分布层110、114连接。所述第一垫164可以用于例如在另一个(特别是在下一个)竖向高度处实现与叠置件102的电传导连接。与此相反，第二垫166连接至部件108的再分布层110的迹线118。
图18示出了根据本发明的另一示例性实施方式的部件承载件100的横截面图。
根据图18，提供了部件承载件100，部件承载件100包括如上所述的层压的层叠置件102。此外，部件108(例如处理器芯片)表面安装在叠置件102上。如所示的，部件108具有位于部件108的主表面112处的平面式的再分布层110，部件108的主表面112根据图18是下表面。对应地，叠置件102包括位于叠置件102的主表面197处的另外的平面式的再分布层114，叠置件102的主表面197根据图18是上表面。如所示的，再分布层110和另外的再分布层114通过互连件199而机械地且电气地彼此连接。例如，互连件199可以是焊接结构、烧结结构和/或通过金属键合(如铜键合)形成的结构。还可以通过热压键合、混合键合等形成互连件199。
参照其中部件108安装在叠置件102的表面上而不是嵌入在叠置件102中的图示实施方式，部件108及部件108的再分布层110在表面安装构型中与另外的再分布层114连接。根据图18的部件承载件100尤其对于高性能计算应用是有利的。在部件108具有非常小的线间距和集成计算功能的场景中，协作的再分布层110、114必须在部件108的再分布层110处重新布置并且调整(level)部件108的信号。有利地，再分布层110可以与部件承载件100的叠置件102的也可以具有高密度的再分布层114连接。然而，考虑到位于叠置件102上的另外的再分布层114，叠置件102可以具有较低的集成密度。例如，仅再分布层110具有高集成密度以将叠置件102的信号重新布置，从而获得与部件108的连接。图18的实施方式由于部件108可以最后安装而可以具有较高的良率并且可以以简单的方式制造。
应当注意，术语“包括”不排除其他元件或步骤，并且“一”或“一种”不排除多个。还可以组合与不同实施方式相关联地描述的元件。
还应注意的是，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实现形式不限于图中所示和上述的优选实施方式。相反，即使在根本不同的实施方式的情况下，使用所示的解决方案和根据本发明的原理的多种变型也是可能的。

Claims (24)

1.一种部件承载件(100)，其中，所述部件承载件(100)包括：
叠置件(102)，所述叠置件(102)包括至少一个电传导层结构(104)和至少一个电绝缘层结构(106)；以及
连接至所述叠置件(102)的部件(108)；
其中，所述部件(108)具有位于所述部件(108)的主表面(112)处的平面式的再分布层(110)。
2.根据权利要求1所述的部件承载件(100)，包括以下特征中的一者：
所述部件(108)嵌入在所述叠置件(102)中；
所述部件(108)表面安装在所述叠置件(102)上。
3.根据权利要求1或2所述的部件承载件(100)，其中，平面式的所述再分布层(110)在水平面内延伸。
4.根据权利要求1至3中的任一项所述的部件承载件(100)，其中，所述叠置件(102)包括平面式的另外的再分布层(114)。
5.根据权利要求4所述的部件承载件(100)，其中，所述另外的再分布层(114)在水平面内延伸。
6.根据权利要求4或5所述的部件承载件(100)，其中，所述再分布层(110)和所述另外的再分布层(114)彼此电耦接。
7.根据权利要求4至6中的任一项所述的部件承载件(100)，其中，所述再分布层(110)的主表面和所述另外的再分布层(114)的主表面在公共的水平面处直接连接。
8.根据权利要求4至6中的任一项所述的部件承载件(100)，包括位于所述再分布层(110)与所述另外的再分布层(114)之间的平坦的连接垫(116)。
9.根据权利要求4至7中的任一项所述的部件承载件(100)，其中，所述再分布层(110)和所述另外的再分布层(114)彼此直接连接。
10.根据权利要求4至9中的任一项所述的部件承载件(100)，其中，所述另外的再分布层(114)具有比所述再分布层(110)的集成密度小的集成密度。
11.根据权利要求4至10中的任一项所述的部件承载件(100)，其中，所述另外的再分布层(114)具有比所述再分布层(110)的线间距比大的线间距比。
12.根据权利要求1至11中的任一项所述的部件承载件(100)，其中，所述再分布层(110)包括位于所述部件(108)的所述主表面(112)中并且沿着所述部件(108)的所述主表面(112)延伸的多个电传导迹线(118)，特别地，多个电传导的所述迹线(118)是至少部分线性的。
13.根据权利要求12所述的部件承载件(100)，其中，所述迹线(118)包括平行部分(120)和分散部分(122)，沿着所述平行部分(120)，所述迹线(118)彼此平行地延伸，在所述分散部分(122)处，所述迹线(118)彼此分散开。
14.根据权利要求12或13所述的部件承载件(100)，其中，所述迹线(118)在所述部件(108)的所述主表面(112)的下述区域内延伸：所述区域介于所述主表面(112)处的垫(124)之间。
15.根据权利要求4至14中的任一项所述的部件承载件(100)，其中，所述再分布层(110)包括多个线性迹线部分，每个线性迹线部分在一个末端部连接有部件接触区域，以及，所述另外的再分布层(114)包括另外的线性迹线部分，所述另外的线性迹线部分中的至少一者电连接至至少一个所述线性迹线部分的末端部，其中，所述线性迹线部分之间的距离小于所述另外的线性迹线部分之间的距离。
16.根据权利要求1至15中的任一项所述的部件承载件(100)，包括另外的部件(126)，所述另外的部件(126)连接至所述叠置件(102)并且相对于所述部件(108)侧向地布置，特别地，所述另外的部件(126)嵌入在所述叠置件(102)中或者表面安装在所述叠置件(102)上，特别地，所述另外的部件(126)相对于所述部件(108)侧向地布置在同一竖向高度处。
17.根据权利要求16所述的部件承载件(100)，其中，所述另外的部件(126)具有位于所述另外的部件(126)的主表面处的平面式的另一再分布层(128)。
18.根据权利要求16或17所述的部件承载件(100)，其中，所述部件(108)和所述另外的部件(126)沿着水平连接线(180)彼此电耦接。
19.根据权利要求16至18中的任一项所述的部件承载件(100)，其中，所述部件(108)和所述另外的部件(126)通过布置在所述部件(108)与所述另外的部件(126)之间的桥接晶片(130)彼此电耦接(130)。
20.根据权利要求1至19中的任一项所述的部件承载件(100)，其中，所述再分布层(110)在两个正交方向上提供电连接件(132)，特别地，所述再分布层(110)在所述部件(108)的所有四个侧部处均提供电连接件(132)。
21.根据权利要求4和20所述的部件承载件(100)，其中，所述再分布层(110)和所述另外的再分布层(114)在所述两个正交方向上彼此电耦接，特别地，所述再分布层(110)和所述另外的再分布层(114)在所述部件(108)的所述所有四个侧部处均提供电连接件(132)。
22.根据权利要求1至21中的任一项所述的部件承载件(100)，其中，位于所述部件(108)的所述主表面(112)处的平面式的所述再分布层(110)是由一个或更多个经图形化的电传导层形成的。
23.一种制造部件承载件(100)的方法，其中，所述方法包括：
提供包括至少一个电传导层结构(104)和至少一个电绝缘层结构(106)的叠置件(102)；
将部件(108)连接至所述叠置件(102)；以及
在所述部件(108)的主表面(112)处，为所述部件(108)提供平面式的再分布层(110)，特别地，在进行所述连接之前，在所述部件(108)的主表面(112)处，为所述部件(108)提供平面式的所述再分布层(110)。
24.根据权利要求23所述的方法，包括以下特征中的一者：
所述方法包括将所述部件(108)嵌入在所述叠置件(102)中；
所述方法包括将所述部件(108)表面安装在所述叠置件(102)上。
CN202210062362.8A 2022-01-19 2022-01-19 部件承载件及其制造方法 Pending CN116507021A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210062362.8A CN116507021A (zh) 2022-01-19 2022-01-19 部件承载件及其制造方法
EP23152230.1A EP4227991A3 (en) 2022-01-19 2023-01-18 Component carrier with connected component having redistribution layer at main surface
US18/156,373 US20230232535A1 (en) 2022-01-19 2023-01-18 Component Carrier With Connected Component Having Redistribution Layer at Main Surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210062362.8A CN116507021A (zh) 2022-01-19 2022-01-19 部件承载件及其制造方法

Publications (1)

Publication Number Publication Date
CN116507021A true CN116507021A (zh) 2023-07-28

Family

ID=85018104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210062362.8A Pending CN116507021A (zh) 2022-01-19 2022-01-19 部件承载件及其制造方法

Country Status (3)

Country Link
US (1) US20230232535A1 (zh)
EP (1) EP4227991A3 (zh)
CN (1) CN116507021A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10368442B2 (en) * 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming
US10515899B2 (en) * 2016-10-03 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with bump
TWI652776B (zh) * 2016-10-31 2019-03-01 聯發科技股份有限公司 半導體封裝結構

Also Published As

Publication number Publication date
EP4227991A3 (en) 2023-10-18
EP4227991A2 (en) 2023-08-16
US20230232535A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
CN113013125B (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
CN111757589A (zh) 部件承载件、其制造方法及使用方法
CN113284864B (zh) 嵌入式电力系统的冷却配置集成
CN113645750A (zh) 部件承载件及其制造方法
US11799198B2 (en) Component carrier-based device with antenna coupling of electronic component and thermal coupling on opposing sides
CN112702840B (zh) 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
CN116507021A (zh) 部件承载件及其制造方法
CN217883966U (zh) 包括至少两个部件的部件承载件
EP4247130A2 (en) Component carrier with stack-stack connection for connecting components
US20230245990A1 (en) Component Carrier With Embedded IC Substrate Inlay, and Manufacturing Method
CN117377191A (zh) 具有部件承载件、中介层和部件的封装件及其制造方法
EP4247132A2 (en) Component carrier with surface mounted components connected by high density connection region
US20240014142A1 (en) Component Carrier With Electronic Components and Thermally Conductive Blocks on Both Sides
EP4220710A1 (en) Module comprising a semiconductor-based component and method of manufacturing the same
EP4276887A1 (en) Ic substrate with support structure and functional inlays therein
US20240113037A1 (en) Package having component carrier with cavity and electronic component as well as functional filling medium therein
CN118139265A (zh) 具有增强部分的部件承载件和制造方法
CN117279202A (zh) 封装件及其制造方法
CN117177433A (zh) 封装件和制造封装件的方法
WO2024094373A1 (en) Package and method of manufacturing the package
CN116779281A (zh) 电感器嵌体及其制造方法以及部件承载件
CN115707181A (zh) 部件承载件和对部件承载件进行制造的方法
CN115442960A (zh) 部件承载件组件及其制造方法以及铜过孔的用途
CN117915545A (zh) 部件承载件、布置结构、半成品及制造方法
CN118160088A (zh) 具有以直接的物理接触连接的基板和电子部件的封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination