CN111757589A - 部件承载件、其制造方法及使用方法 - Google Patents

部件承载件、其制造方法及使用方法 Download PDF

Info

Publication number
CN111757589A
CN111757589A CN202010235658.6A CN202010235658A CN111757589A CN 111757589 A CN111757589 A CN 111757589A CN 202010235658 A CN202010235658 A CN 202010235658A CN 111757589 A CN111757589 A CN 111757589A
Authority
CN
China
Prior art keywords
block
stack
component
component carrier
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010235658.6A
Other languages
English (en)
Other versions
CN111757589B (zh
Inventor
约翰尼斯·施塔尔
安德里亚斯·兹鲁克
迈克·莫瑞安茨
海因茨·莫伊齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of CN111757589A publication Critical patent/CN111757589A/zh
Application granted granted Critical
Publication of CN111757589B publication Critical patent/CN111757589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

部件承载件(100)、其制造方法及使用方法，该部件承载件(100)包括：叠置件(102)，所述叠置件(102)包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)；半导体部件(108)，所述半导体部件(108)嵌入所述叠置件(102)中；以及高传导块(110)，所述高传导块嵌入所述叠置件(102)中并且与所述半导体部件(108)热耦接和/或电耦接。

Description

部件承载件、其制造方法及使用方法
技术领域
本发明涉及一种制造部件承载件的方法、部件承载件和使用方法。
背景技术
在配备有一个或更多个电子部件的部件承载件的产品功能不断增加、并且这样的部件的小型化不提高以及要安装至或嵌入部件承载件(诸如印刷电路板)的部件的数量不断增多的情况下，采用了越来越强大的阵列式部件或具有若干部件的封装件，这些阵列式部件或封装件具有多个接触部或连接部，其中这些接触部之间的间距越来越小。移除在操作期间由这样的部件和部件承载件本身产生的热成为日益严峻的问题。同时，部件承载件应是机械稳健并且电气可靠的，以便即使在恶劣条件下也是可操作的。
特别地，有效地将部件嵌入部件承载件中是成问题的。
发明内容
可能需要有效地将部件嵌入部件承载件中。
根据本发明的一种示例性实施方式，提供了一种部件承载件，其中部件承载件包括：叠置件，该叠置件包括至少一个导电层结构和/或至少一个电绝缘层结构；半导体部件(或多个部件)，该半导体部件嵌入叠置件中；以及高传导块(highly conductive block)，该高传导块嵌入叠置件中并且与该半导体部件进行热耦接和/或电耦接。
根据本发明的另一种示例性实施方式，提供了一种制造部件承载件的方法，其中该方法包括：形成(特别是层压)叠置件，该叠置件包括至少一个导电层结构和/或至少一个电绝缘层结构；将半导体部件嵌入叠置件中；以及将高传导块嵌入叠置件中，使得该块与该半导体元件进行热耦接和/或电耦接。
根据本发明的又一种示例性实施方式，使用具有上述特征的部件承载件来通过块(以及任选地另外通过半导体部件和/或至少一个导电层结构中的至少一个导电层结构)传导至少100安培(特别是介于100安培至10000安培之间的范围内)的电流。
在本申请的上下文中，术语“部件承载件”可以特别地表示如下的任何支撑结构：该支撑结构能够容纳其上和/或其中的一个或更多个部件以提供机械支撑和/或电连接。换句话说，部件承载件可以被构造为用于部件的机械承载件和/或电承载件。特别地，部件承载件可以是印刷电路板、有机中介层和IC(Integrated circuit,集成电路)基板中的一者。部件承载件还可以是组合了上述类型的部件承载件中的不同部件承载件的混合板。
在本申请的上下文中，术语“半导体部件”可以特别地表示包括半导体材料的部件，特别是半导体材料作为主要或基本材料的部件。半导体材料例如可以是IV型半导体诸如硅或锗，或者可以是III-V型半导体材料诸如砷化镓。特别地，半导体部件可以是半导体芯片，诸如裸管芯或经模塑管芯。
在本申请的上下文中，术语“高传导块”可以特别地表示由具有高导电率和/或高导热率的材料制成的大块体(bulky body)(诸如成形为矩形体或柱形体或盘形体的块体)。就导电率而言，高导电块可以具有金属导电率，即如金属的导电率。例如，20℃下高导电块体的导电率可以为至少5·106S/m，特别是至少2·107S/m。就导热率而言，高导热块的材料的导热率可以为至少50W/mK，特别是至少100W/mK。
根据本发明的一种示例性实施方式，提供了一种部件承载件，该部件承载件已经在部件承载件的内部中嵌入有，特别是完全在叠置件材料内嵌入有，半导体部件诸如硅芯片，以及连接至半导体部件的高传导块。有利地，嵌入的半导体部件和嵌入的块可以彼此进行热耦接和/或电耦接。通过采取该措施，可以有效地将在部件承载件的操作期间产生的热以及电(从半导体部件)经由具有低电阻和/或低热阻的高传导块并且通过(一个或更多个)短的热路径和/或电路径传导远离部件承载件的内部(特别是直至外围)。这改善了部件承载件的电性能、热性能以及因而整体可靠性，因为可以强烈抑制诸如产生热负载的不希望影响以及因此诸如翘曲的不希望现象。特别地，当将嵌入的半导体部件与嵌入的块进行电耦接时，可以通过大块体传导100安培或更大的极高电流，而会不使部件承载件过度加热。还可以协同地使用该块来移除通过部件承载件的这样的高电流操作而产生的相当大量的热。
示例性实施方式的详细描述
在下文中，将解释制造方法、使用方法和部件承载件的另外的示例性实施方式。
在一种实施方式中，与块相比，半导体部件在叠置件的叠置方向上更居中地嵌入(特别是更深地嵌入叠置件的内部和/或更靠近叠置件的竖向中央)。因而，块可以比半导体部件更外围地嵌入叠置件中。因而，电和/或热可以是从(更)居中的半导体部件流至更外围的块。这使得块能够有助于热和/或电流和/或信号从叠置件的内部流至外部。换句话说，块可以被布置成比更居中定位的半导体部件更靠近叠置件的外围。
可替代地，还可以将半导体部件比块较少居中地嵌入叠置件中。还可以将半导体部件和叠置件嵌入叠置件中的对应水平处。特别地，部件承载件可以具有对称积层(buildup)或非对称积层。即使在非对称积层的情况下，半导体部件比块更居中地定位也可以是有利地(尽管这不是强制性的)，因为朝向封装件的外部或外表面定位的块可以以特别有效的方式传导热和/或电流。
在一种实施方式中，该块是高导热块和/或高导电块。当该块由具有高导电率和导热率的材料制成时，该块可以协同地有助于在部件承载件的操作期间移除热，以及传导电流或电信号，从嵌入的半导体部件至电子外围装置，或者至少沿着部件承载件的导电迹线。
在一种实施方式中，该块由铜和/或铝制成。铜和铝均具有高导电率和高导热率，并且与部件承载件(特别是印刷电路板)制造技术可兼容。然而，还可能的是，另外地或可替代地，块包括石墨、石墨/铝复合物(compound)或者带涂层的陶瓷(特别是铜涂层)。
在一种实施方式中，块是嵌体。在这种情况下，嵌体可以是便于制造体，只有在将嵌体制造完成之后才插入叠置件中。例如，嵌体可以是基本上没有内部空隙的固态体。
在一种实施方式中，块形成为三维烧结体。对应地，制造方法可以包括通过实施三维烧结工艺来形成块。例如，这样的三维烧结工艺可以通过增材制造来实施，特别是通过由激光处理等来烧结高传导粉末。因此，例如通过三维增材制造技术(诸如三维打印)可以使烧结块成为可能。然而，还可能的是，以其他方式(例如在烤箱中)提供烧结所需的热能。因而，块可以通过烧结而形成。可以在将经烧结的块插入叠置件的腔体中之前，实施通过烧结来连接烧结颗粒以形成块。然而，还可能的是，通过以下来来制造块：在部件承载件的制造期间烧结材料，例如在已经将烧结粉末放置在叠置件中的腔体中之后，并且通过随后对腔体中的烧结粉末进行烧结，由此通过使烧结粉末颗粒互相连接来形成块。
有利地，该制造方法可以包括通过烧结来将半导体部件连接至块。对应地，部件承载件可以包括烧结连接结构，作为块体与半导体部件之间的界面。非常有利地，块与叠置件和/或与半导体部件的连接可以通过烧结来完成。由此，可以在制造块期间建立可靠连接。建立一方面的块与另一方面的半导体部件和/或导电层结构之间的这种互相连接所需的能量可以由叠置件的层压期间或为了叠置件的层压供应的能量、通过激光束等提供。
在一种实施方式中，块延伸直至叠置件的外部主表面(即与叠置件的外部主表面对齐或者与叠置件的外部主表面齐平)或者仅部分地延伸超出(即，突出超过)叠置件的外部主表面。通过延伸直至叠置件的表面或者甚至突出超过叠置件的外部表面，块可以安装在叠置件的外围并且因此使得能够有效地将热从部件承载件的内部移除。
在一种实施方式中，块被构造用于移除和/或扩散由半导体部件在部件承载件的操作期间产生的热。例如，当半导体部件是功率半导体或者另外的高性能半导体芯片诸如微控制器时，在操作期间可以产生大量的热。该热可以被至少部分地从部件承载件的内部移除，以减少热负载和诸如翘曲或裂纹形成等不希望的现象。热扩散(优选在至少45°角度内)可以涉及热在部件承载件的较大面积或体积内的热点的热分配，以减小或平衡部件承载件的内部的温度差异。
在一种实施方式中，块与至少一个导电层结构和/或与半导体部件连接，用于在部件承载件的操作期间传导电流或电信号。因而，可以建立块与半导体部件的导电部分(特别是一个或更多个焊盘)之间的导电连接。通过采取该措施，在部件承载件的操作期间，大规模的块可以以低欧姆方式承载/输送电流或电信号。
有利地，块可以被构造成既有助于热移除又有助于传导电流。
在一种实施方式中，部件承载件包括至少一个另外的高传导块，该至少一个另外的高传导块特别地具有以上所述的块的特征，该至少一个另外的高传导块嵌入叠置件中，使得与至少一个另外的块相比，在叠置件的叠置方向上半导体部件更居中地嵌入叠置件中。通过将多个高传导块集成在同一个部件承载件中，可以进一步改善部件承载件的电性能和/或热性能。
此外，在存在至少一个另外的高传导块的情况下，部件承载件可以具有对称积层或不对称积层。
在一种实施方式中，至少一个另外的高传导块延伸直至或者超出部件承载件的相反的两个主表面中的一个主表面或者该两个主表面。因而，与更深地嵌入叠置件的内部中的半导体部件相比，还可以将至少一个另外的块布置成更靠近叠置件的外围。因此，多个块可以协作以将热从部件承载件的内部移除和/或以低阻性或低抗性来传导电流。
在一种实施方式中，块和至少一个另外的块中的至少一个另外的块并排布置，而不是沿着叠置方向竖向地安置。例如，可以将多个块彼此水平相邻地进行布置，即位于叠置件的内部的同一竖向水平。通过采取该措施，例如，可以与嵌入叠置件中的多个半导体部件相关的移除热或者传导电流，其中，就电耦接和/或热耦接而言，可以将这样的多个半导体部件中的各个半导体部件分配给块中的相应的一个块。
在一种实施方式中，块和至少一个另外的块中的至少一个另外的块被布置成在竖向上将半导体部件夹在这二者之间。换句话说，块和至少一个另外的块可以竖向地安置，即可以沿着叠置方向分隔开。特别地，在半导体部件的相反的两个主表面上布置两个高传导块可以进一步改善部件承载件的热性能和/或电性能。例如，当半导体部件的相反的两个主表面均具有焊盘(即面朝上以及面朝下进行电连接)时，这可能是有利的。然而，还可能的是，一个块传导电流并且连接至半导体部件的焊盘，而相对的、另外的高传导块用于从部件承载件的内部移除热。
在一种实施方式中，半导体部件是功率半导体芯片。当半导体部件是功率半导体(例如晶体管芯片)时，在部件承载件的操作期间可能产生巨大量的热。将该热从叠置件的内部移除，抑制因过度热负载产生的不希望现象诸如翘曲或裂纹。
在一种实施方式中，部件承载件包括附接至块的外部主表面的散热器或冷却体。这样的散热器例如可以是带有冷却片的冷却体，或者可以是通过气体(例如空气)或液体(例如水)的流来使部件承载件冷却的基于流体的冷却体。
在一种实施方式中，部件承载件包括附接至块的外部主表面的介电且导热的热界面材料(thermal interface material,TIM)。例如，这样的TIM可以连接至附接至叠置件的散热器。这样的热界面材料可以是具有介电特性但具有高导热率的材料，以确保可靠的电隔离，并且同时从部件承载件的内部适当地移除热。
在一种实施方式中，部件承载件包括冷却通道，该冷却通道形成在块中并且被构造用于容纳冷却流体。冷却通道还可以部分地延伸穿过块并且部分地延伸穿过叠置件。这样的冷却通道可以例如通过以下而形成：在块中钻孔、铣削或蚀刻内部通道，以及将冷却剂(诸如空气或水)引导至通道。还可能的是，将丝(作为牺牲结构)嵌入块的预制件(例如尚未连接的烧结颗粒内)和/或叠置件(例如叠置件的层结构之间)，使块和叠置件相互连接(例如通过烧结和层压)以及随后将丝从互相连接的块和/或叠置件中拉出，使得在先前丝所在的位置创建冷却通道。
在一种实施方式中，部件承载件包括热连接至块的热管，特别是部分地布置在块的内部以及部分地布置在块的外部。例如，热管可以延伸直至或甚至超出叠置件的侧向侧壁。在本申请的上下文中，术语“热管”可以特别地表示如下的热传递结构：该热传递结构将热管的内部中的流体的导热率和相变的原理相结合，以有效地管理热从块传递至部件承载件的外围。在热管的壳体的热界面处，与导热块接触的、液相的流体通过吸收来自块的热而变成气体/蒸汽。然后，气体/蒸汽在引导结构的引导下、沿着热管结构行进至位于叠置件的外部表面处或者甚至外部的壳体的冷却界面并且冷凝回液体，由此释放潜在的热或相变热。然后，液体通过引导结构的引导通过一个或更多个机制(诸如毛细管作用、离心力、重力等)返回至热侧，并且循环重复。然而，热管还可以使用另外的热传输介质而不是流体，例如固体诸如蜡。这样的热管还可以显著地有助于从部件承载件的内部移除热。例如，热管的一部分可以嵌入块中(可以有利地通过烧结而完成)，而热管的另外的部分延伸至叠置件的外围，或者甚至延伸超出叠置件，并且由此将热引导出部件承载件。
在一种实施方式中，半导体部件是有源部件或无源部件。有源部件可以是如下任何类型的电路部件：该部件具有电控制电子流(例如根据原理：“电控制电”)的能力。不能通过另外的电信号来控制电流的部件可以表示为无源部件。电阻器、电容器、电感器、变压器和二极管均是无源部件的示例。有源部件的示例是晶体管、由多个晶体管构成的电路、可控硅整流器等。因而，所描述的嵌入一个或更多个半导体部件的概念在实现半导体部件方面是非常灵活的，并且可以用于无源部件(例如二极管)或有源部件(例如基于晶体管的半导体部件)。
在一种实施方式中，块直接连接至半导体部件，特别是通过块或半导体部件的烧结连接结构。通过将块直接连接至半导体部件，可以建立特别合适的电耦接和/或热耦接。
在另一种实施方式中，块经由至少一个导电层结构连接至半导体部件。通过在块与半导体部件之间布置至少一个导电层结构，可以实现另外的任务诸如建立电再分布。
在一种实施方式中，块的至少一个主表面的至少一部分和/或至少一个侧壁的至少一部分被至少一个导电层结构中的至少一个导电层结构覆盖或包围。例如，可以用所提及的(一个或更多个)层结构的导电材料来和/或完全地包围块的一个或更多个侧壁和/或完全地包围一个主表面或两个主表面。因而，块可以沿着块的一个或更多个表面部分地或完全地被导电材料诸如铜包封。这可以进一步促进块关于部件承载件的其余部分的热耦接和/或电耦接。
在一种实施方式中，半导体部件包括半导体部件的背对块的主表面上的至少一个焊盘(特别是多个焊盘)。特别地，半导体部件可以被布置成面朝上或者在块之上。至少一个焊盘可以延伸直至部件承载件的上部主表面，或者可以从部件承载件的上部主表面电接近/访问。这可以同时允许适当地电接近半导体部件，同时有效地移除热。
在一种实施方式中，块的主表面的面积比半导体部件的面向块的所述主表面的主表面的面积更大。在与部件承载件的相反的主表面垂直的观察方向上，半导体部件的轮廓可以完全在块的较大轮廓之内。可替代地，半导体部件的轮廓可以与块的较大轮廓重叠。提供尺寸比半导体部件的尺寸更大的块可以确保适当冷却。
在一种实施方式中，该方法包括在叠置件中形成腔体，并且随后将块和/或半导体部件插入腔体中。在叠置件中(例如在叠置件的中央芯中)或者在叠置件的外围部分中形成腔体(即盲孔或通孔)，使得通过简单地将块和/或半导体部件安置在腔体中而容易地嵌入块和/或半导体部件成为可能。例如，腔体可以通过机械钻孔、激光处理、蚀刻等形成。
在一种实施方式中，该方法包括通过以下来形成腔：将非粘合性的释放结构集成在叠置件中，以及移除位于释放结构之上的叠置件材料的部分以由此获得腔体。移除的该部分可以由非粘合性的释放结构以及由周向切割线在空间上限定，该周向切割线可以例如通过机械切割或激光切割而形成。根据这样的一种优选实施方式，首先将由关于周围的部件承载件材料具有非粘合特性的材料制成的释放层嵌入叠置件中。其次，可以通过切割从叠置件的外部延伸直至释放层的周向线来移除叠置件的位于释放层之上的一部分。例如，这可以通过机械钻孔或者通过激光钻孔来完成。由于释放层的非粘合特性，随后可以简单地将叠置件的位于释放结构或释放层之上的周向分离部分从叠置件取出，并且可以获得腔体。可以随后简单地将半导体部件和/或块安置在腔体的内部，以进行嵌入。
在一种实施方式中，方法包括在将部件和块嵌入叠置件中之前将半导体部件连接至块。因而，在进行嵌入之前在块与半导体部件之间建立连接允许减少在组装期间要处理的部分的数量和/或允许减少在嵌入期间形成的腔体的数量。特别地，在进行嵌入之前在块与半导体部件之间建立烧结连接可以是简单的，并且可以避免对叠置件产生影响的高温(如在烧结期间可能发生的高温)。
在另一种实施方式中，方法包括仅在将部件嵌入叠置件中之后并且在将块嵌入叠置件中之前(或者在将块嵌入叠置件中之后并且在将部件嵌入叠置件中之前)将半导体部件连接至块。特别地，半导体部件可以深深地嵌入叠置件的内部中(例如可以嵌入叠置件的芯中)，并且可以在将块插入(特别是通过烧结)叠置件的腔体中之后(直接地或间接地)连接至块。此外，该实施方式是产生部件承载件的简单且可靠的方法。
在一种实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的叠置件。例如，部件承载件可以是所提及的(一个或更多个)电绝缘层结构和(一个或更多个)导电层结构的层压件，特别地通过施加机械压力和/或热能而形成。所提及的叠置件可以提供板状的部件承载件，该板状的部件承载件能够为另外的部件提供大的安装表面并且仍然非常薄且紧凑。
在一种实施方式中，部件承载件被成形为板。这有助于紧凑设计，其中部件承载件仍然为部件承载件上安装部件提供大的基底。此外，特别是作为嵌入的电子部件的示例的裸管芯，得益于其厚度小，可以方便地嵌入到薄板诸如印刷电路板中。板状的部件承载件还确保短的电气连接路径，并且因此抑制传输期间的信号失真。
在一种实施方式中，部件承载件被构造为由印刷电路板、基板(特别是IC基板)和中介层组成的组中的一者。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过将若干导电层结构与若干电绝缘层结构进行层压(例如通过施加压力和/或供应热能)而形成的板状的部件承载件。作为PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维，所谓的预浸料或FR4材料。各种导电层结构可以通过以下而以期望的方式彼此连接：(例如通过激光钻孔或机械钻孔)形成贯穿层压件的贯穿孔，并且用导电材料(特别是铜)填充这些贯穿孔，由此形成作为贯穿孔连接部的过孔。除了可以嵌入印刷电路板中的一个或更多个部件之外，印刷电路板通常被构造用于在板状的印刷电路板的相反的两个表面中的一个表面或两个表面上容纳一个或更多个部件。这些部件可以通过焊接连接至相应的主表面。PCB的介电部分可以由带增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示具有与要安装在其上的部件(特别是电子部件)的尺寸基本相同的尺寸的、小的部件承载件。更具体地，基板可以被理解为用于电连接或电网络的承载件，以及与印刷电路板(PCB)可相当的部件承载件，然而具有相对更高密度的侧向和/或竖向布置的连接部。侧向连接部例如是传导性路径，而竖向连接部可以例如是钻孔。这些侧向连接部和/或竖向连接部布置在基板内，并且可以用于提供(特别是IC芯片的)所容置部件或未容置部件(诸如裸管芯)与印刷电路板或中间印刷电路板的电连接和/或机械连接。因而，术语“基板”还包括“IC基板”。基板的介电部分可以由带增强颗粒(诸如增强球，特别是玻璃球)的树脂构成。
基板或中介层可以至少包括以下材料的层：玻璃、硅(Si)或光成像或干蚀刻有机材料，如环氧基积层材料(诸如环氧基积层膜)或聚合物复合物，如聚酰亚胺、聚苯并噁唑或苯并环丁烯。
在一种实施方式中，以上所提及的电绝缘层结构中的各个电绝缘层结构均包括由以下组成的组中的至少一者：树脂(诸如增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺三嗪树脂)、氰酸酯、聚苯衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃状材料)、预浸料材料(诸如FR-4或FR-5)、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(特氟龙，Teflon)、陶瓷以及金属氧化物。也可以使用增强材料，诸如网状物(web)、纤维或球，例如由玻璃(多层玻璃)制成的。尽管对于刚性PCB而言，通常优选的是预浸料特别是FR4，但是也可以使用其他材料，特别是针对基板的环氧基积层膜。对于高频应用，可以在部件承载件中实施高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂、低温共烧陶瓷(LTCC)或其他低、非常低或超低DK材料等，作为电绝缘层结构。
在一种实施方式中，以上所提及的导电层结构中的各个导电层结构包括由以下组成的组中的至少一者：铜、铝、镍、银、金、钯和钨。尽管通常优选的是铜，但是其他材料或它们的涂覆形式也是可以的，特别是涂覆有超导材料，诸如石墨烯。
在一种实施方式中，半导体部件可以是包括晶体管和/或二极管的功率半导体芯片。然而，半导体部件还可以是微处理器。在又一种实施方式中，半导体部件可以是被构造用于发射和/或接收射频信号的射频半导体芯片。因此，半导体部件可以被构造用于执行射频应用，特别是涉及频率高于1GHZ的射频应用。
至少一个另外的部件可以表面安装在部件承载件上和/或嵌入部件承载件中，并且可以特别地选自由以下组成的组：非导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、热传递单元(例如热管)、光引导元件(例如光波导或光导体连接)、电子部件或它们的组合。例如，部件可以是有源电子部件、无源电子部件、电子芯片、存储装置(例如DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码元件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片以及能量收集单元。然而，其他部件可以嵌入部件承载件中。例如，磁性元件可以用作部件。这样的磁性元件可以是永磁性元件(诸如铁磁性元件、反铁磁性元件、多铁磁性元件或亚铁磁性元件，例如铁氧体磁芯)或者可以是顺磁性元件。然而，部件还可以是基板、中介层或另外的部件承载件，例如为板中板构造的。部件可以表面安装在部件承载件上和/或嵌入部件承载件的内部。此外，还可以使用其他部件，特别是产生和发射电磁辐射和/或关于从环境传播的电磁辐射敏感的那些部件。
在一种实施方式中，部件承载件是层压型的部件承载件。在这样的实施方式中，部件承载件是通过施加压力和/或热而叠置并且连接在一起的多层结构的复合物。
本发明的以上限定的各方面以及另外的方面，根据下文要描述的实施方式的示例是显而易见的，并且参考这些实施方式的示例进行说明。
附图说明
图1至图9示出在实施制造根据本发明的一种示例性实施方式的、图9中所示的具有嵌入的部件的部件承载件的方法期间获得的结构的剖面图。
图10示出根据本发明的另一种示例性实施方式的部件承载件的剖面图，以及图11示出该部件承载件的一部分的俯视图。
图12至图14示出根据本发明又一种示例性实施方式的具有嵌入的半导体部件的部件承载件的剖面图。
图15至图20示出在实施制造根据本发明的再一种示例性实施方式的、图20中所示的具有嵌入的部件的部件承载件的方法期间获得的结构的剖面图。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件具有相同的附图标记。
在参考附图将更加详细地描述示例性实施方式之前，将总结一些基本考量，在此基础上开发了本发明的示例性实施方式。
根据本发明的一种示例性实施方式，提供了一种部件承载件，其中高传导块(优选为铜块)与(特别是有源或无源)半导体部件一起直接集成在(例如印刷电路板类型，PCB)部件承载件的层叠置件中。这使得改善的冷却、热传导性、热扩散和低欧姆电流流动成为可能。可以在已经将半导体部件嵌入叠置件中之后直接接触地或间接接触地集成一个或更多个(特别是铜)块。例如，半导体部件可以是功率半导体芯片。这允许以非常低的热阻率连接部件承载件叠置件中的半导体部件芯片。
为了制造这样的部件承载件，可以将至少部分传导块(例如铜块)作为传导站(depot)插入腔体中。该腔体可以形成在部件承载件层叠置件中，以便至少部分地将高传导块连接至半导体部件，例如MOSFET芯片。这可以允许获得改善的冷却、热传导性、热扩散和低欧姆电流流动。例如当使用了厚度为500μm的铜块时，例如可以获得高达1kA的电流。
当要将部件承载件诸如功率半导体芯片嵌入部件承载件中时，所涉及的高电流和功率通常需要较厚的铜结构来传导电流和移除热。然而，这涉及在铜沉积(例如通过镀覆)方面增加努力。当在叠置件的某些区域不希望将铜作为叠置件的导电层结构的部分时，这尤其令人烦恼。
根据本发明的一种示例性实施方式，叠置件的导电层结构(特别是铜结构)可以保持为微小的，就以上考虑而言这是有利的。同时，通过在叠置件中嵌入一个或更多个高传导块可以消除与移除热和/或电流和信号的低欧姆传导有关的任何问题。特别地，在这种情况下可以实现在朝上方向和/或朝下方向上大约45°角度周围的热扩散。通过本发明的示例性实施方式，可以有利地防止导电迹线中的大量铜。
因而，为了至少部分地克服上述缺点和/或其他缺点，本发明的示例性实施方式将一个或更多个高传导块(特别是铜块)作为纯固态嵌体或者作为多孔烧结体插入叠置件中，并且紧密地连接或耦接至半导体部件。这可以改善热移除和/或电流或信号的低欧姆传导，而不需要由厚的铜材料形成叠置件的导电层结构或者导电迹线。结果，简单地制造部件承载件成为可能。特别优选地，通过在叠置件和/或半导体部件的铜材料上直接进行三维激光烧结来制造一个或更多个高传导块。该块可以由高导电且导热材料(诸如铜或铝)制成。
根据本发明的一种示例性实施方式，提供了一种多层叠置件，该多层叠置件具有芯以及嵌入的半导体部件。可以在叠置件中形成一个或更多个腔体，例如使用上述的埋置释放层的概念。随后，可以将一个或更多个高传导块(诸如铜块或三维铜烧结站)插入到腔体中，并且该高传导块可以优选地通过烧结而连接至叠置件和/或半导体部件。因而，可以在一方面的块与另一方面的半导体部件的焊盘和/或导电层结构之间形成烧结结构。
在一种替代实施方式中，块可以首先连接至半导体部件。随后，可以将块和半导体部件的布置嵌入部件承载件的叠置件的腔体中。
在示例性实施方式中，可以在部件承载件的内部建立短的热路径和/或电路径。使得块直接地或间接地耦接至半导体部件成为可能。块可以被实现用于热移除和/或电流传导。
本发明的示例性实施方式具有的优点在于：使得可以实现不在部件承载件的整个区域上延伸的高传导块。这使得紧凑构造成为可能。此外，可以在部件承载件的内部适当地热连接和/或电连接高传导块。此外，关于铜材料，可以分离烧结位置处的半导体部件，使得烧结层可以同时起到应力释放层的作用。
图1至图9示出在实施制造根据本发明的一种示例性实施方式的、图9中所示的具有嵌入的半导体部件108的部件承载件100的方法期间获得的结构的剖面图。
参考图1，示出了叠置件102的组成部分，这些组成部分彼此连接，特别地通过层压而彼此连接。如图所示，叠置件102由多个平面的层结构104、106构成，使得所形成的部件承载件100是板状层压型的印刷电路板(PCB)部件承载件。叠置件102的组成部分包括导电层结构104和电绝缘层结构106。导电层结构104由图案化的金属层(诸如图案化的铜箔)构成，并且还可以包括竖向贯穿连接部，诸如铜填充的激光过孔。电绝缘层结构106可以包括片(sheet)，该片包含树脂(特别是环氧树脂)，任选地其中包含增强颗粒(诸如玻璃纤维或玻璃球)。例如，电绝缘层结构106可以由预浸料制成。
此外，图1中示出，嵌入叠置件102中的半导体部件108诸如裸管芯。如图所示，半导体部件108具有一个或更多个电接触部177(诸如焊盘或柱状部，优选由铜制成)。在所示的实施方式中，电接触部177被定向成朝上，使得半导体部件108面朝上定向。然而，可替代地，电接触部177还可以被定向成朝下，使得半导体部件108可以面朝下定向。在另外的实施方式中，可以在半导体部件108的相反的两个主表面上均提供电接触部177。例如，半导体部件108是功率半导体芯片，如硅晶体管芯片。更一般地，半导体部件108可以是任何有源部件或无源部件。还可以在叠置件102中嵌入多于一个的半导体部件108，例如一个或更多个有源部件和/或一个或更多个无源部件。在便利地制造部件承载件100的操作期间，半导体部件108可以产生相当大量的热。
更具体地，图1示出由导电层结构104和电绝缘层结构106构成的第一芯150。
所提及的第一芯150在图1中被布置成与如下结构相邻：中央的电绝缘层结构106，例如为仍未固化的预浸料的片。
第二芯152被布置在所述电绝缘层结构106上方。所述第二芯152(还可以表示为功率芯)已经具有嵌入的半导体部件108诸如功率半导体芯片。导电嵌体162例如铜嵌体与半导体芯片108并排地安置在第二芯152内。由非粘合性的材料(诸如蜡或聚四氟乙烯)制成的层状的释放结构124附接至第二芯152的下部主表面，以限定随后要形成腔体122的位置(比较图4)。
图1还示出叠置方向199，即各种层结构104、106进行叠置并且将进行相互连接所沿着的方向。叠置方向199被定向成垂直于以下的主表面：所述层结构104、106，以及在所述层结构104、106的基础上形成的叠置件102，还如图1中的直角所指示的。
如图2中所示，芯150、152和这二者之间的电绝缘层结构106通过层压(即施用热和/或压力)而相互连接。结果，获得了整体形成的叠置件102。
现在参考图3，附图标记154示意性地示出激光束，该激光束沿周向切割出叠置件102的位于释放结构124下面的盘状的或板状的部分156。换句话说，部分156由释放结构124以及由所获得的周向切割线限定。
参考图4，示出在叠置件102中形成的腔体122。如图所示以及所描述的，在图3中所示的周向切割程序之后，可以移除叠置件102的位于释放结构124之上的部分156，由此获得腔体122。由于释放结构124的非粘合特性，可以简单地从叠置件102的其余部分取出切割出的部分156(参见图3)。
参考图5，示出块110，该块110被定形状和尺寸成使得可插入腔体122中。块110是优选由铜制成的高导热且高导电的块110。有利地，块110可以形成为三维烧结体。因而，该方法可以包括通过实施三维烧结工艺来形成块110。可替代地，块110还可以是固态非多孔铜的嵌体。图5示出图4的结构以及高传导块110，该块110的一个主表面上设置有烧结连接结构158。通过烧结连接结构158，块110稍后将连接至叠置件102。
此外，图5中示出另外的片160，该另外的片可以由电绝缘材料制成。在一种实施方式中，另外的片160由预浸料制成。在另一种实施方式中，另外的片160可以被构造为热界面材料(TIM)，如将参考图12进一步详细描述的。在后一种情况下，片160的材料可以是导热且电绝缘的。
图6示出在随后处理之前从腔体122的底部移除释放结构124。由于释放结构124的材料的非粘合特性，可以通过化学和/或机械处理而容易地移除释放结构124。
参考图7，块110插入到腔体122中，并且块110的烧结连接结构158(在已经移除释放结构124之后)通过烧结而与限定腔体122的底部的薄的导电层结构104中的一个导电层结构连接。由此，半导体部件108还与块110经由这二者之间的所述薄的导电层结构104而热耦接。因而，块110通过所述烧结连接结构158并且经由所述导电层结构104而机械连接且热连接至半导体部件108。非常有利地，半导体部件108与块110之间的热路径可以极其短，这可以导致通过块110极好地移除由半导体部件108产生的热。更特别地，块110与所述导电层结构104直接连接并且与半导体部件108宛如直接连接。
因而，块110连接在叠置件102内，用于将在部件承载件100的操作期间由半导体部件108产生的热移除和扩散。由于所示的几何结构，块110可以有效地有助于从所制造的部件承载件100的内部朝向叠置件102的下部主表面移除热。作为形成腔体122并且将块110完全插入到腔体122中的过程的结果，块110完全填充腔体122，并且因此与层结构104、106的外部主表面对齐并齐平。
仍参考图7，铜块110通过烧结而连接至叠置件102的所述导电层结构104，由此使烧结连接结构158连接至所提及的导电层结构104。
如图8中所示，电绝缘的片160可以随后连接至图7中所示的结构，例如通过粘合或层压进行连接。如图8中所示，半导体部件108包括位于半导体部件108的、背对块110的上部主表面上的焊盘177。
此外，块110的上部主表面的面积比半导体部件108的面向块110的所述上部主表面的下部主表面的面积更大。
结果，获得了根据本发明的一种示例性实施方式并且在图9中示出的部件承载件100。
图9的示意性平面图164示出高传导块110还将半导体部件108与导电嵌体162(例如铜嵌体)耦接。嵌体162还可以是铜柱状部。
所示的部件承载件100包括叠置件102，该叠置件102包括经层压的导电层结构104和经层压的电绝缘层结构106。半导体部件108完全嵌入叠置件102中，使得电接触部177延伸直至部件承载件100的上部主表面，以连接至电子外围装置。高传导块110嵌入叠置件102中，并且被叠置件102的材料完全周向地包围。
图9还示出，在块110中(并且任选地还在叠置件102中)形成的任选的冷却通道118，并且该冷却通道118被构造用于引导冷却流体(诸如水或空气)，以进一步改善块110的冷却性能。通过冷却通道118，可以将冷却剂诸如水或空气引导至嵌入的块110，以进一步改善从热耦接的半导体部件108移除热的能力。
冷却通道118可以通过钻孔、蚀刻或激光处理而形成。可替代地，可以将丝(未示出)嵌入块110的预制件中(例如，在其尚未连接的烧结颗粒内)。通过在进行烧结之后将丝(例如由钢制成)从块110拉出，可以在块110内创建冷却通道118。当冷却通道118应部分地延伸穿过叠置件102的层结构104、106、160时，也可以应用将丝作为牺牲结构的概念。
图10示出根据本发明的另一种示例性实施方式的部件承载件100的剖面图，并且图11示出该部件承载件的局部俯视图。
根据图10和图11的部件承载件100包括另外的高传导块110，该另外的高传导块110可以具有与先前描述的块110相同的特征。此外，根据图10和图11的部件承载件100包括另外的半导体部件108，该另外的半导体部件108可以具有与先前描述的半导体部件108相同的特征。根据图10，实施将(在所示的实施方式中有两个)高传导块110嵌入叠置件102中，使得：与块110相比，(在所示的实施方式中有两个)半导体部件108在叠置件102的叠置方向99上更居中地嵌入，而块110定位成更靠近叠置件102的外部主表面或外围。这使得短的热流路径有利地定向成从叠置件102的中央朝向外围，使得热移除是高效的。
如图所示，块110和另外的块110并排布置并且位于叠置件102的同一竖向水平。对应地，半导体部件108和另外的半导体部件108并排布置并且位于叠置件102的同一竖向水平，但是与块110、110相比，半导体部件108和另外的半导体部件108更居中地布置在叠置件102中。根据图10和图11，示出一种实施方式，其中具有两个半导体部件108，各个半导体部件108就热耦接而言被分配至块110中相应的一个块。
在一种实施方式中，还可能的是：根据相应应用的功率状况，将具有可变高度的块110嵌入叠置件102中(例如以平衡高度差异或功能差异)。
此外，图10示出了在半导体部件108的上部主表面上的另外的积层。该另外的积层包括一个或更多个另外的电绝缘层结构106和一个或更多个另外的导电层结构104，包括竖向贯穿连接部，诸如(特别是铜填充的)激光过孔166以及(特别是铜的)柱状部或杆状部168。
再次参考根据图11的局部俯视图，芯片类型的半导体部件108被作为另外的导电层结构104的过孔形式的传导连接部(在z方向上延伸)侧向地包围。在z方向上的那些过孔可以传导电信号(如图14中所示)并且支持将热朝向块110和/或散热器112(同时尽可能使用短的路径，比较图13)引导。
从图11的俯视图可以看到的第二表面是部分位于半导体部件108下面、部分侧向延伸超出半导体部件108的传导表面。
图12至图14示出根据本发明的又一种示例性实施方式的处于半桥构造的具有嵌入的半导体部件108的部件承载件100的剖面图。
参考图12，所示的部件承载件100包括散热器112(诸如冷却体)，该散热器112附接至叠置件102的外部主表面。此外，可以在块110与散热器112之间布置导热且电绝缘的热界面材料114。当提供散热器112时，还可以省略热界面材料114。热截面材料114和/或散热器112可以改善冷却性能。与半导体部件108热耦接的块110可以显著地有助于热移除和热扩散，并且热耦接至热界面材料114和/或散热器112。
此外，块110的相应的上部主表面和侧壁被导电层结构104覆盖或者包围。因而，图12示出如下的实施方式：在该实施方式中，块110在上部主表面及其侧壁处被导电层结构104包围。这建立了块110与半导体部件108的电耦接，并且确保通过块110(例如通过块110的并行电路)实现的高电流传导。因而，根据图12，块110以低欧姆方式与半导体部件108电耦接，并且可以在部件承载件100的操作期间承载/输送电流。例如，所示的布置可兼容流过块110的100安培或更大的电流。
此外，由块110促进的极好热管理可以与用于电流管理的厚的铜结构(参见附图标记183)和薄的信号线(参见附图标记185)相结合。
由图13中的箭头172示出通过部件承载件100实现的巨大热移除。
图14中的箭头174表示电流流动。相连接用附图标记176表示。
图15至图20示出在实施制造根据本发明的再一种示例性实施方式的、图20中所示的具有嵌入的半导体部件108以及甚至更大数量的嵌入的块110的部件承载件100的方法期间获得的结构的剖面图。
在图15中，示出四个高导电且高导热块110，它们被布置在功率芯152的相反的两个主表面上。
图16示出位于相反的两个主表面上的四个铜块110，处于如下构造：功率芯152已经在功率芯152的相反的两个主表面上与另外的芯178、179连接。
图17示出，通过激光处理，可以通过激光切割等移除另外的芯178、179的部分，以形成图18中所示的腔体122，用于嵌入块110。如上所述，释放结构124可以支持该腔体形成过程。
参考图19，示出根据本发明的一种示例性实施方式的部件承载件100，该部件承载件100是基于图18中所示的结构制造的。各个块110同时已经插入到相应的腔体122中，并且同时已经通过烧结连接结构158在块110与相邻的导电层结构104之间建立烧结连接。在各个半导体部件108的相应的上部主表面上，相应的半导体部件108电耦接且热耦接至块110中的对应的一个块。在各个半导体部件108的相应的下部主表面上，相应的半导体部件108热耦接至块110中的对应的一个块。此外，上部的块110经由导电层结构104与下部的块110进行电耦接和热耦接。
示出与块110中的一个块热连接的任选的热管120。热管120部分地布置在块110的内部且部分地布置在块110的外部，并且延伸超出叠置件102的侧向侧壁。因而，热管120部分地嵌入块110中，部分地嵌入叠置件102中，并且部分地延伸超出叠置件102。可替代地，热管120还可以延伸直至叠置件102的侧壁，即与叠置件102的侧壁对齐。这样的热管120可以显著地改善从部件承载件100的内部将热移除。
图20示出一种部件承载件100，其中除了图19，还形成竖向贯穿连接部190，该竖向贯穿连接部延伸穿过整个叠置件102并且还穿过某些块110。竖向贯穿连接部190可以通过钻孔而形成，并且可以至少部分地填充有导电材料诸如铜，以进一步改善部件承载件100的电性能和/或热性能。
应注意，术语“包括”不排除其他元素或步骤，并且“一”或“一种”不排除复数形式。此外，可以对与不同实施方式相关联描述的元素进行组合。
还应注意，权利要求中的附图标志不应被解释为限制权利要求的范围。
本发明的实现不限于附图中所示以及以上所描述的优选实施方式。相反，即使在根本上不同的实施方式的情况下，使用根据本发明的原理以及所示的解决方案的多个变体也是可能的。

Claims (17)

1.一种部件承载件(100)，其中所述部件承载件(100)包括：
叠置件(102)，所述叠置件(102)包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)；
半导体部件(108)，所述半导体部件(108)嵌入所述叠置件(102)中；
高传导块(110)，所述高传导块(110)嵌入所述叠置件(102)中并且与所述半导体部件(108)进行热耦接和/或电耦接。
2.根据权利要求1所述的部件承载件(100)，包括以下特征中的至少一者：
其中，与所述块(110)相比，所述半导体部件(108)在所述叠置件(102)的叠置方向(199)上更居中地嵌入所述叠置件(102)中；
其中，所述块(110)由高导热材料和/或高导电材料制成，特别地所述材料为以下中的至少一者：铜、铝、石墨、石墨/铝复合物以及带涂层的陶瓷，所述涂层特别地是铜涂层；
其中，所述块(110)是嵌体；
其中，所述块(110)形成为三维烧结体；
其中，所述块(110)延伸直至所述叠置件(102)的外部主表面，或者部分延伸超出所述叠置件(102)的所述外部主表面；
其中，所述块(110)与所述半导体部件(108)进行热耦接，以用于将在所述部件承载件(100)的操作期间由所述半导体部件(108)产生的热移除和/或扩散；
其中，所述块(110)与所述至少一个导电层结构(104)中的至少一个导电层结构进行电连接，和/或与所述半导体部件(108)进行电连接，以用于在所述部件承载件(100)的操作期间传导电流或电信号。
3.根据权利要求1所述的部件承载件(100)，所述部件承载件(100)包括至少一个另外的高传导块(110)，特别地所述至少一个另外的高传导块(110)具有根据权利要求1所述的块的特征，所述至少一个另外的高传导块嵌入所述叠置件(102)中，并且特别地使得：与所述至少一个另外的块(110)相比，所述半导体部件(108)在所述叠置件(102)的叠置方向(199)上更居中地嵌入所述叠置件(102)中。
4.根据权利要求3所述的部件承载件(100)，包括以下特征中的至少一者：
其中，所述至少一个另外的块(110)延伸直至所述部件承载件(100)的相反的两个主表面中的一个主表面或所述两个主表面，或者延伸超出所述部件承载件(100)的相反的两个主表面中的一个主表面或所述两个主表面；
其中，所述块(110)和所述至少一个另外的块(110)中的至少一个另外的块并排布置，特别地位于同一层水平；
其中，所述半导体部件(108)在所述叠置方向(199)上布置在所述块(110)与所述至少一个另外的块(110)中的至少一个另外的块之间；
包括至少一个另外的半导体部件(108)，所述至少一个另外的半导体部件(108)连接至所述至少一个另外的块(110)。
5.根据权利要求1所述的部件承载件(100)，包括以下特征中的至少一者：
其中，所述半导体部件(108)是功率半导体芯片；
包括散热器(112)，所述散热器(112)附接至所述块(110)的外部主表面；
包括介电且导热的热界面材料(114)，所述介电且导热的热界面材料(114)附接至所述块(110)的外部主表面；
包括冷却通道(118)，所述冷却通道(118)形成在所述块(110)中并且被构造用于引导冷却流体；
包括热管(120)，所述热管(120)热连接至所述块(110)，特别地部分布置在所述块(110)的内部并且部分布置在所述块(110)的外部，更特别地延伸直至所述叠置件(102)的侧向侧壁或者延伸超出所述叠置件(102)的侧向侧壁；
其中，所述半导体部件(108)是有源部件或无源部件；
其中，所述块(110)直接连接至所述半导体部件(108)，特别地通过所述块(110)的烧结连接结构(158)连接至所述半导体部件(108)；
其中，所述块(110)经由所述至少一个导电层结构(104)中的至少一个导电层结构连接至所述半导体部件(108)。
6.根据权利要求1所述的部件承载件(100)，其中，所述块(110)的至少一个主表面的至少一部分和/或至少一个侧壁的至少一部分被所述至少一个导电层结构(104)中的至少一个导电层结构包围。
7.根据权利要求1所述的部件承载件(100)，其中，所述半导体部件(108)包括位于所述半导体部件(108)的、背对所述块(100)的主表面上的至少一个焊盘(177)。
8.根据权利要求1所述的部件承载件(100)，其中，所述块(110)的主表面的面积比所述半导体部件(108)的、面向所述块(110)的所述主表面的主表面的面积更大。
9.根据权利要求1所述的部件承载件(100)，包括以下特征中的至少一者：
其中，所述部件承载件(100)具有对称积层或不对称积层；
包括表面安装在所述部件承载件(100)上和/或嵌入所述部件承载件(100)中的至少一个另外的部件，其中，所述至少一个另外的部件特别地选自：电子部件、非导电嵌体和/或导电嵌体、热传递单元、光引导元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、密码部件、发射器和/或接收器、机电转换器、致动器、微机电系统、微处理器、电容器、电阻器、电感、蓄能器、开关、相机、天线、磁性元件、磁通门、另外的部件承载件(100)以及逻辑芯片；
其中，所述至少一个导电层结构(104)中的至少一个导电层结构包括以下中的至少一者：铜、铝、镍、银、金、钯和钨，所提及的材料中的任何材料任选地涂覆有超导材料，诸如石墨烯；
其中，所述至少一个电绝缘层结构(106)中的至少一个电绝缘层结构包括以下中的至少一者：树脂，特别是增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺三嗪树脂；FR-4；FR-5；氰酸酯；聚苯衍生物；玻璃；预浸料材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层材料；聚四氟乙烯；陶瓷以及金属氧化物；
其中，所述部件承载件(100)被成形为板；
其中，所述部件承载件(100)被构造为以下中的至少一者：印刷电路板、以及基板或者其预制件；
其中，所述部件承载件(100)被构造为层压型的部件承载件(100)。
10.一种制造部件承载件(100)的方法，其中，所述方法包括：
形成叠置件(102)，所述叠置件(102)包括至少一个导电层结构(104)和/或至少一个电绝缘层结构(106)；
将半导体部件(108)嵌入所述叠置件(102)中；
将高传导块(110)嵌入所述叠置件(102)中，使得所述块(110)与所述半导体部件(108)进行热耦接和/或电耦接。
11.根据权利要求10所述的方法，其中，所述方法包括：在所述叠置件(102)中形成腔体(122)，以及随后将所述块(110)和/或所述半导体部件(108)插入所述腔体(122)中。
12.根据权利要求11所述的方法，其中，所述方法包括通过以下操作形成所述腔体(122)：
将非粘合性的释放结构(124)集成在所述叠置件(102)中；以及
移除所述叠置件(102)的、部分地由所述释放结构(124)限定的部分(156)，由此获得所述腔体(122)。
13.根据权利要求10所述的方法，其中，所述方法包括通过三维烧结形成所述块(110)。
14.根据权利要求10所述的方法，其中，所述方法包括通过烧结将所述半导体部件(108)连接至所述块(110)。
15.根据权利要求10所述的方法，其中，所述方法包括：在将所述半导体部件(108)和所述块(110)嵌入所述叠置件(102)中之前，将所述半导体部件(108)连接至所述块(110)。
16.根据权利要求10所述的方法，其中，所述方法包括：在将所述部件(108)嵌入所述叠置件(102)中之后并且在将所述块(110)嵌入所述叠置件(102)中之前，将所述半导体部件(108)连接至所述块(110)。
17.一种使用根据权利要求1所述的部件承载件(100)的方法，所述方法通过所述块(110)传导至少100安培的电流，特别是介于100安培与10000安培之间的范围内的电流。
CN202010235658.6A 2019-03-29 2020-03-30 部件承载件、其制造方法及使用方法 Active CN111757589B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19166119.8A EP3716321A1 (en) 2019-03-29 2019-03-29 Component carrier with embedded semiconductor component and embedded highly conductive block which are mutually coupled
EP19166119.8 2019-03-29

Publications (2)

Publication Number Publication Date
CN111757589A true CN111757589A (zh) 2020-10-09
CN111757589B CN111757589B (zh) 2023-11-10

Family

ID=66101812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010235658.6A Active CN111757589B (zh) 2019-03-29 2020-03-30 部件承载件、其制造方法及使用方法

Country Status (3)

Country Link
US (1) US11495513B2 (zh)
EP (1) EP3716321A1 (zh)
CN (1) CN111757589B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114447591A (zh) * 2020-11-02 2022-05-06 奥特斯奥地利科技与系统技术有限公司 电子装置以及制造电子装置的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11235404B2 (en) * 2020-03-21 2022-02-01 International Business Machines Corporation Personalized copper block for selective solder removal
DE102021109974A1 (de) * 2020-04-27 2021-10-28 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Bauteilträger mit einem eingebetteten wärmeleitfähigen Block und Herstellungsverfahren
EP3996473A1 (en) * 2020-11-05 2022-05-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with electronic components and thermally conductive blocks on both sides
US11776875B2 (en) * 2020-11-13 2023-10-03 Toyota Motor Engineering & Manufacturing North America, Inc. Systems including a vapor chamber as the heat spreading substrate of a power device embedded in a PCB and methods of forming the same
EP4040480A1 (en) * 2021-02-09 2022-08-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with metallically connected component carrier and fluid cooling member
CN113327904B (zh) * 2021-04-29 2023-06-02 中国电子科技集团公司第二十九研究所 一种双面高效散热气密封装结构及其制备方法
US20230238301A1 (en) * 2022-01-25 2023-07-27 Ge Aviation Systems Llc Power overlay module with thermal storage
WO2023179842A1 (en) * 2022-03-21 2023-09-28 Hitachi Energy Switzerland Ag Power submodule, power module and method for producing a power module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102307429A (zh) * 2011-09-02 2012-01-04 东莞生益电子有限公司 埋入式高导热pcb及其制作方法
EP2835823A1 (en) * 2012-04-02 2015-02-11 Fuji Electric Co., Ltd. Power converter
WO2018091290A1 (de) * 2016-11-17 2018-05-24 Zf Friedrichshafen Ag Leiterplattenanordnung mit einem elektrischen bauteil und einem kühlkörper
CN108122786A (zh) * 2016-11-29 2018-06-05 恩智浦美国有限公司 具有烧结接合的热耗散结构的微电子模块和其制造方法
JP2019046954A (ja) * 2017-09-01 2019-03-22 イビデン株式会社 放熱基板及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1909834A1 (de) 1968-03-04 1969-10-09 Westinghouse Brake & Signal Gehaeuse zum Einkapseln einer Halbleitervorrichtung
US7061100B2 (en) * 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module
US7729121B1 (en) 2008-12-30 2010-06-01 Intel Corporation Removable package underside device attach
CN201397814Y (zh) 2009-05-13 2010-02-03 重庆三祥汽车电控系统有限公司 贴片式大功率元件的散热结构
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
WO2011024377A1 (en) 2009-08-25 2011-03-03 Fuji Electric Systems Co., Ltd. Semiconductor module and heat radiation member
CN102548351A (zh) 2010-12-31 2012-07-04 鸿富锦精密工业（深圳）有限公司 散热装置
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
JP6260806B2 (ja) * 2013-09-27 2018-01-17 インテル・コーポレーション 両面ダイパッケージ
FR3011979A1 (fr) * 2013-10-15 2015-04-17 St Microelectronics Grenoble 2 Dispositif electronique a puce de circuits integres et systeme electronique
SG10201400396WA (en) * 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
JP2016025143A (ja) * 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法
US10433413B2 (en) 2014-08-15 2019-10-01 Unimicron Technology Corp. Manufacturing method of circuit structure embedded with heat-dissipation block
WO2016071324A1 (en) 2014-11-03 2016-05-12 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Hermetically sealed heat pipe structure synthesized with support structure and method for producing it
JP6665864B2 (ja) * 2015-11-17 2020-03-13 株式会社村田製作所 多層基板及び電子機器
US10045443B2 (en) * 2016-08-29 2018-08-07 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Matching inclination of cavity sidewall and medium supply device for manufacturing component carrier
CA3037578A1 (en) 2016-09-21 2018-03-29 Tti (Macao Commercial Offshore) Limited Improved heat sink and heat dissipation structure
CN108271313B (zh) 2016-12-30 2021-03-16 奥特斯(中国)有限公司 用于部件承载件的具有纳米和/或微米结构的片材
US10212804B2 (en) 2017-01-16 2019-02-19 Harris Global Communications, Inc. Electronic device with laterally extending thermally conductive body and related methods
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
US10141182B1 (en) * 2017-11-13 2018-11-27 Nxp Usa, Inc. Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102307429A (zh) * 2011-09-02 2012-01-04 东莞生益电子有限公司 埋入式高导热pcb及其制作方法
EP2835823A1 (en) * 2012-04-02 2015-02-11 Fuji Electric Co., Ltd. Power converter
WO2018091290A1 (de) * 2016-11-17 2018-05-24 Zf Friedrichshafen Ag Leiterplattenanordnung mit einem elektrischen bauteil und einem kühlkörper
CN108122786A (zh) * 2016-11-29 2018-06-05 恩智浦美国有限公司 具有烧结接合的热耗散结构的微电子模块和其制造方法
JP2019046954A (ja) * 2017-09-01 2019-03-22 イビデン株式会社 放熱基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114447591A (zh) * 2020-11-02 2022-05-06 奥特斯奥地利科技与系统技术有限公司 电子装置以及制造电子装置的方法

Also Published As

Publication number Publication date
CN111757589B (zh) 2023-11-10
US20200312737A1 (en) 2020-10-01
EP3716321A1 (en) 2020-09-30
US11495513B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
CN111757589B (zh) 部件承载件、其制造方法及使用方法
EP3355349B1 (en) Efficient heat removal from component carrier with embedded diode
CN108347820B (zh) 容纳部件的基底结构上的高导热涂层
US10790234B2 (en) Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
EP3657915A2 (en) Method of manufacturing a component carrier using a separation component, the component carrier, and a semi-finished product
EP3633721A1 (en) Component carrier with face-up and face-down embedded components
CN111952193A (zh) 具有嵌入层压叠置件中的表面可接触部件的部件承载件
US11450587B2 (en) Heat removal mechanism for stack-based electronic device with process control component and processing components
CN113284864B (zh) 嵌入式电力系统的冷却配置集成
US11799198B2 (en) Component carrier-based device with antenna coupling of electronic component and thermal coupling on opposing sides
CN114916121A (zh) 具有连接的部件承载件和流体冷却构件的电子装置
US11864306B2 (en) Component carrier with an embedded thermally conductive block and manufacturing method
US20220272828A1 (en) Heat Removal Architecture for Stack-Type Component Carrier With Embedded Component
CN112702840B (zh) 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
US20230055435A1 (en) Component Carrier With Embedded Semiconductor Component and Embedded Highly-Conductive Block Which are Mutually Coupled
CN217883966U (zh) 包括至少两个部件的部件承载件
EP4221474A2 (en) Component carrier with embedded ic substrate inlay, and manufacturing method
CN213960397U (zh) 用于部件承载件的层结构
US20240090118A1 (en) Component Carrier With an Embedded Thermally Conductive Block and Manufacturing Method
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
EP3996473A1 (en) Component carrier with electronic components and thermally conductive blocks on both sides
EP4220710A1 (en) Module comprising a semiconductor-based component and method of manufacturing the same
EP3709340A1 (en) Component carrier comprising a component having vertical through connection
EP4099807A1 (en) Component carrier interconnection and manufacturing method
EP3840020A2 (en) Component carrier having a double dielectric layer and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant