CN116487393A - 显示面板及其制造方法、显示装置 - Google Patents

显示面板及其制造方法、显示装置 Download PDF

Info

Publication number
CN116487393A
CN116487393A CN202310396205.5A CN202310396205A CN116487393A CN 116487393 A CN116487393 A CN 116487393A CN 202310396205 A CN202310396205 A CN 202310396205A CN 116487393 A CN116487393 A CN 116487393A
Authority
CN
China
Prior art keywords
layer
region
insulating layer
transistor
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310396205.5A
Other languages
English (en)
Inventor
李飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Changjiang New Display Industry Innovation Center Co Ltd
Original Assignee
Hubei Changjiang New Display Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Changjiang New Display Industry Innovation Center Co Ltd filed Critical Hubei Changjiang New Display Industry Innovation Center Co Ltd
Priority to CN202310396205.5A priority Critical patent/CN116487393A/zh
Publication of CN116487393A publication Critical patent/CN116487393A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及一种显示面板及其制造方法、显示装置，其中，显示面板包括衬底以及在衬底一侧层叠设置的有源层、第一绝缘层、第二绝缘层以及电容金属层；显示面板包括第一区域和第二区域；在第一区域中，有源层与电容金属层在垂直于衬底所在平面的方向上相交叠；在第二区域中，有源层与电容金属层在垂直于衬底所在平面的方向上不交叠；其中，第一区域中第一绝缘层的厚度等于或大于零，且至少部分第一区域中第一绝缘层的厚度小于第二区域中第一绝缘层的厚度。本公开通过减薄电容金属层与有源层之间绝缘层的厚度，减小了电容金属层与有源层之间的距离，在不增加电容金属层或有源层面积的前提下提升寄生电容的电容量。

Description

显示面板及其制造方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及其制造方法、显示装置。
背景技术
在像素电路中，有时会需要在一些信号走线上通过走线金属层以及与其对应的有源层形成电容结构，设置除像素电路的存储电容以外的寄生电容。
为了增加上述寄生电容的电容量大小，相关技术会增大对应的电容金属层与有源层的面积，但此方案会占用版图面积，降低光透过率，难以适用于高分辨率像素电路。
发明内容
为了解决上述技术问题，本公开提供了一种显示面板及其制造方法、显示装置。
本公开提供了一种显示面板，包括衬底以及在衬底一侧层叠设置的有源层、第一绝缘层、第二绝缘层以及电容金属层；所述显示面板包括第一区域和第二区域；在所述第一区域中，所述有源层与所述电容金属层在垂直于所述衬底所在平面的方向上相交叠；在所述第二区域中，所述有源层与所述电容金属层在垂直于所述衬底所在平面的方向上不交叠；其中，所述第一区域中所述第一绝缘层的厚度等于或大于零，且至少部分所述第一区域中所述第一绝缘层的厚度小于所述第二区域中所述第一绝缘层的厚度。
本公开还提供了一种显示面板的制造方法，所述显示面板包括第一区域以及第二区域；所述制造方法包括：提供衬底；在所述衬底的一侧形成有源层；在所述有源层背离所述衬底的一侧形成第一绝缘材料层；对所述第一绝缘材料层进行图案化处理，以形成第一绝缘层；所述第一区域中所述第一绝缘层的厚度等于或大于零，且至少部分所述第一区域中所述第一绝缘层的厚度小于所述第二区域的所述第一绝缘层的厚度；在所述第一绝缘层背离所述衬底的一侧形成第二绝缘层；在所述第二绝缘层背离所述衬底的一侧形成图案化的电容金属层；其中，在所述第一区域中，所述有源层与所述电容金属层在垂直于所述衬底所在平面的方向上相交叠，在所述第二区域中，所述有源层与所述电容金属层在垂直于所述衬底所在平面的方向上不交叠。
本公开还提供了一种显示装置，包括所述显示面板。
本公开提供的技术方案与现有技术相比具有如下优点：本公开通过减薄电容金属层与有源层之间绝缘层的厚度，减小了电容金属层与有源层之间的距离，在不增加电容金属层或有源层面积的前提下提升寄生电容的电容量。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种显示面板的膜层结构示意图；
图2为本公开实施例提供的另一种显示面板的膜层结构示意图；
图3为本公开实施例提供的一种包括第三区域的显示面板的膜层结构示意图；
图4为本公开实施例提供的一种像素电路原理图；
图5为本公开实施例提供的一种显示面板中，存储电容区的膜层结构示意图；
图6为本公开实施例提供的一种像素电路版图；
图7为本公开实施例提供的一种显示面板的制造方法的流程示意图；
图8为本公开实施例提供的一种制造过程中的显示面板的膜层结构示意图；
图9为本公开实施例提供的另一种制造过程中的显示面板的膜层结构示意图；
图10为本公开实施例提供的另一种制造过程中的显示面板的膜层结构示意图；
图11为本公开实施例提供的另一种制造过程中的显示面板的膜层结构示意图；
图12为本公开实施例提供的一种第一掩膜板与显示面板相对位置示意图；
图13为本公开实施例提供的一种显示面板制造过程示意图；
图14为本公开实施例提供的一种制造过程中的包括第三区域的显示面板的膜层结构示意图；
图15为本公开实施例提供的另一种制造过程中的包括第三区域的显示面板的膜层结构示意图；
图16为本公开实施例提供的另一种制造过程中的包括第三区域的显示面板的膜层结构示意图；
图17为本公开实施例提供的一种第二掩膜板与显示面板相对位置示意图；
图18为本公开实施例提供的一种包括第三区域的显示面板制造过程示意图；
图19为本公开实施例提供的另一种包括第三区域的显示面板制造过程示意图。
具体实施方式
为了能够更清楚地理解本公开实施例的上述目的、特征和优点，下面将对本公开实施例的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开实施例，但本公开实施例还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开实施例的一部分实施例，而不是全部的实施例。
本公开的一个实施例提供了一种显示面板，如图1所示，包括衬底110以及在衬底一侧层叠设置的有源层210、第一绝缘层310、第二绝缘层320以及电容金属层410。具体实施时，显示面板还包括基板100，衬底110设置于基板100上，有源层210、第一绝缘层310、第二绝缘层320以及电容金属层410设置于衬底110背离基板100的一侧。
显示面板包括第一区域10和第二区域20；在第一区域10中，有源层210与电容金属层410在垂直于衬底110所在平面的方向上相交叠；在第二区域20中，有源层210与电容金属层410在垂直于衬底110所在平面的方向上不交叠。
其中，如图1及图2所示，第一区域10中第一绝缘层310的厚度等于或大于零，且至少部分第一区域10中第一绝缘层310的厚度小于第二区域20中第一绝缘层310的厚度。
图1示出了第一区域10中第一绝缘层310的厚度等于零的实施例，图2示出了第一绝缘层310的厚度大于零的实施例。由于在实际工艺中，沉积第一绝缘层时，也会覆盖第一区域，上述实施例中第一区域中第一绝缘层的厚度等于零或大于零且小于第二区域中的厚度为后期通过掩膜曝光、刻蚀等工艺对第一绝缘层进行减薄实现的，如果将第一区域中的第一绝缘层完全刻蚀掉，可能会误损伤第一区域中有源层的厚度，故实际工艺中会保留部分第一区域中第一绝缘层的厚度。
本公开实施例通过减薄电容金属层与有源层之间绝缘层的厚度，减小了电容金属层与有源层之间的距离，在不增加电容金属层或有源层面积的前提下提升寄生电容的电容量。
优选地，当第一区域中第一绝缘层的厚度等于零，相比于相关技术中电容金属层与有源层间隔第一绝缘层与第二绝缘层，本公开电容金属层与有源层形成的寄生电容结构的电容量能够提升150％以上。
具体实施时，本公开上述第一区域与第二区域会做在像素电路中其他器件的栅极金属层与有源层的交叠区旁。在一种具体的实施例中，如图3所示，上述显示面板还包括栅极金属层420与第三区域30，在第三区域30中，有源层210与栅极金属层420在垂直于衬底110所在平面的方向上相交叠。
在一些实施例中，第一绝缘层为栅极绝缘层(Gate Insulator，GI)，第二绝缘层为层间介质绝缘层(Inter Metal Dielectric，IMD)。
层间介质绝缘层充当两层导电金属或者相邻金属线条之间的隔离膜，优选为不需要刻蚀，仅刻蚀栅极绝缘层。
在一些实施例中，第一绝缘层的介电常数小于第二绝缘层的介电常数。
通过减薄介电常数较小的绝缘层的厚度，能够进一步提升寄生电容的电容量。
在一些实施例中，第一绝缘层的材料为SiOx(硅基氧化物)，优选为SiO或SiO2，第二绝缘层的材料为SiNx(氮基氧化物)，优选为Si3N4。
SiOx的介电常数通常为3.9，Si3N4的介电常数通常为6.5，通过减薄介电常数较小的绝缘层的厚度，能够进一步提升寄生电容的电容量。
在一些实施例中，显示面板包括像素电路，如图4与图5所示，像素电路包括存储电容Cst与驱动晶体管M3；存储电容Cst包括相对设置的第一电极和第二电极，第一电极与驱动晶体管M3的栅极连接；第二电极411位于电容金属层410；有源层210包括驱动晶体管M3的有源部211。
如图5所示，第一区域10包括存储电容区11，在存储电容区11中，第二电极411与驱动晶体管的有源部211在垂直于衬底110所在平面的方向上相交叠；其中，存储电容区11中第一绝缘层310的厚度与第二区域20中第一绝缘层310的厚度的差值在预设范围内。
由于像素电路中的存储电容Cst有单独设置的电容区，能够通过增加电容金属层与有源层之间的相对面积设置对应的电容量，故本公开并非对像素电路中的存储电容Cst进行绝缘层减薄，所以存储电容Cst中第一绝缘层的厚度与第二区域中的相同。上述“在预设范围内”的表述为考虑到实际工艺中的误差，第一绝缘层在第一区域与第二区域中的厚度无法做到理论中的完全相同，故在工艺误差范围内的差值，均可视为厚度相同。
本公开实施例上述显示面板应用于像素电路中不同位置时，能够提升像素电路中OLED(Organic Electroluminescence Display，有机发光半导体)的性能，如增加上述存储电容Cst的电容量，避免电路串扰，提升第一帧亮度，减小闪烁，改善前期压降，有助于低频技术的实现。下面将具体描述本公开实施例上述显示面板应用于像素电路中的位置以及对应实现的效果。
在一些实施例中，如图4所示，显示面板包括像素电路；像素电路包括复位晶体管M5以及驱动晶体管M3；复位晶体管M5的第一极与驱动晶体管M3的栅极电连接，复位晶体管M5的第二极与参考电压信号线Vref1电连接，复位晶体管M5的栅极与复位控制信号线S1电连接。
有源层包括第一连接部，第一连接部为驱动晶体管M3栅极与复位晶体管M5第一极之间的半导体连接部，即图4所示的N1节点。
第一区域包括第一子区域，在第一子区域中，第一连接部与电容金属层交叠；其中，第一子区域中第一绝缘层的厚度小于第二区域中第一绝缘层的厚度，即第一子区域位于图4所示的N1节点。
第一区域设置在N1节点，能够进一步增加存储电容Cst的电容量，屏蔽另一像素电路中Data信号线对N1节点的影响，避免串扰。
在一些实施例中，如图4所示，像素电路包括数据写入晶体管M2以及驱动晶体管M3；数据写入晶体管M2的第一极与驱动晶体管M3的第一极电连接，数据写入晶体管M2的第二极与数据线Data电连接，数据写入晶体管M2的栅极与第一扫描线S2电连接。
有源层包括第二连接部，第二连接部为驱动晶体管M3第一极与数据写入晶体管M2第一极之间的半导体连接部，即图4所示的N2节点。
第一区域包括第二子区域，在第二子区域中，第二连接部与电容金属层交叠；其中，第二子区域中第一绝缘层的厚度小于第二区域中第一绝缘层的厚度，即第二子区域位于图4所示的N2节点。
第一区域设置在N2节点，能够在像素电路发光阶段之前利用寄生电容存储电量，并将存储的电量在发光阶段的第一帧释放，从而提升第一帧亮度。
在一些实施例中，如图4所示，像素电路包括驱动晶体管M3以及复位晶体管M5，复位晶体管M5第一极与驱动晶体管M3栅极连接，复位晶体管M5的第二极与参考电压信号线Vref1电连接，复位晶体管M5的栅极与复位控制信号线S1电连接，复位晶体管包括第一子晶体管以及第二子晶体管。具体地，复位晶体管为双栅结构。
有源层包括第三连接部，第三连接部为复位晶体管的第一子晶体管的第一极和第二子晶体管的第二极之间的半导体连接部，即图4所示的N4节点。
第一区域包括第三子区域，在第三子区域中，第三连接部与电容金属层交叠；其中，第三子区域中第一绝缘层的厚度小于第二区域中第一绝缘层的厚度，即第三子区域位于图4所示的N4节点。
第一区域设置在N4节点，能够在像素电路发光阶段之前，拉高N4节点的电位，减小其与N1节点之间的电压差，减小N1节点的电位变化量，减小电路闪烁，有利于低频技术的实现。
在一些实施例中，如图4所示，像素电路包括驱动晶体管M3以及阈值补偿晶体管M4，阈值补偿晶体管M4第一极与驱动晶体管M3第二极连接，阈值补偿晶体管M4的第二极与驱动晶体管M3的栅极电连接，阈值补偿晶体管M4的栅极与第一扫描线S2电连接，阈值补偿晶体管M4包括第一子晶体管以及第二子晶体管。具体地，阈值补偿晶体管为双栅结构。
有源层包括第四连接部，第四连接部为阈值补偿晶体管的第一子晶体管的第一极和第二子晶体管的第二极之间的半导体连接部，即图4所示的N5节点。
第一区域包括第四子区域，在第四子区域中，第四连接部与电容金属层交叠；其中，第四子区域中第一绝缘层的厚度小于第二区域中第一绝缘层的厚度，即第四子区域位于图4所示的N5节点。
第一区域设置在N5节点，能够稳定N5节点的电位，当像素电路工作在发光阶段，能够减小阈值补偿晶体管M4向驱动晶体管M3栅极的漏流，从而稳定驱动晶体管M3栅极的电位，以保证驱动电流稳定，改善前期压降，有利于低频技术的实现。
在一些实施例中，电容金属层接入固定电位。具体地，固定电位可以为PVDD或Vref1。
图6为图4所示像素电路的电路版图，如图6所示，N1节点、N2节点与N5节点通过节点下方的通孔覆盖了PVDD的电容金属层，N4节点覆盖了Vref1的电容金属层。
本公开上述实施例中显示面板其他未提及的膜层结构的材料均可选取相关技术中能够实现对应技术效果的材料，本公开实施例中将不再赘述。
基于同一发明构思，本公开实施例还提供了一种显示装置，该显示装置包括上述任意一种显示面板。
本公开实施例通过减薄电容金属层与有源层之间绝缘层的厚度，减小了电容金属层与有源层之间的距离，在不增加电容金属层或有源层面积的前提下提升寄生电容的电容量。
本公开实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有现实功能的产品或部件。
基于同一发明构思，本公开还提供了一种显示面板的制造方法，显示面板包括第一区域以及第二区域。如图7所示，制造方法包括：
S101、提供衬底。
具体实施时，显示面板还包括基板，衬底设置于基板上，后续工艺实施于衬底背离基板的一侧。
S102、在衬底的一侧形成有源层。
S103、在有源层背离衬底的一侧形成第一绝缘材料层。
S103执行后的显示面板如图8所示，包括衬底110以及在衬底一侧层叠设置的有源层210、第一绝缘材料层311。
S104、对第一绝缘材料层进行图案化处理，以形成第一绝缘层。
第一区域中第一绝缘层的厚度等于或大于零，且至少部分第一区域中第一绝缘层的厚度小于第二区域的第一绝缘层的厚度。S104执行后的显示面板如图9或图10所示，包括衬底110以及在衬底一侧层叠设置的有源层210、第一绝缘层310，其中，图9为第一绝缘层的厚度等于零的实施例，图10为第一绝缘层的厚度大于零的实施例。
S105、在第一绝缘层背离衬底的一侧形成第二绝缘层。
在图9的实施例中，S105执行后的显示面板如图11所示，包括衬底110以及在衬底一侧层叠设置的有源层210、第一绝缘层310、第二绝缘层320。本公开后续实施例中，如果没有说明，均为在图9实施例的基础上执行的后续工艺，本领域技术人员能够在不付出创造性劳动的前提下将后续工艺应用于图10的实施例，将不再赘述。
S106、在第二绝缘层背离衬底的一侧形成图案化的电容金属层。
其中，在第一区域中，有源层与电容金属层在垂直于衬底所在平面的方向上相交叠，在第二区域中，有源层与电容金属层在垂直于衬底所在平面的方向上不交叠。在图9的实施例中，S106执行后的显示面板如图1所示；在图10的实施例中，S106执行后的显示面板如图2所示。
本公开实施例通过减薄电容金属层与有源层之间绝缘层的厚度，减小了电容金属层与有源层之间的距离，在不增加电容金属层或有源层面积的前提下提升寄生电容的电容量。
具体实施时，对于第一区域中的存储电容区，不执行S104中对第一绝缘材料层进行图案化处理的过程，即直接在第一绝缘材料层上形成第二绝缘层。
在一些实施例中，上述S104具体过程包括：
S401、利用第一掩膜板对第一绝缘材料层进行掩膜曝光；其中，如图12所示，第一掩膜板510对应于第一区域10的部分区域为透光区40，第一掩膜板510对应于第二区域20的部分区域为半透光区或遮光区50。
S402、对掩膜曝光后的第一绝缘材料层进行反应刻蚀，以形成第一绝缘层。
掩膜曝光后，第一区域中的第一绝缘材料层裸露，此时进行反应刻蚀可去除第一区域中的至少部分第一绝缘材料层。
第一掩膜板为半色调掩模板(halftone mask，HTM)或灰阶掩模板(Gray-ToneMask，GTM)。HTM与GTM两种掩膜板都能够实现曝光过程中的部分透光功能，即上述半透光区。
上述实施例通过刻蚀至少部分第一绝缘材料层的厚度，从而减薄电容金属层与有源层之间绝缘层的厚度，进一步提升寄生电容的电容量。
具体地，以图9的实施例为例，如图13所示，上述S401包括：
S401A、在第一绝缘材料层311表面涂覆光刻胶610。
S401B、利用第一掩膜板510掩膜曝光，去除第一区域10中的光刻胶610。具体地，去除光刻胶时采用的工艺为光刻胶灰化，本公开实施例其他去除光刻胶的工艺同理，不再赘述。
如图13所示，上述S402包括：
S402A、对掩膜曝光后的第一绝缘材料层进行反应刻蚀，刻蚀掉第一区域10中至少部分第一绝缘材料层，已形成第一绝缘层310。
具体实施时，如图13所示，上述S402A之后还包括：
S402B、去除第一绝缘层310表面的光刻胶。
具体实施时，本公开上述第一区域与第二区域会做在其他像素电路中相关器件旁，有鉴于此，本公开还提供了一种显示面板包括第三区域的制造方法。在一些实施例中，在S103之后，S104之前，上述方法还包括：
在第一绝缘材料层311背离衬底的一侧形成栅极金属材料层421，形成栅极金属材料层后的显示面板如图14所示。
上述S104包括：
S501、对栅极金属材料层以及第一绝缘材料层进行图案化处理，以形成第一绝缘层以及第一栅极金属层。
形成第一绝缘层310以及第一栅极金属层422后的显示面板如图15所示，其中，在第一区域中10，有源层210与第一栅极金属层422在垂直于衬底110所在平面的方向上不交叠，在第二区域20与第三区域30中，有源层210与第一栅极金属层422在垂直于衬底110所在平面的方向上相交叠。
S502、对第一栅极金属层进行图案化处理，以形成栅极金属层。
形成栅极金属层420后的显示面板如图16所示，其中，在第二区域20中，有源层210与栅极金属层420在垂直于衬底110所在平面的方向上不交叠，在第三区域30中，有源层210与栅极金属层420在垂直于衬底110所在平面的方向上相交叠。
本公开上述实施例在生成其他器件栅极金属层的同时减薄电容金属层与有源层之间绝缘层的厚度，简化了工艺流程，提升了显示面板生产效率。
具体实施时，如图3所示，上述S105包括在栅极金属层420背离衬底110的一侧形成第二绝缘层320。
在一些实施例中，上述S501包括：
S5011、利用第二掩膜板对栅极金属材料层以及第一绝缘材料层进行掩膜曝光；其中，如图17所示，第二掩膜板710对应于第一区域10的部分区域为透光区40，第二掩膜板710对应于第二区域20的部分区域为半透光区50，第二掩膜板710对应于第三区域30的部分区域为遮光区60。
S5012、对掩膜曝光后的栅极金属材料层以及第一绝缘材料层进行反应刻蚀，以形成第一绝缘层以及第一栅极金属层。
掩膜曝光后，第一区域中的第一绝缘材料层以及栅极金属材料层裸露，此时进行反应刻蚀可去除第一区域中的栅极金属材料层以及至少部分第一绝缘材料层。
上述第二掩膜板为半色调掩模板(halftone mask，HTM)或灰阶掩模板(Gray-ToneMask，GTM)。HTM与GTM两种掩膜板都能够实现曝光过程中的部分透光功能，即上述半透光区。利用HTM或GMT工艺，生成其他器件栅极金属层的同时减薄电容金属层与有源层之间绝缘层的厚度，且无需新增其他掩膜板，进一步简化了工艺流程，进一步提升了显示面板生产效率。
具体地，如图18所示，上述S5011包括：
S5011A、在栅极金属材料层421表面涂覆光刻胶610。
S5012B、利用第二掩膜板710掩膜曝光，去除第一区域10中的全部光刻胶610，以及去除第二区域20中的部分光刻胶。
如图18所示，上述S5012包括：
S5012A、对掩膜曝光后的栅极金属材料层421以及第一绝缘材料311层进行反应刻蚀，刻蚀掉第一区域10中全部栅极金属材料层421以及至少部分第一绝缘材料层311，以形成第一绝缘层310以及第一栅极金属层422。
掩膜曝光后，第一区域中的第一绝缘材料层以及栅极金属材料层裸露，此时进行反应刻蚀可去除第一区域中的栅极金属材料层以及至少部分第一绝缘材料层。
在一些实施例中，上述S502包括：
S5021、利用第二掩膜板对第一栅极金属层进行掩膜曝光。
S5022、对掩膜曝光后的第一栅极金属层进行反应刻蚀，以形成栅极金属层。
掩膜曝光后，第二区域中的第一栅极金属层裸露，此时进行反应刻蚀可去除第二区域中的第一栅极金属层。
具体地，如图19所示，上述S5021包括：
S5021A、利用第二掩膜板710掩膜曝光，去除第二区域20中的全部光刻胶610。
如图19所示，上述S5022包括：
S5022A、对掩膜曝光后的第一栅极金属层422进行反应刻蚀，刻蚀掉第二区域20中全部第一栅极金属层422，以形成栅极金属层420。
具体实施时，如图19所示，上述S5022A之后还包括：
S5022B、去除栅极金属层420表面的光刻胶。
本公开上述实施例中其他未提及的沉积工艺或刻蚀工艺均可选取相关技术中能够实现对应技术效果的工艺，本公开实施例中将不再赘述。
需要说明的是，本申请实施例的方法可以由单个设备执行，例如一台计算机或服务器等。本实施例的方法也可以应用于分布式场景下，由多台设备相互配合来完成。在这种分布式场景的情况下，这多台设备中的一台设备可以只执行本申请实施例的方法中的某一个或多个步骤，这多台设备相互之间会进行交互以完成上述方法。
需要说明的是，上述对本申请的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的过程、方法、物品或者设备中还存在另外的相同要素。
上述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文上述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (16)

1.一种显示面板，其特征在于，包括衬底以及在衬底一侧层叠设置的有源层、第一绝缘层、第二绝缘层以及电容金属层；
所述显示面板包括第一区域和第二区域；在所述第一区域中，所述有源层与所述电容金属层在垂直于所述衬底所在平面的方向上相交叠；在所述第二区域中，所述有源层与所述电容金属层在垂直于所述衬底所在平面的方向上不交叠；
其中，所述第一区域中所述第一绝缘层的厚度等于或大于零，且至少部分所述第一区域中所述第一绝缘层的厚度小于所述第二区域中所述第一绝缘层的厚度。
2.根据权利要求1所述的显示面板，其特征在于，所述第一绝缘层为栅极绝缘层，所述第二绝缘层为层间介质绝缘层。
3.根据权利要求1所述的显示面板，其特征在于，所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。
4.根据权利要求3所述的显示面板，其特征在于，所述第一绝缘层的材料为SiOx，所述第二绝缘层的材料为SiNx。
5.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括像素电路，所述像素电路包括存储电容与驱动晶体管；所述存储电容包括相对设置的第一电极和第二电极，所述第一电极与所述驱动晶体管的栅极连接；所述第二电极位于所述电容金属层；所述有源层包括所述驱动晶体管的有源部；
所述第一区域包括存储电容区，在所述存储电容区中，所述第二电极与所述驱动晶体管的有源部在垂直于所述衬底所在平面的方向上相交叠；
其中，所述存储电容区中所述第一绝缘层的厚度与所述第二区域中所述第一绝缘层的厚度的差值在预设范围内。
6.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括像素电路；所述像素电路包括复位晶体管以及驱动晶体管；所述复位晶体管的第一极与所述驱动晶体管的栅极电连接，所述复位晶体管的第二极与参考电压信号线电连接，所述复位晶体管的栅极与复位控制信号线电连接；
所述有源层包括第一连接部，所述第一连接部为所述驱动晶体管栅极与所述复位晶体管第一极之间的半导体连接部；
所述第一区域包括第一子区域，在所述第一子区域中，所述第一连接部与所述电容金属层交叠；
其中，所述第一子区域中所述第一绝缘层的厚度小于所述第二区域中所述第一绝缘层的厚度。
7.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括像素电路，所述像素电路包括数据写入晶体管以及驱动晶体管；所述数据写入晶体管的第一极与所述驱动晶体管的第一极电连接，所述数据写入晶体管的第二极与数据线电连接，所述数据写入晶体管的栅极与第一扫描线电连接；
所述有源层包括第二连接部，所述第二连接部为所述驱动晶体管第一极与所述数据写入晶体管第一极之间的半导体连接部；
所述第一区域包括第二子区域，在所述第二子区域中，所述第二连接部与所述电容金属层交叠；
其中，所述第二子区域中所述第一绝缘层的厚度小于所述第二区域中所述第一绝缘层的厚度。
8.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括像素电路，所述像素电路包括驱动晶体管以及复位晶体管，所述复位晶体管第一极与所述驱动晶体管栅极连接，所述复位晶体管的第二极与参考电压信号线电连接，所述复位晶体管的栅极与复位控制信号线电连接，所述复位晶体管包括第一子晶体管以及第二子晶体管；
所述有源层包括第三连接部，所述第三连接部为所述复位晶体管的第一子晶体管的第一极和第二子晶体管的第二极之间的半导体连接部；
所述第一区域包括第三子区域，在所述第三子区域中，所述第三连接部与所述电容金属层交叠；
其中，所述第三子区域中所述第一绝缘层的厚度小于所述第二区域中所述第一绝缘层的厚度。
9.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括像素电路，所述像素电路包括驱动晶体管以及阈值补偿晶体管，所述阈值补偿晶体管第一极与所述驱动晶体管第二极连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极电连接，所述阈值补偿晶体管的栅极与第一扫描线电连接，所述阈值补偿晶体管包括第一子晶体管以及第二子晶体管；
所述有源层包括第四连接部，所述第四连接部为所述阈值补偿晶体管的第一子晶体管的第一极和第二子晶体管的第二极之间的半导体连接部；
所述第一区域包括第四子区域，在所述第四子区域中，所述第四连接部与所述电容金属层交叠；
其中，所述第四子区域中所述第一绝缘层的厚度小于所述第二区域中所述第一绝缘层的厚度。
10.根据权利要求6-9任一所述的方法，其特征在于，所述电容金属层接入固定电位。
11.一种显示面板的制造方法，其特征在于，所述显示面板包括第一区域以及第二区域；所述制造方法包括：
提供衬底；
在所述衬底的一侧形成有源层；
在所述有源层背离所述衬底的一侧形成第一绝缘材料层；
对所述第一绝缘材料层进行图案化处理，以形成第一绝缘层；所述第一区域中所述第一绝缘层的厚度等于或大于零，且至少部分所述第一区域中所述第一绝缘层的厚度小于所述第二区域的所述第一绝缘层的厚度；
在所述第一绝缘层背离所述衬底的一侧形成第二绝缘层；
在所述第二绝缘层背离所述衬底的一侧形成图案化的电容金属层；其中，在所述第一区域中，所述有源层与所述电容金属层在垂直于所述衬底所在平面的方向上相交叠，在所述第二区域中，所述有源层与所述电容金属层在垂直于所述衬底所在平面的方向上不交叠。
12.根据权利要求11所述的方法，其特征在于，所述对所述第一绝缘材料层进行图案化处理，以形成第一绝缘层，包括：
利用第一掩膜板对所述第一绝缘材料层进行掩膜曝光；其中，所述第一掩膜板对应于所述第一区域的部分区域为透光区，所述第一掩膜板对应于所述第二区域的部分区域为半透光区或遮光区；
对掩膜曝光后的所述第一绝缘材料层进行反应刻蚀，以形成所述第一绝缘层。
13.根据权利要求11所述的方法，其特征在于，所述显示面板还包括第三区域；
在所述有源层背离衬底的一侧形成所述第一绝缘材料层之后，以及在对所述第一绝缘材料层进行图案化处理之前，所述方法还包括：
在所述第一绝缘材料层背离衬底的一侧形成栅极金属材料层；
所述对所述第一材料绝缘层进行图案化处理，以形成第一绝缘层，包括：
对所述栅极金属材料层以及所述第一绝缘材料层进行图案化处理，以形成所述第一绝缘层以及第一栅极金属层；其中，在所述第一区域中，所述有源层与所述第一栅极金属层在垂直于所述衬底所在平面的方向上不交叠，在所述第二区域与所述第三区域中，所述有源层与所述第一栅极金属层在垂直于所述衬底所在平面的方向上相交叠；
对所述第一栅极金属层进行图案化处理，以形成栅极金属层；其中，在所述第二区域中，所述有源层与所述栅极金属层在垂直于所述衬底所在平面的方向上不交叠，在所述第三区域中，所述有源层与所述栅极金属层在垂直于所述衬底所在平面的方向上相交叠。
14.根据权利要求13所述的方法，其特征在于，所述对所述栅极金属材料层以及所述第一绝缘材料层进行图案化处理，以形成所述第一绝缘层以及第一栅极金属层，包括：
利用第二掩膜板对所述栅极金属材料层以及所述第一绝缘材料层进行掩膜曝光；其中，所述第二掩膜板对应于所述第一区域的部分区域为透光区，所述第二掩膜板对应于所述第二区域的部分区域为半透光区，所述第二掩膜板对应于所述第三区域的部分区域为遮光区；
对掩膜曝光后的所述栅极金属材料层以及所述第一绝缘材料层进行反应刻蚀，以形成所述第一绝缘层以及所述第一栅极金属层；
所述对所述第一栅极金属层进行图案化处理，以形成栅极金属层，包括：
利用所述第二掩膜板对所述第一栅极金属层进行掩膜曝光；
对掩膜曝光后的所述第一栅极金属层进行反应刻蚀，以形成所述栅极金属层。
15.根据权利要求12或14所述的方法，其特征在于，所述第一掩膜板或所述第二掩膜板为半色调掩模板或灰阶掩模板。
16.一种显示装置，其特征在于，包括权利要求1-10任意一项所述的显示面板。
CN202310396205.5A 2023-04-12 2023-04-12 显示面板及其制造方法、显示装置 Pending CN116487393A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310396205.5A CN116487393A (zh) 2023-04-12 2023-04-12 显示面板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310396205.5A CN116487393A (zh) 2023-04-12 2023-04-12 显示面板及其制造方法、显示装置

Publications (1)

Publication Number Publication Date
CN116487393A true CN116487393A (zh) 2023-07-25

Family

ID=87211295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310396205.5A Pending CN116487393A (zh) 2023-04-12 2023-04-12 显示面板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN116487393A (zh)

Similar Documents

Publication Publication Date Title
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN109671726B (zh) 阵列基板及其制造方法、显示面板、显示装置
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN109360828B (zh) 显示基板及其制造方法、显示装置
CN109326614B (zh) 显示基板及其制造方法、显示装置
US20180226604A1 (en) Display substrate, display panel, display apparatus, and method of fabricating display substrate and display panel
US11960689B2 (en) Touch-control display panel and preparation method therefor, and touch-control display apparatus
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
US10026608B2 (en) Array substrate, method for manufacturing the same, and display device
US20170271368A1 (en) Display substrate, manufacturing method for the same, and display device
US11087985B2 (en) Manufacturing method of TFT array substrate
WO2014187113A1 (zh) 阵列基板及制备方法、显示装置
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
CN114678484A (zh) 显示基板及其制造方法、显示装置
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
CN111129106A (zh) 一种oled基板及其制备方法、显示面板、显示装置
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US8314423B2 (en) Thin film transistor array substrate and manufacturing method thereof
US11874984B2 (en) Touch display panel and manufacturing method therefor, and touch display device
WO2018166022A1 (zh) Tft基板的制作方法及tft基板
CN109727999B (zh) 阵列基板的制备方法、阵列基板及显示装置
CN210403734U (zh) 一种显示基板、显示装置
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination