CN116486853A - 本地放大电路、数据读出方法和存储器 - Google Patents

本地放大电路、数据读出方法和存储器 Download PDF

Info

Publication number
CN116486853A
CN116486853A CN202210044983.3A CN202210044983A CN116486853A CN 116486853 A CN116486853 A CN 116486853A CN 202210044983 A CN202210044983 A CN 202210044983A CN 116486853 A CN116486853 A CN 116486853A
Authority
CN
China
Prior art keywords
data line
complementary
local
transistor
local data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210044983.3A
Other languages
English (en)
Inventor
汪瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210044983.3A priority Critical patent/CN116486853A/zh
Priority to PCT/CN2022/078105 priority patent/WO2023133973A1/zh
Priority to US17/854,161 priority patent/US11984154B2/en
Publication of CN116486853A publication Critical patent/CN116486853A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Dram (AREA)

Abstract

本公开涉及半导体电路设计领域，特别涉及一种本地放大电路、数据读出方法和存储器，包括：写控制晶体管基于写使能信号，将全局数据线连接至本地数据线；列选择晶体管基于列选择信号，将位线连接至本地数据线；第一控制PMOS管，栅极连接本地数据线，源极或漏极的其中一端连接全局数据线，另一端连接读控制晶体管；第二控制PMOS管，栅极连接互补本地数据线，源极或漏极的其中一端连接互补全局数据线，另一端连接读控制晶体管；预充电模块，用于将本地数据线和互补本地数据线预充电至高电平；读控制晶体管基于读使能信号，将第一控制PMOS管和第二控制PMOS管与读控制晶体管相连的端子上拉/下拉至预设电平，缩短列选择信号和读使能信号之间的时间间隔。

Description

本地放大电路、数据读出方法和存储器
技术领域
本公开涉及半导体电路设计领域，特别涉及一种本地放大电路、数据读出方法和存储器。
背景技术
存储器在进行数据读出的过程中，数据依次由位线/互补位线传输至本地数据线/互补本地数据线，再传输至全局数据线/互补全局数据线，数据由本地数据线/互补本地数据线传输至全局数据线/互补全局数据线基于本地放大电路实现。
本地放大电路在进行读操作时，需要等待数据从位线/互补位线传输至本地数据线/互补本地数据线，之后在提供读使能信号，将数据进一步读出至全局数据线/互补全局数据线；若数据未完全传递到本地数据线/互补本地数据线而提供读使能信号，此时，本地数据线/互补本地数据线均为高电平，本地数据线/互补本地数据线会被同时放电，造成本地放大电路的读取错误或造成不必要的功耗损失，而列选择信号提供至读使能信号提供的时间间隔会影响存储器的性能。
因此，当下亟待设计一种信号的读出电路，以缩短列选择信号提供至读使能信号提供的时间间隔，从而优化存储器的性能。
发明内容
本公开实施例提供一种本地放大电路、数据读出方法和存储器，在数据读出阶段，缩短列选择信号和读使能信号之间的时间间隔，加快存储器的数据读出。
本公开实施例提供了一种本地放大电路，包括：写控制晶体管，被配置为，基于写使能信号，将全局数据线连接至本地数据线，并将互补全局数据线连接至互补本地数据线；列选择晶体管，被配置为，基于列选择信号，将位线连接至本地数据线，并将互补位线连接至互补本地数据线；第一控制PMOS管，栅极连接本地数据线，源极或漏极的其中一端连接全局数据线，另一端连接读控制晶体管；第二控制PMOS管，栅极连接互补本地数据线，源极或漏极的其中一端连接互补全局数据线，另一端连接读控制晶体管；预充电模块，连接本地数据线和互补本地数据线，用于将本地数据线和互补本地数据线预充电至高电平；读控制晶体管被配置为，基于读使能信号，将第一控制PMOS管和第二控制PMOS管与读控制晶体管相连的端子上拉/下拉至预设电平；预设电平与全局数据线和互补全局数据线的预充电电平相反。
基于本实施例提供的本地放大电路，通过预充电模块将本地数据线和互补本地数据线预充电至高电平，高电平无法开启第一控制PMOS管和第二控制PMOS管，在数据写入阶段，提供写使能信号，全局数据线和互补全局数据线上的数据传输至本地数据线和互补本地数据线，由于读控制晶体管无法导通，第一控制PMOS管和第二控制PMOS管的导通并不影响存储器的数据写入；在数据读出阶段，可以提前提供读使能信号，此时由于第一控制PMOS管和第二控制PMOS管无法导通，并不影响存储器的数据读出，当提供列选择信号后，位线和互补位线的数据被同步至本地数据线和互补本地数据线，第一控制PMOS管或第二控制PMOS管导通，从而导通相应的读出通路，将本地数据线和互补本地数据线上的数据传输至全局数据线和互补全局数据线；从而实现在数据读出阶段，缩短列选择信号和读使能信号之间的时间间隔，加快存储器的数据读出。
另外，高电平由本地放大电路所属存储器的内部电源电压提供。
另外，预充电模块包括预充电MOS管，预充电MOS管的栅极用于接收预充电信号，源极或漏极的其中一端连接本地数据线和互补本地数据线，另一端用于接收内部电源电压。
另外，全局数据线和互补全局数据线在数据读出前被预充的预充电电平为低电平，预设电平为高电平。
另外，全局数据线和互补全局数据线在数据读出前被预充的预充电电平为高电平，预设电平为低电平。
另外，第一控制PMOS管和第二控制PMOS管的宽度设置为本地放大电路所采用的NMOS管标准宽度的两倍，以增强PMOS管的驱动能力，更快地基于本地数据线LIO和互补本地数据线LIO-响应。
另外，写控制晶体管包括：第一写MOS管，栅极用于接收写使能信号，源极连接全局数据线，漏极连接本地数据线；第二写MOS管，栅极用于接收写使能信号，源极连接互补全局数据线，漏极连接互补本地数据线。
另外，列选择晶体管包括：第一列选择MOS管，栅极用于接收列选择信号，源极连接本地数据线，漏极连接位线；第二列选择MOS管，栅极用于接收列选择信号，源极连接互补本地数据线，漏极连接互补位线。
另外，读控制晶体管包括：第一读MOS管，栅极用于接收读使能信号，源极连接第一控制NMOS管，漏极用于接收高电平；第二读MOS管，栅极用于接收读使能信号，源极连接第二控制NMOS管，漏极用于接收高电平。
另外，第一读MOS管和第二读MOS管为PMOS。
本公开实施例还提供一种数据读出方法，应用于上述本地放大电路，包括：在读出阶段之前，将本地数据线和互补本地数据线预充电至高电平，将全局数据线和互补全局数据线预充电至预充电电平；在读出阶段，提供读使能信号，当第一控制PMOS管导通，将全局数据线拉高/拉低至预设电平，当第二控制PMOS管导通，将全局数据线拉高/拉低至预设电平；提供列选择信号，将位线电平同步至本地数据线，并将互补位线电平同步至互补本地数据线；其中，读使能信号的提供时刻不迟于全局数据线或互补全局数据线基于列选择信号发生电位变化的时刻。
另外，读使能信号的提供时刻不迟于列选择信号的提供时刻。
另外，读使能信号和列选择信号同时提供。
本公开实施例还提供一种存储器，应用上述本地放大电路进行数据的写入和读出。
另外，存储器包括：DRAM、SDRAM、DDR-SDRAM、DDR2-SDRAM、DDR3-SDRAM、DDR4-SDRAM、LPDDR4-SDRAM、DDR5-SDRAM、LPDDR5-SDRAM、GDDR5-SDRAM和GDDR6-SDRAM。
附图说明
图1为本公开一实施例提供的本地放大电路的结构示意图；
图2为本公开一实施例提供的读使能信号和列选择信号的提供时序示意图；
图3和图4为本公开一实施例提供的将本地数据线/互补本地数据线上的数据读出至全局数据线/互补全局数据线时的信号提供时序示意图；
图5为本公开一实施例提供的预充电模块的结构示意图；
图6为本公开另一实施例提供的数据读出方法的流程示意图。
具体实施方式
存储器在进行数据读出的过程中，数据依次由位线/互补位线传输至本地数据线/互补本地数据线，再传输至全局数据线/互补全局数据线，数据由本地数据线/互补本地数据线传输至全局数据线/互补全局数据线基于本地放大电路实现。
本地放大电路在进行读操作时，需要等待数据从位线/互补位线传输至本地数据线/互补本地数据线，之后在提供读使能信号，将数据进一步读出至全局数据线/互补全局数据线；若数据未完全传递到本地数据线/互补本地数据线而提供读使能信号，此时，本地数据线/互补本地数据线均为高电平，本地数据线/互补本地数据线会被同时放电，造成本地放大电路的读取错误或造成不必要的功耗损失，而列选择信号提供至读使能信号提供的时间间隔会影响存储器的性能。
本公开实施例提供了一种本地放大电路，在数据读出阶段，缩短列选择信号和读使能信号之间的时间间隔，加快存储器的数据读出。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
图1为本实施例提供的本地放大电路的结构示意图，图2为本实施例提供的读使能信号和列选择信号的提供时序示意图，图3和图4为本实施例提供的将本地数据线/互补本地数据线上的数据读出至全局数据线/互补全局数据线时的信号提供时序示意图，图5为本实施例提供的预充电模块的结构示意图，以下结合附图对本实施例提供的本地放大电路作进一步详细说明，具体如下：
参考图1，本地放大电路，包括：
写控制晶体管101，被配置为，基于写使能信号WrEn，将全局数据线YIO连接至本地数据线LIO，并将互补全局数据线YIO-连接至互补本地数据线LIO-。
写使能信号WrEn用于导通写控制晶体管101；全局数据线YIO和互补全局数据线YIO-用于传输反相数据，即全局数据线YIO传输高电平数据，互补全局数据线YIO-传输低电平数据；全局数据线YIO传输低电平数据，互补全局数据线YIO-传输高电平数据；另外，本地数据线LIO和互补本地数据线LIO-也用于传输反相数据。
列选择晶体管102，被配置为，基于列选择信号CSL，将位线BL连接至本地数据线LIO，并将互补位线BLB连接至互补本地数据线。
列选择信号CSL用于导通列选择晶体管102；位线BL和互补位线BLB用于传输反相数据，且位线BL和互补位线BLB上连接有存储单元，当数据由本地数据线LIO向位线BL传输，或数据由互补本地数据线LIO-向互补位线BLB传输时，即存储器的数据存储阶段；当数据由位线BL向本地数据线LIO传输，或数由互补位线BLB向互补本地数据线LIO-传输时，即存储器的数据读取阶段。
第一控制PMOS管110，栅极连接本地数据线LIO，源极或漏极的其中一端连接全局数据线YIO，另一端连接读控制晶体管103。
第二控制PMOS管120，栅极连接互补本地数据线LIO-，源极或漏极的其中一端连接互补全局数据线YIO-，另一端连接读控制晶体管103。
第一控制PMOS管110通过本地数据线LIO的电平控制，当本地数据线LIO为低电平时，第一控制PMOS管110导通，读控制晶体管103中源漏的其中一个端子与全局数据线YIO连接；当本地数据线LIO为高电平时，第一控制PMOS管110断开；第二控制PMOS管120通过互补本地数据线LIO-的电平控制，当互补本地数据线LIO-为低电平时，第二控制PMOS管120导通，读控制晶体管103中源漏的其中一个端子与互补全局数据线YIO-连接；当互补本地数据线LIO-为高电平时，第二控制PMOS管120断开。
预充电模块104，连接本地数据线LIO和互补本地数据线LIO-，用于将本地数据线LIO和互补本地数据线LIO-预充电至高电平，即在本地数据线LIO和互补本地数据线LIO-的电平发生变化前，第一控制PMOS管110和第二控制PMOS管120断开。
读控制晶体管103被配置为，基于读使能信号RdEn，将第一控制NMOS管和第二控制NMOS管与读控制晶体管103相连的端子上拉/下拉至预设电平，预设电平与全局数据线YIO和互补全局数据线YIO-的预充电电平相反。
读使能信号RdEn用于导通读控制晶体管103，当读控制晶体管103和第一控制PMOS管110导通时，读控制晶体管103将全局数据线YIO上拉/下拉至预设电平，当读控制晶体管103和第二控制PMOS管120导通时，读控制晶体管103将互补全局数据线YIO-上拉/下拉至预设电平，其中，预设电平与全局数据线YIO和互补全局数据线YIO-的预充电电平相反。
基于本实施例提供的本地放大电路，通过预充电模块104将本地数据线LIO和互补本地数据线LIO-预充电至高电平，高电平无法开启第一控制PMOS管110和第二控制PMOS管120，在数据写入阶段，提供写使能信号WrEn，全局数据线YIO和互补全局数据线YIO-上的数据传输至本地数据线LIO和互补本地数据线LIO-，由于读控制晶体管103无法导通，第一控制PMOS管110和第二控制PMOS管120的导通并不影响存储器的数据写入；在数据读出阶段，可以提前提供读使能信号RdEn，此时由于第一控制PMOS管110和第二控制PMOS管120无法导通，并不影响存储器的数据读出，当提供列选择信号CSL后，位线BL和互补位线BLB的数据被同步至本地数据线LIO和互补本地数据线LIO-，第一控制PMOS管110或第二控制PMOS管120导通，从而导通相应的读出通路，将本地数据线LIO和互补本地数据线LIO-上的数据传输至全局数据线YIO和互补全局数据线YIO-；从而实现在数据读出阶段，缩短列选择信号CSL和读使能信号RdEn之间的时间间隔，加快存储器的数据读出。
需要说明的是，参考图2，基于本实施例提供的本地放大电路，由于列选择信号CSL的提供至本地数据线LIO和互补本地数据线LIO-变化完毕存在t1时间的延时，仅需保证读使能信号RdEn在本地数据线LIO和互补本地数据线LIO-变化完毕前提供，同样可以加快存储器的数据读出，即在一些实施例中，读使能信号可以在t1时间段内提供。
在一些实施例中，参考图3，全局数据线YIO和互补全局数据线YIO-在数据读出前被预充的预充电电平为低电平，预设电平为高电平；此时，当读控制晶体管103和第一控制PMOS管110导通时，全局数据线YIO被上拉至高电平，当读控制晶体管103和第二控制PMOS管120导通时，互补全局数据线YIO-被上拉至高电平。
在一些实施例中，参考图4，全局数据线YIO和互补全局数据线YIO-在数据读出前被预充的预充电电平为高电平，预设电平为低电平；此时，当读控制晶体管103和第一控制PMOS管110导通时，全局数据线YIO被下拉至低电平，当读控制晶体管103和第二控制PMOS管120导通时，互补全局数据线YIO-被下拉至低电平。
在一些实施例中，预充电模块104预充电的高电平由本地放大电路所述存储器的内部电源电压VDD提供，即在数据读出或数据写入阶段之前，通过存储器的内部电源电压VDD对本地数据线LIO和互补本地数据线LIO-进行预充电。
具体地，参考图5，预充电模块104包括预充电MOS管105，预充电MOS管105的栅极用于接收预充电信号PRE，源极或漏极的其中一端连接本地数据线LIO和互补本地数据线LIO-，另一端接收内部电源电压VDD，从而实现通过预充电信号PRE控制对本地数据线LIO和互补本地数据线LIO-的预充电。
在一些实施例中，第一控制PMOS管110和第二控制PMOS管120的宽度设置为本地放大电路所采用的NMOS管标准宽度的两倍，以增强PMOS管的驱动能力，更快地基于本地数据线LIO和互补本地数据线LIO-响应。
在一些实施例中，继续参考图1，写控制晶体管101包括：
第一写MOS管<11>，栅极用于接收写使能信号WrEn，源极连接全局数据线YIO，漏极连接本地数据线LIO。
第二写MOS管<12>，栅极用于接收写使能信号WrEn，源极连接互补全局数据线YIO-，漏极连接互补本地数据线LIO-。
由于NMOS管比PMOS管的下拉能力强，在本实施例中，第一写MOS管<11>和第二写MOS管<12>为NMOS管，能加速在提供读使能信号WrEn后，将本地数据线LIO或互补本地数据线LIO-下拉至低电平。在一些实施例中，第一写MOS管<11>和第二写MOS管<12>为PMOS管，从而与第一控制PMOS管110和第二控制PMOS管120共用有源区，节约本地放大电路的版图面积。
在一些实施例中，继续参考图1，列选择晶体管102包括：
第一列选择晶体管<21>，栅极用于接收列选择信号CSL，源极连接本地数据线LIO，漏极连接位线BL。
第二列选择晶体管<22>，栅极用于接收列选择信号CSL，源极连接互补本地数据线LIO-，漏极连接互补位线BLB。
由于NMOS管比PMOS管的上拉能力强，在本实施例中，第一列选择晶体管<21>和第二列选择晶体管<22>为NMOS管，能加速在提供列选择信号CSL后，将本地数据线LIO或互补本地数据线LIO-下拉至低电平。在一些实施例中，第一列选择晶体管<21>和第二列选择晶体管<22>为PMOS管，从而与第一控制PMOS管110和第二控制PMOS管120共用有源区，节约本地放大电路的版图面积。
在一些实施例中，继续参考图1，读控制晶体管103包括：
第一读MOS管<31>，栅极用于接收读使能信号RdEn，源极连接第一控制NMOS管110，漏极用于接收第一预设电平V1。
第二读MOS管<32>，栅极用于接收读使能信号RdEn，源极连接第二控制NMOS管120，漏极用于接收第一预设电平V1。
在本实施例中，第一读MOS管<31>和第二读MOS管<32>为PMOS管，从而与第一控制PMOS管110和第二控制PMOS管120共用有源区，节约本地放大电路的版图面积。
需要说明的是，对于上述提到的各类MOS管，具体“源极”和“漏极”的连接方式，并不构成对本实施例的限定，在其他实施例中，可以采用“漏极”替换“源极”，“源极”替换“漏极”的连接方式。
需要说明的是，上述实施例所提供的监测电路中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的电路实施例。
基于本实施例提供的本地放大电路，通过预充电模块104将本地数据线LIO和互补本地数据线LIO-预充电至高电平，高电平无法开启第一控制PMOS管110和第二控制PMOS管120，在数据写入阶段，提供写使能信号WrEn，全局数据线YIO和互补全局数据线YIO-上的数据传输至本地数据线LIO和互补本地数据线LIO-，由于读控制晶体管103无法导通，第一控制PMOS管110和第二控制PMOS管120的导通并不影响存储器的数据写入；在数据读出阶段，可以提前提供读使能信号RdEn，此时由于第一控制PMOS管110和第二控制PMOS管120无法导通，并不影响存储器的数据读出，当提供列选择信号CSL后，位线BL和互补位线BLB的数据被同步至本地数据线LIO和互补本地数据线LIO-，第一控制PMOS管110或第二控制PMOS管120导通，从而导通相应的读出通路，将本地数据线LIO和互补本地数据线LIO-上的数据传输至全局数据线YIO和互补全局数据线YIO-；从而实现在数据读出阶段，缩短列选择信号CSL和读使能信号RdEn之间的时间间隔，加快存储器的数据读出。
本公开另一实施例提供一种数据读出方法，基于本实施例提供的本地放大电路，在数据读出阶段，缩短列选择信号和读使能信号之间的时间间隔，加快存储器的数据读出。
图6为本实施例提供的数据读出方法的流程示意图，以下结合附图对本实施例提供的数据读出方法作进一步详细说明，具体如下：
参考图6，数据读出方法，包括：
步骤201，将本地数据线和互补本地数据线预充电至高电平，将全局数据线和互补全局数据线预充电至预充电电平。
具体地，在读出阶段之前，将本地和数据线和互补本地和数据线预充电至高电平，将全局数据线和互补全局数据线预充电至预充电电平。
步骤202，提供读使能信号和列选择信号，读使能信号的提供时刻不迟于全局数据线或互补全局数据线基于列选择信号发生电位变化的时刻。
具体地，在读出阶段，提供读使能信号，当第一控制PMOS管导通，将全局数据线拉高/拉低至预设电平，当第二控制PMOS管导通，将互补全局数据线拉高/拉低至预设电平，提供列选择信号，将位线电平同步至本地数据线，并将互补位线电平同步至互补本地数据线，其中，读使能信号的提供时刻不迟于全局数据线或互补全局数据线基于列选择信号发生电位变化的时刻。
通过预充电模块将本地数据线和互补本地数据线预充电至高电平，高电平无法开启第一控制PMOS管和第二控制PMOS管，在数据写入阶段，提供写使能信号，全局数据线和互补全局数据线上的数据传输至本地数据线和互补本地数据线，由于读控制晶体管无法导通，第一控制PMOS管和第二控制PMOS管的导通并不影响存储器的数据写入；在数据读出阶段，可以提前提供读使能信号，此时由于第一控制PMOS管和第二控制PMOS管无法导通，并不影响存储器的数据读出，当提供列选择信号后，位线和互补位线的数据被同步至本地数据线和互补本地数据线，第一控制PMOS管或第二控制PMOS管导通，从而导通相应的读出通路，将本地数据线和互补本地数据线上的数据传输至全局数据线和互补全局数据线；从而实现在数据读出阶段，缩短列选择信号和读使能信号之间的时间间隔，加快存储器的数据读出。
结合图2，由于列选择信号CSL的提供至本地数据线LIO和互补本地数据线LIO-变化完毕存在t1时间的延时，仅需保证读使能信号RdEn在本地数据线LIO和互补本地数据线LIO-变化完毕前提供，同样可以加快存储器的数据读出，即在一些实施例中，读使能信号可以在t1时间段内提供；在一些实施例中，读使能信号的时刻不迟于列选择信号的提供时刻；在一些实施例中，读使能信号和列选择信号同时提供。
需要说明的是，以上数据读出方法的描述，与上述本地放大电路实施例的描述是类似的，具有同本地放大电路实施例相似的有益效果，因此不做赘述。对于本公开实施例数据读出方法中未披露的技术细节，请参照本公开实施例中本地放大电路的描述而理解。
上述各统计方法的阶段划分，只是为了描述清楚，实现时可以合并为一个统计阶段或者对某些统计阶段进行拆分，分解为多个统计阶段，只要统计方法的逻辑相同，都在本专利的保护范围内；另外，对上述统计方法中添加无关紧要的修改或者引入无关紧要的设计，但不改变上述统计方法的核心设计都在该专利的保护范围内。
本公开又一实施例提供一种存储器，应用上述实施例提供的本地放大电路进行数据的写入和读出，以缩短列选择信号和读使能信号之间的时间间隔，加快存储器的数据读出。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片。
在一些实施例中，存储器为动态随机存取存储器SRAM芯片。
在一些实施例中，存储器为动态随机存取存储器SDRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR内存规格。
在一些实施例中，存储器为动态随机存取存储器SDRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR2内存规格。
在一些实施例中，存储器为动态随机存取存储器SDRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR3内存规格。
在一些实施例中，存储器为动态随机存取存储器SDRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR4或LPDDR4内存规格。
在一些实施例中，存储器为动态随机存取存储器SDRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR5或LPDDR5内存规格。
在一些实施例中，存储器为动态随机存取存储器SDRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合GDDR5或GDDR6内存规格。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (15)

1.一种本地放大电路，其特征在于，包括：
写控制晶体管，被配置为，基于写使能信号，将全局数据线连接至本地数据线，并将互补全局数据线连接至互补本地数据线；
列选择晶体管，被配置为，基于列选择信号，将位线连接至所述本地数据线，并将互补位线连接至所述互补本地数据线；
第一控制PMOS管，栅极连接所述本地数据线，源极或漏极的其中一端连接所述全局数据线，另一端连接读控制晶体管；
第二控制PMOS管，栅极连接所述互补本地数据线，源极或漏极的其中一端连接所述互补全局数据线，另一端连接所述读控制晶体管；
预充电模块，连接所述本地数据线和所述互补本地数据线，用于将所述本地数据线和所述互补本地数据线预充电至高电平；
所述读控制晶体管被配置为，基于读使能信号，将所述第一控制PMOS管和所述第二控制PMOS管与所述读控制晶体管相连的端子上拉/下拉至预设电平；
所述预设电平与所述全局数据线和所述互补全局数据线的预充电电平相反。
2.根据权利要求1所述的本地放大电路，其特征在于，所述高电平由所述本地放大电路所属存储器的内部电源电压提供。
3.根据权利要求2所述的本地放大电路，其特征在于，所述预充电模块包括预充电MOS管，所述预充电MOS管的栅极用于接收预充电信号，源极或漏极的其中一端连接所述本地数据线和所述互补本地数据线，另一端用于接收所述内部电源电压。
4.根据权利要求1所述的本地放大电路，其特征在于，所述全局数据线和所述互补全局数据线在数据读出前被预充的预充电电平为低电平，所述预设电平为高电平。
5.根据权利要求1所述的本地放大电路，其特征在于，所述全局数据线和所述互补全局数据线在数据读出前被预充的预充电电平为高电平，所述预设电平为低电平。
6.根据权利要求1所述的本地放大电路，其特征在于，所述第一控制PMOS管和所述第二控制PMOS管的宽度设置为所述本地放大电路所采用的NMOS管标准宽度的两倍。
7.根据权利要求1所述的本地放大电路，其特征在于，所述写控制晶体管包括：
第一写MOS管，栅极用于接收所述写使能信号，源极连接所述全局数据线，漏极连接所述本地数据线；
第二写MOS管，栅极用于接收所述写使能信号，源极连接所述互补全局数据线，漏极连接所述互补本地数据线。
8.根据权利要求1所述的本地放大电路，其特征在于，所述列选择晶体管包括：
第一列选择MOS管，栅极用于接收所述列选择信号，源极连接所述本地数据线，漏极连接所述位线；
第二列选择MOS管，栅极用于接收所述列选择信号，源极连接所述互补本地数据线，漏极连接所述互补位线。
9.根据权利要求1所述的本地放大电路，其特征在于，所述读控制晶体管包括：
第一读MOS管，栅极用于接收所述读使能信号，源极连接所述第一控制NMOS管，漏极用于接收所述高电平；
第二读MOS管，栅极用于接收所述读使能信号，源极连接所述第二控制NMOS管，漏极用于接收所述高电平。
10.根据权利要求9所述的本地放大电路，其特征在于，所述第一读MOS管和所述第二读MOS管为PMOS。
11.一种数据读出方法，应用于权利要求1～10任一项所述的本地放大电路，其特征在于，包括：
在读出阶段之前，将本地数据线和互补本地数据线预充电至高电平，将全局数据线和互补全局数据线预充电至预充电电平；
在读出阶段，提供读使能信号，当第一控制PMOS管导通，将所述全局数据线拉高/拉低至预设电平，当第二控制PMOS管导通，将所述全局数据线拉高/拉低至预设电平；
提供列选择信号，将位线电平同步至所述本地数据线，并将互补位线电平同步至所述互补本地数据线；
其中，所述读使能信号的提供时刻不迟于所述全局数据线或所述互补全局数据线基于所述列选择信号发生电位变化的时刻。
12.根据权利要求11所述的数据读出方法，其特征在于，所述读使能信号的提供时刻不迟于所述列选择信号的提供时刻。
13.根据权利要求11所述的数据读出方法，其特征在于，所述读使能信号和所述列选择信号同时提供。
14.一种存储器，其特征在于，应用权利要求1～10任一项所述的本地放大电路进行数据的写入和读出。
15.根据权利要求14所述的存储器，其特征在于，所述存储器包括：DRAM、SDRAM、DDR-SDRAM、DDR2-SDRAM、DDR3-SDRAM、DDR4-SDRAM、LPDDR4-SDRAM、DDR5-SDRAM、LPDDR5-SDRAM、GDDR5-SDRAM和GDDR6-SDRAM。
CN202210044983.3A 2022-01-14 2022-01-14 本地放大电路、数据读出方法和存储器 Pending CN116486853A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210044983.3A CN116486853A (zh) 2022-01-14 2022-01-14 本地放大电路、数据读出方法和存储器
PCT/CN2022/078105 WO2023133973A1 (zh) 2022-01-14 2022-02-25 本地放大电路、数据读出方法和存储器
US17/854,161 US11984154B2 (en) 2022-01-14 2022-06-30 Local amplifier circuit, data readout method, and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210044983.3A CN116486853A (zh) 2022-01-14 2022-01-14 本地放大电路、数据读出方法和存储器

Publications (1)

Publication Number Publication Date
CN116486853A true CN116486853A (zh) 2023-07-25

Family

ID=87212501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210044983.3A Pending CN116486853A (zh) 2022-01-14 2022-01-14 本地放大电路、数据读出方法和存储器

Country Status (2)

Country Link
CN (1) CN116486853A (zh)
WO (1) WO2023133973A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110054773A (ko) * 2009-11-18 2011-05-25 삼성전자주식회사 비트라인 디스털번스를 개선하는 반도체 메모리 장치
CN113760173A (zh) * 2020-06-05 2021-12-07 长鑫存储技术(上海)有限公司 读写转换电路以及存储器
CN113760174A (zh) * 2020-06-05 2021-12-07 长鑫存储技术(上海)有限公司 读写转换电路以及存储器
CN113823342A (zh) * 2020-06-19 2021-12-21 长鑫存储技术(上海)有限公司 半导体集成电路以及存储器

Also Published As

Publication number Publication date
WO2023133973A1 (zh) 2023-07-20

Similar Documents

Publication Publication Date Title
CN111192612B (zh) 用于减小行地址到列地址延迟的设备和方法
US8339872B2 (en) Semiconductor memory apparatus and method of driving bit-line sense amplifier
JP5595236B2 (ja) 半導体装置
US7746717B1 (en) Desensitizing static random access memory (SRAM) to process variation
US20120008446A1 (en) Precharging circuit and semiconductor memory device including the same
US10535388B1 (en) Apparatuses and methods for reducing row address to column address delay
US7477558B2 (en) Semiconductor memory device, a local precharge circuit and method thereof
US9117545B1 (en) Sense-amplifier driving device and semiconductor device including the same
JP3778381B2 (ja) 半導体メモリ装置
EP1035548A1 (en) Synchronous semiconductor memory device
US20150046723A1 (en) Sense-amplifier driving device and semiconductor device including the same
US10102900B2 (en) Memory device with separate read active signal and write active signal having different activation periods used for word line selection during read and write operation
US11984154B2 (en) Local amplifier circuit, data readout method, and memory
US6798704B2 (en) High Speed sense amplifier data-hold circuit for single-ended SRAM
US11120847B2 (en) Apparatuses and method for reducing row address to column address delay for a voltage threshold compensation sense amplifier
WO2018152099A1 (en) Input buffer circuit
JP2006073146A (ja) 半導体メモリ
KR100272142B1 (ko) 반도체기억장치
CN116486853A (zh) 本地放大电路、数据读出方法和存储器
KR100831678B1 (ko) 반도체 장치의 센스 앰프
CN116486854A (zh) 本地放大电路、数据读出方法和存储器
US20230230632A1 (en) Local amplifying circuit, data readout method and memory
JPH04349296A (ja) メモリ装置の入出力ラインプリチャージ及び等化方法
US6600688B2 (en) Semiconductor memory and method of operating the same
CN110998732A (zh) 输入缓冲器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination