CN116469979A - 一种led外延结构及其制备方法 - Google Patents

一种led外延结构及其制备方法 Download PDF

Info

Publication number
CN116469979A
CN116469979A CN202310301101.1A CN202310301101A CN116469979A CN 116469979 A CN116469979 A CN 116469979A CN 202310301101 A CN202310301101 A CN 202310301101A CN 116469979 A CN116469979 A CN 116469979A
Authority
CN
China
Prior art keywords
layer
antistatic
type semiconductor
epitaxial structure
light extraction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310301101.1A
Other languages
English (en)
Inventor
王莎莎
黄金堆
史成丹
万志
卓祥景
尧刚
程伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN202310301101.1A priority Critical patent/CN116469979A/zh
Publication of CN116469979A publication Critical patent/CN116469979A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种LED外延结构及其制备方法，本发明提供的LED外延结构，通过在所述电子阻挡层与P型半导体层之间设有由第一抗静电层、过渡层以及光提取层所组成的周期结构。从而，通过过渡层缓解所述第一抗静电层与光提取层的生长条件差异性；同时，通过周期结构的类超晶格方式生长，使电流经过每个超晶格界面后可进一步地扩展，如此经过多次的电流扩展后，可极大地提升自身的抗静电能力；另一方面，这种周期性垂直穿插超晶格可减小外延生长中的位错和缺陷，尤其可很好地改善穿透位错，如此减小了漏电通道，进一步提升了抗静电能力。

Description

一种LED外延结构及其制备方法
技术领域
本发明涉及发光二极管领域，尤其涉及一种LED外延结构及其制备方法。
背景技术
目前，Ⅲ-Ⅴ族半导体发光材料因其禁带宽度大、击穿电场高、电子饱和迁移率高等物理和化学特性在显示、照明领域发挥着越来越多应用。所以提高LED效率为目前亟待解决的问题。
一般而言，外量子效率＝内量子效率*光提取效率，而内量子效率，其受晶体质量和外延结构限制较多，解决较为困难；而光提取效率，其目前主要是通过粗化LED芯片的P-GaN层表面，或者是利用图形化衬底，而粗化P-GaN层虽然能一定程度上提高发光效率，但是会恶化表面影响晶体质量，同时增加漏电通道，影响抗静电能力和可靠性；削弱LED芯片抗静电能力的同时影响表面、恶化晶体质量、影响光电性能。
有鉴于此，本发明人专门设计了一种LED外延结构及其制备方法，本案由此产生。
发明内容
本发明的目的在于提供一种LED外延结构及其制备方法，用于解决LED芯片光提取效率、抗静电能力两者无法兼得的问题。
为了实现上述目的，本发明采用的技术方案如下：
一种LED外延结构，包括：
衬底及依次层叠于所述衬底表面的N型半导体层、有源区、电子阻挡层以及P型半导体层；其中，在所述电子阻挡层与P型半导体层之间还设有由第一抗静电层、过渡层以及光提取层所组成的周期结构。
优选地，所述过渡层位于所述第一抗静电层与所述光提取层之间；并通过脉冲式间断生长所述过渡层，以延长载流子的迁移时间。
优选地，所述光提取层具有粗糙表面。
优选地，所述第一抗静电层和所述电子阻挡层均具有P型掺杂，且所述第一抗静电层的P型掺杂浓度大于所述电子阻挡层的的P型掺杂浓度。
优选地，在所述周期结构背离所述电子阻挡层的一侧表面还设有第二抗静电层，且所述第二抗静电层的厚度小于所述第一抗静电层的厚度。
优选地，所述外延结构作为GaN系发光二极管的外延结构，则所述N型半导体层包括N型掺杂的GaN层，所述P型半导体层包括P型掺杂的GaN层。
优选地，所述第一抗静电层包括P型掺杂的GaN层，且其掺杂浓度低于P型半导体层的掺杂浓度。
优选地，所述过渡层包括AlN层。
优选地，所述光提取层包括具有粗糙表面的GaN层。
优选地，所述第二抗静电层包括InGaN层。
本发明还提供了一种LED外延结构的制备方法，包括：
提供一衬底；
在所述衬底表面依次生长N型半导体层、有源区、电子阻挡层以及P型半导体层；其中，在所述电子阻挡层与P型半导体层之间还设有由第一抗静电层、过渡层以及光提取层所组成的周期结构；
其中，所述过渡层位于所述第一抗静电层与所述光提取层之间；并通过脉冲式间断生长所述过渡层，以延长载流子的迁移时间。
优选地，所述光提取层具有粗糙表面。
优选地，所述外延结构作为GaN系发光二极管的外延结构，则所述N型半导体层包括N型掺杂的GaN层，所述P型半导体层包括P型掺杂的GaN层；
其中，所述第一抗静电层包括P型掺杂的GaN层，且其掺杂浓度低于P型半导体层的掺杂浓度；
所述过渡层包括AlN层；
所述光提取层包括具有粗糙表面的GaN层。
优选地，通过脉冲式间断Al源生长所述过渡层，以延长载流子Al的迁移时间。
优选地，通过脉冲式调整N源流量生长所述光提取层，以提高其表面粗糙度并延长载流子Ga的迁移距离。
优选地，所述光提取层的生长温度低于所述过渡层的生长温度。
优选地，在所述周期结构与所述P型半导体层之间还设有第二抗静电层，且所述第二抗静电层的厚度小于所述第一抗静电层的厚度；进一步地，所述第二抗静电层包括InGaN层。
经由上述的技术方案可知，本发明提供的LED外延结构，通过在所述电子阻挡层与P型半导体层之间设有由第一抗静电层、过渡层以及光提取层所组成的周期结构。从而，通过过渡层缓解所述第一抗静电层与光提取层的生长条件差异性；同时，通过周期结构的类超晶格方式生长，使电流经过每个超晶格界面后可进一步地扩展，如此经过多次的电流扩展后，可极大地提升自身的抗静电能力；另一方面，这种周期性垂直穿插超晶格可减小外延生长中的位错和缺陷，尤其可很好地改善穿透位错，如此减小了漏电通道，进一步提升了抗静电能力。
其次，通过设置所述过渡层位于所述第一抗静电层与所述光提取层之间；并通过脉冲式间断生长所述过渡层，以延长载流子的迁移时间。从而，保证载流子有充足的时间迁移到表面能量最低的地方，如此有利于后续光提取层的粗糙表面的生长。
然后，由于半导体层和空气的折射率差异较大，通过设置所述光提取层具有粗糙表面，其粗糙表面会破坏LED内部的波导结构，有利于更多的光子从LED结构中逃离，进而提高了光的输出率。
进一步地，在所述周期结构背离所述电子阻挡层的一侧表面还设有第二抗静电层，且所述第二抗静电层的厚度小于所述第一抗静电层的厚度；用于促进周期结构表面更为平整，进一步减小漏电通道，提升抗静电能力。
本发明还提供了一种LED外延结构的制备方法，所述外延结构作为GaN系发光二极管的外延结构，则所述N型半导体层包括N型掺杂的GaN层，所述P型半导体层包括P型掺杂的GaN层；其中，所述第一抗静电层包括P型掺杂的GaN层，且其掺杂浓度低于P型半导体层的掺杂浓度；所述过渡层包括AlN层；所述光提取层包括具有粗糙表面的GaN层。并通过脉冲式间断Al源生长所述过渡层，以延长载流子Al的迁移时间；从而，保证载流子Al有充足的时间迁移到表面能量最低的地方，如此有利于后续光提取层的粗糙表面的生长。
同时，通过脉冲式调整N源流量生长所述光提取层，以提高其表面粗糙度并延长载流子Ga的迁移距离，从而使所述光提取层表面形成密度高且均匀的V型坑，从而更好地提高光的提取效率。
最后，在所述周期结构背离所述电子阻挡层的一侧表面还设有第二抗静电层，且所述第二抗静电层的厚度小于所述第一抗静电层的厚度；进一步地，所述第二抗静电层包括InGaN层。通过通入In源，促进周期结构表面更为平整，进一步减小漏电通道，提升抗静电能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的LED外延结构的结构示意图；
图2为本发明实施例所提供的有源区的结构示意图；
图3为本发明实施例所提供的周期结构的结构示意图；
图4为本发明实施例所提供的周期结构的生长控制方式示意图；
图中符号说明：
1、衬底，2、缓冲层，3、非故意掺杂层，
4、N型半导体层；
5、有源区；
6、电子阻挡层；
7、周期结构，7.1、第一抗静电层，7.2、过渡层，7.3、光提取层，7.4、第二抗静电层；
8、P型半导体层。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1、图2、图3所示，一种LED外延结构，包括：
衬底1及依次层叠于所述衬底1表面的N型半导体层4、有源区5、电子阻挡层6以及P型半导体层8；其中，在所述电子阻挡层6与P型半导体层8之间还设有由第一抗静电层7.1、过渡层7.2以及光提取层7.3所组成的周期结构7。
值得一提的是，衬底1的类型在本实施例中不受限制，例如，衬底1包括蓝宝石、碳化硅、硅、氮化镓、氮化铝中的任意一种。另外，N型半导体层4、P型半导体层8的类型也可以不受限制，例如，N型半导体层4可以是但不限于氮化镓层，相应地，P型半导体层8可以是但不限于氮化镓层。
进一步的，基于本发明上述实施例，所述过渡层7.2位于所述第一抗静电层7.1与所述光提取层7.3之间；并通过脉冲式间断生长所述过渡层7.2，以延长载流子的迁移时间。
进一步的，基于本发明上述实施例，所述光提取层7.3具有粗糙表面。
进一步的，基于本发明上述实施例，所述第一抗静电层7.1和所述电子阻挡层6均具有P型掺杂，且所述第一抗静电层7.1的P型掺杂浓度大于所述电子阻挡层6的的P型掺杂浓度。
进一步的，基于本发明上述实施例，在所述周期结构7背离所述电子阻挡层6的一侧表面还设有第二抗静电层7.4，且所述第二抗静电层7.4的厚度小于所述第一抗静电层7.1的厚度。
在本申请的一个实施例中，所述外延结构作为GaN系发光二极管的外延结构，则所述N型半导体层4包括N型掺杂的GaN层，所述P型半导体层8包括P型掺杂的GaN层。
进一步的，基于本发明上述实施例，所述第一抗静电层7.1包括P型掺杂的GaN层，且其掺杂浓度低于P型半导体层8的掺杂浓度。
进一步的，基于本发明上述实施例，所述过渡层7.2包括AlN层。
进一步的，基于本发明上述实施例，所述光提取层7.3包括具有粗糙表面的GaN层。
进一步的，基于本发明上述实施例，所述第二抗静电层7.4包括InGaN层。
本发明实施例还提供了一种LED外延结构的制备方法，所用设备为MOCVD，以三甲/乙基镓TMGa/TEGa、三甲基铝TMAl、氨气NH3分别为Ga源、Al源、氮源，N2为载气，N型、P型掺杂源分别是硅烷SiH4和二茂镁CP2Mg，包括：
S01、提供一衬底1；
衬底1包括蓝宝石、碳化硅、硅、氮化镓、氮化铝中的任意一种。
S02、在所述衬底1表面生长缓冲层2、非故意掺杂层3和N型半导体层4；在本发明的一个实施例中，所述N型半导体层4包括若干组N型掺杂的AlGaN/GaN层，本发明对此不做限定；
具体地，在该步骤中，将衬底1放入MOCVD反应室中，在1100℃左右的温度环境下，通入高纯氢气氢化5分钟左右，然后降温至950℃～970℃左右，通入Al源和氮源生长10nm～20nm左右厚度的未掺杂的AlN缓冲层2。
继续升温至1000℃-1150℃，关闭Al源，通入Ga源，生长2.5um～3.5um的未掺杂的GaN层，其目的是通过生长高质量的非故意掺杂层3，以减小衬底1与后续生长膜层材料之间的晶格失配。
接着，关闭Al源，通入硅烷，生长1.3um～1.8um左右厚度，且具有Si掺杂的GaN层，掺杂浓度为1-10*1018cm-3。
S03、生长有源区5；
所述有源区5包括若干个交替堆叠的量子垒层和量子阱层。
具体地，在该步骤中：首先，通入Ga源，生长7nm～16nm厚的GaN量子垒层；接着再通入In源生长1nm～5nm厚度的InGaN量子阱层；最后重复以上周期，生长周期为N，N为6～15，构成有源区5。
S04、生长电子阻挡层6；
具体地，在该步骤中：将温度调整至900-1000℃，通入TMGa源、TMAl源、氮源、二茂镁生长P型AlGaN层的电子阻挡层6，厚度为100nm左右，掺杂浓度为5-10*1018cm-3。
S05、按照如图4所示的生长控制方法，生长周期结构7；
首先，生长第一抗静电层7.1，此时反应室压力为100～200torr，温度为950～1050℃，在通入TMGa源、二茂镁，该第一抗静电层7.1厚度为10～15nm，掺杂浓度为8-15x1018cm-3。
其次，将温度升至1100～1200℃，通入TMAl源、氮源，时间为t0，然后关掉TMAl源，时间为t1，重复上述脉冲生长步骤，形成过渡层7.2。如此脉冲生长的目的是让Al有充足的时间迁移到表面能量最低地方，有利于后续粗糙面(即3维孔洞)生长。进一步地，还包括：最后通入t2时间的TMAl源、氮源，完成AlN层的生长，此t2时间段内AlN层的生长，目的是为了保证AlN层的厚度；由于t0、t1脉冲生长过程较慢，因此，在达到预期目的后可采取t2非脉冲方式生长。最终获得AlN过渡层7.2的总体厚度为3～5nm。
然后，生长光提取层7.3，将反应室温度降至750～850℃，反应室压力为300torr～500torr，如此降低温度的目的则是为了：让光提取层7.3的表面形成密度高且均匀的3维孔洞生长。接着，通入TMGa源、氮源，在氮源流量为D1的环境下，通入时间为t3后，降低氮源流量为D2，通入时间为t4，即D1＞D2，重复上述脉冲式调整N源流量的方式，完成具有粗糙面的GaN光提取层7.3的生长，该层厚度为8～13nm。这样脉冲生长的目的是为了实现让Ga原子有更长的迁移距离，同时增加三维孔洞的密度，使表面变得粗糙。同时，由于GaN和空气的折射率差异较大，这种粗糙的表面会破坏LED内部的波导结构；因此，GaN光提取层7.3的粗糙表面有利于更多的光子从LED结构中逃离，进而提高了光的输出率。
最后，按上述步骤形成交替重复n周期的第一抗静电层7.1、过渡层7.2、光提取层7.3，已获得周期结构7，且所述周期结构7的整体厚度为150～200nm。从而，通过过渡层7.2缓解所述第一抗静电层7.1与光提取层7.3的生长条件差异性；同时，通过周期结构7的类超晶格方式生长，使电流经过每个超晶格界面后可进一步地扩展，如此经过多次的电流扩展后，可极大地提升自身的抗静电能力；另一方面，这种周期性垂直穿插超晶格可减小外延生长中的位错和缺陷，尤其可很好地改善穿透位错，如此减小了漏电通道，进一步提升了抗静电能力。
进一步的，基于本发明上述实施例，还包括第二抗静电层7.4的生长；具体地，将反应室温度升至950～1050℃，并通入TMGa源、In源、N源，该层的厚度为5～10nm。该层的作用为保护作用，通入In源则是为了促进表面更为平整，进一步减小漏电通道，提升抗静电能力。
S06、制作P型半导体层8；
在该步骤中通入TMGa源、氮源、二茂镁生长P型GaN层，厚度为10-50nm，掺杂浓度为1*1019cm-3至5*1019cm-3；并在N2氛围下，850-900℃退火20～30分钟，最终得以形成P型半导体层8。
经由上述的技术方案可知，本发明提供的LED外延结构，通过在所述电子阻挡层6与P型半导体层8之间设有由第一抗静电层7.1、过渡层7.2以及光提取层7.3所组成的周期结构7。从而，通过过渡层7.2缓解所述第一抗静电层7.1与光提取层7.3的生长条件差异性；同时，通过周期结构7的类超晶格方式生长，使电流经过每个超晶格界面后可进一步地扩展，如此经过多次的电流扩展后，可极大地提升自身的抗静电能力；另一方面，这种周期性垂直穿插超晶格可减小外延生长中的位错和缺陷，尤其可很好地改善穿透位错，如此减小了漏电通道，进一步提升了抗静电能力。
其次，通过设置所述过渡层7.2位于所述第一抗静电层7.1与所述光提取层7.3之间；并通过脉冲式间断生长所述过渡层7.2，以延长载流子的迁移时间。从而，保证载流子有充足的时间迁移到表面能量最低的地方，如此有利于后续光提取层7.3的粗糙表面的生长。
然后，由于半导体层和空气的折射率差异较大，通过设置所述光提取层7.3具有粗糙表面，其粗糙表面会破坏LED内部的波导结构，有利于更多的光子从LED结构中逃离，进而提高了光的输出率。
进一步地，在所述周期结构7背离所述电子阻挡层6的一侧表面还设有第二抗静电层7.4，且所述第二抗静电层7.4的厚度小于所述第一抗静电层7.1的厚度；用于促进周期结构7表面更为平整，进一步减小漏电通道，提升抗静电能力。
本发明还提供了一种LED外延结构的制备方法，所述外延结构作为GaN系发光二极管的外延结构，则所述N型半导体层4包括N型掺杂的GaN层，所述P型半导体层8包括P型掺杂的GaN层；其中，所述第一抗静电层7.1包括P型掺杂的GaN层；所述过渡层7.2包括AlN层；所述光提取层7.3包括具有粗糙表面的GaN层。并通过脉冲式间断Al源生长所述过渡层7.2，以延长载流子Al的迁移时间；从而，保证载流子Al有充足的时间迁移到表面能量最低的地方，如此有利于后续光提取层7.3的粗糙表面的生长。
同时，通过脉冲式调整N源流量生长所述光提取层7.3，以提高其表面粗糙度并延长载流子Ga的迁移距离，从而使所述光提取层7.3表面形成密度高且均匀的V型坑，从而更好地提高光的提取效率。
最后，在所述周期结构7背离所述电子阻挡层6的一侧表面还设有第二抗静电层7.4，且所述第二抗静电层7.4的厚度小于所述第一抗静电层7.1的厚度；进一步地，所述第二抗静电层7.4包括InGaN层。通过通入In源，促进周期结构7表面更为平整，进一步减小漏电通道，提升抗静电能力。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (16)

1.一种LED外延结构，其特征在于，包括：
衬底及依次层叠于所述衬底表面的N型半导体层、有源区、电子阻挡层以及P型半导体层；其中，在所述电子阻挡层与P型半导体层之间还设有由第一抗静电层、过渡层以及光提取层所组成的周期结构。
2.根据权利要求1所述的LED外延结构，其特征在于，所述过渡层位于所述第一抗静电层与所述光提取层之间；并通过脉冲式间断生长所述过渡层，以延长载流子的迁移时间。
3.根据权利要求1所述的LED外延结构，其特征在于，所述光提取层具有粗糙表面。
4.根据权利要求1所述的LED外延结构，其特征在于，所述第一抗静电层和所述电子阻挡层均具有P型掺杂，且所述第一抗静电层的P型掺杂浓度大于所述电子阻挡层的的P型掺杂浓度。
5.根据权利要求1所述的LED外延结构，其特征在于，在所述周期结构背离所述电子阻挡层的一侧表面还设有第二抗静电层，且所述第二抗静电层的厚度小于所述第一抗静电层的厚度。
6.根据权利要求1至5任一项所述的LED外延结构，其特征在于，所述外延结构作为GaN系发光二极管的外延结构，则所述N型半导体层包括N型掺杂的GaN层，所述P型半导体层包括P型掺杂的GaN层。
7.根据权利要求6所述的LED外延结构，其特征在于，所述第一抗静电层包括P型掺杂的GaN层，且其掺杂浓度低于P型半导体层的掺杂浓度。
8.根据权利要求6所述的LED外延结构，其特征在于，所述过渡层包括AlN层。
9.根据权利要求6所述的LED外延结构，其特征在于，所述光提取层包括具有粗糙表面的GaN层。
10.根据权利要求6所述的LED外延结构，其特征在于，所述第二抗静电层包括InGaN层。
11.一种LED外延结构的制备方法，其特征在于，包括：
提供一衬底；
在所述衬底表面依次生长N型半导体层、有源区、电子阻挡层以及P型半导体层；其中，在所述电子阻挡层与P型半导体层之间还设有由第一抗静电层、过渡层以及光提取层所组成的周期结构；
其中，所述过渡层位于所述第一抗静电层与所述光提取层之间；并通过脉冲式间断生长所述过渡层，以延长载流子的迁移时间。
12.根据权利要求11所述的LED外延结构的制备方法，其特征在于，所述光提取层具有粗糙表面。
13.根据权利要求11或12所述的LED外延结构的制备方法，其特征在于，所述外延结构作为GaN系发光二极管的外延结构，则所述N型半导体层包括N型掺杂的GaN层，所述P型半导体层包括P型掺杂的GaN层；
其中，所述第一抗静电层包括P型掺杂的GaN层，且其掺杂浓度低于P型半导体层的掺杂浓度；
所述过渡层包括AlN层；
所述光提取层包括具有粗糙表面的GaN层。
14.根据权利要求13所述的LED外延结构的制备方法，其特征在于，通过脉冲式间断Al源生长所述过渡层，以延长载流子Al的迁移时间。
15.根据权利要求13所述的LED外延结构的制备方法，其特征在于，通过脉冲式调整N源流量生长所述光提取层，以提高其表面粗糙度并延长载流子Ga的迁移距离。
16.根据权利要求13所述的LED外延结构的制备方法，其特征在于，所述光提取层的生长温度低于所述过渡层的生长温度。
CN202310301101.1A 2023-03-27 2023-03-27 一种led外延结构及其制备方法 Pending CN116469979A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310301101.1A CN116469979A (zh) 2023-03-27 2023-03-27 一种led外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310301101.1A CN116469979A (zh) 2023-03-27 2023-03-27 一种led外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116469979A true CN116469979A (zh) 2023-07-21

Family

ID=87183423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310301101.1A Pending CN116469979A (zh) 2023-03-27 2023-03-27 一种led外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116469979A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116632137A (zh) * 2023-07-24 2023-08-22 江西乾照光电有限公司 抗静电能力改善层及其制备方法、外延片及发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116632137A (zh) * 2023-07-24 2023-08-22 江西乾照光电有限公司 抗静电能力改善层及其制备方法、外延片及发光二极管
CN116632137B (zh) * 2023-07-24 2023-10-10 江西乾照光电有限公司 抗静电能力改善层及其制备方法、外延片及发光二极管

Similar Documents

Publication Publication Date Title
CN106784210A (zh) 一种发光二极管的外延片及其制作方法
CN102738328B (zh) 一种发光二极管的外延片及其制造方法
CN108346725B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN103219438A (zh) 改善应力释放和载流子存储的发光二极管浅阱生长方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN108831974A (zh) 一种发光二极管外延片及其制造方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN110911529B (zh) 一种发光二极管外延结构生长方法
CN116469979A (zh) 一种led外延结构及其制备方法
CN112259647B (zh) 发光二极管外延片的制备方法及发光二极管外延片
CN112259651A (zh) 一种具有p型插入层的led芯片及制作方法
CN109802022B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109920883B (zh) 氮化镓基发光二极管外延片及其制造方法
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN113990990A (zh) 微型发光二极管外延片及其制造方法
CN113690351A (zh) 微型发光二极管外延片及其制造方法
CN113036013A (zh) 一种深紫外led外延结构及其生长方法
KR100881053B1 (ko) 질화물계 발광소자
CN112993099B (zh) 一种具有保护层led芯片的制作方法
CN217361615U (zh) 一种led外延结构及led芯片
CN118763161A (zh) 一种led外延结构及其制备方法
CN112164740B (zh) 一种基于电子缓冲器的深紫外发光二极管及其制作方法
CN115036402B (zh) 诱导增强型Micro-LED同质外延结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination