CN112259651A - 一种具有p型插入层的led芯片及制作方法 - Google Patents
一种具有p型插入层的led芯片及制作方法 Download PDFInfo
- Publication number
- CN112259651A CN112259651A CN202011130690.4A CN202011130690A CN112259651A CN 112259651 A CN112259651 A CN 112259651A CN 202011130690 A CN202011130690 A CN 202011130690A CN 112259651 A CN112259651 A CN 112259651A
- Authority
- CN
- China
- Prior art keywords
- layer
- led chip
- type
- type insertion
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003780 insertion Methods 0.000 title claims abstract description 68
- 230000037431 insertion Effects 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000000903 blocking effect Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 37
- 229910016420 Ala Inb Inorganic materials 0.000 claims description 15
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 abstract description 14
- 239000007924 injection Substances 0.000 abstract description 14
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000010287 polarization Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 3
- 230000005012 migration Effects 0.000 abstract description 3
- 238000013508 migration Methods 0.000 abstract description 3
- 238000005036 potential barrier Methods 0.000 abstract description 3
- 230000002035 prolonged effect Effects 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 21
- 229910002601 GaN Inorganic materials 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 19
- 239000011777 magnesium Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 13
- 229910002704 AlGaN Inorganic materials 0.000 description 12
- 230000007480 spreading Effects 0.000 description 9
- 238000003892 spreading Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- ZSWFCLXCOIISFI-UHFFFAOYSA-N endo-cyclopentadiene Natural products C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000001954 sterilising effect Effects 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种具有P型插入层的LED芯片及制作方法，通过在多量子阱结构和P型电子阻挡层之间生长一间断掺杂的P型插入层，从而通过调整极化电场，增强空穴迁移能力，达到增加空穴注入的目的；同时，P型插入层能增加电子有效势垒高度，减少电子泄漏，从而让载流子在量子阱中有效复合，提高LED的整体发光性能，此外，P型插入层的间断掺杂设计能够增加LED芯片的电流扩展以及抗静电击穿能力，从而可延长LED芯片的使用寿命。
Description
技术领域
本发明涉及LED技术领域，更具体地说，涉及一种具有P型插入层的LED芯片及制作方法。
背景技术
近年来，由于III-V族材料优异的物理和化学特性，例如禁带宽度大、击穿电场高、电子饱和迁移率高等，从而在电学和光学等领域受到广泛的关注和应用。
比如，目前显示用的蓝绿光发光二极管、更小尺寸的Mini/Mirco LED、以及用于杀菌消毒的紫外LED等。
然而，实际生产过程中由于材料、结构以及生产工艺的限制，LED的大规模应用依旧存在很多问题，比如电子束缚不足导致的溢流严重，空穴注入效率低和出光效率低等，这些问题都给LED产品商业化带来了巨大的挑战。
发明内容
有鉴于此，为解决上述问题，本发明提供一种具有P型插入层的LED芯片及制作方法，技术方案如下：
一种具有P型插入层的LED芯片，所述LED芯片包括：
衬底；
依次设置在所述衬底一侧的多量子阱结构和P型电子阻挡层；
设置在所述多量子阱结构和所述P型电子阻挡层之间的P型插入层；
所述P型插入层包括：在第一方向上依次堆叠设置的Mg掺杂的AlxGa1-xN层、多生长周期的间断Mg掺杂的功能叠层和Mg掺杂的AlyGa1-yN层；所述功能叠层包括在所述第一方向上依次堆叠设置的AlaInbGa1-a-bN层和AlcIndGa1-c-dN层；所述第一方向垂直于所述衬底，且由所述衬底指向所述多量子阱结构；
其中，x≥0.1，y≥0.1，x＞a，x＞c，a＞y，c＞y，a≠c，b≠d。
可选的，在上述LED芯片中，所述AlxGa1-xN层的厚度为1nm-3nm。
可选的，在上述LED芯片中，所述AlaInbGa1-a-bN层的厚度为1nm-2nm。
可选的，在上述LED芯片中，所述AlcIndGa1-c-dN层的厚度为1nm-2nm。
可选的，在上述LED芯片中，所述AlyGa1-yN层的厚度为1nm-3nm。
可选的，在上述LED芯片中，在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分和In组分固定不变。
可选的，在上述LED芯片中，在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分和In组分均渐变增加。
可选的，在上述LED芯片中，在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分和In组分均渐变减少。
可选的，在上述LED芯片中，在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分渐变增加，In组分均渐变减少；
或，
在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分渐变减少，In组分均渐变增加。
一种具有P型插入层的LED芯片的制作方法，所述制作方法包括：
提供一衬底；
在所述衬底的一侧依次形成多量子阱结构和P型电子阻挡层；
在所述多量子阱结构和所述P型电子阻挡层之间形成P型插入层；
所述P型插入层包括：在第一方向上依次堆叠设置的Mg掺杂的AlxGa1-xN层、多生长周期的间断Mg掺杂的功能叠层和Mg掺杂的AlyGa1-yN层；所述功能叠层包括在所述第一方向上依次堆叠设置的AlaInbGa1-a-bN层和AlcIndGa1-c-dN层；所述第一方向垂直于所述衬底，且由所述衬底指向所述多量子阱结构；
其中，x≥0.1，y≥0.1，x＞a，x＞c，a＞y，c＞y，a≠c，b≠d。
相较于现有技术，本发明实现的有益效果为：
本发明提供的一种具有P型插入层的LED芯片，通过在多量子阱结构和P型电子阻挡层之间生长一间断掺杂的P型插入层，从而通过调整极化电场，增强空穴迁移能力，达到增加空穴注入的目的；同时，P型插入层能增加电子有效势垒高度，减少电子泄漏，从而让载流子在量子阱中有效复合，提高LED的整体发光性能，此外，P型插入层的间断掺杂设计能够增加LED芯片的电流扩展以及抗静电击穿能力，从而可延长LED芯片的使用寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种具有P型插入层的LED芯片的结构示意图；
图2为本发明实施例提供的一种AlaInbGa1-a-bN层和/或AlcIndGa1-c-dN层中Al组分和In组分的示意图；
图3为本发明实施例提供的另一种AlaInbGa1-a-bN层和/或AlcIndGa1-c-dN层中Al组分和In组分的示意图；
图4为本发明实施例提供的又一种AlaInbGa1-a-bN层和/或AlcIndGa1-c-dN层中Al组分和In组分的示意图；
图5为本发明实施例提供的一种具有P型插入层的LED芯片的制作方法的流程示意图；
图6-图12为图5所示制作方法对应的结构示意图；
图13为本发明实施例提供的另一种具有P型插入层的LED芯片的制作方法的流程示意图；
图14为图13所示制作方法对应的结构示意图；
图15为本发明实施例提供的又一种具有P型插入层的LED芯片的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，为了改善LED的发光效率，有些技术是通过在多量子阱结构和P型电子阻挡层之间设置插入层，该插入层更多的是类似空穴注入层的结构，包括高Mg掺杂AlInGaN插入层、GaN插入层、以及AlN插入层等。
但是，高Mg掺杂AlInGaN插入层、GaN插入层主要是提供空穴注入，电子阻挡效果有限；而AlN虽然有一定的电子阻挡效果，但是其与多量子阱结构和P型电子阻挡层之间的晶格失配较大，会影响晶体质量。
基于此，本发明提供了一种具有P型插入层的LED芯片，通过在多量子阱结构和P型电子阻挡层之间生长一间断掺杂的P型插入层，从而通过调整极化电场，增强空穴迁移能力，达到增加空穴注入的目的；同时，P型插入层能增加电子有效势垒高度，减少电子泄漏，从而让载流子在量子阱中有效复合，提高LED的整体发光性能，此外，P型插入层的间断掺杂设计能够增加LED芯片的电流扩展以及抗静电击穿能力，从而可延长LED芯片的使用寿命。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种具有P型插入层的LED芯片的结构示意图。
所述LED芯片包括：
衬底11。
依次设置在所述衬底11一侧的多量子阱结构12和P型电子阻挡层13。
设置在所述多量子阱结构12和所述P型电子阻挡层13之间的P型插入层14。
所述P型插入层14包括：在第一方向上依次堆叠设置的Mg掺杂的AlxGa1-xN层141、多生长周期的间断Mg掺杂的功能叠层和Mg掺杂的AlyGa1-yN层144；所述功能叠层包括在所述第一方向上依次堆叠设置的AlaInbGa1-a-bN层142和AlcIndGa1-c-dN层143；所述第一方向垂直于所述衬底11，且由所述衬底11指向所述多量子阱结构12。
其中，x≥0.1，y≥0.1，x＞a，x＞c，a＞y，c＞y，a≠c，b≠d。
在该实施例中，所述多生长周期的间断Mg掺杂的功能叠层中，高In组分层掺杂Mg，低In组分层不掺杂Mg。随着In组分的增加，Mg的受主激活能减少，更易获得高掺杂的P型插入层。
需要说明的是，多量子阱结构12包括AlInGaN多量子阱层122和AlInGaN多量子垒层121，AlInGaN多量子阱层122和AlInGaN多量子垒层121交替生长5-10个周期，通过调节AlInGaN多量子阱层122和AlInGaN多量子垒层121中Al组分和In组分，实现发出不同颜色的光。
其中，最后一层AlInGaN多量子垒层121中的Al组分需要大于AlxGa1-xN层141中的Al组分。
也就是说，本发明通过在最后一层AlInGaN多量子垒层和P型电子阻挡层之间生长一P型插入层，并利用间断通源的方法，提高AlInGaN的晶体质量，通过生长一P型插入层，一方面高Al组分AlGaN较高的电子有效势垒高度，增强了电子阻挡的效果，减少电子溢流严重对LED芯片发光的不利影响。另一方面，P型插入层改变了极化电场的分布，让电场对空穴产生一种加速作用，增加了空穴注入效率；此外，空穴亦可通过隧穿效应，注入到有源区，整体上提高空穴浓度。并且，通过调整Al组分和In组分，在第一方向上，使整个Al组分呈现递减趋势，类似于极化掺杂效果，也能起到增加空穴注入的效果。
进一步的，由于P型插入层带来的高电子阻挡效果和高空穴浓度注入效率，向上继续生长的P型GaN(充当接触层)可以适当减薄，更有利于出光。
此外，P型插入层设计的间断Mg掺杂结构，有利于电流扩展，减少热效应带来的效率骤降影响，提高LED芯片的使用寿命和抗静电能力，从而提升LED芯片的综合性能。
与现有的高Mg掺杂的AlInGa层、GaN层相比，该P型插入层能够提供产生更高的电子有效势垒高度，增强电子阻挡效果(高Al组分AlGaN的高势垒)；同时，对比单纯的AlN插入层而言，高Al组分AlGaN+AlInGaN/AlInGaN SL+高Al组分AlGaN的P型插入层，能够减少晶格失配带来的对晶体质量的破坏，同时调整极化电场，加速空穴注入，产生更高的空穴浓度。通过间断通源法，有利于生长高质量的AlInGaN(V族元素有足够的时间在表面扩展，有利于二维生长)，此外，精细调控组分以获得最优的材料组合，从而达到提升发光功率的目的。
进一步的，基于本发明上述实施例，所述AlxGa1-xN层141的厚度为1nm-3nm。
在该实施例中，所述AlxGa1-xN层141的厚度为1.5nm或2nm或2.5nm。
进一步的，基于本发明上述实施例，所述AlaInbGa1-a-bN层142的厚度为1nm-2nm。
在该实施例中，所述AlaInbGa1-a-bN层142的厚度为1.3nm或1.6nm或1.9nm。
进一步的，基于本发明上述实施例，所述AlcIndGa1-c-dN层143的厚度为1nm-2nm。
在该实施例中，所述AlcIndGa1-c-dN层143的厚度为1.2nm或1.5nm或1.8nm。
进一步的，基于本发明上述实施例，所述AlyGa1-yN层144的厚度为1nm-3nm。
在该实施例中，所述AlyGa1-yN层144的厚度为1.5nm或2nm或2.5nm。
进一步的，基于本发明上述实施例，参考图2，图2为本发明实施例提供的一种AlaInbGa1-a-bN层和/或AlcIndGa1-c-dN层中Al组分和In组分的示意图。
在所述第一方向上，多层所述AlaInbGa1-a-bN层142和/或多层所述AlcIndGa1-c-dN层143中Al组分和In组分固定不变。
进一步的，基于本发明上述实施例，参考图3，图3为本发明实施例提供的另一种AlaInbGa1-a-bN层和/或AlcIndGa1-c-dN层中Al组分和In组分的示意图。
在所述第一方向上，多层所述AlaInbGa1-a-bN层142和/或多层所述AlcIndGa1-c-dN层143中Al组分和In组分均渐变增加。
进一步的，基于本发明上述实施例，参考图4，图4为本发明实施例提供的又一种AlaInbGa1-a-bN层和/或AlcIndGa1-c-dN层中Al组分和In组分的示意图。
在所述第一方向上，多层所述AlaInbGa1-a-bN层142和/或多层所述AlcIndGa1-c-dN层143中Al组分和In组分均渐变减少。
需要说明的是，在所述第一方向上，多层所述AlaInbGa1-a-bN层142和/或多层所述AlcIndGa1-c-dN层143中Al组分渐变增加，In组分均渐变减少；
或，
在所述第一方向上，多层所述AlaInbGa1-a-bN层142和/或多层所述AlcIndGa1-c-dN层143中Al组分渐变减少，In组分均渐变增加。
也就是说，在该LED芯片中，多层所述AlaInbGa1-a-bN层142和/或多层所述AlcIndGa1-c-dN层143中Al组分和In组分可以根据实际情况进行优化，以实现最终的效果。
进一步的，基于本发明上述实施例，如图1所示，所述LED芯片还包括：
依次设置在所述衬底11和所述多量子阱结构12之间的成核层15、缓冲层16和N型电流扩展层17。
在该实施例中，所述成核层15为未掺杂AlN低温成核层。
所述缓冲层16为未掺杂GaN缓冲层，用于减少衬底与后续生长材料的晶格失配。
所述N型电流扩展层17为AlGaN/GaN SL电流扩展层，其生长周期为10-20个周期，所述GaN层中掺杂有Si，掺杂浓度为5-10×1018cm-3。
进一步的，基于本发明上述实施例，如图1所示，所述LED芯片还包括：
依次设置在所述P型电子阻挡层13背离所述衬11底一侧的P型GaN层18，用于作为接触层。
在该实施例中，P型GaN层18的掺杂浓度为5-10×1018cm-3。
进一步的，基于本发明上述实施例，如图1所示，所述LED芯片还包括：
设置在所述P型GaN层18上的P电极19和设置在所述N型电流扩展层17上的N电极20。
在该实施例中，所述P电极19和所述N电极20的材料在本发明实施例中并不作限定。
进一步的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种具有P型插入层的LED芯片的制作方法，参考图5，图5为本发明实施例提供的一种具有P型插入层的LED芯片的制作方法的流程示意图。
所述制作方法所用设备包括但不限于MOCVD，以三甲/乙基镓TMGa/TEGa、三甲基铝TMAl、氨气NH3为Ga源、Al源、N源，N2为载气，N型和P型掺杂源分别是硅烷SiH4和二茂镁CP2Mg。
整个反应生长的压力为100torr-300torr。
所述制作方法包括：
S101：如图6所示，提供一衬底11。
在该步骤中，所述衬底11包括但不限于c面蓝宝石衬底。
S102：如图7所示，在所述衬底11的一侧形成成核层15。
在该步骤中，将所述衬底11放入MOCVD反应室中，在1100℃左右的温度环境下，通入高纯氢气氢化5分钟左右，然后降温至960℃左右，通入Al源和N源生长10nm左右厚度的未掺杂的AlN低温成核层。
S103：如图8所示，在所述成核层15背离所述衬底11的一侧形成缓冲层16。
在该步骤中，继续升温至1050℃-1100℃，关闭Al源，通入TMGa源，生长2.0μm-2.5μm的未掺杂的GaN缓冲层，其目的是通过生长高质量的GaN缓冲层，减小蓝宝石衬底与后续生长膜层材料之间的晶格失配。
S104：如图9所示，在所述缓冲层16背离所述衬底11的一侧形成N型电流扩展层17。
在该步骤中，接着再通入Al源，环境温度为980℃-1020℃，生长N型电流扩展层中的AlGaN部分，生长厚度为10nm-20nm左右。
关闭Al源，通入硅烷，生长5nm-10nm左右，掺杂Si元素的GaN层，掺杂浓度为5×1018cm-3-10×1018cm-3。
这两层交替生长，形成10-20个周期的N型电流扩展层。
该N型电流扩展层可以进一步阻断位错以提高晶体质量，并且，该N型电流扩展层利用间断掺杂的方式(即不掺杂/掺杂/不掺杂/掺杂/不掺杂/掺杂…)，可进一步增强电流扩展能力。
S105：如图10所示，在所述N型电流扩展层17背离所述衬底11的一侧形成多量子阱结构12。
在该实施例中，多量子阱结构12包括AlInGaN多量子阱层122和AlInGaN多量子垒层121，AlInGaN多量子阱层122和AlInGaN多量子垒层121交替生长5-10个周期，通过调节AlInGaN多量子阱层122和AlInGaN多量子垒层121中Al组分和In组分，实现发出不同颜色的光。
S106：如图11所示，在所述多量子阱结构12背离所述衬底11的一侧形成P型插入层14。
在该步骤中，所述P型插入层14包括：在第一方向上依次堆叠设置的Mg掺杂的AlxGa1-xN层141、多生长周期的间断Mg掺杂的功能叠层和Mg掺杂的AlyGa1-yN层144；所述功能叠层包括在所述第一方向上依次堆叠设置的AlaInbGa1-a-bN层142和AlcIndGa1-c-dN层143；所述第一方向垂直于所述衬底11，且由所述衬底11指向所述多量子阱结构12。
其中，x≥0.1，y≥0.1，x＞a，x＞c，a＞y，c＞y，a≠c，b≠d。
即，在生长完最后一层AlInGaN多量子垒层121后，先生长一层1nm-3nm左右的Mg掺杂的高Al组分的AlxGa1-xN层141。
再采用间断通源方式，生长4-8周期的间断Mg掺杂的AlaInbGa1-a-bN层142和AlcIndGa1-c-dN层143，每层厚度为1nm-2nm，其中，高In组分层掺杂Mg，低In组分层不掺杂Mg。随着In组分的增加，Mg的受主激活能减少，更易获得高掺杂的P型插入层。
最后，再生长一层1nm-3nm左右的Mg掺杂的高Al组分的AlyGa1-yN层144。
其中，最后一层AlInGaN多量子垒层121中的Al组分需要大于AlxGa1-xN层141中的Al组分。
S107：如图12所示，在所述P型插入层14背离所述衬底11的一侧形成P型电子阻挡层13。
在该步骤中，所述P型电子阻挡层13为P型AlGaN超晶格电子阻挡层，将温度调整至1150℃左右，通入Al源、TMGa源、N源和二茂镁CP2Mg，生长P型AlGaN超晶格电子阻挡层，超晶格周期为5-20个左右，掺杂浓度为1×1018cm-3-3×1018cm-3。
进一步的，基于本发明上述实施例，参考图13，图13为本发明实施例提供的另一种具有P型插入层的LED芯片的制作方法的流程示意图。
所述制作方法还包括：
S108：如图14所示，在所述P型电子阻挡层13背离所述衬底11的一侧形成P型GaN层18。
在该步骤中，所述P型GaN层18作为接触层，掺杂浓度为5×1018cm-3-10×1018cm-3，在N2的氛围下850℃-900℃退火20-30分钟。
进一步的，基于本发明上述实施例，参考图15，图15为本发明实施例提供的又一种具有P型插入层的LED芯片的制作方法的流程示意图。
所述制作方法还包括：
S109：如图1所述，在所述P型GaN层18上形成P电极19和在所述N型电流扩展层17上形成N电极20。
在该步骤中，所述P电极19和所述N电极20的材料并不作限定。
通过上述描述可知，本发明通过在最后一层AlInGaN多量子垒层和P型电子阻挡层之间生长一P型插入层，并利用间断通源的方法，提高AlInGaN的晶体质量，通过生长一P型插入层，一方面高Al组分AlGaN有较高的电子有效势垒高度，增强了电子阻挡的效果，减少电子溢流严重对LED芯片发光的不利影响。另一方面，P型插入层改变了极化电场的分布，对空穴产生一种加速作用，增加了空穴注入效率；此外，空穴亦可通过隧穿效应，注入到有源区，整体上提高空穴浓度。并且，通过调整Al组分和In组分，在第一方向上，使整个Al组分呈现递减趋势，类似于极化掺杂效果，也能起到增加空穴注入的效果。
进一步的，由于P型插入层带来的高电子阻挡效果和高空穴注入效率，向上继续生长的P型GaN(充当接触层)可以适当减薄，更有利于出光。
此外，P型插入层设计的间断Mg掺杂结构，有利于电流扩展，减少热效应带来的效率骤降影响，提高LED芯片的使用寿命和抗静电能力，从而提升LED芯片的综合性能。
与现有的高Mg掺杂的AlInGaN层、GaN层相比，该P型插入层能够提供更高的电子有效势垒高度，增强了电子阻挡效果(高Al组分AlGaN的高势垒)；同时，对比单纯的AlN插入层而言，高Al组分AlGaN+AlInGaN/AlInGaN SL+高Al组分AlGaN的P型插入层，能够减少晶格失配带来的对晶体质量的破坏，同时调整极化电场，加速空穴注入，产生更高的空穴浓度。通过间断通源法，有利于生长高质量的AlInGaN(V族元素有足够的时间在表面扩展，有利于二维生长)，此外，精细调控组分以获得最优的材料组合，从而达到提升发光功率的目的。
以上对本发明所提供的一种具有P型插入层的LED芯片及制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种具有P型插入层的LED芯片，其特征在于，所述LED芯片包括：
衬底；
依次设置在所述衬底一侧的多量子阱结构和P型电子阻挡层；
设置在所述多量子阱结构和所述P型电子阻挡层之间的P型插入层；
所述P型插入层包括：在第一方向上依次堆叠设置的Mg掺杂的AlxGa1-xN层、多生长周期的间断Mg掺杂的功能叠层和Mg掺杂的AlyGa1-yN层；所述功能叠层包括在所述第一方向上依次堆叠设置的AlaInbGa1-a-bN层和AlcIndGa1-c-dN层；所述第一方向垂直于所述衬底，且由所述衬底指向所述多量子阱结构；
其中，x≥0.1，y≥0.1，x＞a，x＞c，a＞y，c＞y，a≠c，b≠d。
2.根据权利要求1所述的LED芯片，其特征在于，所述AlxGa1-xN层的厚度为1nm-3nm。
3.根据权利要求1所述的LED芯片，其特征在于，所述AlaInbGa1-a-bN层的厚度为1nm-2nm。
4.根据权利要求1所述的LED芯片，其特征在于，所述AlcIndGa1-c-dN层的厚度为1nm-2nm。
5.根据权利要求1所述的LED芯片，其特征在于，所述AlyGa1-yN层的厚度为1nm-3nm。
6.根据权利要求1所述的LED芯片，其特征在于，在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分和In组分固定不变。
7.根据权利要求1所述的LED芯片，其特征在于，在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分和In组分均渐变增加。
8.根据权利要求1所述的LED芯片，其特征在于，在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分和In组分均渐变减少。
9.根据权利要求1所述的LED芯片，其特征在于，在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分渐变增加，In组分均渐变减少；
或，
在所述第一方向上，多层所述AlaInbGa1-a-bN层和/或多层所述AlcIndGa1-c-dN层中Al组分渐变减少，In组分均渐变增加。
10.一种具有P型插入层的LED芯片的制作方法，其特征在于，所述制作方法包括：
提供一衬底；
在所述衬底的一侧依次形成多量子阱结构和P型电子阻挡层；
在所述多量子阱结构和所述P型电子阻挡层之间形成P型插入层；
所述P型插入层包括：在第一方向上依次堆叠设置的Mg掺杂的AlxGa1-xN层、多生长周期的间断Mg掺杂的功能叠层和Mg掺杂的AlyGa1-yN层；所述功能叠层包括在所述第一方向上依次堆叠设置的AlaInbGa1-a-bN层和AlcIndGa1-c-dN层；所述第一方向垂直于所述衬底，且由所述衬底指向所述多量子阱结构；
其中，x≥0.1，y≥0.1，x＞a，x＞c，a＞y，c＞y，a≠c，b≠d。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011130690.4A CN112259651B (zh) | 2020-10-21 | 2020-10-21 | 一种具有p型插入层的led芯片及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011130690.4A CN112259651B (zh) | 2020-10-21 | 2020-10-21 | 一种具有p型插入层的led芯片及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112259651A true CN112259651A (zh) | 2021-01-22 |
| CN112259651B CN112259651B (zh) | 2022-02-01 |
Family
ID=74264907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011130690.4A Active CN112259651B (zh) | 2020-10-21 | 2020-10-21 | 一种具有p型插入层的led芯片及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112259651B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114551654A (zh) * | 2022-01-20 | 2022-05-27 | 北京大学 | 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103996769A (zh) * | 2014-06-06 | 2014-08-20 | 湘能华磊光电股份有限公司 | Led外延层结构、生长方法及具有该结构的led芯片 |
| CN105870269A (zh) * | 2016-05-26 | 2016-08-17 | 湘能华磊光电股份有限公司 | 提高空穴注入的发光二极管外延生长方法 |
| CN108461592A (zh) * | 2018-02-26 | 2018-08-28 | 华灿光电(苏州）有限公司 | 一种发光二极管外延片及其制造方法 |
| CN109216519A (zh) * | 2018-07-27 | 2019-01-15 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片及其制造方法 |
| CN109300851A (zh) * | 2018-09-03 | 2019-02-01 | 淮安澳洋顺昌光电技术有限公司 | 一种具有Al和In掺杂生长的低温P型GaN外延片 |
| CN109360877A (zh) * | 2018-09-03 | 2019-02-19 | 淮安澳洋顺昌光电技术有限公司 | 一种具有In和Al掺杂，In渐变生长的低温P型GaN外延方法 |
| CN109817773A (zh) * | 2018-12-28 | 2019-05-28 | 映瑞光电科技(上海)有限公司 | 一种led外延结构及其制备方法、led芯片 |
| CN111477727A (zh) * | 2020-04-30 | 2020-07-31 | 厦门乾照光电股份有限公司 | 一种改善电流扩展层的led芯片及制作方法 |
| CN211480076U (zh) * | 2020-02-12 | 2020-09-11 | 江西乾照光电有限公司 | 一种led芯片 |
-
2020
- 2020-10-21 CN CN202011130690.4A patent/CN112259651B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103996769A (zh) * | 2014-06-06 | 2014-08-20 | 湘能华磊光电股份有限公司 | Led外延层结构、生长方法及具有该结构的led芯片 |
| CN105870269A (zh) * | 2016-05-26 | 2016-08-17 | 湘能华磊光电股份有限公司 | 提高空穴注入的发光二极管外延生长方法 |
| CN108461592A (zh) * | 2018-02-26 | 2018-08-28 | 华灿光电(苏州）有限公司 | 一种发光二极管外延片及其制造方法 |
| CN109216519A (zh) * | 2018-07-27 | 2019-01-15 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片及其制造方法 |
| CN109300851A (zh) * | 2018-09-03 | 2019-02-01 | 淮安澳洋顺昌光电技术有限公司 | 一种具有Al和In掺杂生长的低温P型GaN外延片 |
| CN109360877A (zh) * | 2018-09-03 | 2019-02-19 | 淮安澳洋顺昌光电技术有限公司 | 一种具有In和Al掺杂，In渐变生长的低温P型GaN外延方法 |
| CN109817773A (zh) * | 2018-12-28 | 2019-05-28 | 映瑞光电科技(上海)有限公司 | 一种led外延结构及其制备方法、led芯片 |
| CN211480076U (zh) * | 2020-02-12 | 2020-09-11 | 江西乾照光电有限公司 | 一种led芯片 |
| CN111477727A (zh) * | 2020-04-30 | 2020-07-31 | 厦门乾照光电股份有限公司 | 一种改善电流扩展层的led芯片及制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114551654A (zh) * | 2022-01-20 | 2022-05-27 | 北京大学 | 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件 |
| CN114551654B (zh) * | 2022-01-20 | 2023-08-22 | 北京大学 | 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112259651B (zh) | 2022-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106098882B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109119515B (zh) | 一种发光二极管外延片及其制造方法 | |
| US8445938B2 (en) | Nitride semi-conductive light emitting device | |
| CN107180899B (zh) | 一种深紫外led | |
| CN108682722B (zh) | 一种AlGaN基紫外LED外延片及其制备方法 | |
| CN116581217B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN111900237A (zh) | 一种紫外led芯片及其制作方法 | |
| CN109449264B (zh) | 一种发光二极管外延片及其制造方法 | |
| CN108550676B (zh) | 一种发光二极管外延片及其制造方法 | |
| CN212750915U (zh) | 一种具有外延插入层的led芯片 | |
| CN112259651B (zh) | 一种具有p型插入层的led芯片及制作方法 | |
| CN117393671A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115863503B (zh) | 深紫外led外延片及其制备方法、深紫外led | |
| CN110047980B (zh) | 一种紫外led外延结构及其制备方法 | |
| CN113809209B (zh) | 一种led外延结构及其制备方法、led芯片 | |
| CN218351492U (zh) | 外延片及发光二极管 | |
| CN106449917B (zh) | 发光二极管及其形成方法 | |
| CN112366260B (zh) | 发光二极管外延片及其制造方法 | |
| CN114464709A (zh) | 一种led外延片、外延生长方法及led芯片 | |
| CN110993748B (zh) | 发光二极管外延片的生长方法及发光二极管外延片 | |
| CN109461802B (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
| CN109473525B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN114203871A (zh) | 紫外发光二极管外延片及其制备方法 | |
| CN112993099B (zh) | 一种具有保护层led芯片的制作方法 | |
| CN114497305B (zh) | 一种外延片、外延片制备方法以及发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |