CN116469849A - 一种改善散热的芯片封装结构及其制备方法 - Google Patents
一种改善散热的芯片封装结构及其制备方法 Download PDFInfo
- Publication number
- CN116469849A CN116469849A CN202310428769.2A CN202310428769A CN116469849A CN 116469849 A CN116469849 A CN 116469849A CN 202310428769 A CN202310428769 A CN 202310428769A CN 116469849 A CN116469849 A CN 116469849A
- Authority
- CN
- China
- Prior art keywords
- chip
- heat dissipation
- radiating
- liquid inlet
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 77
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 18
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000007788 liquid Substances 0.000 claims description 71
- 239000000110 cooling liquid Substances 0.000 claims description 22
- 238000001816 cooling Methods 0.000 claims description 17
- 239000003292 glue Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010521 absorption reaction Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请涉及一种改善散热的芯片封装结构及其制备方法,其涉及半导体封装技术领域,其包括基板和芯片,所述芯片和所述基板的顶壁电连接,还包括设置在所述芯片顶壁的第一散热组件、设置在所述芯片侧壁的第二散热组件、总进液管以及包封层,所述总进液管用于对所述第一散热组件和所述第二散热组件供给冷却液,所述包封层用于包裹所述芯片。本申请具有改善芯片的散热效果的效果。
Description
技术领域
本申请涉及半导体封装技术的领域,尤其是涉及一种改善散热的芯片封装结构及其制备方法。
背景技术
随着芯片内置电路集成度的不断增大,芯片单位体积内的工作电流密度和工作电压密度均有所增大,并且,单位体积空间内的金属走线长度也不断增大,导致芯片工作时产生的热量也急剧上升。在芯片的封装成品中,芯片的顶面和底面是表面积最大、热量密度最高的两个面,因此能将芯片热量有效导出的区域通常是芯片的顶面和底面,如何将芯片的热量高效传导出芯片的封装模块成为限制芯片集成度进一步提高的瓶颈。
在芯片的封装模块中,布设在芯片周围的封装材料是高分子树脂基底的塑封材料,与芯片底面相接触的事底填胶和封装基板或PCB板或再布线结构(RDL),而对芯片的顶面通常不采用任何高导热的结构设计。这种芯片封装结构已难以解决市场上不断增大的集成度需要解决的散热问题。
可见,现有技术中的芯片封装结构存在散热效果差的问题,影响了功率芯片的稳定性和可靠性。
发明内容
为了改善现有的芯片封装结构散热效果差的问题,本申请提供一种改善散热的芯片封装结构及其制备方法。
本申请提供的一种改善散热的芯片封装结构及其制备方法采用如下的技术方案:
一种改善散热的芯片封装结构,包括基板和芯片,所述芯片和所述基板的顶壁电连接,还包括设置在所述芯片顶壁的第一散热组件、设置在所述芯片侧壁的第二散热组件、总进液管以及包封层,所述总进液管用于对所述第一散热组件和所述第二散热组件供给冷却液,所述包封层用于包裹所述芯片。
进一步地,所述第一散热组件包括若干散热条、第一散热管、第一进液管以及第一出液管,若干所述散热条设置在所述芯片的顶壁上,若干所述散热条均中空设置,相邻的两个所述散热条通过第一散热管首尾相连形成第一通路,所述第一进液管和位于第一通路首端的所述散热条连通设置,所述第一出液管和位于第一通路末端的所述散热条连通设置,所述总进液管和所述第一进液管连通设置。
进一步地,若干所述散热条内均设置有若干凸块,若干所述凸块交错设置在所述散热条内腔的相对侧壁上。
进一步地,所述第一散热管的外壁上设置有若干第一散热鳍片。
进一步地,所述第二散热组件包括若干换热柱、第二散热管、第二进液管以及第二出液管,所述若干换热柱的一端与所述芯片的侧壁连接,若干所述换热柱均中空设置,相邻两个所述换热柱通过所述第二散热管首尾相连形成第二通路,所述第二进液管和位于第二通路首端的所述换热柱连通设置,所述第二出液管和位于第二通路末端的所述换热柱连通设置,所述总进液管和所述第二进液管连通设置。
进一步地,所述第二散热管的外壁上设置有若干第二散热鳍片。
进一步地,所述散热条通过导热胶和所述芯片固定连接。
进一步地,所述换热柱通过导热胶和所述芯片固定连接。
进一步地,所述第一进液管的直径是所述第二进液管直径的两倍。
一种改善散热的芯片封装结构的制备方法,包括如下步骤:
准备基板和芯片,所述芯片的底部通过装片胶贴合至所述基板的焊盘上;
利用导热胶将若干散热条粘接在所述芯片顶壁上;
利用导热胶将若干换热柱粘接在所述芯片侧壁上;
准备包封料和遮挡模具,所述遮挡模具为底部开口的非封闭结构,且封闭的侧壁以及顶部上开有供所述换热柱以及所述散热条伸出遮挡模具的通孔;
利用所述遮挡模具罩在所述芯片外侧,并确保所述换热柱以及所述散热条伸出遮挡模具之外,将所述包封料注入遮挡模具内以覆盖所述芯片未被遮挡的上表面,形成包封层;
利用第一散热管连接相邻两个所述散热条,形成第一通道;
利用第二散热管连接相邻两个所述换热柱,形成第二通道;
所述第一通道和第二通道的首尾端分别连接冷却液的总进液管和出液管。
综上所述,本申请包括以下至少一种有益技术效果:
1.芯片的顶壁和底壁是芯片表面积最大、热量密度最高的两个面,由于芯片的底壁和基板电连接,因此,利用第一散热组件对芯片的顶壁进行降温散热,利用第二散热组件对芯片的周向侧壁进行降温散热,有利于实现良好的芯片散热效果;
2.利用若干凸块对散热条内的冷却液进行阻挡,增加冷却液在散热条内的停留时间,进而带走散热条内更多热量;
3.第一进液管的直径是第二进液管直径的两倍,当总进液管输入冷却液时,第一进液管的流量大于第二进液管的流量,因此进入散热条内的冷却液体积大于进入换热柱内的冷却液体积,因此可以吸收更多的热量,实现对芯片顶壁的主要吸热和芯片侧壁的辅助吸热,有利于实现良好的芯片散热效果。
附图说明
图1为本申请实施例中一种改善散热的芯片封装结构及其制备方法的整体结构示意图。
图2为本申请实施例中用于体现芯片的整体结构示意图。
图3为本申请实施例中用于体现散热条的整体结构示意图。
图4为图3中A-A面的剖视图。
附图标记说明:1、基板;2、芯片;3、第一散热组件;31、散热条;32、第一散热管;33、第一进液管;34、第一出液管;4、第二散热组件;41、换热柱;42、第二散热管;43、第二进液管;44、第二出液管;5、总进液管;6、包封层;7、凸块;8、第一散热鳍片;9、第二散热鳍片;10、导热胶。
具体实施方式
以下结合附图1-4对本申请作进一步详细说明。
本申请实施例公开一种改善散热的芯片封装结构及其制备方法。
参照图1和图2,一种改善散热的芯片封装结构及其制备方法包括基板1、芯片2、第一散热组件3、第二散热组件4、总进液管5以及包封层6,芯片2设置在基板1的顶面上并和基板1电连接,第一散热组件3设置在芯片2的顶壁,第二散热组件4设置在芯片2的四个周壁,总进液管5用于对第一散热组件3和第二散热组件4供给冷却液,包封层6用于将芯片2包裹在基板1上。
芯片2的顶壁和底壁是芯片2表面积最大、热量密度最高的两个面,由于芯片2的底壁和基板1电连接,因此,不便于对芯片2的底壁实施降温处理,利用第一散热组件3对芯片2的顶壁进行降温散热,利用第二散热组件4对芯片2的周向侧壁进行降温散热,有利于实现良好的芯片2散热效果。
参照图2、图3和图4,第一散热组件3包括若干散热条31、第一散热管32、第一进液管33以及第一出液管34,在本实施例中,散热条31设置有三个,三个散热条31均匀分布在芯片2的顶面上,三个散热条31通过导热胶10和芯片2的顶面固定连接,三个散热条31均中空设置,每一个散热条31内均设置有若干凸块7,若干凸块7和散热条31的相对两个侧壁固定连接,相邻两个凸块7间隔设置。相邻两个散热条31之间均设置有第一散热管32,第一散热管32将三个散热条31首尾贯通连接成第一通路,第一进液管33和位于第一通路端部的散热条31连通设置,第一出液管34和位于第一通路尾部的散热条31连通设置,每一个第一散热管32的周向均设有若干个第一散热鳍片8,在本实施例中,第一散热鳍片8设置有四个,第一散热鳍片8的延伸方向和第一散热管32的延伸方向相平行。
利用若干凸块7对散热条31内的冷却液进行阻挡,增加冷却液在散热条31内的停留时间,进而带走散热条31内更多热量;利用散热条31对芯片2顶面的热量吸收,再利用散热条31内的冷却液进行热量输送,利用第一散热鳍片8对第一散热管32内的冷却液的热量进行输送置换,使得进入不同散热条31内的冷却液的温度趋同,有利于实现对芯片2顶面不同位置相近的冷却效果。
参照图2,第二散热组件4包括若干换热柱41、第二散热管42、第二进液管43以及第二出液管44,若干换热柱41均中空设置,在本实施例中,芯片2的每一个侧壁均对应三个换热柱41,换热柱41的一端通过导热胶10和芯片2的侧壁固定连接,换热柱41的轴线和芯片2的侧壁相垂直。相邻两个散热柱之间通过第二散热管42首尾相连形成第二通路,第二散热管42的周向均设置有若干第二散热鳍片9,在本实施例中,第二散热鳍片9设置有四个,第二散热鳍片9的延伸方向和第二散热管42的延伸方向相平行,第二进液管43和位于第二通路首端的换热柱41连通设置,第二出液管44和位于第二通路末端的换热柱41连通设置。
利用换热柱41吸收芯片2侧面的热量,再利用换热柱41内的冷却液进行热量输送,利用第二散热鳍片9输送第二散热管42内的冷却液,对第二散热管42内的热量进行置换,使得进入不同吸热柱内的冷却液的温度趋同,有利于实现对芯片2侧面不同位置相近的冷却效果。
参照图2,总进液管5的一端分别和第一进液管33以及第二进液管43相连通,第一进液管33的直径是第二进液管43直径的两倍,当总进液管5输入冷却液时,第一进液管33的流量大于第二进液管43的流量,因此进入散热条31内的冷却液体积大于进入换热柱41内的冷却液体积,因此可以吸收更多的热量,实现对芯片2顶壁的主要吸热和芯片2侧壁的辅助吸热,有利于实现良好的芯片2散热效果。
一种改善散热的芯片封装结构制备方法,包括如下步骤:
利用导热胶10将若干散热条31粘接在芯片顶壁上;利用导热胶10将若干换热柱41粘接在芯片侧壁上;准备包封料和遮挡模具,遮挡模具为底部开口的非封闭结构,且封闭的侧壁以及顶部上开有供换热柱41以及散热条31伸出遮挡模具的通孔;利用遮挡模具罩在芯片外侧,并确保换热柱41以及散热条31伸出遮挡模具之外,将包封料注入遮挡模具内以覆盖芯片未被遮挡的上表面,形成包封层;利用第一散热管32连接相邻两个散热条31,形成第一通道;利用第二散热管42连接相邻两个换热柱41,形成第二通道;第一通道和第二通道的首尾端分别连接冷却液的总进液管和出液管。
本申请实施例一种改善散热的芯片封装结构及其制备方法的实施原理为:在对芯片2降温时,利用总进液管5对第一进液管33和第二进液管43统一输送冷却液,冷却液进入第一进液管33,经过三组散热条31,再由第一出液管34流出,冷却液进入第二进液管43,经过九组换热柱41,再由第二出液管44流出,实现了对芯片2顶面和侧面的降温换热,有利于实现对芯片2良好的换热效果。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,故:凡依本申请的结构、形状、原理所做的等效变化,均应涵盖于本申请的保护范围之内。
Claims (10)
1.一种改善散热的芯片封装结构,包括基板(1)和芯片(2),所述芯片(2)和所述基板(1)的顶壁电连接,其特征在于:还包括设置在所述芯片(2)顶壁的第一散热组件(3)、设置在所述芯片(2)侧壁的第二散热组件(4)、总进液管(5)以及包封层(6),所述总进液管(5)用于对所述第一散热组件(3)和所述第二散热组件(4)供给冷却液,所述包封层(6)用于包裹所述芯片(2)。
2.根据权利要求1所述的一种改善散热的芯片封装结构,其特征在于:所述第一散热组件(3)包括若干散热条(31)、第一散热管(32)、第一进液管(33)以及第一出液管(34),若干所述散热条(31)设置在所述芯片(2)的顶壁上,若干所述散热条(31)均中空设置,相邻的两个所述散热条(31)通过第一散热管(32)首尾相连形成第一通路,所述第一进液管(33)和位于第一通路首端的所述散热条(31)连通设置,所述第一出液管(34)和位于第一通路末端的所述散热条(31)连通设置,所述总进液管(5)和所述第一进液管(33)连通设置。
3.根据权利要求2所述的一种改善散热的芯片封装结构,其特征在于:若干所述散热条(31)内均设置有若干凸块(7),若干所述凸块(7)交错设置在所述散热条(31)内腔的相对侧壁上。
4.根据权利要求2所述的一种改善散热的芯片封装结构,其特征在于:所述第一散热管(32)的外壁上设置有若干第一散热鳍片(8)。
5.根据权利要求1所述的一种改善散热的芯片封装结构,其特征在于:所述第二散热组件(4)包括若干换热柱(41)、第二散热管(42)、第二进液管(43)以及第二出液管(44),所述若干换热柱(41)的一端与所述芯片(2)的侧壁连接,若干所述换热柱(41)均中空设置,相邻两个所述换热柱(41)通过所述第二散热管(42)首尾相连形成第二通路,所述第二进液管(43)和位于第二通路首端的所述换热柱(41)连通设置,所述第二出液管(44)和位于第二通路末端的所述换热柱(41)连通设置,所述总进液管(5)和所述第二进液管(43)连通设置。
6.根据权利要求5所述的一种改善散热的芯片封装结构,其特征在于:所述第二散热管(42)的外壁上设置有若干第二散热鳍片(9)。
7.根据权利要求2所述的一种改善散热的芯片封装结构,其特征在于:所述散热条(31)通过导热胶(10)和所述芯片(2)固定连接。
8.根据权利要求5所述的一种改善散热的芯片封装结构,其特征在于:所述换热柱(41)通过导热胶(10)和所述芯片(2)固定连接。
9.根据权利要求5所述的一种改善散热的芯片封装结构,其特征在于:所述第一进液管(33)的直径是所述第二进液管(43)直径的两倍。
10.一种如权利要求1至8所述的改善散热的芯片封装结构的制备方法,其特征在于,包括如下步骤:
准备基板(1)和芯片(2),所述芯片(2)的底部通过装片胶贴合至所述基板的焊盘上;
利用导热胶(10)将若干散热条(31)粘接在所述芯片(2)顶壁上;
利用导热胶(10)将若干换热柱(41)粘接在所述芯片(2)侧壁上;
准备包封料和遮挡模具,所述遮挡模具为底部开口的非封闭结构,且封闭的侧壁以及顶部上开有供所述换热柱(41)以及所述散热条(31)伸出遮挡模具的通孔;
利用所述遮挡模具罩在所述芯片(2)外侧,并确保所述换热柱(41)以及所述散热条(31)伸出遮挡模具之外,将所述包封料注入遮挡模具内以覆盖所述芯片未被遮挡的上表面,形成包封层(6);
利用第一散热管(32)连接相邻两个所述散热条(31),形成第一通道;
利用第二散热管(42)连接相邻两个所述换热柱(41),形成第二通道;
所述第一通道和第二通道的首尾端分别连接冷却液的总进液管(5)和出液管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310428769.2A CN116469849A (zh) | 2023-04-20 | 2023-04-20 | 一种改善散热的芯片封装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310428769.2A CN116469849A (zh) | 2023-04-20 | 2023-04-20 | 一种改善散热的芯片封装结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116469849A true CN116469849A (zh) | 2023-07-21 |
Family
ID=87183913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310428769.2A Pending CN116469849A (zh) | 2023-04-20 | 2023-04-20 | 一种改善散热的芯片封装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116469849A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030043543A1 (en) * | 2001-08-30 | 2003-03-06 | Farrar Paul A. | Multi-chip electronic package and cooling system |
CN101131973A (zh) * | 2006-08-25 | 2008-02-27 | 富准精密工业(深圳)有限公司 | 散热装置 |
CN104681514A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 一种fc封装芯片的水冷散热方案 |
CN106449569A (zh) * | 2016-10-24 | 2017-02-22 | 华进半导体封装先导技术研发中心有限公司 | 叠层芯片微流道散热结构和制备方法 |
CN209569317U (zh) * | 2018-12-17 | 2019-11-01 | 江苏瑞星减速机有限公司 | 一种便于散热的减速机箱体组件 |
CN210040179U (zh) * | 2019-08-15 | 2020-02-07 | 河北冠泰电子技术有限公司 | 一种igbt用散热结构 |
-
2023
- 2023-04-20 CN CN202310428769.2A patent/CN116469849A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030043543A1 (en) * | 2001-08-30 | 2003-03-06 | Farrar Paul A. | Multi-chip electronic package and cooling system |
CN101131973A (zh) * | 2006-08-25 | 2008-02-27 | 富准精密工业(深圳)有限公司 | 散热装置 |
CN104681514A (zh) * | 2013-12-03 | 2015-06-03 | 上海北京大学微电子研究院 | 一种fc封装芯片的水冷散热方案 |
CN106449569A (zh) * | 2016-10-24 | 2017-02-22 | 华进半导体封装先导技术研发中心有限公司 | 叠层芯片微流道散热结构和制备方法 |
CN209569317U (zh) * | 2018-12-17 | 2019-11-01 | 江苏瑞星减速机有限公司 | 一种便于散热的减速机箱体组件 |
CN210040179U (zh) * | 2019-08-15 | 2020-02-07 | 河北冠泰电子技术有限公司 | 一种igbt用散热结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11239095B2 (en) | Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill | |
US8946889B2 (en) | Semiconductor module with cooling mechanism and production method thereof | |
CN106449569B (zh) | 叠层芯片微流道散热结构和制备方法 | |
KR0121438B1 (ko) | 반도체 장치 | |
US11776867B2 (en) | Chip package | |
CN108807312B (zh) | 一种散热装置 | |
CN115084063B (zh) | 散热扇出型功率芯片封装装置 | |
CN110707081A (zh) | 用于系统级封装的散热结构 | |
CN104134637B (zh) | 用于大功率逻辑芯片PoP封装的散热结构 | |
CN215377395U (zh) | 一种用于半导体芯片的封装结构 | |
CN208077964U (zh) | 高功率密度塑封式ipm模块的封装结构 | |
CN112802806A (zh) | 一种芯片封装结构及其封装方法 | |
CN116469849A (zh) | 一种改善散热的芯片封装结构及其制备方法 | |
EP4325555A1 (en) | Chip heat dissipation cover, chip packaging structure and device interconnection system | |
CN103413802A (zh) | 一种大功耗芯片封装结构 | |
CN117577605B (zh) | 一种半导体高效散热封装结构 | |
CN219286385U (zh) | 一种具有散热功能的功率芯片封装装置 | |
CN216213374U (zh) | 一种半导体器件堆叠封装结构 | |
CN105552046B (zh) | 一种新型封装内芯片散热组件及散热系统 | |
CN218004833U (zh) | 一种ic封装载板 | |
CN203826363U (zh) | 一种新型3d封装芯片 | |
WO2022061767A1 (zh) | 芯片封装结构、芯片封装结构的制备方法及设备互连系统 | |
CN212810277U (zh) | 一种半导体封装体 | |
CN215731774U (zh) | 一种半导体封装 | |
CN117613013B (zh) | 一种igbt器件及其加工工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |