CN116457937A - 功率半导体装置 - Google Patents

功率半导体装置 Download PDF

Info

Publication number
CN116457937A
CN116457937A CN202180074786.XA CN202180074786A CN116457937A CN 116457937 A CN116457937 A CN 116457937A CN 202180074786 A CN202180074786 A CN 202180074786A CN 116457937 A CN116457937 A CN 116457937A
Authority
CN
China
Prior art keywords
power semiconductor
insulating material
semiconductor device
main terminal
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180074786.XA
Other languages
English (en)
Inventor
楠川顺平
井出英一
三间彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN116457937A publication Critical patent/CN116457937A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种功率半导体装置，在主端子被加热时，防止以在主端子与密封树脂之间产生的空隙、因从半导体装置外部通过密封树脂侵入的水蒸气而产生的空隙为起点的局部放电，小型且可靠性高。功率半导体装置(100A)具备绝缘基板(1)、设置于绝缘基板(1)的表面的半导体元件(2)以及密封半导体元件(2)的凝胶状的第一绝缘材料(8)，其特征在于，具有用于将半导体元件(2)与外部设备电连接的板状端子(5)，板状端子(5)的被第一绝缘材料(8)包围的部分全部由硬度比第一绝缘材料(8)高的第二绝缘材料(10)被覆。

Description

功率半导体装置
技术领域
本发明涉及功率半导体装置。
背景技术
近年来，地球规模上的环境、资源的问题日益突出，为了资源的有效利用、节能化的推进、地球温室化气体的排出抑制，以利用了功率半导体元件的开关的逆变器装置为代表的高效率的电力转换装置受到关注。这样的电力转换装置广泛应用于以冰箱、空调等家电产品为首的工业机械、混合动力汽车(Hybrid Electrical Vehicle，HEV)、电动汽车(Electrical Vehicle，EV)、铁路、电力以及社会基础设施关联设备等。
电力转换装置由内置有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等功率半导体元件的功率半导体装置(功率模块)、汇流条、电容器、电感器、各种传感器以及控制电路等多个部件构成。为了设置面积的小空间化、安全性，要求小型且可靠性高的电力转换装置。为此，作为电力转换装置的主要构成部件的功率半导体装置的小型化以及高可靠性是重要的。
功率半导体装置的功率半导体元件目前主要使用以Si为材料的IGBT、二极管等。功率半导体装置如上所述正在推进小型化和大容量化，随之要求高温下的稳定动作。另外，功率半导体元件也要求“高耐压”、“低导通电阻”和“高速开关”特性，具有绝缘击穿电场强度为Si的10倍、带隙为Si的3倍的特性的SiC开始作为下一代功率半导体元件来应用，期待其普及。在该下一代功率半导体元件中，能够在比Si器件更高的温度下使用元件，因此功率半导体装置需要高温动作下的高可靠性。
作为以实现高温动作中的高可靠性为目的的半导体装置，例如有专利文献1。在专利文献1中公开了一种半导体装置，其具备：半导体元件基板4，其在绝缘基板1的表面形成有表面电极图案2，在背面形成有背面电极图案3；半导体元件5、6，其隔着接合材料7设置于表面电极图案2的表面；第一密封树脂12，其覆盖半导体元件5、6和表面电极图案2；以及第二密封树脂120，其在绝缘基板1的表面至少覆盖未形成表面电极图案2或背面电极图案3的部分和第一密封树脂12。在专利文献1中，第二密封树脂120的弹性模量比第一密封树脂12的弹性模量小，并且以第一密封树脂12的与半导体元件5、6对应的中央部分的厚度比周边部分的厚度厚的方式设置有台阶。
根据专利文献1的结构，绝缘基板1露出的部分被弹性模量比第一密封树脂12低的第二密封树脂120覆盖，因此在产生热循环的情况下，在弹性模量比第一密封树脂12低即柔软的第二密封树脂120的部分，由于第一密封树脂12与绝缘基板1的膨胀系数的差异，产生的应力受到缓和，不易发生第一密封树脂12的剥离、龟裂，能够得到可靠性高的半导体装置。另外，由于上述台阶，按压半导体元件5、6的力强，能够抑制接合材料7的剥离，另外，第一密封树脂12与表面电极图案2接触的部分的、第一密封树脂12的端部E点处的第一密封树脂12所产生的剪切应力受到缓和，不易发生剥离。
另外，在专利文献2中，作为以简单的结构抑制了剥离、裂纹的具有高可靠性的半导体装置，公开了一种半导体装置100，其具备：在表面电极3b上固定有半导体元件1a、1b的半导体元件基板3；与半导体元件1a、1b的上表面及表面电极3b分别接合的多个主端子5a、5b；配置有多个内部模块的散热板10，该内部模块具备以覆盖半导体元件1a、1b和半导体元件基板3的方式对设置于表面电极3b的周边部的第一壳体4的内部进行密封的第一密封树脂9；以及以覆盖第一密封树脂9、第一壳体4和半导体元件基板3的方式对设置于散热板10的周边部的第二壳体12的内部进行密封的第二密封树脂13。
而且，公开了如下半导体装置100：第一壳体4内的表面电极3b被覆绝缘基板3a整体，并且表面电极3b和背面电极3c相对于绝缘基板3a对称地形成，多个主端子5a、5b露出到第二密封树脂13的外部，并且第二密封树脂13的弹性模量比第一密封树脂9的弹性模量小。根据专利文献2，半导体元件基板3中的绝缘基板3a与密封树脂接触的部分作为密封树脂而成为弹性模量小的第二密封树脂13，因此应力降低，该部分处的剥离得到抑制。
现有技术文献
专利文献
专利文献1：日本特开2013-16684号公报
专利文献2：日本特开2015-130457号公报
发明内容
发明所要解决的课题
上述的专利文献1和专利文献2具有如下结构：利用比较硬的第一密封树脂(环氧系树脂等)覆盖半导体元件，利用比第一密封树脂柔软的第二密封树脂(有机硅系、氨基甲酸酯系)覆盖半导体元件的周围。通过这样的构成，与绝缘基板接触的树脂成为比第一密封树脂柔软的第二密封树脂，因此缓和绝缘基板的应力，即使在半导体元件受到热循环的情况下，也能够抑制密封树脂产生龟裂、从基板剥离。
另一方面，在功率半导体装置中，若主端子因高温动作而被加热，则存在于主端子与密封树脂之间的空隙(气泡)、从半导体装置外部通过密封树脂侵入的水蒸气被加热而气化时产生的空隙成为局部放电的起点，半导体装置有可能受到绝缘破坏。在上述的专利文献1和专利文献2的技术中，对于防止因主端子被加热时产生的空隙所引起的局部放电没有进行任何研究，对于这一点需要进一步的改善。
鉴于上述情况，本发明的目的在于提供一种功率半导体装置，其在主端子被加热时，防止以在主端子与密封树脂之间产生的空隙、因从半导体装置外部通过密封树脂侵入的水蒸气而产生的空隙为起点的局部放电，小型且可靠性高。
用于解决课题的方法
用于实现上述目的的本发明的一个方式是一种功率半导体装置，其具备绝缘基板、设置于绝缘基板的表面的半导体元件以及密封半导体元件的凝胶状的第一绝缘材料，该功率半导体装置的特征在于，具有用于将半导体元件与外部设备电连接的板状端子，板状端子的被第一绝缘材料包围的部分全部由硬度比第一绝缘材料高的第二绝缘材料被覆。
发明效果
根据本发明，能够提供防止以在主端子与密封树脂之间产生的空隙、因从半导体装置外部通过密封树脂侵入的水蒸气而产生的空隙为起点的局部放电，小型且可靠性高的功率半导体装置。
附图说明
图1是示出本发明的功率半导体装置的第一实施方式的截面示意图。
图2是示出本发明的功率半导体装置的第二实施方式的截面示意图。
图3是比较例1(现有的第一例)的功率半导体装置的截面示意图。
图4是图3的主端子及其周围的放大图。
图5是比较例2(现有的第二例)的功率半导体装置的截面示意图。
图6是示出在图5的功率半导体装置中在主端子间产生的电流泄漏的图。
图7是图3的与电路电极的接合部周围的截面放大图。
图8是示出本发明的功率半导体装置的第三实施方式的截面示意图。
具体实施方式
[第一实施方式]
图1是示出本发明的功率半导体装置的第一实施方式的截面示意图。图1所示的功率半导体装置100A具有绝缘电路基板1、功率半导体元件(也简称为“半导体元件”)2、密封绝缘电路基板1和功率半导体元件2的凝胶状的第一绝缘材料8。绝缘电路基板1及功率半导体元件2收容于树脂壳体7，通过在树脂壳体7的内部填充第一绝缘材料8，由树脂壳体盖9密闭而被密封。
绝缘电路基板1具有绝缘基板1A，在绝缘基板1A的一个面经由钎料(未图示)接合有电路电极1B，在另一个面经由钎料(未图示)接合有背面电极1C。背面电极1C通过焊料等接合材料3固定于散热基座6。在电路电极1B上，通过焊料、烧结金属等接合材料3固定有功率半导体元件2。
散热基座6以及绝缘电路基板1需要高效地释放由功率半导体元件2产生的热。因此，散热基座6使用铝(Al)、铝与碳化硅的复合材料(Al-SiC)等。另外，绝缘电路基板1的绝缘基板1A使用氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等，电路电极1B使用铝(Al)、铜(Cu)等。
在电路电极1B的未搭载功率半导体元件2的部分接合有主端子5，功率半导体元件2和主端子5经由电路电极1B或电路电极1B及金属线4电连接。主端子5是用于向装置内外传递电力的板状的金属端子，未与电路电极1B接合的一方的端部在壳体的外侧与未图示的外部设备连接，成为功率半导体装置100A的输入输出端子。此外，虽然未图示，但半导体装置100A具有控制端子以及辅助端子。
在本发明的半导体装置100A中，主端子5是由板状的构件构成的板状端子，板状端子的被第一绝缘材料8包围的部分全部由硬度比第一绝缘材料8高的第二绝缘材料10被覆。通过设为这样的构成，在主端子5被加热时，能够防止以在主端子5与第一密封树脂8之间产生的空隙、因从半导体装置100A的外部通过第一密封树脂8侵入的水蒸气而产生的空隙为起点的局部放电。
关于上述的本发明的效果，一边与以往的半导体装置的结构进行比较一边详细叙述。图3是比较例1(现有的第一例)的功率半导体装置的截面示意图，图4是图3的主端子及其周围的放大图。在图3那样的结构的功率半导体装置100C中，若增大流过功率半导体元件2的电流而进行高温动作，则与绝缘电路基板1连接的主端子5也被加热而温度上升。在主端子5的表面，微观观察时形成有凹凸。另外，由于主端子5是将铜等金属板切断而制作的，因此切断面的凹凸形成得比表面更大。主端子5的一部分和主端子5与绝缘电路基板1的接合部被第一绝缘材料(硅凝胶)8密封，但硅凝胶不是以化学粘接的状态，而是以密合的状态密封主端子5，因此，有时在主端子5的表面的凹凸部分存在不存在硅凝胶8的空隙。
另外，硅凝胶8虽是排斥水滴而难以吸湿的材料，但却是容易透过水蒸气的材料。因此，在高温高湿下设置功率半导体装置100C的情况下，透过硅凝胶8的水蒸气成分到达并蓄积于与主端子5的界面，当主端子5被加热时，蓄积于界面的水分气化，如图4所示，可能在主端子5的周围的硅凝胶8中产生空隙11。在主端子5与散热基座6之间施加电压，硅凝胶8的相对介电常数为约3.0，孔隙(空气)的相对介电常数为1.0，因此孔隙分担高电压，在施加电压高的情况下，有可能在孔隙内产生局部放电。另外，在施加电压高、持续地产生局部放电的情况下，主端子5与散热基座6之间也有可能导致绝缘破坏。
在本发明的功率半导体装置100A中，其特征在于，主端子5的被凝胶状的第一绝缘材料8包围(密封)的部分全部由硬度比第一绝缘材料8高的第二绝缘材料10被覆。作为第二绝缘材料10，只要是硬度比凝胶状的第一绝缘材料8高的树脂即可，没有特别限定，但优选与主端子5牢固地粘接的树脂。在图1所示的功率半导体装置100A中，使用聚酰胺酰亚胺树脂(PAI)。作为PAI以外的树脂，可以使用环氧树脂、氟树脂、丙烯酸树脂和有机硅树脂等。凝胶状的第一绝缘材料8为凝胶状且柔软，因此在水分被气化的情况下容易形成空隙。第二绝缘材料10是硬度比凝胶高的树脂，因此例如即使在第二绝缘材料10与主端子5的界面蓄积有水分，也不会作为空隙而膨胀。
根据上述构成，在本实施方式的功率半导体装置100A中，即使设置功率半导体装置的环境处于高温高湿的状态，由于主端子5的被第一绝缘材料8包围的部分全部由第二绝缘材料10被覆，主端子5与第二绝缘材料10粘接，所以透过凝胶状的第一绝缘材料8的水蒸气不会透过第二绝缘材料10，不会蓄积在主端子5与第二绝缘材料10的界面。另外，即使在主端子5的表面的凹凸与第二绝缘材料10之间存在空隙，由于第二绝缘材料10是硬的材料，因此空隙也不会由于主端子5的加热而膨胀。因此，在主端子5被加热时也能够抑制空隙的形成。由于没有形成空隙，因此即使在主端子5与散热基座6之间施加高电压的情况下，也不会产生局部放电。
具有上述结构的功率半导体装置100A按照以下的步骤制作。功率半导体元件2例如是IGBT等能够进行开关动作的元件或二极管，经由焊料、烧结金属等接合材料3与绝缘电路基板1的电路电极1B接合。然后，利用金属线4将功率半导体元件2的位于未与绝缘电路基板1的电路电极1B接合的另一个面的电极和绝缘电路基板1的电路电极1B中的未接合功率半导体元件2的电路电极1B之间连接。接着，将搭载有功率半导体元件2的绝缘电路基板1经由焊料等接合材料接合于散热基座6。然后，在散热基座的外周部经由粘接剂等安装树脂壳体7，将主端子5接合于绝缘电路基板1的电路电极1B的表面。在主端子5的表面涂敷第二绝缘材料10并进行干燥。然后，最后在树脂壳体7的内侧注入凝胶状的第一绝缘材料8(硅凝胶)并使其固化，覆盖树脂壳体盖9而完成功率半导体装置100A。
在此，对上述专利文献1以及专利文献2与本发明的构成进行比较。在专利文献1中，配置于壳体侧板11的主端子(端子14)被第二密封树脂(硅凝胶)120密封，如图3和图4所示的构成那样，存在在硅凝胶中产生空隙的可能性，但没有关于该空隙的产生的记载，没有防止由空隙的产生引起的局部放电的对策。
图5是比较例2(现有的第二例)的功率半导体装置的截面示意图，图6是示出在图5的功率半导体装置中在主端子间产生的电流泄漏的图。图5的功率半导体装置100D的构成是相当于专利文献2的构成，绝缘电路基板1与主端子5的接合部及其附近被弹性模量比第一绝缘材料8(专利文献2的第二密封树脂13)高的第二绝缘材料10(专利文献2的第一密封树脂9)覆盖。主端子5的未被第二绝缘材料10覆盖的部位被第一绝缘材料8覆盖。即，在主端子5的与第一绝缘材料8接触的部分，存在未被第二绝缘材料10覆盖的部分，无法完全防止主端子5的表面的空隙产生。
另外，如图6所示，在图的左侧的主端子5与图的右侧的主端子5之间形成有第一绝缘材料8与第二绝缘材料10的界面，若这样形成界面，则也有可能发生在界面蓄积水分，在图的左侧的主端子5与图的右侧的主端子5之间产生电流泄漏(图6中用箭头14图示)这样的问题。与此相对，在本发明中，主端子5的被第一绝缘材料8包围的部分全部由第二绝缘材料10被覆，因此即使如图6那样在图的左侧的主端子5与图的右侧的主端子5之间形成第一绝缘材料8与第二绝缘材料10的界面而在该界面蓄积有水分，由于在蓄积有水分的部分主端子5由第二绝缘材料10被覆，因此也能够防止图6中产生的那样的电流泄漏。
[第二实施方式]
图2是示出本发明的功率半导体装置的第二实施方式的截面示意图。在本实施方式的功率半导体装置100B中，其特征在于，除了主端子5的被第一绝缘材料8包围的部分的全部以外，功率半导体元件2与绝缘电路基板1的电路电极1B的接合部也由硬度比第一绝缘材料8高的第二绝缘材料10被覆。
图7是功率半导体元件2与绝缘电路基板的电路电极1B的接合材料3使用铜、银等烧结金属时的截面示意图。烧结金属是通过在比熔点低的温度下加热金属粉末而凝固的烧结体，是多孔质的。因此，在接合材料3使用烧结金属的情况下，有可能在第一绝缘材料8与接合材料3之间蓄积水分，在接合材料3的周围产生空隙11。
因此，在本发明的第二实施方式的功率半导体装置100B中，如图2所示，除了主端子5的被第一绝缘材料8包围的部分的全部之外，还将功率半导体元件2与绝缘电路基板1的电路电极1B的接合部由硬度比第一绝缘材料8高的第二绝缘材料10被覆。通过设为这样的构成，在本实施方式的功率半导体装置100B中，即使设置功率半导体装置的环境处于高温高湿的状态，由于主端子5与绝缘电路基板1的电路电极1B的接合部以及功率半导体元件2与绝缘电路基板1的电路电极1B的接合部由第二绝缘材料10被覆并粘接，所以透过了第一绝缘材料8的水蒸气也不会透过第二绝缘材料10，不会蓄积在主端子5与第二绝缘材料10的界面、主端子5与绝缘电路基板1的电路电极1B的接合部与第二绝缘材料10的界面以及功率半导体元件2与绝缘电路基板1的电路电极1B的接合部与第二绝缘材料10的界面。因此，在主端子5和功率半导体元件2被加热时，也能够抑制图7所示的空隙11的形成。由于没有形成空隙11，因此即使在主端子5与散热基座6之间、功率半导体元件2的电极之间、电路电极1B与其他电路电极1B之间施加高电压的情况下，也不会产生局部放电12。
[第三实施方式]
图8是示出本发明的功率半导体装置的第三实施方式的截面示意图。图8相当于变更了图1的主端子5的位置的变形例。图8所示的功率半导体装置100E具有收容绝缘电路基板1、功率半导体元件2以及第一绝缘材料8的树脂壳体7。主端子5设置于树脂壳体7，经由金属线4与绝缘基板1A的表面的电路电极1B或功率半导体元件2的电极电连接。并且，主端子5的被第一绝缘材料8包围的部分全部由硬度比第一绝缘材料8高的第二绝缘材料10被覆。这样，即使在作为板状端子的主端子5设置于树脂壳体7的情况下，通过由硬度比第一绝缘材料8高的第二绝缘材料10被覆主端子5的被第一绝缘材料8包围的部分的全部，也能够得到本发明的效果。
进而，虽未图示，但也可以如上述的第二实施方式那样，功率半导体元件2与绝缘电路基板1的电路电极1B的接合部由硬度比第一绝缘材料8高的第二绝缘材料10被覆。即使是这样的构成，也能够得到本发明的效果。
实施例
[功率半导体装置的制作及试验、评价]
接着，制作本发明的实施方式的功率半导体装置的样品，进行评价。
以下，为了验证本发明的功率半导体装置的绝缘可靠性的效果，制作在第一、第二实施方式中分别说明的功率半导体装置100A、100B和在第一、第二比较例中分别说明的功率半导体装置100C、100D，分别在高温高湿的加湿处理后，在热板上加热，对实施了空隙的产生状态观察和局部放电试验、端子间的绝缘电阻测定的结果进行说明。
需要说明的是，如上所述，本发明的目的在于，在主端子5被凝胶状的第一绝缘材料8密封的功率半导体装置设置于高温高湿环境的情况下，防止在主端子5周围产生的第一绝缘材料8中的空隙的产生、局部放电的产生。因此，在本试验中，对于功率半导体装置100A、100B、100C、100D的每一个，不安装壳体盖，使水蒸气容易透过第一绝缘材料8，并且能够观察功率半导体装置的内部的空隙产生状态。
在本试验中，将与功率半导体装置100A、100B、100C、100D分别对应的各样品配置在温湿度条件85℃、85％R.H.(相对湿度)的高温高湿槽内，实施1000小时加湿处理。1000小时的加湿处理后，从高温高湿槽取出各样品，最先实施2个主端子5间的绝缘电阻的测定。利用绝缘电阻计对端子间施加500V，测定主端子间的绝缘电阻的1分钟值。
绝缘电阻测定后，立即将样品置于热板上，在120℃下加热15分钟。一边加热一边目视观察由样品的主端子5及功率半导体元件2与绝缘电路基板1的电路电极1B的接合材料3的周围产生的空隙。
并且，在加热后立即使用局部放电测定装置，将主端子5与控制端子、辅助端子全部短路，在全部端子与散热基座间施加交流电压，使交流电压从0V逐渐上升时，测定在各样品中发生局部放电的电压(局部放电开始电压)。在此，将判断为发生了局部放电的阈值设为10pC。需要说明的是，局部放电的试验电压最大为7kVrms(有效值)。
表1汇总了本发明的实施方式和比较例的各功率半导体装置的空隙产生状态观察、局部放电试验、绝缘电阻的测定结果。如表1所示，在与第一实施方式的功率半导体装置100A对应的样品(实施例1)、与第二实施方式的功率半导体装置100B对应的样品(实施例2)中，确认到在主端子5周围以及功率半导体元件2周围的第一绝缘材料8中没有产生空隙。与此相对，在与第一比较例的功率半导体装置100C对应的样品(比较例1)、与第二比较例的功率半导体装置100D对应的样品(比较例2)中，在主端子5周围的第一绝缘材料8中产生了空隙。
在局部放电试验中，在实施例1、实施例2、比较例2中在试验电压最大7kVrms下没有发生局部放电。与此相对，在比较例1中，在5.6kVrms下发生了局部放电。这被认为是以在主端子5周围产生的空隙为起点的局部放电。
在主端子5间的绝缘电阻测定中，在实施例1、实施例2、比较例1中，绝缘电阻分别显示1010Ω以上的高电阻值。与此相对，在比较例2中为低至4.6×103Ω的电阻值。认为这是由于在主端子5间的第一绝缘材料8和第二绝缘材料10的界面产生了漏电。
[表1]
实施例1 实施例2 比较例1 比较例2
在主端子周围有无空隙 未产生 未产生 产生 产生
在元件周围有无空隙 未产生 未产生 未产生 未产生
局部放电开始电压(kVrms) 未放电 未放电 5.6 未放电
主端子间绝缘电阻(Ω) >1010 >1010 >1010 4.6×103
吸湿处理条件：85℃、85％R.H、1000小时
吸湿后加热条件：热板上120℃15分钟
根据以上说明的本发明的实施方式，起到以下的作用效果。功率半导体装置100A、100B的主端子5的被凝胶状的第一绝缘材料8包围的部分全部由硬度比第一绝缘材料8高的第二绝缘材料10被覆。由此，能够抑制在主端子5与第一绝缘材料8的界面蓄积的水分，抑制空隙的产生，进而抑制局部放电的产生，能够提供小型且可靠性优异的功率半导体装置100A、100B。
如以上说明的那样，根据本发明，显示出能够提供在主端子被加热时，防止以在主端子与密封树脂之间产生的空隙、因从半导体装置外部通过密封树脂侵入的水蒸气而产生的空隙为起点的局部放电，小型且可靠性高的功率半导体装置。
以上说明的实施方式、各种变形例只不过是一例，只要不损害发明的特征，本发明就不限定于这些内容。
符号说明
1…绝缘电路基板，1A…绝缘基板，1B…电路电极，1C…背面电极，2…功率半导体元件，3…接合材料，4…金属线，5…主端子，6…散热基座，7…树脂壳体，8…第一绝缘材料，9…树脂壳体盖，10…第二绝缘材料，11…空隙(气泡)，12…局部放电，13…绝缘破坏，14…电流泄漏，100A、100B、100C、100D、100E…功率半导体装置。

Claims (6)

1.一种功率半导体装置，其特征在于，作为具备绝缘基板、设置于所述绝缘基板的表面的半导体元件以及密封所述半导体元件的凝胶状的第一绝缘材料的功率半导体装置，
具有用于将所述半导体元件与外部设备电连接的板状端子，
所述板状端子的被所述第一绝缘材料包围的部分全部由硬度比所述第一绝缘材料高的第二绝缘材料被覆。
2.根据权利要求1所述的功率半导体装置，其特征在于，所述板状端子的一端与所述绝缘基板的表面的电极接合。
3.根据权利要求1所述的功率半导体装置，其特征在于，具有收纳所述绝缘基板、所述半导体元件以及所述第一绝缘材料的壳体，
所述板状端子设置于所述壳体，经由金属线与所述绝缘基板的表面的电极或者所述半导体元件的电极电连接。
4.根据权利要求1～3中任一项所述的功率半导体装置，其特征在于，所述半导体元件与所述绝缘基板的电极的接合部由所述第二绝缘材料被覆。
5.根据权利要求4所述的功率半导体装置，其特征在于，所述半导体元件和所述绝缘基板的电极通过烧结金属接合。
6.根据权利要求1～3中任一项所述的功率半导体装置，其特征在于，所述第二绝缘材料为聚酰胺酰亚胺树脂、环氧树脂、氟树脂、丙烯酸树脂和有机硅树脂中的至少1种。
CN202180074786.XA 2021-02-03 2021-11-25 功率半导体装置 Pending CN116457937A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-015673 2021-02-03
JP2021015673A JP7503508B2 (ja) 2021-02-03 2021-02-03 パワー半導体装置
PCT/JP2021/043161 WO2022168410A1 (ja) 2021-02-03 2021-11-25 パワー半導体装置

Publications (1)

Publication Number Publication Date
CN116457937A true CN116457937A (zh) 2023-07-18

Family

ID=82741104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180074786.XA Pending CN116457937A (zh) 2021-02-03 2021-11-25 功率半导体装置

Country Status (5)

Country Link
US (1) US20240014088A1 (zh)
JP (1) JP7503508B2 (zh)
CN (1) CN116457937A (zh)
DE (1) DE112021004954T5 (zh)
WO (1) WO2022168410A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177006A (ja) * 1997-12-08 1999-07-02 Toshiba Corp 半導体装置
JP5570476B2 (ja) 2011-07-05 2014-08-13 三菱電機株式会社 半導体装置および半導体装置の製造方法
EP2960936A4 (en) 2013-02-22 2016-10-19 Hitachi Ltd RESIN SEALED ELECTRONIC CONTROL DEVICE
JP6057927B2 (ja) 2014-01-09 2017-01-11 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20240014088A1 (en) 2024-01-11
JP2022118878A (ja) 2022-08-16
WO2022168410A1 (ja) 2022-08-11
JP7503508B2 (ja) 2024-06-20
DE112021004954T5 (de) 2023-07-13

Similar Documents

Publication Publication Date Title
US7608917B2 (en) Power semiconductor module
US9572291B2 (en) Semiconductor device and method for manufacturing same
US9171773B2 (en) Semiconductor device
CN109743882B (zh) 半导体装置以及电力变换装置
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
CN110192284B (zh) 半导体装置和电力变换装置
JP2009536458A (ja) 半導体モジュール及びその製造方法
CN110323186A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
WO2007129486A1 (ja) 半導体装置およびその製造方法
JP2012015222A (ja) 半導体装置
JP6041795B2 (ja) 半導体装置
KR101988064B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP2021141275A (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
US11538765B2 (en) Semiconductor sub-assembly and semiconductor power module
US10601307B1 (en) Semiconductor device and method for manufacturing the same
US10658261B2 (en) Semiconductor device
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
CN116457937A (zh) 功率半导体装置
WO2015104808A1 (ja) パワー半導体装置および電力変換装置
CN109841592A (zh) 半导体装置
CN111524862B (zh) 一种芯片封装电极及其制备方法和芯片封装结构
CN110858568B (zh) 半导体装置
JP7105214B2 (ja) パワー半導体装置
WO2024009613A1 (ja) 電気回路体および電力変換装置
Yoo et al. The Enhanced Reliability of the Double Sided Cooled Package with Integrated Internal Isolation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination