CN116456813A - 阻变式存储元件及其制备方法 - Google Patents

阻变式存储元件及其制备方法 Download PDF

Info

Publication number
CN116456813A
CN116456813A CN202310463167.0A CN202310463167A CN116456813A CN 116456813 A CN116456813 A CN 116456813A CN 202310463167 A CN202310463167 A CN 202310463167A CN 116456813 A CN116456813 A CN 116456813A
Authority
CN
China
Prior art keywords
layer
nitrogen
upper electrode
resistance change
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310463167.0A
Other languages
English (en)
Inventor
戴威锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan Semiconductor Hangzhou Co ltd
Xinyuan Semiconductor Shenzhen Co ltd
Xinyuan Semiconductor Shanghai Co ltd
Original Assignee
Xinyuan Semiconductor Hangzhou Co ltd
Xinyuan Semiconductor Shenzhen Co ltd
Xinyuan Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyuan Semiconductor Hangzhou Co ltd, Xinyuan Semiconductor Shenzhen Co ltd, Xinyuan Semiconductor Shanghai Co ltd filed Critical Xinyuan Semiconductor Hangzhou Co ltd
Priority to CN202310463167.0A priority Critical patent/CN116456813A/zh
Publication of CN116456813A publication Critical patent/CN116456813A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种阻变式存储元件及其制备方法。所述阻变式存储元件包括上下依次层叠的下极板层、阻变层、上极板层及上电极结构层，其中，所述上电极结构层包括上下依次堆叠的两个及以上含氮金属层，两个及以上含氮金属层中的含氮量沿远离上极板层的方向逐渐降低。本发明经改善的结构设计，使得上电极结构层在具有良好的阻挡能力的同时容易控制其阻值，有助于提升器件可靠性。本发明提供的阻变式存储元件结构简洁，便于制备，有助于其制造成本的降低。

Description

阻变式存储元件及其制备方法
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种阻变式存储元件及其制备方法。
背景技术
阻变式存储元件(resistive random access memory，简称RRAM)是利用非导性材料的电阻在外加电场作用下，能够在高阻态和低阻态之间实现可逆转换特性而制备的非易失性存储器。相较于其它非易失性存储技术，RRAM具有读取速度快等优点，被认为有望取代现有主流Flash存储器的潜力，因而成为目前新型存储器的一个重要研究方向。
阻变式存储元件电阻变化的原因在于导电丝的产生(高阻态转换成低阻态)和擦除(低阻态转换成高阻态)。现有的结构下，存储器的上极板金属/金属氮化物为阻变层提供导电的金属原子，而导电丝的产生和擦除会逐渐消耗金属原子，且金属原子还可能向外扩散，导致可供形成导电丝的金属原子变少，器件可靠性变差。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种阻变式存储元件及其制备方法，用于解决现有结构的阻变式存储元件因导电丝的产生和擦除会逐渐消耗金属原子，且金属原子还可能向外扩散，导致可供形成导电丝的金属原子变少，器件可靠性变差等问题。
为实现上述目的及其他相关目的，本发明提供一种阻变式存储元件，所述阻变式存储元件包括上下依次层叠的下极板层、阻变层、上极板层及上电极结构层，其中，所述上电极结构层包括上下依次堆叠的两个及以上含氮金属层，两个及以上含氮金属层中的含氮量沿远离上极板层的方向逐渐降低。
可选地，所述下极板层和上极板层的材质包括Cu、Pt、Ag、Fe、Co、Ni、W、Ti、Ta、Hf、Zr、Nb、Y、Zn、Al、石墨烯和n-Si中的一种或一种以上。
可选地，所述阻变层的材质包括二元以上金属氧化物、石墨烯氧化物和金属氮化物中的一种或一种以上。
可选地，所述阻变层的材质包括NiOx、TiOx、ZnOx、ZrOx、HfOx、TaOx，PrCaMnO3，SrTiO3、ALN、ZnTe和ZnS中的一种或一种以上。
可选地，所述上极板层和上电极结构层之间还设置有粘附金属层。
可选地，所述上电极结构层的含氮金属层至少为3层，各含氮金属层中的含氮量梯度降低或渐变式降低。
可选地，所述上电极结构层的各含氮金属层中含有的金属元素相同。
本发明还提供一种阻变式存储元件的制备方法，所述制备方法包括采用物理气相沉积工艺形成如上述任一方案中所述的阻变式存储元件。
可选地，所述制备方法包括在制备上电极结构层的过程中采用如下方式中的一种或一种以上，以使得上电极结构层的两个及以上含氮金属层中的含氮量沿远离上极板层的方向逐渐降低：调整氮气流量、调整电流大小和调整负偏压。
可选地，所述制备方法包括对上极板层进行表面氮化处理以获得上电极结构层的底层的含氮金属层的步骤。
如上所述，本发明的阻变式存储元件及其制备方法，具有以下有益效果：本发明经改善的结构设计，使得上电极结构层在具有良好的阻挡能力的同时容易控制其阻值，有助于提升器件可靠性。本发明提供的阻变式存储元件结构简洁，便于制备，有助于其制造成本的降低。
附图说明
图1显示为本发明实施例一提供的阻变式存储元件的例示性截面结构示意图。
图2显示为本发明实施例二提供的阻变式存储元件的例示性截面结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。
实施例一
如图1所示，本发明提供一种阻变式存储元件，所述阻变式存储元件包括上下依次层叠的下极板层12、阻变层13、上极板层14及上电极结构层15，其中，所述上电极结构层15包括上下依次堆叠的两个及以上含氮金属层，两个及以上含氮金属层中的含氮量沿远离上极板层14的方向逐渐降低。
所述阻变式存储元件通常还包括衬底11，前述的下极板层12、阻变层13、上极板层14及上电极结构层15依次形成于衬底11上。衬底11可以为裸晶圆，例如为硅晶圆、锗晶圆、锗硅晶圆、绝缘体上硅(SOI)晶圆等。也可以是已经制作有相关器件的晶圆，例如表面制作有晶体管等器件结构。下极板层12(bottom electrode，简称BE)由导电材料制成，用于将阻变式存储元件与晶圆上的晶体管等器件电连接。阻变层13(resistive switching layer，简称RSL)顾名思义为电阻会发生变化的材料层。在外加偏压的作用下，阻变层13会在高低阻态之间发生转换，从而实现“0”和“1”的存储。上极板层14(top electrode，简称TE)同样由导电材料制成，其为阻变层13提供金属原子以形成电阻丝。上极板层14可以为纯金属材料或为金属氮化物材料，因为有些金属经氮化处理之后会有更好的热稳定性和导电性。上电极结构层15同样由导电材料制成，其不仅作为电性引出层，同时作为上极板互连的刻蚀停止层。阻变层13中形成的导电丝(conductive filament，简称CF)在反复的产生和擦除过程中会消耗金属原子，导致金属/金属氮化物中的金属原子逐渐被消耗，直至最后无法提供足够的金属原子形成导电丝。此外，现有结构的阻变式存储元件因金属/金属氮化物中的金属原子会通过上电极向外扩散，导致用以形成导电丝的金属原子减少，器件性能下降。而本发明则通过对器件结构进行改善，可以有效避免此类问题。
具体地，本发明提供的阻变式存储元件中，将上电极结构层15设计为由两个及以上结构层上下堆叠而成。比如图1中示例的上电极结构层15为三层结构，自下而上依次定义为第一含氮金属层151、第二含氮金属层152、第三含氮金属层152，各层的含氮量不同。其中，与上极板层14相邻的第一含氮金属层151含氮量相对最高，越往上，即离上极板层14越远，含氮量逐渐降低。因而若按含氮量排序，则第一含氮金属层151＞第二含氮金属层152＞第三含氮金属层153。各含氮金属层的厚度较佳地为均不超过100nm。含氮金属层中的含氮量越高，其阻挡能力越强，因而可以有效减少上电极结构层15中的金属向阻变层13中扩散导致的电阻丝擦除变难的问题，又可以减少上极板层14中的金属向上电极结构层15中扩散导致的器件循环性能变差以及因含氮量过高导致的上电极结构层15的导电性能下降等问题。所以上电极结构层15采用这种分层结构，既能保证其具有较好的阻挡能力，又可以控制其阻值，从而有助于提升存储器的可靠性。
所述阻变式存储元件可以包括多个存储单元，各存储单元均包括上下依次层叠的下极板层12、阻变层13、上极板层14及上电极结构层15，多个存储单元可以采取上下层叠和/或平行间隔的方式排布。这取决于具体设计需要，具体不做限制。
所述上电极结构层15中的含氮金属层的数量至少为2个。在较佳的示例中，所述上电极结构层15的含氮金属层至少为3层，各含氮金属层中的含氮量梯度降低或渐变式降低，具体不限。从简化工艺的角度而言优选渐变式降低。因为薄膜制备过程中受各种因素影响，最终制备的薄膜中的元素比例很难与反应物质中的元素配比完全一致。各含氮金属层的含氮量在满足逐渐降低的情况下可以根据需要设置，但优选各含氮金属层中氮元素与金属元素的比值不超过1：1。比如在一示例中，前述的第一含氮金属层的氮与金属的原子百分比为0.8:1左右，第二含氮金属层的氮与金属的原子百分比为0.6:1左右，第三含氮金属层的氮与金属的原子百分比为0.4:1左右，如此依次降低。
各含氮金属层中含有的金属元素可以相同或不同，厚度可以相同或不同。但在较佳的示例中，所述上电极结构层15的各含氮金属层中含有的金属元素相同，例如各含氮金属层中含有的金属元素均为Ti(钛)，且各含氮金属层的厚度优选相同。这有助于简化上电极结构层15的制备工艺，同时更便于方便调控其阻值，有助于进一步提升器件性能。例如在制备这几个含氮金属层的过程中，仅需调节氮气流量，而射频功率、负偏压、沉积时间等条件则保持不变，即可以制备出厚度基本相同，含氮量不同的多个含氮金属层。
所述下极板层12和上极板层14的材质可以相同或不同，从简化制备工艺的角度，两者的材质优选相同。例如两者均可以采用活性金属或惰性导电材料制成。更具体地，两者均可以选自但不仅限于Cu(铜)、Pt(铂)、Ag(银)、Fe(铁)、Co(钴)、Ni(镍)、W(钨)、Ti(钛)、Ta(钽)、Hf(铪)、Zr(铬)、Nb(铌)、Y(钇)、Zn(锌)、Al(铝)、石墨烯和n-Si(掺杂多晶硅)中的一种或一种以上。即两者既可以为单一材质，也可以为复合材质。在本发明提供的一较佳示例中，下极板层12和上极板层14均为钛层或氮化钛层，或者均为钽或氮化钽。所述下极板层12和上极板层14的厚度较佳地为20-200nm，例如为50nm。
所述阻变层13可以采用具有可变阻值的高K介质材料制成，包括但不限于二元以上金属氧化物、石墨烯氧化物和金属氮化物中的一种或一种以上。更具体地，例如采用NiOx、TiOx、ZnOx、ZrOx、HfOx、TaOx，PrCaMnO3，SrTiO3、ALN、ZnTe和ZnS中的一种或一种以上。阻变层13可以为单一材料层，例如为单一的HfOx层，或是多种材料层的堆叠。其总厚度较佳地为不超过50nm。当其为由多个子阻变层13构成时，各子阻变层13的厚度较佳地为均不超过20nm。例如在一示例中，所述阻变层13包括上下堆叠，且在阻变过程中具有不同的阻变特性的第一子阻变层13和第二子阻变层13。第一子阻变层13例如由TaOx等二元氧化物制成，其在阻变过程中，可以使材料内部的氧化还原反应的吉布斯自由能的绝对值变小，从而使阻变存储器的稳定性提高。第二子阻变层13例如由HfOx等材料制成，在受到电场的作用时，第二子阻变层13的内部会形成导电细丝。将阻变层13设置为多层结构，可在多个相互贴合的子阻变层13之间形成局部导电细丝，能够提供均匀可靠的高低阻态，有助于进一步提高器件性能。
于一示例中，所述上极板层14和上电极结构层15之间还设置有粘附金属层(未示出)。所述粘附金属层用于增强上极板层14和上电极结构层15之间的粘附性，减小接触电阻。所述粘附金属层的厚度可以根据需要设置。如果纯作为粘附层，则其厚度较佳地控制在20nm内。所述粘附金属层的材质例如可以为钛、钽等金属，优选与上极板或上电极结构层15中含有的金属元素相同，这将有助于进一步增强层间粘附性。例如在一较佳示例中，上极板层14和上电极结构层15均为的TiN层，只是上电极结构层15中的TiN层为分层结构，各层中的含氮量不同，而粘附金属层的材质为Ti层。
所述阻变式存储元件的各结构层的制备方法可以根据其材质而定。但在较佳的示例中，各结构层均采用物理气相沉积工艺形成，因而各结构层可以在同一工艺腔室内，通过调节靶材、气体流量等参数逐一制备而成。这有助于简化制备工艺，降低制备成本。
实施例二
如图2所示，本实施例提供另一种结构的阻变式存储元件。本实施例的阻变式存储元件与实施例一的主要区别在于，本实施例中的阻变式存储元件在下极板层12、阻变层13和上极板层14的周向设置有保护层16，该保护层16还可以一直向上延伸到上电极结构层15的周向。所述保护层16可以用于抑制阻变层13中氧离子的扩散和流失，有助于提高器件开关特性以及高温工作下的稳定性。此外，该保护层16还可以像上电极结构层15一样起到防止上极板层14中的金属向外扩散导致的器件循环性能变差等问题。所述保护层16的材质可以为氧化物或氮化物，其也可以采用上电极结构层15的分层结构，例如同样包含多个含氮金属层，各含氮金属层中的含氮量沿远离器件中心的方向依次降低。
除上述区别外，本实施例的阻变式存储元件的其他结构均与实施例一相同，具体请参考实施例一中的描述，出于简洁的目的不赘述。
本发明还提供一种阻变式存储元件的制备方法，所述制备方法可以用于制备如实施例一和实施二中所述的阻变式存储元件，故前述内容可以全文引用至此，出于简洁的目的不赘述。当然，实施例一和实施例二中的阻变式存储元件也可以采用其他的方法制备而成。但相较而下，本发明采用物理气相沉积工艺形成如实施例一或二所述的阻变式存储元件，可以极大简化其制备工艺，降低制备成本。
具体地，本发明提供的阻变式存储元件的制备方法包括先对衬底11进行清洁的步骤，清洁的过程可以先采用稀释氢氟酸对衬底11进行清洗，以去除衬底11表面的自然氧化物等杂质，然后进行烘干，之后将清洗后的衬底11置于物理气相沉积腔室中，例如置于一磁控溅射腔室中，通过调节靶材、反应气体流量、射频功率等参数于衬底11上依次制备下极板层12、阻变层13、上极板层14及上电极结构层15。其中，在制备上电极结构层15的过程中采用如下方式中的一种或一种以上，以使得上电极结构层15的两个及以上含氮金属层中的含氮量沿远离上极板层14的方向逐渐降低：调整氮气流量、调整电流大小和调整负偏压。例如如果采用调整氮气流量的方法，则可以在制备过程中保持其他参数不变而分阶段降低氮气流量，以使得制备的含氮金属层的含氮量依次降低。若采用调整电流的大小，则可以在保持氮气流量不变的情况下分阶段增大靶电流，以使得靶材的离化率增加，因而制备的各含氮金属层中的金属离子的含量增加，同样达到了含氮量降低的效果。此外，如果增大负偏压，使得氩离子撞击靶材后能产生更多的金属离子，同样有助于增大靶材离化率，使得制备的各含氮金属层中的金属离子的含量增加，同样达到了含氮量降低的效果。这几种方式中优选调整氮气流量的方法，调节方式更简单，对设备的损伤最小。
如果是制备前述实施例二的阻变式存储元件，则可以在完成上极板层14的制备后，形成覆盖上极板层14的掩膜，然后形成位于下极板层12、阻变层13和上极板层14周向的保护层16，之后去除掩膜，最后形成上电极结构层15，或者先形成上电极结构层15，再借助掩膜完成保护层16的制备，对此不做严格限制。
在一示例中，所述上极板层14为金属层，因而所述制备方法包括对上极板层14进行表面氮化处理以获得上电极结构层15的底层的含氮金属层的步骤。在其他示例中，若上极板层14和上电极结构层15之间还设置有粘附金属层，例如Ti层，则可以通过对粘附金属层进行氮化处理而获得上电极结构层15的底层的含氮金属层。氮化处理过程中可以使用氨气和/或纯氮气，氮化处理气体的流量例如为200-500sccm，氮化处理的温度为200℃～400℃，射频功率为500-700W，氮化处理时间为10s-30s。使用氮化处理制备上电极结构层15最底层的含氮金属层，可以有效消除晶格缺陷，释放原本的金属膜层内的应力，不仅使得制备的含氮金属层具有良好的致密性和表面平坦度，而且其和上极板层14或粘附金属层以及后续形成的含氮金属层的粘附性非常好，有助于改善层间应力，进一步提升器件性能。通过氮化处理形成上电极结构层最底层的含氮金属层后，再通过前述的物理气相沉积方法，并在制备过程中通过调节气体流量、负偏压和射频功率等方式依次制备含氮量不同的其他含氮金属层。
综上所述，本发明提供一种阻变式存储元件及其制备方法。所述阻变式存储元件包括上下依次层叠的下极板层、阻变层、上极板层及上电极结构层，其中，所述上电极结构层包括上下依次堆叠的两个及以上含氮金属层，两个及以上含氮金属层中的含氮量沿远离上极板层的方向逐渐降低。本发明经改善的结构设计，使得上电极结构层在具有良好的阻挡能力的同时容易控制其阻值，有助于提升器件可靠性。本发明提供的阻变式存储元件结构简洁，便于制备，有助于其制造成本的降低。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种阻变式存储元件，其特征在于，所述阻变式存储元件包括上下依次层叠的下极板层、阻变层、上极板层及上电极结构层，其中，所述上电极结构层包括上下依次堆叠的两个及以上含氮金属层，两个及以上含氮金属层中的含氮量沿远离上极板层的方向逐渐降低。
2.根据权利要求1所述的阻变式存储元件，其特征在于，所述下极板层和上极板层的材质包括Cu、Ag、Pt、Fe、Co、Ni、W、Ti、Ta、Hf、Zr、Nb、Y、Zn、Al、石墨烯和n-Si中的一种或一种以上。
3.根据权利要求1所述的阻变式存储元件，其特征在于，所述阻变层的材质包括二元以上金属氧化物、石墨烯氧化物和金属氮化物中的一种或一种以上。
4.根据权利要求3所述的阻变式存储元件，其特征在于，所述阻变层的材质包括NiOx、TiOx、ZnOx、ZrOx、HfOx、TaOx，PrCaMnO3，SrTiO3、ALN、ZnTe和ZnS中的一种或一种以上。
5.根据权利要求1所述的阻变式存储元件，其特征在于，所述上极板层和上电极结构层之间还设置有粘附金属层。
6.根据权利要求1所述的阻变式存储元件，其特征在于，所述上电极结构层的含氮金属层至少为3层，各含氮金属层中的含氮量梯度降低或渐变式降低。
7.根据权利要求1至6任一项所述的阻变式存储元件，其特征在于，所述上电极结构层的各含氮金属层中含有的金属元素相同。
8.一种阻变式存储元件的制备方法，其特征在于，所述制备方法包括采用物理气相沉积工艺形成如权利要求1至7任一项所述的阻变式存储元件。
9.根据权利要求8所述的阻变式存储元件的制备方法，其特征在于，所述制备方法包括在制备上电极结构层的过程中采用如下方式中的一种或一种以上，以使得上电极结构层的两个及以上含氮金属层中的含氮量沿远离上极板层的方向逐渐降低：调整氮气流量、调整电流大小和调整负偏压。
10.根据权利要求8或9所述的制备方法，其特征在于，所述制备方法包括对上极板层进行表面氮化处理以获得上电极结构层的底层的含氮金属层的步骤。
CN202310463167.0A 2023-04-26 2023-04-26 阻变式存储元件及其制备方法 Pending CN116456813A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310463167.0A CN116456813A (zh) 2023-04-26 2023-04-26 阻变式存储元件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310463167.0A CN116456813A (zh) 2023-04-26 2023-04-26 阻变式存储元件及其制备方法

Publications (1)

Publication Number Publication Date
CN116456813A true CN116456813A (zh) 2023-07-18

Family

ID=87131936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310463167.0A Pending CN116456813A (zh) 2023-04-26 2023-04-26 阻变式存储元件及其制备方法

Country Status (1)

Country Link
CN (1) CN116456813A (zh)

Similar Documents

Publication Publication Date Title
US9006793B2 (en) Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
US8373149B2 (en) Resistance change element and manufacturing method thereof
US8178875B2 (en) Nonvolatile memory device and method for manufacturing same
KR100672274B1 (ko) Ｒｒａｍ 메모리 셀 전극
TWI415220B (zh) 埋藏矽化物結構及其製造方法
US8581225B2 (en) Variable resistance nonvolatile memory device and method of manufacturing the same
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
US20100176363A1 (en) Variable resistance element and semiconductor device provided with the same
US8822966B2 (en) Nonvolatile memory device
US8637413B2 (en) Nonvolatile resistive memory element with a passivated switching layer
CN103178067B (zh) 非易失性存储装置及其制造方法
CN104064672A (zh) 电阻型随机存取存储装置
TW200830545A (en) Phase-change material layer and phase-change memory device including the phase-change material layer
JPWO2009096363A1 (ja) 抵抗変化型不揮発性記憶装置とその製造方法
JP2014107528A (ja) 相変化メモリ
JPWO2008062623A1 (ja) 不揮発性記憶装置
KR101570742B1 (ko) 저항성 랜덤 액세스 메모리 및 그 제조 방법
CN114256416A (zh) 电阻式随机存取存储器、其制造方法及其操作方法
JP2017055082A (ja) 不揮発性記憶装置の製造方法
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
US20120085985A1 (en) Electrically actuated device
US20100224849A1 (en) Oxide diode, method of manufacturing the same, and electronic device and resistive memory device including the same
US8581226B2 (en) Nonvolatile memory device
JP5464148B2 (ja) 抵抗変化素子
US8106394B2 (en) Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination