CN116451751A - 单个非易失性器件存储正负权重的突触结构、神经网络电路、存算一体芯片和电子设备 - Google Patents

单个非易失性器件存储正负权重的突触结构、神经网络电路、存算一体芯片和电子设备 Download PDF

Info

Publication number
CN116451751A
CN116451751A CN202210007217.XA CN202210007217A CN116451751A CN 116451751 A CN116451751 A CN 116451751A CN 202210007217 A CN202210007217 A CN 202210007217A CN 116451751 A CN116451751 A CN 116451751A
Authority
CN
China
Prior art keywords
nvm
column
common mode
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210007217.XA
Other languages
English (en)
Inventor
张鑫
汤宇哲
曾应
刘学峰
李�根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University
Original Assignee
Hunan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University filed Critical Hunan University
Priority to CN202210007217.XA priority Critical patent/CN116451751A/zh
Publication of CN116451751A publication Critical patent/CN116451751A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及提供一种单个非易失性器件存储正负权重的突触结构，包括：第一非易失性存储器(NVM)列、第二NVM列、电流电压转换器(IVC)、激活函数电路、共模信号计算电路和共模信号抽取电路；该第一NVM列和第二NVM列的输入端与输入信号组直接连接，该第一NVM列的输出端与IVC的输入端连接，IVC的输出端与激活函数电路输入端连接，该第二NVM列的输出端与共模信号计算电路输入端连接，共模信号计算电路的输出端与共模信号抽取电路的输入端连接，共模信号抽取电路的输出端与第一NVM列输出端连接。本发明在神经网络电路中通过共用共模电导NVM列和简单外围电路来降低器件资源开销。

Description

单个非易失性器件存储正负权重的突触结构、神经网络电路、 存算一体芯片和电子设备
技术领域
本发明涉及基于存算一体结构的人工智能计算专用集成电路，特别是涉及单个非易失性器件存储正负权重的突触结构、神经网络电路、存算一体芯片和电子设备。
背景技术
基于存算一体结构的人工智能计算专用集成电路是人工智能硬件计算领域内的一种重要技术，具有广泛的应用背景。这种存算一体结构的基本单元是模仿神经元的突触结构，主要由非易失性存储器(NVM)列和外围电路构成，基本原理是将神经网络权重映射为NVM中存储的电导，并通过基尔霍夫电压电流定律完成神经形态计算。
神经元的权重有正有负，而NVM只能存储正的电导，传统结构采用两个忆阻器代表一个突触权重，配合电流减法器完成负电导的存储，或通过设计差分的输入输出电路，用两个电导值和正负输入信号来存储负电导。这些传统结构存在较大的NVM和外围电路器件资源开销。
发明内容
基于此，有必要针对以上问题，提出一种单个非易失性器件存储正负权重的突触结构，能够有效地优化现有结构中存在的器件开销问题。为了实现这一目的，本发明采用如下技术方案：
第一方面，提供一种单个非易失性器件存储正负权重的突触结构，包括：第一非易失性存储器(NVM)列、第二NVM列、电流电压转换器(IVC)、激活函数(ACT)电路、共模信号计算电路和共模信号抽取电路；该第一NVM列和第二NVM列的输入端与输入信号组直接连接，该第一NVM列的输出端与IVC的输入端连接，IVC的输出端与ACT输入端连接，该第二NVM列的输出端与共模信号计算电路输入端连接，共模信号计算电路的输出端分别与共模信号抽取电路的输入端连接，共模信号抽取电路的输出端与第一NVM列输出端连接。
可选地，该第一NVM列和第二NVM列中的NVM为忆阻器且数目都为M，且第i个NVM输入端接输入信号组的第i个输入信号Vini，i＝1，2，…，M；该第一NVM列的所有NVM的输出端与第一NVM列输出端连接，其中第一NVM列中第i个NVM的存储值为共模电导值(G)和差模电导值(gi，i＝1，2，…，M)之和；该第二NVM列的所有NVM的输出端与第二NVM列输出端连接，第二NVM列中的NVM的存储值均为G。
可选地，该IVC由运算放大器和反馈电阻组成，该反馈电阻跨接在运算放大器的输出端和反相输入端之间，该运算放大器的同相输入端接标准电位Vref，该运算放大器的反相输入端连接如上述第一NVM列的输出端；该输入信号组与该IVC的输出电压满足以下关系：Vout-Vref＝-RF*(Vin1*g1+Vin2*g2+…+VinM*gM)，其中Vout为IVC输出电压，Vref为标准电位，RF为反馈电阻阻值，Vini为输入信号组第i个输入信号，i＝1，2，…，M，gi为如权利要求2该第一NVM列中第i个NVM所存储的差模电导值。
可选地，该ACT的输入输出特性曲线与标准激活函数曲线方向相反且大小按比例缩放。
可选地，该共模信号计算电路计算的信号为共模电流信号，该计算的共模电流与输入信号组满足以下关系：ICM＝G*(Vin1+Vin2+…+VinM)，其中ICM为共模电流，G为R如权利要求2该第一NVM列和第二NVM列中NVM所存储的共模电导值，Vini为输入信号组第i个输入信号，i＝1，2，…，M；
该共模信号计算电路由正向电流镜和负向电流镜组成，其中正向电流镜的输入端和负向电流镜的输入端与第二NVM列的输出端连接，正向电流镜的镜像端和负向电流镜的镜像端连接标准电位Vref；该正向电流镜的电流为IP，该正向电流镜电压输出端的输出电压VP与IP相关；该负向电流镜的电流为IN，该负向电流镜电压输出端的输出电压VN与IN相关；IP、IN和ICM满足以下关系：ICM＝IN-IP。
可选地，该共模信号抽取电路由一个NMOS和一个PMOS组成，该NMOS的源极接最低电位，该PMOS的源极接最高电位，NMOS和PMOS的漏极共同连接在如上述第一NVM列的输出端，该NMOS和PMOS栅极分别与如上述的负向电流镜电压输出端和正向电流镜电压输出端连接；该共模信号抽取电路的抽取电流IEX和如上述的共模电流ICM的关系满足以下关系：IEX＝-ICM。
第二方面，提供一种神经网络电路，包括多个如上述的一种单个非易失性器件存储正负权重的突触结构。
可选地，该多个突触结构共用一组或多组存储共模电导值G的NVM列。
第三方面，提供一种存算一体芯片，包括如上述的一种单个非易失性器件存储正负权重的突触结构或上述的神经网络电路。
第四方面，提供一种电子设备，包括如上述的一种单个非易失性器件存储正负权重的突触结构或上述的神经网络电路或上述的存算一体芯片。
本发明实施例所提供的一种单个非易失性器件存储正负权重的突触结构，包括：第一非易失性存储器(NVM)列、第二NVM列、电流电压转换器(IVC)、激活函数电路(ACT)、共模信号计算电路和共模信号抽取电路；该第一NVM列和第二NVM列的输入端与输入信号组直接连接，该第一NVM列的输出端与IVC的输入端连接，IVC的输出端与ACT输入端连接，该第二NVM列的输出端与共模信号计算电路输入端连接，共模信号计算电路的输出端与共模信号抽取电路的输入端连接，共模信号抽取电路的输出端与第一NVM列输出端连接。将突触权重映射为共模电导和差模电导的组合，并通过抽取共模电流来达到负电导存储的目的，一方面在大规模的突触阵列中共用同一列存储了共模电导的NVM列，降低NVM器件的开销，另一方面相对于电流减法器或高共模要求的电路，电流缓冲器和电流镜的使用很大程度上降低了外围电路的器件开销。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为一个实施例中单个非易失性器件存储正负权重的突触结构电路图；
图2为一个实施例中所采用的激活函数电路输入输出特性曲线；
图3为一个实施例中与激活函数电路对应的激活函数曲线；
图4为一个传统的神经网络电路图；
图5为一个实施例中神经网络电路图。
具体实施方式
以下将结合说明书附图和具体实施例对本发明作进一步详细说明。
为了便于理解本发明，为使本发明的上述目的、特征和优点能够更加明显易懂。在结合附图对本发明的具体实施方式做详细说明。在下面的描述中阐述了很多细节以便于充分理解本发明，附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。本发明能够以很多种不同于在此描述的其他方式来实施，对本领域技术人员可以在不违背发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含所指名的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
随着人工智能的不断发展，神经网络的运算量越来越大，这给实现神经网络的硬件电路提出了新的要求，而具有“存储墙”特性的冯诺依曼架构无法高效地完成神经网络计算任务，因此新的硬件实现形式不断被提出，其中一种以非易失性存储器(NVM)为核心的电子神经元突触结构能够高效完成神经网络计算。在对现有的突触结构进行研究时，发现其存在较大的器件资源开销问题。本发明基于差模电导和共模电导思想提出了一种单个非易失性器件存储正负权重的突触结构，很好地优化了器件资源开销问题。
图1示出了本发明实施例中一种单个非易失性器件存储正负权重的突触结构图。如图1所示，包括：第一非易失性存储器(NVM)列11、第二NVM列12、电流电压转换器(IVC)13、激活函数电路(ACT)14、共模信号计算电路15和共模信号抽取电路16；
该第一NVM列11和第二NVM列12的输入端与输入信号组直接连接，该第一NVM列11的输出端与IVC13的输入端连接，IVC13的输出端与ACT14的输入端连接，该第二NVM列12的输出端与共模信号计算电路15的输入端连接，共模信号计算电路15的输出端分别与共模信号抽取电路16的输入端连接，共模信号抽取电路16的输出端与第一NVM列11的输出端连接。
在本实施例中，NVM可以选取为忆阻器。
在另一个可选的实施例中，NVM可以选取为相变存储器。
如图1所示，第一忆阻器列11中的不同忆阻器的输入端连接输入信号组Vin中的不同输入信号Vini，其中i＝1，2，…，M，不同忆阻器的输出端连接在一起组成第一忆阻器列11的输出端，且第i个忆阻器中存储的电导值为差模电导与共模电导的和G+gi；第二忆阻器列12中的不同忆阻器的输入端连接输入信号组Vin中的不同输入信号Vini，其中i＝1，2，…，M，不同忆阻器的输出端连接在一起组成第二忆阻器列12的输出端，且所有忆阻器中存储的电导值均为共模电导G。
IVC13由运算放大器和反馈电阻组成，反馈电阻跨接在运算放大器的输出端和反相输入端之间，运算放大器的同相输入端接标准电位Vref，运算放大器的反相输入端连接第一NVM列11的输出端，IVC的输出端连接ACT14的输入端。在本实施例中Vref取为0V，则IVC的输出电压和输入信号组之间满足以下关系：Vout＝-RF*(Vin1*g1+Vin2*g2+…+VinM*gM)。
在另一个可选的实施例中，IVC13可以选取为跨阻放大器(TIA)。
ACT14的输出端就是突触结构的输出端，由于IVC13的电路特性，IVC13的输出电压相较于标准电路存在180°相位差，这与传统突触结构原理不一致，因此如图2所示的ACT14输入输出特性曲线与如图3所示的激活函数曲线方向相反且大小按比例缩放。
如图1所示，在共模电流计算电路15中，M1～M4组成正向电流镜，M3的源端为正向电流镜输入端，M4源端为正向电流镜镜像端且与Vref连接，M1和M2的源端连接VDD，流经M1和M3的电流与流经M2和M4的电流相等均为IP；M5～M6组成负向电流镜,M5的源端为负向电流镜输入端，M6源端为负向电流镜镜像端且与Vref连接，M7和M8的源端连接VSS，流经M5和M7的电流与流经M6和M8的电流相等均为IN。流入共模电流计算电路的共模电流ICM与IP，IN满足以下关系：ICM＝IN-IP。
由于正向电流镜和反向电流镜的镜像端同接Vref，流经M3和M4的电流与流经M1和M2的电流相同，流经M6和M8的电流与流经M5和M7的电流相同，且宽长比一致，因此M3和M5的源端的电压被钳位在Vref，ICM与输入信号组Vin和共模电导G满足以下关系：ICM＝G*(Vin1+Vin2+…+VinM)。MOS管M1～M8均工作在饱和区，因此共模电流计算电路15的电流IP和电流IN分别与输出电压Vp和Vn满足平方关系。
在共模电流抽取电路16中，仅有M9和M10两个MOS管，其栅源电压分别与共模电流计算电路15中的M1和M7相同，由于IVC13中运算放大器的同相端连接Vref，因此其反相端电位被钳位在Vref，因此M9和M10的源端电位为Vref，M9和M10工作在饱和区，因此流经M9和M10的电流分别等于IP和IN，根据基尔霍夫电流定律可得：IEX＝IP-IN＝-ICM。
由于IVC13中运算放大器的反相端被钳位在Vref，从第一忆阻器列11流出的电流I1＝Vin1*(G+g1)+Vin2*(G+g2)+…+VinM*(G+gM)，根据基尔霍夫电流定律，最终流入IVC13的电流I2＝I1+IEX＝I1-ICM＝Vin1*g1+Vin2*g2+…+VinM*gM。由此可见I2只与输入电压组Vin和存储在第一忆阻器列11中的差模电导值g相关，该差模电导是正可负的，从而完成了在单个忆阻器中存储正负电导的功能。
为了进一步表明本发明的创新性，以下内容将通过解释神经网络电路实现原理，以及通过传统结构和本发明结构对比来突出本发明所述突触结构的优势。
神经网络的核心为矩阵乘法，也是神经网络算法中运算量最大的操作，神经网络矩阵乘法的基本原理就是完成XW＝Y计算，其中输入向量为X，权重矩阵为W，最终的乘法结果向量为Y，将X、W和Y三个参数映射到Vin、G和I三个电路参数，通过由忆阻器构成的交叉横杠阵列(CROSSBAR)以及基尔霍夫定律完成高效的矩阵乘法计算，即由XW＝Y映射为VinG＝I。
根据VinG＝I所得到的传统神经网络电路图如图4所示，由于简单的单个忆阻器不能存储负电导，而神经网络权重矩阵W有负参数需求，传统结果需要两个忆阻器和每一列额外的电流减法器共同完成负权重的存储。一方面，这种结构在忆阻器资源上造成了较大开销，忆阻器数量直接决定了外围控制电路的复杂程度；另一方面，电流减法器需要多个运放共同完成工作，且需要受CMOS工艺因素影响较大的电阻，这给最终的实际电路带来了误差。
基于以上传统结构的缺点，本发明提出的共用共模电导NVM列的方式解决了这一问题，且通过较少的外围电路完成了这一功能。图5示出了本发明所提供的一种神经网络电路，与传统结构不同的是该神经网络电路共用了同一忆阻器列以及由八个MOS管组成的电流缓冲器，此外神经网络电路的每一列通过额外的两个MOS完成了共模电流的抽取。综上，本发明提出的结构从忆阻器层面和外围电路层面降低了器件资源的开销。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个....”。限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种单个非易失性器件存储正负权重的突触结构，其特征在于，包括：第一非易失性存储器(NVM)列、第二NVM列、电流电压转换器(IVC)、激活函数电路(ACT)、共模信号计算电路和共模信号抽取电路；所述第一NVM列和第二NVM列的输入端与输入信号组直接连接，所述第一NVM列的输出端与IVC的输入端连接，IVC的输出端与ACT输入端连接，所述第二NVM列的输出端与共模信号计算电路输入端连接，共模信号计算电路的输出端分别与共模信号抽取电路的输入端连接，共模信号抽取电路的输出端与第一NVM列输出端连接。
2.如权利要求1所述的一种单个非易失性器件存储正负权重的突触结构，其特征在于，所述第一NVM列和第二NVM列中的NVM为忆阻器且数目都为M，且第i个NVM输入端接输入信号组的第i个输入信号Vini，i＝1，2，…，M；所述第一NVM列的所有NVM的输出端与第一NVM列输出端连接，其中第一NVM列中第i个NVM的存储值为共模电导值(G)和差模电导值(gi，i＝1，2，…，M)之和；所述第二NVM列的所有NVM的输出端与第二NVM列输出端连接，第二NVM列中的NVM的存储值均为G。
3.如权利要求1所述的一种单个非易失性器件存储正负权重的突触结构，其特征在于，所述IVC由运算放大器和反馈电阻组成，所述反馈电阻跨接在运算放大器的输出端和反相输入端之间，所述运算放大器的同相输入端接标准电位Vref，所述运算放大器的反相输入端连接如权利要求2所述第一NVM列的输出端；所述输入信号组与所述IVC的输出电压满足以下关系：Vout-Vref＝-RF*(Vin1*g1+Vin2*g2+…+VinM*gM)，其中Vout为IVC输出电压，Vref为标准电位，Rf为反馈电阻阻值，Vini为输入信号组第i个输入信号，i＝1，2，…，M，gi为如权利要求2所述第一NVM列中第i个NVM所存储的差模电导值。
4.如权利要求1所述的一种单个非易失性器件存储正负权重的突触结构，其特征在于，所述ACT为tanh型且其输入输出特性曲线与标准激活函数曲线方向相反且大小按比例缩放。
5.如权利要求1所述的一种单个非易失性器件存储正负权重的突触结构，其特征在于，所述共模信号计算电路计算的信号为共模电流信号，所述计算的共模电流与输入信号组满足以下关系：ICM＝G*(Vin1+Vin2+…+VinM)，其中ICM为共模电流，G为权利要求2所述第一NVM列和第二NVM列中NVM所存储的共模电导值，Vini为输入信号组第i个输入信号，i＝1，2，…，M；
所述共模信号计算电路由正向电流镜和负向电流镜组成，其中正向电流镜的输入端和负向电流镜的输入端与第二NVM列的输出端连接，正向电流镜的镜像端和负向电流镜的镜像端连接标准电位Vref；所述正向电流镜的电流为IP，所述正向电流镜电压输出端的输出电压VP与IP相关；所述负向电流镜的电流为IN，所述负向电流镜电压输出端的输出电压VN与IN相关；IP、IN和ICM满足以下关系：ICM＝IN-IP。
6.如权利要求1所述的一种单个非易失性器件存储正负权重的突触结构，其特征在于，所述共模信号抽取电路由一个NMOS和一个PMOS组成，所述NMOS的源极接最低电位，所述PMOS的源极接最高电位，NMOS和PMOS的漏极共同连接在如权利要求2所述第一NVM列的输出端，所述NMOS和PMOS栅极分别与如权利要求5所述的负向电流镜电压输出端和正向电流镜电压输出端连接；所述共模信号抽取电路的抽取电流IEX和如权利要求5所述的共模电流ICM的关系满足以下关系：IEX＝-ICM。
7.一种神经网络电路，其特征在于，包括多个如权利要求1-6任一项所述的一种单个非易失性器件存储正负权重的突触结构。
8.根据权利要求7所述的一种神经网络电路，其特征在于，所述多个突触结构共用一组或多组存储共模电导值G的NVM列。
9.一种存算一体芯片，其特征在于，包括如权利要求1-6任一项所述的一种单个非易失性器件存储正负权重的突触结构或权利要求7-8所述的神经网络电路。
10.一种电子设备，其特征在于，包括如权利要求1-6任一项所述的一种单个非易失性器件存储正负权重的突触结构或权利要求7-8任一项所述的神经网络电路或权利要求9所述的存算一体芯片。
CN202210007217.XA 2022-01-05 2022-01-05 单个非易失性器件存储正负权重的突触结构、神经网络电路、存算一体芯片和电子设备 Pending CN116451751A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210007217.XA CN116451751A (zh) 2022-01-05 2022-01-05 单个非易失性器件存储正负权重的突触结构、神经网络电路、存算一体芯片和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210007217.XA CN116451751A (zh) 2022-01-05 2022-01-05 单个非易失性器件存储正负权重的突触结构、神经网络电路、存算一体芯片和电子设备

Publications (1)

Publication Number Publication Date
CN116451751A true CN116451751A (zh) 2023-07-18

Family

ID=87126119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210007217.XA Pending CN116451751A (zh) 2022-01-05 2022-01-05 单个非易失性器件存储正负权重的突触结构、神经网络电路、存算一体芯片和电子设备

Country Status (1)

Country Link
CN (1) CN116451751A (zh)

Similar Documents

Publication Publication Date Title
US11663457B2 (en) Neural network circuits having non-volatile synapse arrays
US11436478B2 (en) Control circuit for multiply accumulate circuit of neural network system
US11727258B2 (en) Multi-bit, SoC-compatible neuromorphic weight cell using ferroelectric FETs
Choi et al. A high-precision VLSI winner-take-all circuit for self-organizing neural networks
US11461621B2 (en) Methods and systems of implementing positive and negative neurons in a neural array-based flash memory
US11755897B2 (en) Artificial neural network circuit
JP2018521400A (ja) メモリスタ神経形態学的回路及びメモリスタ神経形態学的回路をトレーニングするための方法
US10453527B1 (en) In-cell differential read-out circuitry for reading signed weight values in resistive processing unit architecture
CN110991629B (zh) 一种基于忆阻器的神经元电路
CN111656371A (zh) 具有非易失性突触阵列的神经网络电路
TWI803889B (zh) 運算裝置及運算方法
CN110651330A (zh) 二分忆阻网络中的深度学习
CN115376581B (zh) 一种基于忆阻器的存内计算阵列结构
US4961005A (en) Programmable neural circuit implementable in CMOS very large scale integration
CN112734022B (zh) 一种具有识别和排序功能的四字符忆阻神经网络电路
Tripathi et al. Analog neuromorphic system based on multi input floating gate mos neuron model
CN112270409A (zh) 一种基于霍尔条的无监督学习突触单元电路
CN116451751A (zh) 单个非易失性器件存储正负权重的突触结构、神经网络电路、存算一体芯片和电子设备
JPH0318985A (ja) 情報処理装置
Gi et al. Implementation of STDP Learning for Non-volatile Memory-based Spiking Neural Network using Comparator Metastability
US20230053948A1 (en) Apparatus and method with in-memory computing
Lu et al. Current-mode computation with noise in a scalable and programmable probabilistic neural vlsi system
JP3912852B2 (ja) ニューロ素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination