CN116435279A - 焊盘与包括该焊盘的封装结构和装置 - Google Patents
焊盘与包括该焊盘的封装结构和装置 Download PDFInfo
- Publication number
- CN116435279A CN116435279A CN202310301066.3A CN202310301066A CN116435279A CN 116435279 A CN116435279 A CN 116435279A CN 202310301066 A CN202310301066 A CN 202310301066A CN 116435279 A CN116435279 A CN 116435279A
- Authority
- CN
- China
- Prior art keywords
- pad
- connection conductor
- curved
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title description 10
- 239000004020 conductor Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims description 34
- 238000005253 cladding Methods 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000009863 impact test Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
提供了焊盘与包括该焊盘的封装结构和装置。焊盘包括:端子部,具有第一表面和与第一表面相对的第二表面;以及曲面形凹部,形成在第一表面和第二表面中的一个表面中,其中,曲面形凹部被构造为包覆连接导体的一部分。
Description
技术领域
本公开涉及芯片封装,具体地,涉及一种焊盘以及一种包括该焊盘的封装结构和装置。
背景技术
用于摄像头的芯片封装可以包括COB(chip on board)封装以及倒装芯片(flipchip)封装等方式。在COB封装中,通过打线(wire bonding,简称WB)工艺使传感器芯片的焊盘与基板的焊盘经由金属导体彼此电连接。金属导体通常可以包括金线。在倒装芯片封装中,通过打球(stamp bump bonding,简称SBB)工艺使传感器芯片的焊盘与基板的焊盘经由焊球彼此电连接。焊球可以包括金球。
通常,在摄像头生产过程中,为了保证产品的可靠性,摄像头封装完成后,需要进行高温高湿环境试验、温度冲击试验、跌落试验等一系列的可靠性测试,以保证产品在不同的环境条件下能够正常稳定的工作。目前,在摄像头可靠性测试中,传感器芯片与封装基板之间的断路失效是功能性失效之中的失效率最高的功能性失效。研究发现,传感器芯片与封装基板之间的连接导线在焊盘处发生开裂会导致断路,传感器芯片与封装基板之间的断路会导致摄像头产品直接报废。因此,提高芯片封装可靠性成为业内一大研究热点。
目前,在COB封装工艺和倒装芯片封装工艺中,摄像头芯片封装实质上是一种焊接过程。图1是示出现有技术的传感器芯片的结构的示意图。图2是示出图1的传感器芯片的结构的剖视图。图3是示出利用倒装芯片封装方法将图1的传感器芯片接合到基板而形成的封装结构的剖视图。如图1和图2中所示,现有的传感器芯片包括芯片本体20以及形成在芯片本体20上的焊盘(芯片焊盘)201,焊盘201具有矩形形状的平面型(平板型)结构。在焊接后所形成的封装结构中,如图3中所示,传感器芯片的焊盘201与基板10的焊盘(基板焊盘)101经由焊球30彼此电连接。焊盘101具有矩形形状的平面型(平板型)结构。焊球30(焊接引脚)与焊盘201的接触面(焊点)一般呈大致的圆形,并且由于焊盘201为平面型结构而导致焊球30容易溢出焊盘,当相邻的焊球发生溢出接触时,容易发生短路失效。
发明内容
示例实施例涉及能够提高连接导体与焊盘的接触面积,从而提高芯片封装的可靠性的焊盘以及包括该焊盘的封装结构。
根据示例实施例的一方面,一种焊盘包括:端子部,具有第一表面和与第一表面相对的第二表面;以及曲面形凹部,形成在第一表面和第二表面中的一个表面中以包覆连接导体的一部分。
曲面形凹部可以包括凹球面形曲面或凹椭球面形曲面。
端子部的形状可以为棱柱体或圆柱体。
曲面形凹部的深度可以小于或等于端子部的高度。
根据示例实施例的一方面,一种封装结构包括:基板,包括第一连接区域;芯片本体,包括第二连接区域;基板焊盘,设置在第一连接区域上;芯片焊盘,设置在第二连接区域上;以及连接导体,连接基板焊盘和芯片焊盘,其中,芯片焊盘包括:第一端子部,具有第一表面和与第一表面相对的第二表面;以及第一曲面形凹部,形成在第一表面和第二表面中的一个表面中,并且其中,第一曲面形凹部包覆连接导体的第一部分。
基板焊盘可以包括:第二端子部,具有第三表面和与第三表面相对的第四表面;以及第二曲面形凹部,形成在第三表面和第四表面中的一个表面中,其中,第二曲面形凹部包覆连接导体的第二部分。
连接导体可以包括焊球。
基板焊盘和芯片焊盘可以形成包覆空腔,并且包覆空腔完全包覆连接导体。
基板焊盘和芯片焊盘可以形成包覆空腔,并且包覆空腔部分包覆连接导体。
连接导体的第一部分的体积可以与连接导体的第二部分的体积相同。
连接导体的第一部分的体积可以与连接导体的第二部分的体积不同。
封装结构可以被构造为用于摄像头的芯片封装。
根据示例性实施例的一方面,一种装置包括:第一焊盘,包括被构造为包覆在连接导体周围的第一凹面。
所述装置还可以包括:第二焊盘,包括被构造为包覆在连接导体周围的第二凹面,其中,所述第一凹面面向第二凹面。
所述装置还可以包括芯片本体,其中,第一焊盘设置在芯片本体上。
所述装置还可以包括基板,其中,第二焊盘设置在基板上。
所述装置还可以包括设置在第一焊盘与第二焊盘之间的连接导体。
连接导体可以包括凸面。
所述装置被构造为用于摄像头的芯片封装。
附图说明
通过以下结合附图对示例实施例进行的详细描述,以上和其他方面和特征将更加明显,在附图中:
图1是示出现有技术的传感器芯片的结构的示意图;
图2是示出图1的传感器芯片的结构的剖视图;
图3是示出利用倒装芯片封装方法将图1的传感器芯片接合到基板而形成的封装结构的剖视图;
图4是示出根据示例实施例的传感器芯片的结构的示意图;
图5是示出根据示例实施例的图4的传感器芯片的结构的剖视图;
图6是示出根据另一示例实施例的传感器芯片的结构的示意图;
图7是示出根据示例实施例的利用倒装芯片封装方法将图4的传感器芯片接合到基板而形成的封装结构的示意图;以及
图8是示出根据示例实施例的利用倒装芯片封装方法将图4的传感器芯片接合到基板而形成的封装结构的剖视图。
具体实施方式
在下文中,将参照附图更充分地描述示例实施例,示例实施例示出在附图中。提供在此描述的实施例作为示例,因此本公开不限于此,并且可以以各种其他形式实施。以下描述中提供的每个实施例不排除与另一示例或另一实施例的一个或更多个特征相关联,另一示例或另一实施例也在本文中被提供或者在本文中未被提供但与本公开一致。将理解的是,当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时,该元件或层可以直接在所述另一元件或层上、直接连接或直接结合到所述另一元件或层,或者可以存在居间元件或层。相反,当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时,不存在居间元件或层。当诸如“……中的至少一个(种/者)”的表述位于一列元件之后时,修饰整列元件而不修改该列的个别元件。例如,“a、b和c中的至少一个(种/者)”的表述可以被理解为包括仅a、仅b、仅c、a和b两者、a和c两者、b和c两者或者a、b和c中的全部。
在附图中,为了清楚起见,可以夸大元件、层和区域的相对尺寸。为了易于解释,在此可以使用诸如“在……之下”、“在……下方”、“下(下部)”、“在……下面”、“在……上方”、“上(上部)”等的空间相对术语,以描述如附图中所示出的一个元件或特征与另一(另一些)元件或特征的关系。将理解的是,除了附图中所描绘的方位之外,空间相对术语还可以涵盖装置在使用或操作中的不同方位。例如,如果附图中的装置被翻转,则被描述为“在”其他元件或特征“下方”或“之下”或“下面”的元件将随后被定向为“在”所述其他元件或特征“上方”。因此,示例术语“在……下方”和“在……下面”可以涵盖上方和下方两种方位。装置可以被另外定位(例如,旋转90度或处于其他方位处),并且应该相应地解释在此所使用的空间相对描述语。
在下文中,将参照附图更详细地描述根据示例实施例的芯片焊盘。
图4是示出根据示例实施例的传感器芯片的结构的示意图,图5是示出图4的传感器芯片的结构的剖视图,图6是示出根据另一示例实施例的传感器芯片的结构的示意图。
参照图4和图5,传感器芯片可以包括芯片本体20和设置在芯片本体20上的焊盘(也可以称为芯片焊盘)202。芯片本体20可以包括第一连接区域,并且焊盘202可以设置在第一连接区域上。芯片本体20可以是本领域常用于电子产品的成像设备上的影像传感器芯片本体。焊盘202可以包括例如能够导电的常用金属导体材料,诸如金、银、铜等。
焊盘202可以包括端子部2021和曲面形凹部2022。端子部2021可以包括在其厚度方向上彼此相对的第一表面(例如,上表面)和第二表面(例如,下表面),并且曲面形凹部2022可以形成在第一表面和第二表面中的一个表面中(例如,上表面中)。即,第一表面和第二表面中的一个表面为凹面。具体地,曲面形凹部2022可以形成在第一表面和第二表面中的不与芯片本体20接触的表面中。
参照图5,在剖视图中,曲面形凹部2022可以为弧面。在示例实施例中,曲面形凹部2022可以具有相同的曲率半径或者变化的曲率半径。例如,曲面形凹部2022可以具有凹球面形曲面或凹椭球面形曲面。然而,示例实施例不限于此,并且曲面形凹部2022可以具有各种其他内凹形状。
根据示例实施例,端子部2021可以具有正方体形状、长方体形状、除了正方体形状和长方体形状之外的其他棱柱体形状或圆柱体形状。曲面形凹部2022可以形成在端子部2021的表面的中心部分处。在图4中示出的芯片本体20的示例实施例中,端子部2021具有正方体形状,曲面形凹部2022为凹球面形曲面,并且曲面形凹部2022以内切球的形式形成在端子部2021的表面的中心部分处。在图6中示出的芯片本体20的示例实施例中,端子部2021具有圆柱体形状,曲面形凹部2022为凹球面形曲面,并且曲面形凹部2022以同中心轴的形式形成在端子部2021的表面的中心部分处。
参照图5,根据示例实施例,曲面形凹部2022的深度可以小于端子部2021的高度。然而,实施例不限于此,曲面形凹部2022的深度可以等于端子部2021的高度。
在示例实施例中,可以通过本领域常用的方法(诸如蚀刻方法)来制备焊盘202。具体地,可以首先准备端子部2021,然后可以通过蚀刻方法(例如,干蚀刻或湿蚀刻)蚀刻端子部2021的一个表面以形成曲面形凹部2022,由此形成焊盘202。
根据示例实施例,通过采用具有曲面形凹部的焊盘可以大大提高连接导体(诸如,焊球)与焊盘的接触面积,进而提高连接强度,从而提高芯片封装的可靠性,并且可以降低或避免断路失效的可能性。同时,采用曲面形凹部的焊盘可以具有“包裹”效应(即,焊盘的曲面形凹部可以包覆将要位于其上的连接导体的一部分),其既可以提高连接强度又可以降低或避免由于焊球溢出而发生短路的可能性。此外,通过采用具有曲面形凹部的焊盘(诸如,芯片焊盘),能够使连接导体下沉到曲面形凹部内,因此能够在一定程度上降低芯片的整体封装高度,有利于芯片封装超薄化、小型化。
在下文中,将参照附图更详细地描述根据示例实施例的封装结构。
图7是示出根据示例实施例的利用倒装芯片封装方法将图4的传感器芯片接合到基板而形成的封装结构的示意图,图8是示出根据示例实施例的利用倒装芯片封装方法将图4的传感器芯片接合到基板而形成的封装结构的剖视图。
在示例实施例中,参照图7和图8,封装结构可以包括基板10、设置在基板10上的焊盘(也可以称为基板焊盘)102、芯片本体20以及设置在芯片本体20上的焊盘202,其中,焊盘102和焊盘202通过连接导体30彼此电连接。基板10可以是本领域常用于电子产品的成像设备上的任何类型的基板。焊盘202可以包括能够导电的金属材料,诸如金、银、铜等。连接导体30可以包括焊球30。然而,实施例不限于此,连接导体30也可以包括焊线。
基板10可以包括第二连接区域,焊盘102可以设置在第二连接区域上。焊盘102可以具有与上面描述的焊盘202的构造基本相同的构造。具体地,焊盘102可以包括端子部和曲面形凹部。端子部可以包括彼此相对的第一表面和第二表面,并且曲面形凹部可以形成在第一表面和第二表面中的面对焊盘202的表面中。在示例实施例中,曲面形凹部可以具有凹球面形曲面或凹椭球面形曲面,端子部可以具有正方体形状、长方体形状或圆柱体形状。然而,实施例不限于此,曲面形凹部可以具有除了凹球面形曲面和凹椭球面形曲面之外的各种其他内凹形状,并且端子部可以具有除了正方体形状和长方体形状之外的其他棱柱体形状。通常,曲面形凹部可以形成在端子部的表面的中心部分处。
在示例实施例的封装结构中,焊盘102和焊盘202可以均具有曲面形凹部,曲面形凹部能够扩大焊盘容纳空间,并且曲面形凹部可以彼此面对以形成包覆空腔(见图8),因此,相对的两个焊盘102和202可以具有“包裹”效应。包覆空腔可以完全包覆连接导体30。然而,示例实施例不限于此,包覆空腔可以部分包覆连接导体30。在示例实施例中,通过利用相对的两个焊盘102和202的凹形曲面形成的包覆空腔包覆连接导体30,能够避免连接导体30溢出焊盘,避免或降低由于相邻连接导体30的溢出后接触而导致的短路的可能性。此外,通过利用包覆空腔包覆连接导体30还能够提高连接导体30的连接强度。
在示例实施例中,焊盘102和焊盘202可以具有彼此相同的尺寸,也就是说,焊盘102和焊盘202可以具有尺寸彼此相同的曲面形凹部。在这种情况下,焊盘102包覆连接导体30的一部分,焊盘202包覆连接导体30的另一部分,并且连接导体30的所述一部分的体积可以与连接导体30的所述另一部分的体积相同。在另一示例实施例中,焊盘102和焊盘202可以具有尺寸彼此不同的曲面形凹部。在这种情况下,焊盘102包覆连接导体30的一部分,焊盘202包覆连接导体30的另一部分,并且连接导体30的所述一部分的体积可以与连接导体30的所述另一部分的体积不同。可选地,连接导体30的被焊盘202包覆的部分的体积可以大于连接导体30的被焊盘102包覆的部分的体积,在这种情形下,能够形成具有稳定结构的包覆体。
在另一示例实施例中,可以采用图3所示的现有的矩形形状的平面型焊盘来代替上述焊盘102。
示例实施例可以提供一种焊盘,该焊盘通过包括曲面形凹部可以提高连接导体与焊盘的接触面积,进而提高连接强度,从而提高芯片封装的可靠性,降低或避免断路失效的可能性。另外,焊盘(诸如芯片焊盘)的曲面形凹部能够使连接导体(诸如焊球)下沉到焊盘内,因此,能够在一定程度上降低芯片的整体封装高度。
示例实施例可以提供一种封装结构,封装结构具有均包括曲面形凹部的芯片焊盘和基板焊盘,曲面形凹部能够扩大焊盘容纳空间。焊接时,彼此面对的焊盘能够形成包覆空腔(从而具有“包裹”效应),利用包覆空腔包覆连接导体,能够避免连接导体溢出焊盘,降低或避免由于相邻连接导体的溢出后接触而导致的短路的可能性。此外,利用包覆空腔包覆连接导体还能够提高连接导体的连接强度。
应理解的是,在此描述的示例实施例应当仅以描述性含义来考虑,而不是为了限制的目的。每个示例实施例内的特征或方面的描述通常应被认为可用于其他示例实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或更多个示例实施例,但是本领域普通技术人员将理解的是,在不脱离如由权利要求限定的精神和范围的情况下,可以在其中进行形式和细节上的各种改变。
Claims (10)
1.一种焊盘,所述焊盘包括:
端子部,具有第一表面和与所述第一表面相对的第二表面;以及
曲面形凹部,形成在所述第一表面和所述第二表面中的一个表面中,
其中,所述曲面形凹部被构造为包覆连接导体的一部分。
2.根据权利要求1所述的焊盘,其中,所述曲面形凹部包括凹球面形曲面或凹椭球面形曲面。
3.根据权利要求1所述的焊盘,其中,所述端子部的形状为棱柱体或圆柱体。
4.根据权利要求1所述的焊盘,其中,所述曲面形凹部的深度小于或等于所述端子部的高度。
5.一种封装结构,所述封装结构包括:
基板,包括第一连接区域;
芯片本体,包括第二连接区域;
基板焊盘,设置在所述第一连接区域上;
芯片焊盘,设置在所述第二连接区域上;以及
连接导体,连接所述基板焊盘和所述芯片焊盘,
其中,所述芯片焊盘包括:第一端子部,具有第一表面和与所述第一表面相对的第二表面;以及第一曲面形凹部,形成在所述第一表面和所述第二表面中的一个表面中,并且
其中,所述第一曲面形凹部包覆所述连接导体的第一部分。
6.根据权利要求5所述的封装结构,其中,所述基板焊盘包括:第二端子部,具有第三表面和与所述第三表面相对的第四表面;以及第二曲面形凹部,形成在所述第三表面和所述第四表面中的一个表面中,
其中,所述第二曲面形凹部包覆所述连接导体的第二部分。
7.根据权利要求5所述的封装结构,其中,所述连接导体包括焊球。
8.根据权利要求6所述的封装结构,其中,所述基板焊盘和所述芯片焊盘形成包覆空腔,并且
其中,所述包覆空腔完全包覆所述连接导体。
9.根据权利要求6所述的封装结构,其中,所述基板焊盘和所述芯片焊盘形成包覆空腔,并且
其中,所述包覆空腔部分包覆所述连接导体。
10.一种装置,所述装置包括:
第一焊盘,包括被构造为包覆在连接导体周围的第一凹面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310301066.3A CN116435279A (zh) | 2023-03-24 | 2023-03-24 | 焊盘与包括该焊盘的封装结构和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310301066.3A CN116435279A (zh) | 2023-03-24 | 2023-03-24 | 焊盘与包括该焊盘的封装结构和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116435279A true CN116435279A (zh) | 2023-07-14 |
Family
ID=87086524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310301066.3A Pending CN116435279A (zh) | 2023-03-24 | 2023-03-24 | 焊盘与包括该焊盘的封装结构和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116435279A (zh) |
-
2023
- 2023-03-24 CN CN202310301066.3A patent/CN116435279A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10206285B1 (en) | Stackable via package and method | |
US6759737B2 (en) | Semiconductor package including stacked chips with aligned input/output pads | |
JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
US6586830B2 (en) | Semiconductor device with an interposer | |
JP3874062B2 (ja) | 半導体装置 | |
US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
US6445064B1 (en) | Semiconductor device | |
US6124546A (en) | Integrated circuit chip package and method of making the same | |
US7939920B2 (en) | Multiple die integrated circuit package | |
US20080197479A1 (en) | Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same | |
KR20160034113A (ko) | 캐스케이드 칩 스택을 갖는 반도체 패키지 | |
US9252123B2 (en) | Multi-chip package and method of manufacturing the same | |
US11984420B2 (en) | Semiconductor device | |
US6369407B1 (en) | Semiconductor device | |
US7495255B2 (en) | Test pads on flash memory cards | |
JP3818359B2 (ja) | 半導体装置、回路基板及び電子機器 | |
US20020093093A1 (en) | Semiconductor package with stacked dies | |
US8354744B2 (en) | Stacked semiconductor package having reduced height | |
CN116435279A (zh) | 焊盘与包括该焊盘的封装结构和装置 | |
CN116525300A (zh) | 电容器布线和包括电容器布线的电子设备 | |
US8399998B2 (en) | Semiconductor package requiring reduced manufacturing processes | |
KR100401501B1 (ko) | 칩 스택 패키지 | |
JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
US11705421B2 (en) | Apparatus including solder-core connectors and methods of manufacturing the same | |
KR100996982B1 (ko) | 다중 다이 집적회로 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |