CN116435247A - 一种半导体晶圆划片道制作工艺 - Google Patents
一种半导体晶圆划片道制作工艺 Download PDFInfo
- Publication number
- CN116435247A CN116435247A CN202310422190.5A CN202310422190A CN116435247A CN 116435247 A CN116435247 A CN 116435247A CN 202310422190 A CN202310422190 A CN 202310422190A CN 116435247 A CN116435247 A CN 116435247A
- Authority
- CN
- China
- Prior art keywords
- silicon oxide
- oxide layer
- layer
- photoresist layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 56
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 45
- 239000011248 coating agent Substances 0.000 claims abstract description 25
- 238000000576 coating method Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 30
- 238000007747 plating Methods 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims 1
- 230000003313 weakening effect Effects 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000007605 air drying Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011532 electronic conductor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
本发明公开了一种半导体晶圆划片道制作工艺，在半导体晶圆背面沉积氧化硅层，在沉积氧化硅层表面上涂覆光刻胶层，采用干法蚀刻对晶圆本体完成划片道槽刻蚀，采用湿法蚀刻去除涂覆的光刻胶层，采用湿法蚀刻去除沉积的氧化硅层，通过在金属镀层表面沉积氧化硅层，可以保护盲孔侧壁以及底部的电镀金属层，同时可以减少盲孔以及附近位置处所要涂覆光刻胶层的厚度，从而减弱光刻胶层对曝光显影的影响，较薄的光刻胶层提升曝光和显影性能，从而可以快速定位曝光显影所要制作划片道图形位置，可以清晰精确找到盲孔附近位置的划片道制作位置，确保划片道制作质量。
Description
技术领域
本发明涉及半导体晶圆制造技术领域，具体涉及一种半导体晶圆划片道制作工艺。
背景技术
随着电子和半导体器件封装的小型化、集成化与高密度化，以及三维封装技术的不断发展，盲孔技术也逐步应用在晶圆芯片上，半导体晶圆制造过程中，在芯片背面实现盲孔制作，以及在盲孔侧的晶圆芯片背面电镀金属层，为满足封装晶圆上不同功能器件需求，需要通过光刻划片分离晶圆上各个封装芯片，光刻划片过程中需要切割电镀金属层厚度，以完成划片道制作。传统方法制作划片道时，通常采用光刻胶直接涂覆在电镀金属层表面，再通过曝光、显影以及烘烤固化，制作出划片道图形，最后采用湿法刻蚀工艺完成划片道制作。
传统方法制作划片道时存在以下问题：一是在划片道图形位置采用湿法刻蚀工艺去除电镀金属层均匀性较差，划片道扭曲或深度不一致容易造成后续划片切割工艺影响，导致未去除完全的电镀金属层在划片切割过程中进入划片槽内，残留在划片槽内的电镀金属碎屑杂质会导致刀片磨损不均匀而破损，从而导致晶圆划片崩边的情况产生；二是晶圆芯片背面存在盲孔，为保护盲孔侧壁以及底部的电镀金属层，并保证光刻胶在盲孔内附着力，需要在盲孔位置涂覆光刻胶厚度增大，造成盲孔附近位置的光刻胶厚度同样增大，较厚光刻胶导致曝光显影存在一定难度，容易出现曝光不足，显影不良等现象，容易造成盲孔附近位置的划片道制作出现偏差，影响划片道的制作质量。
发明内容
本发明的目的在于提供一种半导体晶圆划片道制作工艺，用于解决现有技术中盲孔附近位置处所要制作划片道出现偏差的问题。
本发明的目的可以通过以下技术方案实现：
一种半导体晶圆划片道制作工艺，包括以下步骤：
步骤S1、在半导体晶圆背面沉积氧化硅层，晶圆本体背面具有盲孔和金属镀层，所述金属镀层沿所述晶圆本体背面轮廓均匀电镀沉积，并将所述氧化硅层均匀沉积在所述金属镀层上；
步骤S2、在沉积氧化硅层表面上涂覆光刻胶层，所述光刻胶层均匀涂覆在所述氧化硅层上，并完成曝光、显影和烘烤固化；
步骤S3、采用干法蚀刻对晶圆本体完成划片道槽刻蚀，根据划片道图形完成制作划片道槽，所述划片道槽的槽深度不小于所述金属镀层、所述氧化硅层和所述光刻胶层三者厚度之和；
步骤S4、采用湿法蚀刻去除涂覆的光刻胶层，并清洗干燥所述晶圆本体背面；
步骤S5、采用湿法蚀刻去除沉积的氧化硅层，并清洗干燥所述晶圆本体背面。
作为本发明进一步的方案：所述步骤S1中沉积氧化硅层之前对晶圆本体背面进行清洗，去除表面微粒。
作为本发明进一步的方案：所述步骤S1中晶圆本体背面采用等离子体增强化学气相沉积工艺得到沉积氧化硅层。
作为本发明进一步的方案：所述氧化硅层的沉积厚度为3-6μm。
作为本发明进一步的方案：所述步骤S2中烘烤固化温度为90℃-100℃。
作为本发明进一步的方案：所述步骤S2中所述光刻胶层的涂覆厚度为3-6μm。
作为本发明进一步的方案：所述步骤S3中所述划片道槽沿所述晶圆本体截面方向上延伸，延伸至所述晶圆本体截面深度为1-4μm。
本发明的有益效果：
(1)通过在金属镀层表面沉积氧化硅层，可以保护盲孔侧壁以及底部的电镀金属层，同时可以减少盲孔以及附近位置处所要涂覆光刻胶层的厚度，从而减弱光刻胶层对曝光显影的影响，较薄的光刻胶层提升曝光和显影性能，从而可以快速定位曝光显影所要制作划片道图形位置，可以清晰精确找到盲孔附近位置的划片道制作位置，确保划片道制作质量；
(2)与传统方法中直接在金属镀层上涂覆光刻胶层相比较，所增加氧化硅层后，可以减少控制光刻胶层厚度，本发明将光刻胶层附着在沉积氧化硅层上，沉积氧化硅层表面粗糙不平整，从而可以提升光刻胶层的附着力，氧化硅层对金属镀层进行防护，且在光刻胶层进行显影曝光过程中不会对盲孔以及附近的金属镀层产生影响；
(3)采用干法蚀刻工艺去除光刻胶层、氧化硅层和金属镀层均匀性较好，可以确保刻蚀光刻胶层、氧化硅层和金属镀层厚度方向上刻蚀完全，以使刻蚀形成的划片道槽规整且深度一致，避免影响后续划片切割工艺影响，以防止未去除完全的电镀金属层在划片切割过程中进入划片槽内，从而避免因残留在划片槽内的电镀金属碎屑杂质导致刀片磨损不均匀而破损，以防止晶圆本体划片崩边的情况产生；
(4)划片道槽沿晶圆本体截面方向上延伸，所形成的划片道槽可以在晶圆本体上产生刻蚀凹槽，产生的蚀刻凹槽可以减少后续晶圆切片时再次进行开槽工序，在刻蚀凹槽位置即可完成晶圆切片工序处理，此外产生的蚀刻凹槽是将上方光刻胶层、氧化硅层和金属镀层完全去除后形成，以防止切片工作热量将光刻胶层、氧化硅层和金属镀层产生的杂质带入划片槽内，从而减少对后续晶圆划片切割产生的影响，提升晶圆划片切割质量。
附图说明
下面结合附图对本发明作进一步的说明。
图1是本发明的方法流程图；
图2是本发明的晶圆本体截面示意图；
图3是本发明的S1步骤处理示意图；
图4是本发明的S2步骤处理示意图；
图5是本发明的S3步骤处理示意图；
图6是本发明的S4步骤处理示意图；
图7是本发明的S5步骤处理示意图。
图中：10、晶圆本体；20、盲孔；30、金属镀层；40、氧化硅层；50、光刻胶层；60、划片道槽。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，指示方位或位置关系的术语为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；在本发明的描述中，“多个”“若干”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
请参阅图1所示，本发明为一种半导体晶圆划片道制作工艺，包括以下步骤：
步骤S1、如图2所示晶圆本体10截面示意图，晶圆本体10背面具有盲孔20和金属镀层30，在半导体晶圆背面沉积氧化硅层40，以使金属镀层30沿晶圆本体10背面轮廓均匀电镀沉积，并将氧化硅层40均匀沉积在金属镀层30上，完成沉积氧化硅层40的晶圆本体10如图3所示。
本步骤中沉积氧化硅层40之前对晶圆本体10背面进行清洗，清洗处理是采用去离子水冲洗晶圆本体10背面，并用氮气风干晶圆本体10背面，最后将晶圆本体10背面放置在烘干箱内干燥10—20秒，确保晶圆本体10背面清洁干燥，以达到去除表面微粒的效果，避免因残留的表面微粒影响沉积氧化硅层40的均匀性。
本步骤中晶圆本体10背面采用等离子体增强化学气相沉积工艺得到沉积氧化硅层40，等离子体增强化学气相沉积工艺：在沉积室利用辉光放电使其电离后在金属镀层30上进行化学反应沉积的氧化硅层40薄膜制备，能够在保持或提高沉积速率的同时降低工艺温度，可以保证沉积在金属镀层30上的氧化硅层40均匀，且附着牢靠；沉积工艺完成后氧化硅层40的沉积厚度为3-6μm，通过在涂覆光刻胶层50之前将氧化硅层40沉积在金属镀层30上，可以保护盲孔20侧壁以及底部的电镀金属层，同时可以减少盲孔20以及附近位置处所要涂覆光刻胶层50的厚度，从而减弱光刻胶层50对曝光显影的影响，较薄的光刻胶层50提升曝光和显影性能，从而可以快速定位曝光显影所要制作划片道图形位置，可以清晰精确找到盲孔20附近位置的划片道制作位置，确保划片道制作质量。
步骤S2、在沉积氧化硅层40表面上涂覆光刻胶层50，光刻胶层50均匀涂覆在氧化硅层40上，并完成曝光、显影和烘烤固化，完成涂覆光刻胶层50的晶圆本体10如图4所示。
本步骤中沉积氧化硅层40后的晶圆本体10进入曝光机，经过曝光12—18秒，曝光后进行烘烤，烘烤温度为90℃，时间为60秒，再进行显影时间为45—50秒，显影后进行固化烘烤，烘烤固化温度为100℃；所要均匀涂覆光刻胶层50的涂覆厚度为3-6μm，与传统方法中直接在金属镀层30上涂覆光刻胶层50相比较，可以控制光刻胶层50厚度在6μm以下，减少涂覆光刻胶层50的厚度，本发明将光刻胶层50附着在沉积氧化硅层40上，沉积氧化硅层40表面粗糙不平整，从而可以提升光刻胶层50的附着力，氧化硅层40对金属镀层30进行防护，且在光刻胶层50进行显影曝光过程中不会对盲孔20以及附近的金属镀层30产生影响。
步骤S3、采用干法蚀刻对晶圆本体10完成划片道槽60刻蚀，根据划片道图形完成制作划片道槽60，划片道槽60的槽深度不小于金属镀层30、氧化硅层40和光刻胶层50三者厚度之和，完成涂覆光刻胶层50的晶圆本体10如图5所示。
本步骤中采用干法蚀刻是用等离子体进行薄膜刻蚀的技术，干法蚀刻时温度可以为10-40℃，压力可以为30-50mToor，刻蚀气体可以为C4F8和Ar的混合气体，采用干法蚀刻工艺去除光刻胶层50、氧化硅层40和金属镀层30均匀性较好，可以确保刻蚀光刻胶层50、氧化硅层40和金属镀层30厚度方向上刻蚀完全，以使刻蚀形成的划片道槽60规整且深度一致，避免影响后续划片切割工艺影响，以防止未去除完全的电镀金属层在划片切割过程中进入划片槽内，从而避免因残留在划片槽内的电镀金属碎屑杂质导致刀片磨损不均匀而破损，以防止晶圆本体10划片崩边的情况产生。
本步骤中划片道槽60沿晶圆本体10截面方向上延伸，延伸至晶圆本体10截面深度为1-4μm，所形成的划片道槽60可以在晶圆本体10上产生刻蚀凹槽，产生的蚀刻凹槽可以减少后续晶圆切片时再次进行开槽工序，在刻蚀凹槽位置即可完成晶圆切片工序处理；此外产生的蚀刻凹槽是将上方光刻胶层50、氧化硅层40和金属镀层30完全去除后形成，以防止切片工作热量将光刻胶层50、氧化硅层40和金属镀层30产生的杂质带入划片槽内，从而减少对后续晶圆划片切割产生的影响，提升晶圆划片切割质量。
步骤S4、采用湿法蚀刻去除涂覆的光刻胶层50，并清洗干燥晶圆本体10背面，完成去除光刻胶层50的晶圆本体10如图6所示。
本步骤中，划片道槽60制作完成后，对金属镀层30上方的氧化硅层40和光刻胶层50分别去除，确保剥离去除完全，光刻胶层50去除过程中，所采用的湿法蚀刻是利用N－甲基吡咯烷酮对氧化硅层40表面进行去胶处理，并用去离子水清洗干净，最后采用氮气风干。
步骤S5、采用湿法蚀刻去除沉积的氧化硅层40，并清洗干燥晶圆本体10背面，完成去除氧化硅层40的晶圆本体10如图7所示。
本步骤中，氧化硅层40去除过程中，所采用的湿法蚀刻是利用40％的氢氟酸与乙二醇以8:90的比例混合，温度控制在70℃-80℃混合，对金属镀层30表面进行去除氧化硅层40，并用去离子水清洗干净，最后采用氮气风干，最后获得晶圆本体10上制作完成的划片道槽60。
以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。
Claims (7)
1.一种半导体晶圆划片道制作工艺，其特征在于，包括以下步骤：
步骤S1、在半导体晶圆背面沉积氧化硅层(40)，晶圆本体(10)背面具有盲孔(20)和金属镀层(30)，所述金属镀层(30)沿所述晶圆本体(10)背面轮廓均匀电镀沉积，并将所述氧化硅层(40)均匀沉积在所述金属镀层(30)上；
步骤S2、在沉积氧化硅层(40)表面上涂覆光刻胶层(50)，所述光刻胶层(50)均匀涂覆在所述氧化硅层(40)上，并完成曝光、显影和烘烤固化；
步骤S3、采用干法蚀刻对晶圆本体(10)完成划片道槽(60)刻蚀，根据划片道图形完成制作划片道槽(60)，所述划片道槽(60)的槽深度不小于所述金属镀层(30)、所述氧化硅层(40)和所述光刻胶层(50)三者厚度之和；
步骤S4、采用湿法蚀刻去除涂覆的光刻胶层(50)，并清洗干燥所述晶圆本体(10)背面；
步骤S5、采用湿法蚀刻去除沉积的氧化硅层(40)，并清洗干燥所述晶圆本体(10)背面。
2.根据权利要求1所述的一种半导体晶圆划片道制作工艺，其特征在于，所述步骤S1中沉积氧化硅层(40)之前对晶圆本体(10)背面进行清洗，去除表面微粒。
3.根据权利要求1所述的一种半导体晶圆划片道制作工艺，其特征在于，所述步骤S1中晶圆本体(10)背面采用等离子体增强化学气相沉积工艺得到沉积氧化硅层(40)。
4.根据权利要求3所述的一种半导体晶圆划片道制作工艺，其特征在于，所述氧化硅层(40)的沉积厚度为3-6μm。
5.根据权利要求1所述的一种半导体晶圆划片道制作工艺，其特征在于，所述步骤S2中烘烤固化温度为90℃-100℃。
6.根据权利要求1所述的一种半导体晶圆划片道制作工艺，其特征在于，所述步骤S2中所述光刻胶层(50)的涂覆厚度为3-6μm。
7.根据权利要求1所述的一种半导体晶圆划片道制作工艺，其特征在于，所述步骤S3中所述划片道槽(60)沿所述晶圆本体(10)截面方向上延伸，延伸至所述晶圆本体(10)截面深度为1-4μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310422190.5A CN116435247A (zh) | 2023-04-19 | 2023-04-19 | 一种半导体晶圆划片道制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310422190.5A CN116435247A (zh) | 2023-04-19 | 2023-04-19 | 一种半导体晶圆划片道制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116435247A true CN116435247A (zh) | 2023-07-14 |
Family
ID=87094121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310422190.5A Pending CN116435247A (zh) | 2023-04-19 | 2023-04-19 | 一种半导体晶圆划片道制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116435247A (zh) |
-
2023
- 2023-04-19 CN CN202310422190.5A patent/CN116435247A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20160058031A (ko) | Vnand 홀 에칭을 위한 도금된 금속 하드 마스크 | |
| JP6377449B2 (ja) | ウエーハの分割方法 | |
| WO2022198949A1 (zh) | 半导体结构的制作方法 | |
| CN116435247A (zh) | 一种半导体晶圆划片道制作工艺 | |
| US8084832B2 (en) | Semiconductor device | |
| US7709393B2 (en) | Method for manufacturing semiconductor device | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| KR100388232B1 (ko) | 유리기판상의 격자패턴 형성방법 | |
| KR100420559B1 (ko) | 파티클 발생의 억제가 가능한 반도체 장치의 제조방법 | |
| JPH0458167B2 (zh) | ||
| KR100840498B1 (ko) | 반도체소자의 패턴 붕괴 방지 방법 | |
| JPS5936929A (ja) | 半導体装置の製造方法 | |
| JP2002134451A (ja) | 半導体装置の製造方法 | |
| CN116884884B (zh) | 栅极侧墙icp刻蚀用暖机片及其制备方法、暖机方法 | |
| KR100650902B1 (ko) | 반도체 금속 배선 및 그 제조방법 | |
| KR101064555B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| CN115376895A (zh) | 图案化结构及其制造方法 | |
| CN114597122A (zh) | 一种半导体芯片的划片工艺改进方法 | |
| CN114582719A (zh) | 一种应用于bis的减薄方法 | |
| CN114361099A (zh) | 一种深硅刻蚀方法 | |
| KR100617044B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100526470B1 (ko) | 플래쉬 메모리의 게이트 형성방법 | |
| CN115036218A (zh) | 铜互连结构的制备方法 | |
| KR100193651B1 (ko) | 웨이퍼 백사이드의 박막 제거방법 | |
| CN114203546A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |