CN116435185A - Sgt mos器件及其制作方法 - Google Patents

Sgt mos器件及其制作方法 Download PDF

Info

Publication number
CN116435185A
CN116435185A CN202310419365.7A CN202310419365A CN116435185A CN 116435185 A CN116435185 A CN 116435185A CN 202310419365 A CN202310419365 A CN 202310419365A CN 116435185 A CN116435185 A CN 116435185A
Authority
CN
China
Prior art keywords
region
type doped
conductivity type
amorphous
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310419365.7A
Other languages
English (en)
Inventor
邱立军
王丽
刘秀勇
钱佳成
马栋
李志国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202310419365.7A priority Critical patent/CN116435185A/zh
Publication of CN116435185A publication Critical patent/CN116435185A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请涉及半导体集成电路制造技术领域，具体涉及一种SGT MOS器件及其制作方法。通过等离子体注入第一导电类型杂质，在深沟槽两侧的外延层上层形成第一导电类型掺杂沟道区；通过等离子体注入第二导电类型杂质，在第一导电类型掺杂沟道区上的外延层表层形成第二导电类型掺杂源区；开设接触孔，使得接触孔依次穿过第二导电类型掺杂源区延伸至第一导电类型掺杂沟道区中；进行非晶元素离子注入，使得在接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区；向接触孔的底端注入第一导电类型杂质，使得在接触孔底端外周的非晶掺杂区中形成第一导电类型掺杂接触区；其中第一导电类型掺杂接触区与第一导电类型掺杂沟道区之间间隔非晶掺杂区。

Description

SGT MOS器件及其制作方法
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种SGT MOS器件及其制作方法。
背景技术
随着手机快充、无刷电机的兴起，中压MOSFET的需求越来越大，中压功率器件开始蓬勃发展。SGT(Shiled Gate Trench，屏蔽栅沟槽)MOEFET作为中MOSFET的代表，被作为开关器件广泛应用于电源管理系统，是核心的功率控制部件。
SGT MOEFET包括在外延层中形成的栅极结构和位于所述栅极结构两侧的有源区，栅极结构包括位于深沟槽中的屏蔽多晶硅结构和多晶硅栅结构，其中该屏蔽多晶硅结构位于深沟槽的下部，多晶硅栅结构位于深沟槽的上部。屏蔽多晶硅结构、多晶硅栅结构和深沟槽之间相互隔离。该有源区的顶层形成沟道区，位于沟道区上的外延层表层形成源区。通过接触孔将该源区引出，通常在用于引出源区的接触孔的底端周围形成重掺杂接触区，该重掺杂接触区与沟道区接触。
该沟道区决定了器件的阈值电压，相关技术中的重掺杂接触区与沟道区通常为同型元素，且重掺杂接触区的掺杂浓度比沟道区的掺杂浓度高两个数量级，在后续退火过程中重掺杂接触区会发生横向扩散从而影响沟道区的掺杂浓度，进而使得阈值电压参数升高、离散，对于小尺寸的半导体器件，接触孔注入形成的接触区产生的影响会显著增加，这将不利于小尺寸MOS器件的开发。
发明内容
本申请提供了一种SGT MOS器件及其制作方法，可以解决相关技术中重掺杂接触区会发生横向扩散从而影响沟道区的掺杂浓度，进而使得阈值电压参数升高、离散的问题。
为了解决背景技术中所述的技术问题，本申请的第一方面提供一种SGT MOS器件制造方法，所述SGT MOS器件制造方法包括以下步骤：
提供半导体底层，所述半导体底层包括半导体衬底和形成于所述半导体衬底上的外延层，深沟槽从所述外延层的上表面向下延伸，栅多晶硅结构位于所述深沟槽的上部，所述栅多晶硅结构和所述深沟槽之间相互隔离；
通过等离子体注入第一导电类型杂质，在所述深沟槽两侧的外延层上层形成第一导电类型掺杂沟道区；
通过等离子体注入第二导电类型杂质，在所述第一导电类型掺杂沟道区上的外延层表层形成第二导电类型掺杂源区；
开设接触孔，使得所述接触孔依次穿过所述第二导电类型掺杂源区延伸至所述第一导电类型掺杂沟道区中；
进行非晶元素离子注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区；
向所述接触孔的底端注入第一导电类型杂质，使得在所述接触孔底端外周的非晶掺杂区中形成第一导电类型掺杂接触区；其中所述第一导电类型掺杂接触区与所述第一导电类型掺杂沟道区之间间隔所述非晶掺杂区。
可选地，所述进行非晶元素离子注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区的步骤，包括：
以40Kev的注入能量，在1x1015atoms/cm2的注入剂量下，进行非晶元素离子的垂直注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区。
可选地，所述进行非晶元素离子注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区中，所述非晶元素离子为碳元素离子。
可选地，所述向所述接触孔的底端注入第一导电类型杂质，使得在所述接触孔底端外周的非晶掺杂区中形成第一导电类型掺杂接触区的步骤，包括：
先以25Kev的注入能量，在1x1015atoms/cm2的注入剂量下，进行氟化硼离子的垂直注入；
再以30Kev的注入能量，在8.7x1013atoms/cm2的注入剂量下，进行硼离子的垂直注入，在所述接触孔底端外周的非晶掺杂区中形成第一导电类型掺杂接触区。
为了解决背景技术中所述的技术问题，本申请的第二方面提供一种SGT MOS器件结构，所述SGT结构包括半导体衬底和形成于所述半导体衬底上的外延层，还包括：
深沟槽，所述深沟槽从所述外延层的上表面向下延伸；
栅多晶硅结构，所述栅多晶硅结构位于所述深沟槽的上部，所述栅多晶硅结构和所述深沟槽之间相互隔离；
第一导电类型掺杂沟道区，所述第一导电类型掺杂沟道区形成于所述深沟槽两侧的外延层的上层；
第二导电类型掺杂源区，所述第二导电类型掺杂源区形成于所述第一导电类型掺杂沟道区上的外延层表层；
接触孔，所述接触孔穿过所述第二导电类型掺杂源区延伸至所述第一导电类型掺杂沟道区中；
第一导电类型掺杂接触区，所述第一导电类型掺杂接触区形成于所述接触孔底端周围的所述第一导电类型掺杂沟道区中；
非晶掺杂区，所述非晶掺杂区形成于所述第一导电类型掺杂接触区外周的所述第一导电类型掺杂沟道区中。
可选地，所述非晶掺杂区中的杂质为碳离子。
可选地，所述非晶掺杂区是通过在40Kev的注入能量、在1x1015atoms/cm2剂量下进行非晶元素离子掺杂注入形成。
本申请技术方案，至少包括如下优点：本实施例提供的SGT MOS器件制造方法及SGT MOS器件，能够在第一导电类型掺杂接触区外周与第一导电类型掺杂沟道区之间形成非晶掺杂区，通过该非晶掺杂区将第一导电类型掺杂接触区与第一导电类型掺杂沟道区之间相隔离，避免因第一导电类型掺杂接触区中的杂质扩散影响第一导电类型掺杂沟道区的浓度，进而避免影响器件的阈值电压。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请一实施中SGT MOS器件制造方法的流程图；
图2示出了步骤S1中的半导体结构示意图；
图3示出了步骤S4完成后的器件剖视结构示意图；
图4示出了本申请一实施例提供的SGT MOS器件结构的剖视结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参照图1，其示出了本申请一实施中SGT MOS器件制造方法的流程图，从图1中可以看出，该SGT MOS器件制造方法包括以下步骤：
步骤S1：提供半导体底层，所述半导体基层包括半导体衬底和形成于所述半导体衬底上的外延层，深沟槽从所述外延层的上表面向下延伸，屏蔽多晶硅结构位于所述深沟槽的下部，所述栅多晶硅结构位于所述深沟槽的上部，所述屏蔽多晶硅结构、所述栅多晶硅结构和所述深沟槽之间相互隔离。
参照图2，其示出了步骤S1中的半导体结构示意图，从图2中可以看出，该半导体底层包括半导体衬底100和形成于所述半导体衬底100上的外延层200，深沟槽300从所述外延层200的上表面向下延伸，栅多晶硅结构320位于所述深沟槽300的上部，所述栅多晶硅结构320和所述深沟槽300之间通过氧化层330相互隔离。该深沟槽300的下部还可以形成分别与深沟槽300和栅多晶硅结构320相隔离的屏蔽栅多晶硅310。
步骤S2：通过等离子体注入第一导电类型杂质，在所述深沟槽两侧的外延层上层形成第一导电类型掺杂沟道区。
可选地，该第一导电类型杂质可以为P型杂质。
步骤S3：通过等离子体注入第二导电类型杂质，在所述第一导电类型掺杂沟道区上的外延层表层形成第二导电类型掺杂源区。
可选地，该第二导电类型杂质可以为N型杂质。
步骤S4：开设接触孔，使得所述接触孔依次穿过所述第二导电类型掺杂源区延伸至所述第一导电类型掺杂沟道区中。
参照图3，其示出了步骤S4完成后的器件剖视结构示意图，本实施例中该第一导电类型为P型，该第二导电类型为N型。从图3中可以看出，在所述深沟槽300两侧的外延层200上层形成P型掺杂沟道区410，在所述P型掺杂沟道区410上的外延层200表层形成N型掺杂源区420，所形成的接触孔340穿过所述N型掺杂源区420延伸至所述P型掺杂沟道区410中。
步骤S5：进行非晶元素离子注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区。
其中，在进行非晶元素离子注入时，可以采用碳元素离子进行注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成，碳掺杂区。该第一导电类型可以为P型。
示例性地，在进行步骤S5时可以以40Kev的注入能量，在1x1015atoms/cm2的注入剂量下，进行碳元素离子的垂直注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区。
步骤S6：向所述接触孔的底端注入第一导电类型杂质，使得在所述接触孔底端外周的非晶掺杂区中形成第一导电类型掺杂接触区；其中所述第一导电类型掺杂接触区与所述第一导电类型掺杂沟道区之间间隔所述非晶掺杂区。
示例性地，在进行步骤S6时，可以先以25Kev的注入能量，在1x1015atoms/cm2的注入剂量下，进行氟化硼离子的垂直注入；再以30Kev的注入能量，在8.7x1013atoms/cm2的注入剂量下，进行硼离子的垂直注入，在所述接触孔底端外周的非晶掺杂区中形成第一导电类型掺杂接触区。
参照图4，其示出了步骤S6完成后的器件剖视结构示意图，本实施例中，该第一导电类型可以为P型，第二导电类型为N型，该非晶元素离子可以为碳元素离子。
从图4中可以看出，步骤S6完成后，在图3的基础上，接触孔340底端外周的P型掺杂沟道区410中形成碳掺杂区350，在接触孔340底端外周的碳掺杂区350中形成P型掺杂接触区430；其中P型掺杂接触区430与P型掺杂沟道区410之间间隔该碳掺杂区350。
本申请还提供一种SGT MOS器件结构，该SGT MOS器件结构由图1所示的SGT MOS器件制造方法制造而成。
参照图4，其也示出了本申请一实施例提供的SGT MOS器件结构的剖视结构示意图，本实施例中第一导电类型为P型，第二导电类型为N型。在其他实施例中第一导电类型可以为N型，第二导电类型为P型。
从图4中可以看出，该SGT MOS器件结构包括半导体衬底100和形成于所述半导体衬底100上的外延层200，还包括：
深沟槽300，所述深沟槽300从所述外延层200的上表面向下延伸。
栅多晶硅结构320，所述栅多晶硅结构320位于所述深沟槽300的上部，所述栅多晶硅结构320和所述深沟槽300之间相互隔离。
P型掺杂沟道区410，所述P型掺杂沟道区410形成于所述深沟槽300两侧的外延层200的上层。
N型掺杂源区420，所述N型掺杂源区420形成于所述P型掺杂沟道区410上的外延层200表层。
接触孔340，所述接触孔340穿过所述N型掺杂源区420延伸至所述P型掺杂沟道区中。
P型掺杂接触区430，形成于所述接触孔340底端周围的所述P型掺杂沟道区410中。
碳掺杂区350，所述碳掺杂区350形成于所述P型掺杂接触区430外周的所述P型掺杂沟道区410中。
本实施例提供的SGT MOS器件制造方法及SGT MOS器件，能够在第一导电类型掺杂接触区外周与第一导电类型掺杂沟道区之间形成非晶掺杂区，通过该非晶掺杂区将第一导电类型掺杂接触区与第一导电类型掺杂沟道区之间相隔离，避免因第一导电类型掺杂接触区中的杂质扩散影响第一导电类型掺杂沟道区的浓度，进而避免影响器件的阈值电压。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (7)

1.一种SGT MOS器件制造方法，其特征在于，所述SGT MOS器件制造方法包括以下步骤：
提供半导体底层，所述半导体底层包括半导体衬底和形成于所述半导体衬底上的外延层，深沟槽从所述外延层的上表面向下延伸，栅多晶硅结构位于所述深沟槽的上部，所述栅多晶硅结构和所述深沟槽之间相互隔离；
通过等离子体注入第一导电类型杂质，在所述深沟槽两侧的外延层上层形成第一导电类型掺杂沟道区；
通过等离子体注入第二导电类型杂质，在所述第一导电类型掺杂沟道区上的外延层表层形成第二导电类型掺杂源区；
开设接触孔，使得所述接触孔依次穿过所述第二导电类型掺杂源区延伸至所述第一导电类型掺杂沟道区中；
进行非晶元素离子注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区；
向所述接触孔的底端注入第一导电类型杂质，使得在所述接触孔底端外周的非晶掺杂区中形成第一导电类型掺杂接触区；其中所述第一导电类型掺杂接触区与所述第一导电类型掺杂沟道区之间间隔所述非晶掺杂区。
2.如权利要求1所述的SGT MOS器件制造方法，其特征在于，所述进行非晶元素离子注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区的步骤，包括：
以40Kev的注入能量，在1x1015atoms/cm2的注入剂量下，进行非晶元素离子的垂直注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区。
3.如权利要求2所述的SGT MOS器件制造方法，其特征在于，所述进行非晶元素离子注入，使得在所述接触孔底端外周的第一导电类型掺杂沟道区中形成非晶掺杂区中，所述非晶元素离子为碳元素离子。
4.如权利要求1或2所述的SGT MOS器件制造方法，其特征在于，所述向所述接触孔的底端注入第一导电类型杂质，使得在所述接触孔底端外周的非晶掺杂区中形成第一导电类型掺杂接触区的步骤，包括：
先以25Kev的注入能量，在1x1015atoms/cm2的注入剂量下，进行氟化硼离子的垂直注入；
再以30Kev的注入能量，在8.7x1013atoms/cm2的注入剂量下，进行硼离子的垂直注入，在所述接触孔底端外周的非晶掺杂区中形成第一导电类型掺杂接触区。
5.一种SGT MOS器件结构，其特征在于，所述SGT结构包括半导体衬底和形成于所述半导体衬底上的外延层，还包括：
深沟槽，所述深沟槽从所述外延层的上表面向下延伸；
栅多晶硅结构，所述栅多晶硅结构位于所述深沟槽的上部，所述栅多晶硅结构和所述深沟槽之间相互隔离；
第一导电类型掺杂沟道区，所述第一导电类型掺杂沟道区形成于所述深沟槽两侧的外延层的上层；
第二导电类型掺杂源区，所述第二导电类型掺杂源区形成于所述第一导电类型掺杂沟道区上的外延层表层；
接触孔，所述接触孔穿过所述第二导电类型掺杂源区延伸至所述第一导电类型掺杂沟道区中；
第一导电类型掺杂接触区，所述第一导电类型掺杂接触区形成于所述接触孔底端周围的所述第一导电类型掺杂沟道区中；
非晶掺杂区，所述非晶掺杂区形成于所述第一导电类型掺杂接触区外周的所述第一导电类型掺杂沟道区中。
6.如权利要求1所述的SGT MOS器件，其特征在于，所述非晶掺杂区中的杂质为碳离子。
7.如权利要求6所述的SGT MOS器件，其特征在于，所述非晶掺杂区是通过在40Kev的注入能量、在1x1015atoms/cm2剂量下进行非晶元素离子掺杂注入形成。
CN202310419365.7A 2023-04-19 2023-04-19 Sgt mos器件及其制作方法 Pending CN116435185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310419365.7A CN116435185A (zh) 2023-04-19 2023-04-19 Sgt mos器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310419365.7A CN116435185A (zh) 2023-04-19 2023-04-19 Sgt mos器件及其制作方法

Publications (1)

Publication Number Publication Date
CN116435185A true CN116435185A (zh) 2023-07-14

Family

ID=87092415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310419365.7A Pending CN116435185A (zh) 2023-04-19 2023-04-19 Sgt mos器件及其制作方法

Country Status (1)

Country Link
CN (1) CN116435185A (zh)

Similar Documents

Publication Publication Date Title
US8030705B2 (en) Semiconductor device and method of fabricating the same
US9613804B2 (en) Method of manufacturing semiconductor devices which allows reproducible thinning of a semiconductor body of the semiconductor devices
KR20150105498A (ko) 저 비용의 반도체 소자 제조방법
US8310006B2 (en) Devices, structures, and methods using self-aligned resistive source extensions
JPH0969528A (ja) 半導体装置およびその製造方法
US9608057B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN114864666B (zh) Nldmos器件、nldmos器件的制备方法及芯片
US20120098056A1 (en) Trench device structure and fabrication
EP3024035A1 (en) Semiconductor device
US8796100B2 (en) Methods of manufacturing lateral diffused MOS devices with layout controlled body curvature and related devices
JP2011211078A (ja) 半導体装置及びその製造方法
EP3240040A1 (en) Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor
US10607880B2 (en) Die with buried doped isolation region
JP2004022769A (ja) 横型高耐圧半導体装置
US8829571B2 (en) Punch-through semiconductor device and method for producing same
CN115911087A (zh) 一种提高uis性能的sgt-mosfet及其制造方法
CN116435185A (zh) Sgt mos器件及其制作方法
CN107204336B (zh) 一种高效整流器及其制造方法
KR20130098913A (ko) 반도체 장치 및 그 제조 방법
CN113437142A (zh) 一种沟槽式igbt结构及其制造方法
CN116153967B (zh) 超结器件及其制作方法和电子器件
CN215869397U (zh) 一种沟槽式igbt结构
CN112466949B (zh) 一种bts型mosfet结构及其制备方法
JP2006332231A (ja) 半導体装置の製造方法
CN118098973A (zh) Sgt耐压提升器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination