CN116420346A - 使用灵活的层2电路的层2数据处理装置和方法 - Google Patents

Abstract

根据本公开的一个方面，一种基带芯片可以包括多个层2电路，每个层2电路被配置为执行与第一无线接入技术(RAT)和第二RAT相关联的层2数据处理操作。在某些方面，第一RAT和第二RAT可以不同。该基带芯片还可以包括微控制器单元(MCU)，该MCU被配置为对多个层2电路进行编程以执行与第一RAT或第二RAT相关联的层2数据处理操作。

Description

使用灵活的层2电路的层2数据处理装置和方法

背景技术

本公开的实施例涉及用于无线通信的装置和方法。

无线通信系统被广泛地部署以提供各种电信业务，例如，电话、视频、数据、消息传递和广播。无线接入技术(RAT)是用于基于无线电的通信网络的底层物理连接方法。诸如移动设备等许多现代终端设备支持一个设备中的多个RAT。在诸如第四代(4G)长期演进(LTE)和第五代(5G)新无线(NR)等蜂窝通信中，第三代合作伙伴计划(3GPP)将无线层2(此处称为“层2”)定义为对应于数据面(DP)(也称为“用户面”)的蜂窝协议栈结构的一部分，该蜂窝协议栈结构包括在堆栈中从高到低的分组数据汇聚协议(PDCP)层、无线链路控制(RLC)层和媒体访问控制(MAC)。在某些无线通信(例如，Wi-Fi)中，电子电气工程师协会(IEEE)标准委员会(802.11)将层2定义为与数据面相对应的Wi-Fi协议栈结构的一部分，该Wi-Fi协议栈结构包括在堆栈中从高到低的MAC分组数据单元(MPDU)、块确认(BA)和聚合MAC分组数据单元(AMPDU)。

发明内容

本文公开了用于层2数据处理的装置和方法的实施例。

根据本公开的一个方面，一种基带芯片可以包括多个层2电路，每个层2电路被配置为执行与第一RAT和第二RAT相关联的层2数据处理操作。在某些方面，第一RAT和第二RAT可以不同。该基带芯片还可以包括微控制器单元(MCU)，该MCU被配置为对多个层2电路进行编程以执行与第一RAT或第二RAT相关联的层2数据处理操作。

根据本公开的另一方面，一种基带芯片包括第一层2电路，该第一层2电路被配置为控制与第一RAT相关联的MAC操作和与第二RAT相关联的AMPDU操作。该基带芯片还可以包括第二层2电路，该第二层2电路被配置为执行与第一RAT相关联的RLC操作和与第二RAT相关联的BA操作。该基带芯片还可以包括第三层2电路，该第三层2电路被配置为执行与第一RAT相关联的PDCP操作和与第二RAT相关联的MPDU操作。

根据本公开的另一方面，一种层2数据处理的方法可以包括：标识数据包是与第一RAT相关联还是与第二RAT相关联。该方法还可以包括：响应于确定数据包与第一RAT相关联，对多个层2电路进行编程以执行与第一RAT相关联的层2数据处理。该方法还可以包括：响应于确定数据包与第二RAT相关联，对多个层2电路进行编程以执行与第二RAT相关联的层2数据处理。

附图说明

并入本文并形成说明书的一部分的附图示出了本公开的实施例，并且还与说明书一起用于解释本公开的原理并使相关领域的技术人员能够实现和使用本公开。

图1示出了根据本公开一些实施例的示例性无线网络。

图2示出了根据本公开一些实施例的包括基带芯片、射频(RF)芯片和主机芯片的装置的框图。

图3示出了根据本公开一些实施例的示例性基带芯片的框图。

图4A至图4C示出了根据本公开一些实施例的使用图3的基带芯片的上行链路(UL)层2数据处理的数据流。

图5A至图5C示出了根据本公开一些实施例的使用图3的基带芯片的下行链路(DL)层2数据处理的数据流。

图6示出了根据本公开一些实施例的用于层2数据处理的示例性方法的流程图。

图7示出了根据本公开一些实施例的示例性节点的框图。

图8示出了常规基带芯片的框图。

将参照附图描述本公开的实施例。

具体实施方式

尽管讨论了具体的配置和布置，但应该理解，这样做只是为了说明的目的。相关领域的技术人员将认识到，在不背离本公开的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员将显而易见的是，本公开还可以用于各种其他应用中。

要注意的是，当说明书中提到“一个实施例”、“实施例”、“示例实施例”、“一些实施例”、“某些实施例”等时，表明所描述的实施例可以包括特定的特征、结构或特性，但每个实施例可能不一定都包括该特定的特征、结构或特性。此外，这种短语不一定指同一实施例。此外，当结合实施例描述特定的特征、结构或特性时，结合无论是否明确描述的其他实施例来实现这种特征、结构或特性，将在相关领域的技术人员的知识范围内。

通常，可以至少部分地从上下文中的使用来理解术语。例如，至少部分取决于上下文，如本文使用的术语“一个或多个”可用于以单数的意义描述任何特征、结构或特性，或者可用于以复数的意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一(a)或一个(an)”或“该(the)”之类的术语也可以被理解为表达单数用法或表达复数用法。此外，术语“基于”可以被理解为不一定旨在传达一组排他性因素，而是可以允许存在不一定明确描述的附加因素，再次声明，这至少部分地取决于上下文。

现在将参考各种装置和方法来描述无线通信系统的各个方面。将在下面的详细描述中描述这些装置和方法，并在附图中通过各种框、模块、单元、组件、电路、步骤、操作、过程、算法等(统称为“元素”)来说明这些装置和方法。这些元素可以使用电子硬件、固件、计算机软件或它们的任何组合来实现。这些元素是实现为硬件、固件还是软件，取决于特定应用和施加于整个系统的设计约束。

本文描述的技术可以用于各种无线通信网络，例如，码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统、单载波频分多址(SC-FDMA)系统、无线局域网(WLAN)系统和其他网络。术语“网络”和“系统”经常互换使用。CDMA网络可以实现无线接入技术(RAT)，例如，通用陆地无线接入(UTRA)、演进的UTRA(E-UTRA)、CDMA 2000等。TDMA网络可以实现RAT，例如GSM。OFDMA网络可以实现第一RAT，例如，LTE或NR。WLAN系统可以实现第二RAT，例如，Wi-Fi。本文描述的技术可用于上述无线网络和RAT，以及其他无线网络和RAT。

在蜂窝和/或Wi-Fi通信中，层2是负责确保用于UE的无线调制解调器(本文称为“基带芯片”)的可靠、无差错的数据链路的协议栈层。更具体地，层2与无线层1(也称为“层1”或“物理(PHY)层”)和无线层3(也称为“层3”或“互联网协议(IP)层”)对接，根据数据包是与上行链路(UL)传输还是下行链路(DL)传输相关联而将数据包向上或向下传递到协议栈结构。

此外，层2可以执行解复用/复用、分段/重组、聚合/解聚合和滑动窗口自动重复请求(ARQ)技术等，以确保数据包的可靠的端对端数据完整性和有序的无差错传送。对于UL数据包，L3数据包(例如，IP数据包)可以被输入到L2协议栈中，并编码到MAC层包(例如，5GNR)或AMPDU层包(例如，Wi-Fi)中，以传输到PHY层。对于DL数据包，层1数据包(例如，PHY层数据包)可以被输入到L2协议栈中，在L2协议栈处，在将数据包向上传递到层3之前，对数据包执行层2数据处理操作。

常规来说，基带芯片可以设计为单模的或多模的。独立的基带芯片可以设计为具有单个RAT特定的协议数据栈。另一方面，多模基带芯片可以设计为具有多个RAT特定的协议栈。即，多模基带芯片包括不同的协议栈，基带芯片支持的每种RAT都有一种协议栈。

图8示出了常规基带芯片800的框图。如图8中所见，常规基带芯片800可以包括：PHY子系统802，被配置为通过空中接口发送和/或接收数据包；L2缓冲区808，被配置为在层1与层2之间缓冲数据包；层2子系统804，包括有限数量的层2硬件(HW)加速器806、通用主处理器828，该通用主处理器828包括用于多个RAT的层2处理器和/或层2软件(SR)836；控制面设备826，在层2主处理器828外部；层3(L3)外部DDR存储器830；层3和/或层4子系统832；以及应用处理器(AP)主机834。

图8中示出的常规基带芯片800使用以软件为中心的层2协议数据栈。即，数据栈处理驻留在层2主处理器828上并使用有限数量的HW加速器806。使用常规基带芯片800，层2主处理器828可以通过直接存储器存取(DMA)从一个或多个PHY子系统802处的PHY层存储器访问数据包。此外，HW加速器806可以将UL数据包DMA到层3外部DDR存储器830。

在常规基带芯片800中，层2数据处理(例如，处理从DL用户面中的层1(例如，PHY子系统802)接收到的传输块，或处理从UL用户面中的层3接收到的数据包)通常是使用在诸如中央处理单元(CPU)或数字信号处理器(DSP)等通用基带处理器上执行的软件模块来实现的。在处理期间，数据可以在通用主处理器828与外部存储器(例如，层3外部DDR存储器或层2缓冲区808)之间频率传送，例如以在每一层之间进行缓冲。因此，用于层2数据处理的已知解决方案存在高功耗、大数据缓冲区和长处理延迟等问题。此外，由于专用于不同RAT的处理器和/或HW加速器806的数量增加，常规基带芯片800可能占据不期望的面积量。更进一步，常规基带芯片800中不同的层2协议数据栈可能是不灵活的，因为它们可能无法适应3GPP和/或IEEE 802.11标准中的变化。

因此，存在对于包括单组层2协议数据栈组件的基带芯片的未满足需求，该单组层2协议数据栈组件可配置为执行与第一RAT和第二RAT相关联的数据处理操作。

本发明的基带芯片提供了一种使用同一组层2电路的解决方案，该同一组层2电路动态地可配置为执行与多个RAT相关联的高性能、低时延的层2数据处理。此外，使用一个或多个微控制器单元(MCU)，可以使用单组层2电路为每个用例、技术和模式设计用于每个层2数据处理流水线阶段的序列和定时触发(sequence and timing trigger)。与常规基带芯片相比，通过使用同一组层2电路，本公开的基带芯片使用减少量的功率并且占用更小量的面积，例如，如下面结合图1至图7所描述的那样。

图1示出了根据本公开一些实施例的示例性无线网络100，本公开的某些方面可以在该示例性无线网络100中实现。如图1所示，无线网络100可以包括节点网络，例如，UE102、接入节点104和核心网元106。用户设备102可以是任何终端设备，例如，移动电话、台式电脑、笔记本电脑、平板电脑、车载电脑、游戏机、打印机、定位设备、可穿戴电子设备、智能传感器或任何其他能够接收、处理和传输信息的设备，例如，车联网(V2X)网络、集群网络、智能电网节点或物联网(IoT)节点的任何成员。应当理解，作为示意而非限制，用户设备102被简单地示为移动电话。

接入节点104可以是与用户设备102进行通信的设备，例如，无线接入点、基站(BS)、节点B、增强型节点B(eNodeB或eNB)、下一代节点B(gNodeB或gNB)、集群主节点等。接入节点104可以具有到用户设备102的有线连接、到用户设备102的无线连接或其任意组合。接入节点104可以通过多个连接连接到用户设备102，并且除了接入节点104之外，用户设备102还可以连接到其他接入节点。接入节点104也可以连接到其他用户设备。应当理解，作为示意而非限制，接入节点104被示为无线电塔台。

核心网元106可以服务接入节点104和用户设备102以提供核心网络服务。核心网元106的示例可以包括归属用户服务器(HSS)、移动性管理实体(MME)、服务网关(SGW)或分组数据网络网关(PGW)。这些是演进分组核心(EPC)系统(其为LTE系统的核心网络)的核心网元的示例。其他核心网元可以用于LTE和其他通信系统中。在一些实施例中，核心网元106包括NR系统的核心网络的接入和移动性管理功能(AMF)设备、会话管理功能(SMF)设备或用户面功能(UPF)设备。可以理解，作为示意而非限制，核心网元106被示为机架式服务器组。

核心网元106可以与诸如互联网108或另一个互联网协议(IP)网络等大型网络连接，以在任何距离上传送分组数据。这样，来自用户设备102的数据可以传送到连接于其他接入点的其他用户设备，例如包括(例如，使用有线连接或无线连接)连接到互联网108的计算机110，或者经由路由器114无线连接到互联网108的平板电脑112。因此，计算机110和平板电脑112提供了可能的用户设备的附加示例，而路由器114提供了另一个可能的接入节点的示例。

提供了机架式服务器的一般示例作为核心网元106的示意。然而，核心网络中可能存在多个元件，包括数据库服务器(例如，数据库116)以及安全和认证服务器(例如，认证服务器118)。例如，数据库116可以管理与用户对网络服务的订阅相关的数据。归属位置寄存器(HLR)是蜂窝网络的订户信息的标准化数据库的示例。同样，认证服务器118可以处理用户、会话等的认证。在NR系统中，认证服务器功能(AUSF)设备可以是执行用户设备认证的特定实体。在一些实施例中，单个服务器机架可以处理多个这样的功能，使得核心网元106、认证服务器118与数据库116之间的连接可以是单个机架内的本地连接。

图1中的每个元件可以被认为是无线网络100的节点。关于节点的可能实现方式的更多细节通过示例的方式在图7中的节点700的描述中提供。节点700可以被配置为图1中的用户设备102、接入节点104或核心网元106。类似地，节点700也可以被配置为图1中的计算机110、路由器114、平板电脑112、数据库116或认证服务器118。如图7所示，节点700可以包括处理器702、存储器704和收发器706。这些组件被示为通过总线彼此连接，但是也允许其他连接类型。当节点700是用户设备102时，还可以包括附加组件，例如，用户界面(UI)、传感器等。类似地，当节点700被配置为核心网元106时，节点700可以被实现为服务器系统中的机片(blade)。其他实现方式也是可能的。

收发器706可以包括用于发送和/或接收数据的任何合适的设备。节点700可以包括一个或多个收发器，尽管为了说明的简单性而只示出了一个收发器706。天线708被示为节点700的可能通信机构。可以利用多个天线和/或天线阵列。另外，节点700的示例可以使用有线技术而不是无线技术进行通信(或者除了无线技术之外，还可以使用有线技术进行通信)。例如，接入节点104可以与用户设备102进行无线通信，并且可以通过有线连接(例如，通过光缆或同轴电缆)与核心网元106进行通信。也可以包括其他通信硬件，例如网络接口卡(NIC)。

如图7所示，节点700可以包括处理器702。虽然仅示出了一个处理器，但是应当理解，可以包括多个处理器。处理器702可以包括微处理器、MCU、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、分立硬件电路、以及被配置为执行在本公开全文中描述的各种功能的其他合适的硬件。处理器702可以是具有一个或多个处理核的硬件设备。处理器702可以执行软件。软件应当广义地解释为指的是指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用程序、软件应用程序、软件包、例程、子例程、对象、可执行文件、执行线程、进程、功能等，无论是指软件、固件、中间件、微代码、硬件描述语言还是其他。软件可以包括以解译语言、编译语言或机器代码编写的计算机指令。在广泛的软件类别下也允许其他用于指示硬件的技术。

如图7所示，节点700还可以包括存储器704。虽然仅示出了一个存储器，但是应当理解，可以包括多个存储器。存储器704可以广泛地包括存储器和存储设备两者。例如，存储器704可以包括随机存取存储器(RAM)、只读存储器(ROM)、静态RAM(SRAM)、动态RAM(DRAM)、铁电RAM(FRAM)、电可擦可编程ROM(EEPROM)、CD-ROM或其他光盘存储设备、硬盘驱动器(HDD)(例如，磁盘存储设备或其他磁存储设备)、闪存驱动器、固态驱动器(SSD)或任何其他介质，该任何其他介质可用于携带或存储形式为可由处理器702访问和执行的指令的期望程序代码。广义地说，存储器704可以由任何计算机可读介质(例如，非暂时性计算机可读介质)体现。

处理器702、存储器704和收发器706可以在节点700中以各种形式实现以执行无线通信功能。在一些实施例中，节点700的处理器702、存储器704和收发器706在一个或多个片上系统(SoC)上实现(例如，集成)。在一个示例中，处理器702和存储器704可以集成在应用处理器(AP)SoC(有时称为“主机”，本文称为“主机芯片”)上，该应用处理器(AP)SoC在操作系统(OS)环境中应对应用处理，包括生成要传输的原始数据。在另一个示例中，处理器702和存储器704可以集成在基带处理器(BP)SoC(有时称为“调制解调器”，本文称为“基带芯片”)上，该基带处理器(BP)SoC将例如来自主机芯片的原始数据转换为信号并且反之亦然，该信号可用于调制用于传输的载波频率，该基带处理器(BP)SoC可以运行实时操作系统(RTOS)。在又一个示例中，处理器702和收发器706(以及在某些情况下，存储器704)可以集成在RF SoC(有时称为“收发器”，本文称为“RF芯片”)上，该RF SoC利用天线708传输和接收RF信号。可以理解，在一些示例中，主机芯片、基带芯片和RF芯片中的一些或全部可以集成为单个SoC。例如，基带芯片和RF芯片可以集成到单个SoC中，该单个SoC管理用于蜂窝通信的所有无线电功能。

返回参考图1，在一些实施例中，在将信号传输到另一个节点(例如，从用户设备102到接入节点104，或者反之亦然)时，无线网络100的任何合适的节点(例如，用户设备102或接入节点104)可以使用基带芯片上的同一组层2电路(有时由MCU控制)处理用于第一RAT和第二RAT的层2数据包，如下面详细所述。因此，与使用在通用处理器上实现的软件模块结合系统存储器来处理层2数据的已知解决方案相比，由于硬件加速而可以提高数据速度，可以通过减少存储器使用来降低芯片成本，并且功耗也可以降低。

图2示出了根据本公开一些实施例的包括基带芯片202、RF芯片204和主机芯片206的装置200的框图。装置200可以是图1中无线网络100的任何合适的节点(例如，用户设备102或网络节点104)的示例。如图2所示，装置200可以包括基带芯片202、RF芯片204、主机芯片206和一个或多个天线210。在一些实施例中，基带芯片202由处理器702和存储器704实现，而RF芯片204由处理器702、存储器704和收发器706实现，如上文关于图7所述。除了每个芯片202、204或206上的片上存储器(也称为“内部存储器”，例如，寄存器、缓冲区或高速缓存)之外，装置200还可以包括可由每个芯片202、204或206通过系统/主总线共享的外部存储器208(例如，系统存储器或主存储器)。尽管基带芯片202在图2中被示为独立的SoC，但可以理解的是，在一个示例中，基带芯片202和RF芯片204可以集成为一个SoC；在另一个示例中，基带芯片202和主机芯片206可以集成为一个SoC；在又一个示例中，基带芯片202、RF芯片204和主机芯片206可以集成为一个SoC，如上所述。

在上行链路中，主机芯片206可以生成原始数据并将其发送到基带芯片202以进行编码、调制和映射。基带芯片202还可以例如使用直接存储器访问(DMA)来访问由主机芯片206生成并存储在外部存储器208中的原始数据。基带芯片202可以首先编码(例如，通过源编码和/或信道编码)原始数据，然后使用任何合适的调制技术(例如，多相预共享密钥(MPSK)调制或正交幅度调制(QAM))来调制编码后的数据。基带芯片202可以执行任何其他功能(例如，符号或层映射)，以将原始数据转换为可用于调制传输的载波频率的信号。在上行链路中，基带芯片202可以将经调制的信号发送给RF芯片204。RF芯片204可以通过发送器将数字形式的经调制的信号转换为模拟信号(即，RF信号)，并且执行任何合适的前端RF功能，例如，滤波、上转换或采样率转换。天线210(例如，天线阵列)可以传输由RF芯片204的发送器提供的RF信号。

在下行链路中，天线210可以接收RF信号并将RF信号传递给RF芯片204的接收器(Rx)。RF芯片204可以执行任何合适的前端RF功能(例如，滤波、下转换或采样率转换)，并将RF信号转换成基带芯片202可以处理的低频数字信号(基带信号)。在下行链路中，基带芯片202可以对基带信号进行解调和解码，以提取可以由主机芯片206处理的原始数据。基带芯片202可以执行附加功能，例如，错误检查、解映射、信道估计、解扰等。由基带芯片202提供的原始数据可以被直接发送到主机芯片206或存储在外部存储器208中。

在一些实施例中，装置200的一个或多个组件(例如，基带芯片202、RF芯片204、主机芯片206、外部存储器208等)可以使用基带芯片上的同一组层2电路(有时由MCU控制)来处理用于第一RAT和第二RAT的层2数据包，如下面详细所述。因此，与使用在通用处理器上实现的软件模块结合系统存储器来处理层2数据的已知解决方案相比，由于硬件加速而可以提高数据速度，可以通过减少存储器使用来降低芯片成本，并且功耗也可以降低。

图3示出了根据本公开一些实施例的示例性基带芯片300的框图。基带芯片300可以属于节点(UE 102或接入节点104)，该节点实现标准中定义的协议栈(例如，由3GPP或IEEE 802.11定义的协议栈)，该协议栈包括一起工作以提供联网能力的成组的网络协议层。

在某些实现方式中，基带芯片300可以被动态编程以使用同一组层2电路312和/或层2引擎316来执行与针对第一RAT和第二RAT的层2数据处理相关联的操作。在某些实现方式中，多个MCU(uC)306可以对层2电路312和/或层2引擎316进行编程以执行第一RAT数据路径(例如，5G NR)和第二RAT数据路径(例如，Wi-Fi 5、Wi-Fi 6、Wi-Fi 7、Wi-Fi 8和以后的产品)的层2数据处理。此外，基带芯片300可支持并发5G+Wi-Fi模式，或具有动态命令接口和无状态处理的5G/Wi-Fi选择性模式。在某些其他实现方式中，基带芯片300可以被配置为作为独立的仅5G模式或仅Wi-Fi模式来运行。

参考图3，基带芯片300可以包括与第一RAT(例如，5G NR)相关联的第一PHY子系统302a、与第二RAT(例如，Wi-Fi)相关联的第二PHY子系统302b、层2子系统304、控制面电路326、主处理器328、DDR存储器330、一个或多个层2服务质量(QoS)队列336、一个或多个层3和层4电路332、以及应用处理器(AP)主机334等。层2子系统304可以包括多个MCU(例如，uC)、多个层2电路312和多个层2引擎316等。

多个MCU 306(以下称为“MCU”或“uC”)可以包括MCU集群、UL调度器和DL导向器等。更具体地，MCU 306可以包括UL uC集群308a和DL uC集群308b。MCU 306可以包括成组的功能(例如，UL功能和DL功能)，其可以配置层2电路312，以及UL调度器(参见图4A至图4C)、DL导向器(参见图5A至5C)和路由任务。这些UL和DL功能可以分别通过命令/状态队列310a和310b来控制层2电路312和一个或多个层2引擎316。每个命令可以包含具有针对数据包的特定参数或指令的命令描述符。当层2电路312完成对数据包的处理时，层2电路可以在命令/状态队列310a和310b中输出数据包的状态。MCU 306可以处理状态描述符并决定如何继续到数据包的层2处理的下一个流水线阶段。5G NR中的层2流水线阶段包括例如MAC层阶段、RLC层阶段和PDCP层阶段。Wi-Fi中的层2流水线阶段包括例如AMPDU层阶段、BA层阶段和MPDU层阶段。响应于确定如何继续到下一个流水线阶段，MCU 306可以向例如UL命令/状态队列310a、DL命令/状态队列310b、一个或多个层2电路312和/或一个或多个层2引擎316中的一个或多个发送信号。

MAC_AMPDU电路314a可以执行与针对第一RAT和第二RAT两者的层2协议栈中的较低层相关联的层2数据处理操作。更具体地，MAC_AMPDU电路314a可以执行层2协议的MAC层处理，其可以包括针对第一RAT和第二RAT两者的复用/解复用、报头提取或MAC层分组数据单元(PDU)的生成。此外，MAC_AMPDU电路314a可以与PHY子系统302a、302b对接以发送/接收数据包(例如，数据字节流)。此外，MAC_AMPDU电路314a可以协调与第一组层2引擎316相关联的操作。

RLC_BA电路314b可以执行与针对第一RAT和第二RAT两者的层2协议栈的中间层相关联的层2数据处理操作。更具体地，RLC_BA电路314b可以负责分别针对5G NR和Wi-Fi的层2协议的RLC或BA层处理。例如，RLC_BA电路314b可以执行功能以确保可靠的数据传输(例如，ARQ)、窗口检查、滑动窗口移动、复制、以及使用位图的窗口外丢弃，从而跟踪数据包传输。附加地和/或可替代地，RLC_BA电路314b还可以执行分段的无线电帧、子帧、数据包等的分段和重组。在某些实现方式中，RLC_BA电路314b可以执行无线电帧、子帧、PDU、服务数据单元(SDU)、数据包等的聚合和解聚合。即，RLC_BA电路314b可以协调与第二组层2引擎316相关联的操作。

PDCP_MDPU电路314c可以执行与层2协议栈的上层相关联的层2数据处理操作，该层2协议栈与第一RAT和第二RAT二者相关联。更具体地，PDCP_MPDU电路314c可以对提取的用户数据包执行PDU包处理，该提取的用户数据包可以包括IP层3数据包。PDCP_MPDU电路314b的功能可以包括在针对DL情况传递到层3或针对UL情况传递到RLC_BA电路314b之前的加密/解密、完整性/去完整性、数据压缩、鲁棒报头压缩(ROHC)以及重新排序操作。根据操作是与第一RAT还是与第二RAT相关，以及模式(例如，5G独立模式、Wi-Fi独立模式、并发5G和Wi-Fi多模式、动态5G或Wi-Fi模式)，PDCP_MPDU电路314c可以执行服务数据单元(SDU)的二级聚合/解聚合，其中，可以聚合SDU以获得最佳的高吞吐量。即，PDCP_MDPU 314c可以协调与第三组层2引擎316相关联的操作。

层2引擎316可以包括多个硬件引擎，这些硬件引擎可以由层2电路314a、314b、314c或MCU 306以任何顺序动态地触发，这取决于操作模式。更具体地，层2引擎316可以包括复用引擎318a、解复用引擎318b、报头生成引擎318c、报头提取引擎318d、分段引擎320a、重组320b、窗口操作引擎320c、解密/去完整性引擎322a、加密/完整性引擎322b、ROHC引擎322c、重新排序引擎322d、数据压缩引擎322e、聚合引擎322f和解聚合引擎322g。多个硬件引擎中的每一个可以是无状态、模块化的层2硬件单元块。层2引擎316中的每一个可以是执行第一RAT和第二RAT通用的特定功能的包处理引擎。通过命令多个层2引擎316中的每一个在包处理流水线中运行它们特定的每个数据包操作，UL uC集群308a和/或DL uC集群308b可以将整个层2数据包处理流水线链链接在一起。下面阐述了对多个层2引擎316中的每一个进行描述的附加细节。

报头提取引擎318d可以从PHY子系统302a或302b提取一个或多个数据包的报头。更具体地，报头提取引擎318d可以根据具有索引的查找表来提取报头，该索引包括RAT类型(例如，5G NR、Wi-Fi、LTE、3G、蓝牙等)、逻辑信道的身份、无线承载标识、MAC子帧类型(仅举几例)等。使用提取的报头和查找表，报头提取引擎318d可以标识与接收到的数据包相关联的特定解码模板等。在提取出报头后，报头提取引擎318d可以更新UL命令/状态队列310a以指示报头被提取。

复用引擎318a可以将来自输入数据缓冲区指针指示的不同位置的多个PDU复用在一起，并触发DMA引擎(未示出)将数据包移动到内联缓冲区324。在某些实现方式中，复用引擎318a可以与PHY层(例如，PHY子系统302a或302b)对接以传输分组数据。

解复用引擎318b对传入的PHY代码块、数据包或数据帧进行解复用。此外，解复用引擎318b可以执行内联缓冲区管理，以重新排序传入的PHY代码块，并将重新排序后的PHY代码块流出以用于下一个流水线阶段处理，或者将重新排序后的PHY代码块存储在外部存储器中。

报头生成引擎318c可以接受用于查找表和报头字段的输入索引参数。此外，报头生成引擎318c可以生成包括在UL数据包中的报头。

分段引擎320a可以根据传输数据包的许可(grant)大小将输入的数据包分段成一个或多个分段包。此外，分段引擎320a可以在分段之后输出所有分段的报头字段。

重组引擎320b可以检查传入的输入分段包的对应包序列号和偏移量，并重组原始包。在某些实现方式中，重组引擎320b可以查找分段后的包报头的格式，例如可以使用输入索引参数(例如，逻辑信道标识、模式和RAT类型)来查找分段后的包报头的格式。

窗口操作引擎320c可以执行滑动窗口ARQ程序以确保可靠的数据传输。滑动窗口ARQ程序包括重复包检查和丢弃、窗口外检查和丢弃、接收到包时的位图更新、生成可以发送到通信节点(例如，Wi-Fi节点、基站、gNB、eNB、IoT设备等)的状态报告和ARQ确认、处理从通信节点收到的状态报告和ARQ确认、通过更新滑动窗口的上下限变量来执行窗口滑动操作、管理中止计时器，这些只是几个示例。

解密/去完整性引擎322a可以根据输入密钥、序列号和任何其他解密输入来解密传入的数据包(例如，传入的字节流)。附加地和/或可选地，解密/去完整性引擎322a可以执行完整性检查并且将解密/去完整性程序的状态输出到例如DL命令/状态队列310b。

加密/完整性引擎322b可以根据输入密钥、序列号和任何其他加密输入来对传入的数据包(例如，传入的字节流)进行加密。附加地和/或可选地，加密/完整性引擎322b可以执行完整性检查，并且将加密/完整性操作的状态和完整性位输出到例如UL命令/状态队列310a。

ROHC引擎322c可以接收层3数据包作为输入。此外，ROHC引擎322c可以执行与例如由ROHC标准定义的ROHC操作相关联的IP报头压缩。ROHC引擎322c可以对其执行IP报头压缩的IP报头参数包括上下文标识(ID)(contextID)和/或数据包序列ID(例如，层2数据协议栈的5G NR PDCP层中的包计数值)等中的一个或多个。附加地和/或可替代地，可以将输出的压缩后的报头写到由MCU 306指定的位置缓冲区。

重新排序引擎322d可以对已经从通信节点接收到并在位图中检查过的DL数据包进行重新排序，使得DL数据包按顺序传送到层3。

数据压缩引擎322e可以对传入的数据包(例如，传入的字节流)执行数据压缩。此外，数据压缩引擎322e可以输出压缩后的数据包(例如，压缩后的字节)。为了优化高吞吐量性能，传入的数据包可以从层2引擎316中的一个或多个其他引擎(例如，加密/完整性引擎322b)路由到数据压缩引擎322e。附加地和/或可替代地，数据压缩引擎322e可以将压缩后的数据路由到层2引擎316中的一个或多个其他引擎(例如，加密/完整性引擎322b)。

聚合引擎322f可以根据与第一RAT和第二RAT相关联的操作来聚合PDU。此外，聚合引擎322f可以至少部分地基于输入许可大小来聚合PDU。PDU的聚合可能在包处理流水线链中发生不止一次。例如，当执行与Wi-Fi相关联的操作时，对于MAC SDU(MSDU)和MPDU，可能出现两个不同级别的聚合。

解聚合引擎322g可以执行经聚合的PDU的解聚合以提取聚合中的每个PDU。提取的PDU可以一次一个地输出到DL命令/状态队列310b。

图4A至图4C示出了根据本公开某些方面的可以用于执行针对第一RAT和第二RAT的UL层2数据处理的数据流400。图4A至图4C中示出的数据流400可以由例如图3的基带芯片300执行。在图4A至图4C中，操作409-455可以与针对5G NR(例如，第一RAT)的UL层2数据处理相关联，并且操作457-475可以与针对Wi-Fi(例如，第二RAT)的UL层2数据处理相关联。

参考图4A，控制面电路326可以执行(在401处)RAT系统选择过程。即，控制面电路326可以确定是否执行针对5G NR或Wi-Fi通信的UL层2数据处理。控制面电路326可以发送(在403处)向UL uC集群308a的配置单元340指示的层2配置信息(L2_Config)。UL uC集群308a可以向PDCP_MPDU电路314c、RLC_BA 314b和MAC_AMPDU 314a中的每一个发送(分别在405a、405b、405c处)层2配置命令(L2_ConfigCmd)。L2_ConfigCmd可以对MAC_AMPDU电路314a、RLC_BA电路314b和PDCP_MPDU电路314c进行编程，以执行与第一RAT(例如，5G NR)或第二RAT(例如，Wi-Fi)的层2数据处理相关联的操作。

层3电路332可以向一个或多个层2QoS队列336发送(在407处)层3IP数据包，该一个或多个层2QoS队列336可以位于DDR存储器330处或远离DDR存储器330。一个或多个层2QoS队列336可以在层2应用与层3应用之间维护和/或存储传入和/或传出的数据包描述符。层3IP数据包在被发送到PHY子系统302a、302b之前可以经历层2数据处理。

5G UL数据处理

当发送的(在403处)L2_Config指示层2数据处理与5G NR相关联时，数据流400从图4A中的操作407移动到操作409。与5G UL层2数据处理相关联的流水线阶段包括PDCP阶段、RLC阶段和MAC阶段，如下所述。

参考图4A，UL uC集群308a的调度器342可以从PHY子系统302a接收(在409处)UL资源许可。在UL许可通过物理下行控制信道(PDCCH)中的下行控制信息(DCI)从基站到达后，UL uC集群308a可以处理许可信息并对来自一个或多个层2QoS队列336的UL包执行逻辑信道优先化(LCP)优先级调度。可以基于LCP算法为每个逻辑信道分配许可资源(例如，字节)，直到用完UL资源许可为止。UL调度器342可以确保低时延数据包被给予最高优先级以首先进行到下一个流水线阶段。UL资源许可还可以提供可以将UL包发送到PHY子系统302a以进行编码和空中传输的时间。在与基站建立连接后，所有必需的承载、逻辑信道、ARQ模式配置和载波信道参数都可以被配置并存储在查找表中，该查找表可由PDCP_MPDU电路314c、RLC_BA 314b和MAC_AMPDU 314a中的每一个访问。

在使数据包从一个或多个层2QoS队列336中出列之后，UL uC集群308a可以准备要发送给层2电路312和/或层2引擎316以进行5G NR层2数据处理的数据包。例如，UL uC集群308a可以决定是否应对数据包执行PDCP处理。如果是这样，则UL uC集群可以使PDCP命令(PDCP_Cmd)描述符入队，该PDCP命令(PDCP_Cmd)描述符可以被发送(在417处)到PDCP_MPDU电路314c。PDCP_Cmd描述符可以包括数据包序列号、加密/完整性算法和参数、以及ROHC或数据压缩参数等。PDCP_MPDU电路314c可以处理PDCP_Cmd并指示ROHC引擎322c、数据压缩引擎322e和/或加密/完整性引擎322b对数据包执行它们各自的操作。一旦该任务完成，PDCP_MPDU电路314c就可以发送(在419处)PDCP状态完成(PDCP_Status)给UL命令/状态队列310a和/或UL uC集群308a中的调度器342，以进行进一步处理。PDCP_MPDU电路314c可以将PDCP处理后的数据包发送到RLC_BA电路314b。

UL uC集群308a可以确定与下一个流水线阶段(例如，RLC阶段)相关联的参数和功能。在某些实现方式中，例如，未确认(UACK)模式(UM)中，UL uC集群308a可以确定分段可能是相关的。在某些其他实现方式中，例如，确认(ACK)模式(AM)中，UL uC集群308a可以确定滑动窗口操作、分段和/或聚合中的一个或多个可能是相关的。也可以将使用位图的状态报告确定为要被发送到基站。UL uC集群308a可以将RLC命令描述符(RLC_Cmd)发送(在421处)到RLC_BA电路314b(例如，经由UL命令/状态队列310a)，其中，RLC_Cmd可以触发由例如窗口操作引擎320c、聚合引擎322f和/或分段引擎320a中的一个或多个执行的操作的序列。参考图4B，在完成RLC操作后，RLC_BA引擎314b可以向UL命令/状态队列310a和/或UL uC集群308a中的调度器342发送(在423处)RLC_Status信号。RLC处理后的数据包可以被发送到MAC_AMPDU电路314a。

最终，在最后的流水线阶段处，UL uC集群308a将RLC命令描述符(MAC_Cmd)入队到UL命令/状态队列310a。MAC_AMPDU电路314a可以接收和/或访问(在425处)来自UL命令/状态队列310a的MAC_Cmd。MAC_Cmd可以命令MAC_AMPDU电路314a，以指示例如复用引擎318a和/或报头生成引擎318c对数据包(例如，MAC PDU)执行MAC层操作。报头参数可以包括在MAC_Cmd中，或者MAC_AMPDU电路314a可以访问查找表，该查找表基于给定的逻辑信道和无线电承载身份来指示报头参数。在生成报头并复用包字节流之后，MAC_AMPDU电路314a可以向UL uC集群308a发送(在427处)MAC_Status。此外，MAC_AMPDU 314a可以经由内联缓冲区(inline buffer)324向PHY子系统302a发送(在429处)层2数据包(例如，数据字节流)。

Wi-Fi UL数据处理

当发送(在403处)的L2_Config指示层2数据处理与Wi-Fi相关联时，数据流400从图4A中的操作407移动到图4B中的操作455。

参考图4B，在从Wi-Fi节点接收到(在455处)UL资源许可后，UL uC集群308a可以对来自一个或多个层2QoS队列336的UL数据包执行(在457处)传输优先调度，直到用完许可为止。UL调度器342确保低时延包被给予最高优先级以首先进行到下一个流水线阶段。UL资源许可还可以提供应该将UL层2数据包发送到PHY子系统302b以进行编码和空中传输(transmission over the air)的时间。层3电路332可以向DDR存储器330发送(在459处)IP数据包。IP数据包(以下称为“数据包”)可以被发送到(在461处)一个或多个层2QoS队列336。

在使数据包从一个或多个层2QoS队列336中出列后，UL uC集群308a可以准备要发送到层2电路312和/或层2引擎316以进行Wi-Fi层2数据处理的数据包。例如，UL uC集群308a可以确定是否应对数据包执行加密/完整性操作和/或数据压缩。附加地和/或可选地，UL uC集群308a可以确定是否在AMSDU层处聚合数据包。UL uC集群308a可以生成被发送(在463处)到PDCP_MDPU电路314c的MSDU命令(MPDU_Cmd)描述符。MPDU_Cmd描述符可以包括数据包序列号、加密/完整性算法和参数、ROHC参数、数据压缩参数等。可选地，当UL uC集群308a确定数据包的聚合在MPDU级别时，MPDU_Cmd可以包括聚合参数。PDCP_MPDU电路314c可以处理MPDU_Cmd并指示例如ROHC引擎322c、数据压缩引擎322e、加密/完整性引擎322b和/或聚合引擎322f中的一个或多个对数据包执行它们各自的操作。一旦该任务完成，PDCP_MPDU电路314c就可以向UL命令/状态队列310a和/或UL uC集群308a中的调度器342发送(在465处)MPDU状态完成(MPDU_Status)。PDCP_MPDU电路314c可以向RLC_BA电路314b发送MDPU处理后的数据包。

UL uC集群308a可以确定是否在BA级别处对数据包执行BA。在确定执行BA后，ULuC集群308a可以向RLC_BA电路314b生成BA命令描述符(BA_Cmd)。BA_Cmd可以包括数据包序列号和/或窗口操作参数等。RLC_BA电路314b可以处理BA_Cmd并指示窗口操作引擎320c等对数据包执行其各自的操作。附加地和/或可替代地，RLC_BA电路314b可以更新和/或生成将被发送到Wi-Fi节点的数据包的位图状态。在任一情况下，参考图4C，RLC_BA电路314b可以向UL命令/状态队列310a和/或UL uC集群308a中的调度器342发送(在469处)BA状态完成(BA_Status)。

UL uC集群308a可以确定是否在AMPDU级别处对数据包执行分段。UL uC集群308a可以将AMPDU命令描述符(AMPDU_Cmd)入列到UL命令/状态队列310a中。AMPDU_Cmd可以包括报头生成参数、聚合参数、分段参数和/或复用参数等。MAC_AMPDU电路314a可以访问和/或接收(在471处)AMPDU_Cmd。MAC_AMPDU电路314a可以处理AMPDU_Cmd并指示报头生成引擎318c、聚合引擎322f、分段引擎320a和复用引擎318a对数据包执行它们各自的功能。MAC_AMPDU电路314a可以向UL命令/状态队列310a和/或UL uC集群308a中的调度器342发送(在473处)AMPDU状态完成(AMPDU_Status)。层2数据包可以被发送(在475处)到PHY子系统302b。

图5A至图5C示出了根据本公开某些方面的可以用于执行针对第一RAT和第二RAT的DL层2数据处理的数据流500。图5A至图5C中示出的数据流500可以由例如图3的基带芯片300执行。在图5A至图5C中，操作507-527可以与针对5G NR(例如，第一RAT)的DL层2数据处理相关联，并且操作529-549可以与针对Wi-Fi(例如，第二RAT)的DL层2数据处理相关联。

参考图5A，控制面电路326可以执行(在501处)RAT系统选择过程。即，控制面电路326可以确定是否执行针对5G NR或Wi-Fi通信的DL层2数据处理。控制面电路326可以发送(在503处)层2配置信息(L2_Config)，该层2配置信息(L2_Config)向DL uC集群308b的配置单元340指示是否执行与5G NR或Wi-Fi相关联的DL层2数据处理操作。DL uC集群308b可以向PDCP_MPDU电路314c、RLC_BA电路314b和MAC_AMPDU电路314a中的每一个发送(分别在505a、505b、505c处)层2配置命令(L2_ConfigCmd)。

5G DL数据处理

DL uC集群308b可以生成被发送(在507处)到MAC_AMPDU电路314a的MAC命令描述符(MAC_Cmd)。MAC_Cmd可以包括相关的载波和信道信息等，这可以使报头提取引擎318d查找数据包格式以进行解码。数据包(例如，一个或多个代码块(CB)或数据字节流)可以从PHY子系统302a经由内联缓冲区324被发送(在509处)到报头提取引擎318d。报头提取引擎318d可以提取包描述符，例如，后续层(例如，RLC和PDCP)的报头参数、逻辑信道ID、查找表特定的解码格式。数据包可以从报头提取引擎318d发送到解复用引擎318b，该解复用引擎318b对一个或多个数据包进行解复用。解复用引擎318b可以将例如MDPU控制包中的包描述符发送(在511处)到MAC_AMPDU 314a。MAC_AMPDU电路314a可以向DL命令/状态队列310b和/或DLuC集群308b的导向器344发送(在513处)MAC状态完成(MAC_Status)。PHY子系统302a可以向内联缓冲区324发送一个或多个数据包，该内联缓冲区324可以向MAC_AMPDU电路314a发送(在515处)一个或多个数据包。

DL uC集群308b可以向RLC_BA电路314b发送(在517处)RLC命令描述符(RLC_Cmd)。RLC_Cmd可以包括数据包序列号、窗口操作参数、解聚合参数和重组参数等。RLC_BA电路314b可以指示解聚合引擎322g、重组引擎320b和/或窗口操作引擎320c中的一个或多个等对数据包执行它们各自的操作。完成后，RLC_BA电路314b可以向DL命令/状态队列310b和/或DL uC集群308b的导向器344发送(在519处)RLC状态完成(RLC_Status)。RLC_BA电路314b可以向PDCP_MPDU电路314c发送一个或多个数据包。

参考图5B，DL uC集群308b可以使PDCP命令描述符(PDCP_Cmd)入列在DL命令/状态队列310b中。PDCP_Cmd可以包括数据包序列号、解密参数、去完整性参数、ROHC参数、窗口操作参数和/或重新排序参数等。PDCP_MPDU电路314c可以访问和/或接收来自DL命令/状态队列310b的PDCP_Cmd。PDCP_MPDU电路314c可以指示解密/去完整性引擎322a、ROHC引擎322c、窗口操作引擎320c和/或重新排序引擎322d中的一个或多个等执行它们各自的操作。完成后，PDCP_MPDU电路314c可以向DL命令/状态队列310b和/或DL uC集群308b的导向器344发送(在523处)PDCP状态完成(PDCP_Status)。

DL uC集群308b可以向一个或多个层2QoS队列336发送包描述符以供层3电路332检索(在525处)。数据包有效载荷可以从L2电路312和L2引擎316处的内部缓冲区发送(在527处)到DDR存储器330。层3电路332可以从DDR存储器330检索数据包有效载荷。

Wi-Fi DL数据处理

DL uC集群308b可以生成被发送(在529处)到MAC_AMPDU电路314a的AMPDU命令描述符(AMPDU_Cmd)。AMPDU_Cmd可以包括相关的载波和信道信息等，这可以使报头提取引擎318d查找AMPDU帧格式和/或AMPDU子帧格式以进行解码。数据包(例如，一个或多个代码块(CB)或数据字节流)可以从PHY子系统302b经由内联缓冲区324被发送(在531处)到报头提取引擎318d。报头提取引擎318d可以提取包描述符，例如，后续层(例如，BA和MPDU)的报头参数、逻辑信道ID、查找表特定的解码格式，并继续针对AMPDU、MPDU、AMSDU和MSDU的过程。数据包可以从报头提取引擎318d发送到解复用引擎318b，该解复用引擎318b对一个或多个数据包进行解复用。解复用引擎318b可以将例如MDPU控制包中的包描述符发送(在533处)到MAC_AMPDU 314a。MAC_AMPDU电路314a可以向DL命令/状态队列310b和/或DL uC集群308b的导向器344发送(在535处)AMPDU状态完成(AMPDU_Status)。PHY子系统302a可以向内联缓冲区324发送一个或多个数据包，该内联缓冲区324可以向MAC_AMPDU电路314a发送(在537处)一个或多个数据包。

DL uC集群308b可以向RLC_BA电路314b发送(在539处)BA命令描述符(BA_Cmd)。BA_Cmd可以包括数据包序列号和窗口操作参数等。RLC_BA电路314b可以指示窗口操作引擎320c等对数据包执行其相应的操作。完成后，参见图5C，RLC_BA电路314b可以向DL命令/状态队列310b和/或DL uC集群308b的导向器344发送(在519处)BA状态完成(BA_Status)。RLC_BA电路314b可以向PDCP_MPDU电路314c发送一个或多个数据包。

DL uC集群308b可以使MDPU命令描述符(MPDU_Cmd)入列在DL命令/状态队列310b中。MPDU_Cmd可以包括数据包序列号、解密参数、去完整性参数、解聚合参数和/或重新排序参数等。PDCP_MPDU电路314c可以访问和/或接收来自DL命令/状态队列310b的MPDU_Cmd。PDCP_MPDU电路314c可以指示解密/去完整性引擎322a、解聚合引擎322g、重组引擎320b和/或重新排序引擎322d中的一个或多个等执行它们各自的操作。完成后，PDCP_MPDU电路314c可以向DL命令/状态队列310b和/或DL uC集群308b的导向器344发送(在545处)MPDU状态完成(MPDU_Status)。

DL uC集群308b可以向一个或多个层2QoS队列336发送数据包描述符以供层3电路332检索(在547处)。数据包有效载荷可以从L2电路312和L2引擎316处的内部缓冲区发送(在549处)到DDR存储器330。层3电路332可以从DDR存储器330检索数据包有效载荷。

图6示出了根据本公开一些实施例的用于层2数据处理的示例性方法600的流程图。可以执行方法600的操作的装置的示例包括例如处于交互模式的图3中描绘的基带芯片300或本文公开的任何其他合适的装置。可以理解，方法600中示出的操作并非详尽无遗，其他操作也可以在任何所示操作之前、之后或之间执行。此外，一些操作可以同时执行，或者以与图6所示不同的顺序执行。

参考图6，在602处，基带芯片可以标识数据包是与第一RAT相关联还是与第二RAT相关联。例如，参考图4A，控制面电路326可以执行(在401处)RAT系统选择过程。即，控制面电路326可以确定是执行针对5G NR通信还是针对Wi-Fi通信的UL层2数据处理。

在604处，基带芯片可以响应于确定数据包与第一RAT相关联而对多个层2电路进行编程以执行与第一RAT相关联的层2数据处理。例如，参考图4A，UL uC集群308a可以向PDCP_MPDU电路314c、RLC_BA 314b和MAC_AMPDU 314a中的每一个发送(分别在405a、405b、405c处)层2配置命令(L2_ConfigCmd)。L2_ConfigCmd可以对MAC_AMPDU电路314a、RLC_BA电路314b和PDCP_MPDU电路314c进行编程，以执行与第一RAT(例如，5G NR)的层2数据处理相关联的操作。

在606处，基带芯片可以响应于确定数据包与第二RAT相关联而对多个层2电路进行编程以执行与第二RAT相关联的层2数据处理。例如，参考图4A，UL uC集群308a可以向PDCP_MPDU电路314c、RLC_BA 314b和MAC_AMPDU 314a中的每一个发送(分别在405a、405b、405c处)层2配置命令(L2_ConfigCmd)。L2_ConfigCmd可以对MAC_AMPDU电路314a、RLC_BA电路314b和PDCP_MPDU电路314c进行编程，以执行与第二RAT(例如，Wi-Fi)的层2数据处理相关联的操作。

在本公开的各个方面，本文描述的功能可以以硬件、软件、固件或其任何组合实现。如果以软件实现，则这些功能可以被存储或编码为非暂时性计算机可读介质上的指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是可由计算设备(例如，图7中的节点700)访问的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储设备、HDD(例如，磁盘存储设备或其他磁存储设备)、闪存驱动器、SSD或任何其他介质，该任何其他介质可用于携带或存储形式为可由处理系统(例如，移动设备或计算机)访问的指令或数据结构的期望程序代码。如本文所使用的盘(Disk)和碟(disc)包括CD、激光碟、光碟、DVD和软盘，其中，盘通常以磁性方式再现数据，而碟利用激光以光学方式再现数据。上述的组合也应包括在计算机可读介质的范围内。

根据本公开的一个方面，一种基带芯片可以包括多个层2电路，每个层2电路被配置为执行与第一RAT和第二RAT相关联的层2数据处理操作。在某些方面，第一RAT和第二RAT可以不同。该基带芯片还可以包括MCU，该MCU被配置为对多个层2电路进行编程以执行与第一RAT或第二RAT相关联的层2数据处理操作。

在某些方面，基带芯片还可以包括缓冲区，该缓冲区被配置为从与第一RAT相关联的第一层1电路或从与第二RAT相关联的第二层1电路接收层1传输块。

在某些其他方面，响应于缓冲区接收到层1传输块，MCU可以被配置为标识层1传输块是从与第一RAT相关联的第一层1电路接收到的还是从与第二RAT相关联的第二层1电路接收到的。

在某些其他方面，响应于标识出层1传输块是从第一层1电路接收到的，MCU还可以被配置为对多个层2电路进行编程以对层1传输块执行与第一RAT相关联的层2数据处理操作。

在某些其他方面，响应于标识出层1传输块是从第二层1电路接收到的，MCU还可以被配置为对多个层2电路进行编程以对层1传输块执行与第二RAT相关联的层2数据处理操作。

在某些其他方面，多个层2电路可以包括第一层2电路，该第一层2电路被配置为控制与第一RAT相关联的MAC操作和与第二RAT相关联的AMPDU操作。

在某些其他方面，多个层2电路可以包括第二层2电路，该第二层2电路被配置为执行与第一RAT相关联的RLC操作和与第二RAT相关联的BA操作。

在某些其他方面，多个层2电路可以包括第三层2电路，该第三层2电路被配置为执行与第一RAT相关联的PDCP操作和与第二RAT相关联的MPDU操作。

在某些其他方面，第一层2电路可以被配置为控制由与第一层2电路相关联的第一组层2引擎执行的MAC操作和AMPDU操作。

在某些其他方面，第二层2电路可以被配置为控制由与第二层2电路相关联的第二组层2引擎执行的RLC操作和BA操作。

在某些其他方面，第三层2电路可以被配置为控制由与第三层2电路相关联的第三组层2引擎执行的PDCP操作和MPDU操作。

在某些其他方面，第一组层2引擎可以包括复用引擎、解复用引擎、报头提取引擎或报头生成引擎中的一个或多个。

在某些其他方面，第二组层2引擎可以包括分段引擎、重组引擎或窗口操作引擎中的一个或多个。

在某些其他方面，第三组层2引擎可以包括加密/完整性引擎、解密/去完整性引擎、数据压缩引擎、ROHC引擎、重新排序操作引擎、聚合引擎或解聚合引擎中的一个或多个。

在某些其他方面，基带芯片还可以包括存储器，该存储器可操作地耦合到MCU和多个层2电路，并且被配置为将多组命令存储到多个命令队列中以供多个层2电路中的至少一个提取。

在某些其他方面，存储器还可以被配置为从层2电路中的至少一个接收多组结果状态并将多组结果状态分别存储在多个状态队列中。

在某些其他方面，MCU还可以被配置为从存储器检索多组结果状态。MCU还可以被配置为基于对应组的结果状态而生成用于控制层2电路中相应一个的每一组命令。

在某些方面，对应组的结果状态可以来自在层2协议堆栈中处于比层2电路中相应一个更低层的另一个层2电路。

根据本公开的另一方面，一种基带芯片包括第一层2电路，该第一层2电路被配置为控制与第一RAT相关联的MAC操作和与第二RAT相关联的AMPDU操作。该基带芯片还可以包括第二层2电路，该第二层2电路被配置为执行与第一RAT相关联的RLC操作和与第二RAT相关联的BA操作。该基带芯片还可以包括第三层2电路，该第三层2电路被配置为执行与第一RAT相关联的PDCP操作和与第二RAT相关联的MPDU操作。

在某些方面，第一层2电路可以被配置为通过控制与第一层2电路相关联的第一组层2引擎来控制MAC操作和AMPDU操作。

在某些其他方面，第二层2电路可以被配置为通过控制与第二层2电路相关联的第二组层2引擎来控制RLC操作和BA操作。

在某些其他方面，第三层2电路可以被配置为通过控制与第三层2电路相关联的第三组层2引擎来控制PDCP操作和MPDU操作。

在某些其他方面，第一组层2引擎可以包括复用引擎、解复用引擎、报头提取引擎或报头生成引擎中的一个或多个。

在某些其他方面，第二组层2引擎可以包括分段引擎、重组引擎或窗口操作引擎中的一个或多个。

在某些其他方面，第三组层2引擎可以包括加密/完整性引擎、解密/去完整性引擎、数据压缩引擎、ROHC引擎、重新排序操作引擎、聚合引擎或解聚合引擎中的一个或多个。

根据本公开的另一方面，一种层2数据处理的方法可以包括：标识数据包是与第一RAT相关联还是与第二RAT相关联。该方法还可以包括：响应于确定数据包与第一RAT相关联，对多个层2电路进行编程以执行与第一RAT相关联的层2数据处理。该方法还可以包括：响应于确定数据包与第二RAT相关联，对多个层2电路进行编程以执行与第二RAT相关联的层2数据处理。

在某些其他方面，多个层2电路可以包括第一层2电路，该第一层2电路被配置为控制与第一RAT相关联的MAC操作和与第二RAT相关联的AMPDU操作。

在某些其他方面，多个层2电路可以包括第二层2电路，该第二层2电路被配置为执行与第一RAT相关联的RLC操作和与第二RAT相关联的BA操作。

在某些其他方面，多个层2电路可以包括第三层2电路，该第三层2电路被配置为执行与第一RAT相关联的PDCP操作和与第二RAT相关联的MPDU操作。

在某些其他方面，第一层2电路可以被配置为控制由与第一层2电路相关联的第一组层2引擎执行的MAC操作和AMPDU操作。

在某些其他方面，第二层2电路可以被配置为控制由与第二层2电路相关联的第二组层2引擎执行的RLC操作和BA操作。

在某些其他方面，第三层2电路可以被配置为控制由与第三层2电路相关联的第三组层2引擎执行的PDCP操作和MPDU操作。

在某些其他方面，对多个层2电路进行编程以执行与第一RAT相关联的层2数据处理可以包括：对第一层2电路进行编程以控制由第一组层2引擎执行的MAC操作。在某些其他方面，对多个层2电路进行编程以执行与第一RAT相关联的层2数据处理可以包括：对第二层2电路进行编程以控制由第二组层2引擎执行的RLC操作。在某些其他方面，对多个层2电路进行编程以执行与第一RAT相关联的层2数据处理可以包括：对第三层2电路进行编程以控制由第三组层2引擎执行的PDCP操作。

在某些其他方面，对多个层2电路进行编程以执行与第二RAT相关联的层2数据处理可以包括：对第一层2电路进行编程以控制由第一组层2引擎执行的AMPDU操作。在某些其他方面，对多个层2电路进行编程以执行与第二RAT相关联的层2数据处理可以包括：对第二层2电路进行编程以控制由第二组层2引擎执行的BA操作。在某些其他方面，对多个层2电路进行编程以执行与第二RAT相关联的层2数据处理可以包括：对第三层2电路进行编程以控制由第三组层2引擎执行的MPDU操作。

在某些其他方面，第一组层2引擎可以包括复用引擎、解复用引擎、报头提取引擎或报头生成引擎中的一个或多个。

在某些其他方面，第二组层2引擎可以包括分段引擎、重组引擎或窗口操作引擎中的一个或多个。

在某些其他方面，第三组层2引擎可以包括加密/完整性引擎、解密/去完整性引擎、数据压缩引擎、ROHC引擎、重新排序操作引擎、聚合引擎或解聚合引擎中的一个或多个。

上文描述了具体实施例，揭示了本公开的一般性质，使得其他人可以通过应用本领域技术内的知识在无需过度实验且不背离本公开的一般概念的情况下容易地修改和/或适应这种具体实施例的各种应用。因此，基于本文所呈现的教导和指导，这种适应和修改旨在处于所公开的实施例的等同物的含义和范围内。应理解，本文中的措辞或术语是出于描述而非限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据教导和指导来解释。

本公开的实施例已经在上面借助于功能构建块进行了描述，这些功能构建块示出了指定功能及其关系的实现方式。为了描述的方便，本文已经任意定义了这些功能构建块的边界。还可以定义替代边界，只要能够合适地执行指定功能及其关系即可。

发明内容和摘要部分可以阐述如发明人所设想的本公开的一个或多个但不是所有的示例性实施例，因此发明内容和摘要部分不旨在以任何方式限制本公开和所附权利要求。

上面公开了各种功能块、模块和步骤。所提供的特定布置是说明性的而不是限制性的。因此，功能块、模块和步骤可以以与上面提供的示例中不同的方式重新排序或组合。同样，某些实施例仅包括功能块、模块和步骤的子集，并且允许任何这样的子集。

本公开的广度和范围不应受任何上述示例性实施例的限制，而应仅根据所附权利要求及其等同方案来限定。

Claims (20)

1.一种基带芯片，包括：

多个层2电路，每个层2电路被配置为执行与第一无线接入技术RAT和第二无线接入技术RAT相关联的层2数据处理操作，所述第一RAT和所述第二RAT不同；以及

微控制器单元MCU，所述MCU被配置为对所述多个层2电路进行编程以执行与所述第一RAT或所述第二RAT相关联的层2数据处理操作。

2.根据权利要求1所述的基带芯片，还包括：

缓冲区，所述缓冲区被配置为从与所述第一RAT相关联的第一层1电路或从与所述第二RAT相关联的第二层1电路接收层1传输块。

3.根据权利要求2所述的基带芯片，其中，响应于所述缓冲区接收到所述层1传输块，所述MCU被配置为：

标识所述层1传输块是从与所述第一RAT相关联的第一层1电路接收到的还是从与所述第二RAT相关联的第二层1电路接收到的。

4.根据权利要求3所述的基带芯片，其中，响应于标识出所述层1传输块是从所述第一层1电路接收到的，所述MCU还被配置为：

对所述多个层2电路进行编程以对所述层1传输块执行与所述第一RAT相关联的层2数据处理操作。

5.根据权利要求3所述的基带芯片，其中，响应于标识出所述层1传输块是从所述第二层1电路接收到的，所述MCU还被配置为：

对所述多个层2电路进行编程以对所述层1传输块执行与所述第二RAT相关联的层2数据处理操作。

6.根据权利要求1所述的基带芯片，其中，所述多个层2电路包括：

第一层2电路，所述第一层2电路被配置为控制与所述第一RAT相关联的媒体访问控制MAC操作和与所述第二RAT相关联的聚合MAC分组数据单元AMPDU操作，

第二层2电路，所述第二层2电路被配置为执行与所述第一RAT相关联的无线链路控制RLC操作和与所述第二RAT相关联的块确认BA操作，以及

第三层2电路，所述第三层2电路被配置为执行与所述第一RAT相关联的分组数据汇聚协议PDCP操作和与所述第二RAT相关联的MAC分组数据单元MPDU操作。

7.根据权利要求6所述的基带芯片，其中：

所述第一层2电路被配置为控制由与所述第一层2电路相关联的第一组层2引擎执行的MAC操作和AMPDU操作，

所述第二层2电路被配置为控制由与所述第二层2电路相关联的第二组层2引擎执行的RLC操作和BA操作，以及

所述第三层2电路被配置为控制由与所述第三层2电路相关联的第三组层2引擎执行的PDCP操作和MPDU操作。

8.根据权利要求7所述的基带芯片，其中：

所述第一组层2引擎包括复用引擎、解复用引擎、报头提取引擎或报头生成引擎中的一个或多个，

所述第二组层2引擎包括分段引擎、重组引擎或窗口操作引擎中的一个或多个，以及

所述第三组层2引擎包括加密/完整性引擎、解密/去完整性引擎、数据压缩引擎、鲁棒报头压缩ROHC引擎、重新排序操作引擎、聚合引擎或解聚合引擎中的一个或多个。

9.根据权利要求1所述的基带芯片，还包括存储器，所述存储器可操作地耦接到所述MCU和所述多个层2电路，并且被配置为将多组命令存储到多个命令队列中以供所述多个层2电路中的至少一个层2电路提取。

10.根据权利要求9所述的基带芯片，其中，所述存储器还被配置为从所述至少一个层2电路接收多组结果状态并将所述多组结果状态分别存储在多个状态队列中。

11.根据权利要求10所述的基带芯片，其中，所述MCU还被配置为：

从所述存储器检索所述多组结果状态；以及

基于对应组的结果状态来生成用于控制相应一个层2电路的一组命令，其中，所述对应组的结果状态来自在层2协议栈中处于比所述相应一个层2电路更低层的另一个层2电路。

12.一种基带芯片，包括：

第一层2电路，所述第一层2电路被配置为控制与第一无线接入技术RAT相关联的媒体访问控制MAC操作和与第二RAT相关联的聚合MAC分组数据单元AMPDU操作；

第二层2电路，所述第二层2电路被配置为执行与所述第一RAT相关联的无线链路控制RLC操作和与所述第二RAT相关联的块确认BA操作；以及

第三层2电路，所述第三层2电路被配置为执行与所述第一RAT相关联的分组数据汇聚协议PDCP操作和与所述第二RAT相关联的MAC分组数据单元MPDU操作。

13.根据权利要求12所述的基带芯片，其中：

所述第一层2电路被配置为通过控制与所述第一层2电路相关联的第一组层2引擎来控制MAC操作和AMPDU操作，

所述第二层2电路被配置为通过控制与所述第二层2电路相关联的第二组层2引擎来控制RLC操作和BA操作，以及

所述第三层2电路被配置为通过控制与所述第三层2电路相关联的第三组层2引擎来控制PDCP操作和MPDU操作。

14.根据权利要求13所述的基带芯片，其中：

所述第一组层2引擎包括复用引擎、解复用引擎、报头提取引擎或报头生成引擎中的一个或多个，

所述第二组层2引擎包括分段引擎、重组引擎或窗口操作引擎中的一个或多个，以及

所述第三组层2引擎包括加密/完整性引擎、解密/去完整性引擎、数据压缩引擎、鲁棒报头压缩ROHC引擎、重新排序操作引擎、聚合引擎或解聚合引擎中的一个或多个。

15.一种层2数据处理的方法，包括：

标识数据包是与第一无线接入技术RAT相关联还是与第二RAT相关联；

响应于确定所述数据包与所述第一RAT相关联，对多个层2电路进行编程以执行与所述第一RAT相关联的层2数据处理；以及

响应于确定所述数据包与所述第二RAT相关联，对所述多个层2电路进行编程以执行与所述第二RAT相关联的层2数据处理。

16.根据权利要求15所述的方法，其中，所述多个层2电路包括：

第一层2电路，所述第一层2电路被配置为控制与第一无线接入技术RAT相关联的媒体访问控制MAC操作和与第二RAT相关联的聚合MAC分组数据单元AMPDU操作；

第二层2电路，所述第二层2电路被配置为执行与所述第一RAT相关联的无线链路控制RLC操作和与第二RAT相关联的块确认BA操作；以及

第三层2电路，所述第三层2电路被配置为执行与所述第一RAT相关联的分组数据汇聚协议PDCP操作和与所述第二RAT相关联的MAC分组数据单元MPDU操作。

17.根据权利要求16所述的方法，其中：

所述第一层2电路被配置为控制由与所述第一层2电路相关联的第一组层2引擎执行的MAC操作和AMPDU操作，

所述第二层2电路被配置为控制由与所述第二层2电路相关联的第二组层2引擎执行的RLC操作和BA操作，以及

所述第三层2电路被配置为控制由与所述第三层2电路相关联的第三组层2引擎执行的PDCP操作和MPDU操作。

18.根据权利要求17所述的方法，其中，对所述多个层2电路进行编程以执行与所述第一RAT相关联的层2数据处理，包括：

对所述第一层2电路进行编程以控制由第一组层2引擎执行的MAC操作，

对所述第二层2电路进行编程以控制由第二组层2引擎执行的RLC操作，以及

对所述第三层2电路进行编程以控制由第三组层2引擎执行的PDCP操作。

19.根据权利要求18所述的方法，其中，对所述多个层2电路进行编程以执行与所述第二RAT相关联的层2数据处理，包括：

对所述第一层2电路进行编程以控制由第一组层2引擎执行的AMPDU操作，

对所述第二层2电路进行编程以控制由第二组层2引擎执行的BA操作，以及

对所述第三层2电路进行编程以控制由第三组层2引擎执行的MPDU操作。

20.根据权利要求19所述的方法，其中：

所述第一组层2引擎包括复用引擎、解复用引擎、报头提取引擎或报头生成引擎中的一个或多个，

所述第二组层2引擎包括分段引擎、重组引擎或窗口操作引擎中的一个或多个，以及

所述第三组层2引擎包括加密/完整性引擎、解密/去完整性引擎、数据压缩引擎、鲁棒报头压缩ROHC引擎、重新排序操作引擎、聚合引擎或解聚合引擎中的一个或多个。

Images