CN116420342A - 具有快速canl回路和开关输出共源共栅结构的can发射器 - Google Patents
具有快速canl回路和开关输出共源共栅结构的can发射器 Download PDFInfo
- Publication number
- CN116420342A CN116420342A CN202180060857.0A CN202180060857A CN116420342A CN 116420342 A CN116420342 A CN 116420342A CN 202180060857 A CN202180060857 A CN 202180060857A CN 116420342 A CN116420342 A CN 116420342A
- Authority
- CN
- China
- Prior art keywords
- transistor
- transmitter
- circuit
- cascode
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
Abstract
本公开提供了一种控制器局域网络(CAN)发射器,该CAN发射器包括:输出级电路,该输出级电路包括CANH端口和CANL端口;以及输入级电路,该输入级电路被配置为接收输入信号。该输入信号被配置为指示该输出级电路将提供显性状态还是隐性状态。该CAN发射器包括共源共栅电路,该共源共栅电路被配置为在输出级电路上提供输出信号以提供基于该输入信号的显性状态或隐性状态。该CAN发射器包括开关电路,该开关电路被配置为基于该输入信号来接通和切断该共源共栅电路。
Description
优先权
本申请要求于2020年12月31日提交的美国临时专利申请第63/132,511号的优先权,该美国临时专利申请的内容据此全文并入。
技术领域
本公开涉及控制器局域网络(CAN)控制,并且具体地讲,涉及具有快速CANL控制回路的CAN发射器。
背景技术
CAN在国际标准组织(ISO)11898规范中定义。ISO 11898是一系列规范,其中ISO11898-1涵盖数据链层,而ISO 118980-2和ISO 118980-3涵盖CAN的物理层。CAN是一种稳健的通信协议。总线上的CAN节点可以检测接收到的消息中的错误,并强制破坏和重新发送该消息。因此,节点接收到的消息包含有效数据。CAN帧要求每个节点都确认该消息,然后该节点才能对其进行处理。只有在对消息执行各种错误条件校验诸如15位循环冗余校验(CRC)之后,才能进行此确认。如果一个CAN节点发现消息有错误,则消息将被破坏并重新发送。
CAN规范为CAN节点定义了三种不同的错误状态,其中每个错误状态为CAN节点提供了不同级别的总线访问。错误状态限制故障节点关闭CAN总线。
CAN包括串行通信,其中CAN总线上的所有节点都使用相同的比特率附接到公共连接。CAN是基于消息的,而不是基于地址的。因此,消息不会基于CAN节点的地址而从一个节点传输到另一个节点。相反,CAN节点会将其消息广播到总线上的所有节点。需要接收节点来确定它是否应该对该消息执行操作。一个或多个节点可对相同的数据执行操作。因此,可能将新节点添加到CAN总线,而不必使用寻址信息来更新现有节点。
由于数据的可靠性,CAN允许在整个网络中进行分布式控制。这允许网络设计者灵活地设置消费者-生产者网络或对等网络。
可使用差分对传输线—CANH和CANL—来执行CAN网络传输。CAN可以指定两种逻辑状态:隐性和显性。在隐性逻辑状态期间,CANH和CANL可为大致相同的电压,或在彼此指定的电压公差范围内。在显性逻辑状态期间,可通过电压差VDiff来分开CANH和CANL。图1示出了其中使用CAN的示例性差分总线时序图,包括CANH、CANL和VDiff。
在隐性状态中(即,CAN收发器或模块的输入上的逻辑‘1’),CANH和CANL上的差分电压可小于最小阈值。该最小阈值可以通过该状态是在输入上(其中阈值为0.5V)还是该状态在输出上(其中阈值为1.5V)来确定。在显性状态中(即,CAN收发器或模块的输入上的逻辑‘0’),VDiff大于最小阈值。显性位在总线上超载隐性位,以实现非破坏性的逐位仲裁。
本公开的示例的发明人已发现CAN收发器的一些具体实施可能经历过多抖动或其他噪声,特别是就CANH和CANL信号的输出而言。此外,本公开的示例的发明人已发现,CAN收发器的一些具体实施可能在从显性到隐性的转换输出CAN信号中经历这种抖动,这种抖动在隐性脉冲期间是可观察到的。本公开的示例可通过使CAN收发器中的共源共栅输出的源极短接到共源共栅偏置电压来减少此类抖动,从而使输出值对功率瞬变的敏感度降低。
附图说明
图1是示例性CAN信令的图示。
图2是根据本公开的示例的示例性CAN网络的图示。
图3是根据本公开的示例的具有快速CANL控制回路和开关输出共源共栅结构的示例性CAN收发器的图示。
图4是根据本公开的示例的CAN收发器的各种信号、输入和输出的时序图。
具体实施方式
图2是根据本公开的示例的示例性CAN网络100的图示。网络100可包括任何合适的数量和种类的CAN节点102。例如,网络100可包括节点102A、102B、102C。节点102可被配置为通过CAN总线116彼此通信。可通过两条线来实现CAN总线116。例如,CAN总线116可包括CANH线120和CANL线118。
节点102可以以任何合适的方式实现,诸如通过计算机、片上系统、专用集成电路、现场可编程门阵列、服务器或任何合适的电子器件。图2示出了CAN节点具体实施的示例性变型。例如,可利用微控制器104来实现CAN节点102A。微控制器104可由例如来自本公开的受让人的8位、16位或32位PIC微控制器来实现。微控制器104可能不包括集成CAN模块。因此,CAN节点102A可包括单独实现的CAN模块110A。
网络100中的CAN模块110可被配置为在CAN收发器112与CAN节点102的其余部分之间提供接口。CAN模块110和CAN收发器112可通过任何合适的机制来实现,诸如通过库、软件栈、函数、应用、驱动器、数字逻辑、数字电路、模拟电路、供处理器执行的指令、或它们的任何合适的组合来实现。CAN模块110可进行CAN收发器112的函数调用以发送和接收数据,或者以其他方式执行CAN协议。CAN节点102的其他元件继而可进行CAN模块110的函数调用。例如,在微控制器110A上运行的软件可通过对CAN模块110A进行函数调用来与其他节点102通信,该模块继而可对CAN收发器112A进行函数调用。CAN收发器112A可以通过CAN总线116向其他CAN节点102写入数据或从该其他CAN节点读取数据。
CAN节点102A可包括微控制器110A,该微控制器不包括集成CAN模块110A。CAN节点102B可包括微控制器110B,该微控制器包括集成CAN模块110B。CAN节点102C可以实现为CAN输入/输出(I/O)扩展器108。CAN节点102C可以在没有微控制器的情况下为CAN网络100提供I/O扩展。CAN节点102C可包括外围设备诸如通用IO、A2D、脉冲宽度调制或其他接口以发出根据阈值驱动的周期性或基于事件的消息。CAN I/O扩展器108可通过模拟电路、数字电路或供处理器执行的指令的任何合适的组合来实现。
当实现CAN网络100时,可能遇到很多挑战。例如,CAN系统开发可能遇到电磁兼容性(EMC)问题,诸如在电磁环境(EME)中的电磁干扰(EMI)。在CAN中,尽管有EMI,仍必须进行差分通信才能工作。此类数字通信可包括甚至在+/-12V的大共模范围内的操作。此外,此类数字通信可包括以最高至36dBm(40V峰值)注入的射频(RF)功率操作。此外,CAN必须在EME中工作,诸如在最高至20Mhz的频率下的最高至55dBμV(0.6mV)的共模发射、在75MHz的频率和2V差分信号幅度下的最高至15dBμV(6μV)的共模发射。此外,CANL电流和CANH电流可能需要在DC和瞬态两者处以极高的精确度彼此匹配。
给定的CAN节点102可进行慢速或快速控制以在收发器处生成CANH信号或CANL信号。“快速”或“慢速”方面可指控制回路生成适当的显性信号或隐性信号的速度。具体地讲,CANH控制或CANL控制的“快速”或“慢速”方面可指隐性状态和显性状态之间,或显性状态和隐性状态之间的信号变化的斜率。斜率也可称为信号过渡的转换速率。更快的上升时间和下降时间可支持网络100中的更高的总线速率和更长的总线长度。
图3示出了根据本公开的示例的CAN收发器300的更详细视图。收发器300可部分地实现图2的收发器112。收发器300可接收来自收发器的其他部件(未示出)或CAN模块110的信号318。信号318可以是表示要写入CAN网络100的显性状态或隐性状态的一系列的值的位图案。输出显性信号或隐性信号可写入CANH引脚308或CANL引脚310。CANH引脚和CANL引脚310可分别连接至CANH线118和CANL线120。收发器300可被配置为与其他解决方案相比,执行更快的上升时间和下降时间,以将隐性状态或显性状态写入CANH引脚308和CANL引脚310。此外,在一个示例中,收发器300可被配置为在转变到隐性状态时将其中的CANH和CANL共源共栅输出晶体管切换到高电阻。如下文更详细说明的,这可以基于要传输的隐性信号并且与该隐性信号同步地执行。在另一示例中,在操作的隐性阶段期间,收发器300可被配置为使输出CANH和CANL共源共栅输出晶体管的源极短接到相应共源共栅晶体管的偏置电压,从而使输出变为高电阻并且对瞬态电压不敏感。在显性阶段期间,共源共栅输出晶体管可基于要传输的显性信号并且与该显性信号同步地被重新激活。
在第一级、输入级电路398中,收发器300可包括连接到信号318的电流源320。信号318可被配置为根据所接收的位图案来驱动电流源320的输出。电流源320可以任何合适的方式实现。在一个示例中,电流源320可以是浮空电流源。电流源320可以是基于信号318的输入的可编程或可调节电流源。可将注入位图案从电流源320提供到电流镜中。电流镜可包括复制级304和输出级306。
VCC312可连接到收发器300。接地部314可连接到收发器300。VCC312可连接到晶体管316的源极。晶体管316可以是p型金属氧化物半导体(PMOS)晶体管。电流源320可连接到晶体管316的漏极。电流源320可连接到另一个晶体管322的源极。晶体管322可以是n型金属氧化物半导体(NMOS)晶体管。此外,电流源320可连接到晶体管322的栅极。晶体管322的漏极可连接到接地部314。
收发器300可包括复制级304。复制级304可包括连接到VCC 312的晶体管330。晶体管330可以是PMOS晶体管。晶体管330可在其源极处连接到VCC 312。晶体管330的栅极可连接到晶体管316的栅极。晶体管330的漏极可连接到二极管354。二极管354可连接到电阻器350,该电阻器可连接到另一电阻器352。电阻器352可连接到二极管356。二极管356可连接到晶体管332的源极。晶体管332的漏极可连接到接地部314。二极管356、354可为续流二极管。晶体管332的栅极可连接到晶体管322的栅极。晶体管332可以是NMOS晶体管。
收发器306可包括输出级306。输出级306可包括两个输出共源共栅电路388、390。在一个示例中,共源共栅电路388、390中的每一者可由MOS晶体管以及横向双扩散(LD)MOS晶体管来实现。例如,共源共栅电路388可包括PMOS晶体管366和LDPMOS晶体管370。共源共栅电路390可包括NMOS晶体管372和LDNMOS晶体管368。晶体管370、372可被称为共源共栅晶体管。
晶体管366可在其源极处连接到VCC 312。晶体管366可在其栅极处连接到晶体管330的栅极和晶体管316的栅极。晶体管366可在其漏极处连接到晶体管370的源极。晶体管370可在其漏极处连接到二极管340。二极管340可连接到CANH引脚308。CANL引脚310可连接到二极管342。二极管342可连接到晶体管372的源极。晶体管372的漏极可连接到晶体管368的源极。晶体管368的栅极可连接到晶体管332的栅极和晶体管322的栅极。晶体管368的漏极可连接到接地部314。二极管340、342可为续流二极管。二极管340、342可用于静电放电保护以及反向保护。
在一个示例中,收发器306可包括控制放大器328。放大器328的输出可连接到晶体管368的栅极。此外,放大器328的输出可连接到晶体管322、332的栅极。放大器328可通过例如1级、2级或3级运算放大器来实现。在另一个示例中,放大器328可接收来自参考分配器302和来自复制级304的输入。例如,放大器328可接收来自参考分配器302的负输入和来自复制级304的正输入,或反之亦然。
参考分配器302可连接到VCC 312。参考分配器302可包括两个电阻器324、326。电阻器326可连接到接地部314。电阻器324、326的值可以是相同的。参考分配器302可从电阻器324、326之间的节点向放大器328提供参考电压。
从复制级304到放大器328的输入可从电阻器350、352之间的节点提供。电阻器350、352的值可以是相同的。可在电阻器324、326、350、352中使用任何合适的电阻值。参考分配器302可为总计110欧。电阻器350、352可为例如输出CAN总线电阻器的六倍。此类CAN总线电阻器可以为例如60欧姆。
收发器300可包括放电级360。例如,开关334可设置在VCC 312与晶体管366、330、316的栅极之间。开关334可为任选的。又如,开关336可设置在接地部314与晶体管368、332、322的栅极之间。开关336可为任选的,因为图3中的晶体管提供的控制可执行等效功能。开关334、336可由位图案318驱动。硬切换可使用电流源。相比之下,开关334、336可由位图案318驱动。
复制级304可为输出级306的大小或电流的一小部分。该分数可为例如输出级306的电流的1/10至1/3。在一个示例中,可使用输出状态电流的1/6。复制级304可被配置为产生复制信号。复制信号可检测CANH和CANL电流变化的差值。复制信号可以是通过CANH引脚308和CANL引脚310施加到CAN总线的共模信号的估计值。该复制信号可提供至放大器328。放大器328继而可被配置为将复制信号保持在期望水平。该期望水平可由参考分配器302提供的参考电压来表示。具体地讲,放大器328可被配置为通过控制CANL引脚310上的信号来保持复制信号。由复制级304生成的复制信号可通过将放大器328的输出施加到晶体管332的栅极来控制。
可将复制级304植入为输出级306的减小的尺寸(诸如1%-30%)。复制级304可包括CAN网络100上的总线负载的模型。此类模型可由例如电阻器326、330来实现。电阻器326、330的中心抽头可用于输入或反馈到放大器328。放大器328可控制晶体管368的栅极电压。因此,收发器300可使用有源前馈来补偿和稳定控制回路以生成CANL引脚310信号。收发器300可使用恒定电压诸如2.5V作为复制电压的目标。收发器300可使用某一比率诸如50%作为复制电压的目标。这可通过参考分配器302来实现。
收发器300可提供优于较慢的CANH控制和CANL控制的优点。通过使用包括图3所示放大器328及其连接的控制电路,收发器300可提供优于使用硬切换来生成CANH信号和CANL信号的优点。在不进行硬切换的情况下,可减小高频发射。其他解决方案可使用开关来在用于CANH和CANL的信号的显性和隐性生成之间进行切换。
在CANL控制期间,可以停用慢的CANH控制。在一个示例中,只可以(使用共源共栅电路390)控制CANL信号,而不是通过放大器328控制共源共栅电路390、388的NMOS器件和PMOS器件两者。这可能是由于PMOS镜操作速度比NMOS镜慢。因此,共源共栅电路390中的NMOS晶体管的电容是共源共栅电路388中的PMOS晶体管的电容的1/3,其可产生更快的控制。在一个示例中,控制回路可始终被偏压。
在一个示例中,收发器300可包括旁路开关级392。旁路开关级392可连接到放电级360或作为其一部分。旁路开关级392可包括串联连接在VCC 312与接地部314之间的两个开关电路382、384。此外,开关电路382、384可由二极管386分开。此外,由开关电路382、384形成的路径可通过任何合适机制(诸如通过开关362、364)选择性地启用。开关362、364可被配置为将开关电路382、384连接到VCC 312和接地部314的电力轨,从而启用开关电路382、384的操作。此外,开关362、364可由信号318驱动。
开关电路382、384中的每个开关电路可以任何合适的方式实现。在一个示例中,开关电路382、384中的每个开关电路可通过与开关并联的电阻器来实现。例如,开关电路382可以包括跨晶体管376连接的电阻器374。开关电路384可包括跨晶体管380连接的电阻器378。电阻器374、378的电阻值可以接近地匹配。
晶体管376可以任何合适的方式诸如通过NMOS晶体管来实现。电阻器374可以跨晶体管376的栅极端子和漏极端子连接。电阻器374和晶体管376的栅极可连接到开关362。晶体管376的主体和漏极可连接在一起。晶体管376的源极可连接到共源共栅电路388。具体地,晶体管376的源极可以连接到晶体管366和晶体管370之间的中点。晶体管376的漏极可连接到共源共栅电路388。具体地,晶体管376的漏极可连接到晶体管370的栅极。
晶体管380可以任何合适的方式诸如通过PMOS晶体管来实现。电阻器378可以跨晶体管380的栅极端子和漏极端子连接。电阻器378和晶体管380的栅极可连接到开关364。晶体管380的源极和主体可以连接在一起。晶体管380的漏极可连接到共源共栅电路390。具体地,晶体管380的漏极可以连接到晶体管368和晶体管372之间的中点。晶体管380的源极可连接到共源共栅电路390。具体地,晶体管376的漏极可连接到晶体管372的栅极。
收发器300可被配置为对从信号318的输入和VCC 312产生的推挽控制电流进行操作,该推挽控制电流使两个电阻器374、378通电以控制开关电路382、384从而接通和切断共源共栅电路388、390。这可通过操作开关362、364来执行,这些开关可充当受控电流源。开关362可以使得电流被供应并且开关364可以使得电流被接收。这可使得电流路径中的电阻器(例如电阻器374、378)两端的对称电压下降,从而实现开关电路382、384的同步切换。
在一个示例中,开关电路382、384可被配置为分别将共源共栅晶体管370、372切换到高输入阻抗。这可以在隐性状态期间执行。具体地,开关电路382、384可被配置为将共源共栅晶体管370、372切换到关断状态,从而产生此类高输入阻抗。开关电路382、384可被配置为在显性状态期间将共源共栅晶体管370、372切换到接通状态。
开关电路382、384可被配置为基于任何合适标准如此切换共源共栅晶体管370、372。在另一示例中,开关电路382、384可被配置为根据CANL310和CANH 308的输出基于信号318被驱动到隐性状态而将共源共栅电路388、390切换到高电阻。
开关电路382、384可被配置为以任何合适的方式接通和关断共源共栅晶体管370、372。例如,在隐性状态期间,开关362、364可以闭合,从而使电阻器374、378通电。在这种状态下,电阻器374、378可以串联连接。每个电阻器374、378两端的电压降可以是相同的。此外,每个电阻器374、378两端的电压降可等于或超过晶体管376、380的相应栅极处的必要Vgd电压,以激活此类晶体管376、380,其又可关断相应的共源共栅电路388、390,尤其是相应的晶体管370、372。这实际上可以使相应的共源共栅晶体管370、372短路,从而使电流从VCC 312通过晶体管366、晶体管376、晶体管380和晶体管368流到接地部,而不是流到CANH端口308或CANL端口310。该路径可为共源共栅晶体管370、372的短路,从而使得到CANH端口308和CANL端口310的输出具有对瞬态电压不敏感的高阻抗。
在显性状态期间,开关362、364可断开,从而使得电阻器374、378两端不存在电压降。开关电路382、384可断开,从而激活晶体管370、372,以允许电流信号到达CANH端口308或CANL端口310。
可使用端接电阻器(未示出)将CAN总线116连接到收发器300。该端接电阻器可以是例如60欧姆。如果电阻器被通电,则其可反映图1中所示的显性状态。否则,电阻器可反映隐性状态。此类电阻器可以放置在端子引脚CANH和CANL之间。
图4是根据本公开的示例的示出收发器300的操作的收发器300的各种信号的时序图的图示。示出的是VCNH、VCNL、VCNH与VCNL之间的差值、晶体管376的栅极处的电压(Vg)、晶体管370的Vg、晶体管372的Vg、晶体管380的Vg、流过电阻器374的电流(Ir),以及流过开关334的电流(I)。
本公开的示例可包括一种CAN发射器。CAN发射器可以包括在任何合适的环境或器件中,诸如微控制器或收发器。尽管被称为CAN发射器,但CAN发射器可与附加部件一起实现以制成CAN收发器。
CAN发射器可包括输出级电路,该输出级电路包括CANH端口和CANL端口。CANH端口和CANL端口可被配置为向其他CAN器件提供输出信号。CAN发射器可包括输入级电路,该输入级电路被配置为接收输入信号。该输入信号可被配置为指示该输出级电路将提供显性状态还是隐性状态。输入信号可以包括例如比特码或比特序列,每个比特指示在一段时间或时钟周期内,输出级电路将提供显性状态还是隐性状态。CAN发射器可包括第一共源共栅电路,该第一共源共栅电路被配置为在输出级电路上提供输出信号以提供基于输入信号的显性状态或隐性状态。CAN发射器可包括第一开关电路,该第一开关电路被配置为基于输入信号来接通和切断该第一共源共栅电路。
结合上述示例中的任一示例,该第一开关电路可被配置为切断该第一共源共栅电路以使得电流流过该CAN发射器并且避免在CANH端口或CANL端口上输出。
结合上述示例中的任一示例,该第一开关电路可包括电阻器和开关电路晶体管。该电阻器可被配置为基于该输入信号,在该开关电路晶体管的栅极和漏极两端提供足以导通该开关电路晶体管的电压降。该开关电路晶体管可被配置为导通或关断该第一共源共栅电路。
结合上述示例中的任一示例,在导通时,该开关电路晶体管可被配置为将该第一共源共栅电路切断。
结合上述示例中的任一示例,该CAN发射器还可包括输入开关,该输入开关被配置为由该输入信号控制并且为该电阻器的电压降提供功率。
结合上述示例中的任一示例,该第一开关电路可被配置为基于来自该输入信号的提供隐性状态的指示来接通该第一共源共栅电路。
结合上述示例中的任一示例,该第一开关电路可被配置为基于来自该输入信号的提供显性状态的指示来切断该第一共源共栅电路。
结合上述示例中的任一示例,该第一共源共栅电路可包括第一晶体管和第二晶体管。该第一晶体管可被配置为向该第二晶体管选择性地提供输入功率并且由该输入信号选择性地控制。该第一开关电路可被配置为关断该第二晶体管以切断该第一共源共栅电路。
结合上述示例中的任一示例,该第一开关电路可被进一步配置为关断该第二晶体管以使得电流流过该CAN发射器而不是该第二晶体管。
结合上述示例中的任一示例,该CAN发射器还可包括第二共源共栅电路,该第二共源共栅电路被配置为在输出级电路上提供输出信号以提供基于该输入信号的显性状态或隐性状态。该CAN发射器还可包括第二开关电路,该第二开关电路被配置为基于该输入信号来接通和切断该第二共源共栅电路。
结合上述示例中的任一示例,该第一开关电路和该第二开关电路可被配置为基于来自该输入信号的输出隐性状态的指示,切断该第一共源共栅电路和该第二共源共栅电路,以使该第一共源共栅电路的源极和该第二共源共栅电路的源极短路。
结合上述示例中的任一示例,该第一开关电路可被配置为当该第一共源共栅电路被切断时,产生到该第一共源共栅电路的输出端口的高输入阻抗。
本领域技术人员将理解,在所公开的示例中可以做出许多变型,所有这些变型均不脱离本发明的实质和范围,其仅由所附权利要求限定。上述系统的部件可以在数字电路、模拟电路、供处理器执行的指令或它们的任何合适组合中实现。
Claims (14)
1.一种控制器局域网络(CAN)发射器,包括:
输出级电路,所述输出级电路包括CANH端口和CANL端口;
输入级电路,所述输入级电路被配置为接收输入信号,所述输入信号被配置为指示所述输出级电路将提供显性状态还是隐性状态;
第一共源共栅电路,所述第一共源共栅电路被配置为在所述输出级电路上提供输出信号以提供基于所述输入信号的显性状态或隐性状态;
第一开关电路,所述第一开关电路被配置为基于所述输入信号来接通和切断所述第一共源共栅电路。
2.根据权利要求1所述的CAN发射器,其中所述第一开关电路被配置为切断所述第一共源共栅电路以使得电流流过所述CAN发射器并且避免在所述CANH端口或所述CANL端口上输出。
3.根据权利要求1至2中任一项所述的CAN发射器,其中:
所述第一开关电路包括电阻器和开关电路晶体管;并且
基于所述输入信号,所述电阻器被配置为在所述开关电路晶体管的栅极和漏极两端提供足以导通所述开关电路晶体管的电压降。
4.根据权利要求3所述的CAN发射器,其中所述开关电路晶体管在导通时被配置为将所述第一共源共栅电路切断。
5.根据权利要求3至4中任一项所述的CAN发射器,还包括输入开关,所述输入开关被配置为由所述输入信号控制并且为所述电阻器的所述电压降提供功率。
6.根据权利要求1至5中任一项所述的CAN发射器,其中所述第一开关电路被配置为基于来自所述输入信号的提供隐性状态的指示来接通所述第一共源共栅电路。
7.根据权利要求1至6中任一项所述的CAN发射器,其中所述第一开关电路被配置为基于来自所述输入信号的提供显性状态的指示来切断所述第一共源共栅电路。
8.根据权利要求1至7中任一项所述的CAN发射器,其中:
所述第一共源共栅电路包括第一晶体管和第二晶体管;
所述第一晶体管被配置为向所述第二晶体管选择性地提供输入功率并且由所述输入信号选择性地控制;并且
所述第一开关电路被配置为关断所述第二晶体管以切断所述第一共源共栅电路。
9.根据权利要求8所述的CAN发射器,其中所述第一开关电路被进一步配置为关断所述第二晶体管以使得电流流过所述CAN发射器而不是所述第二晶体管。
10.根据权利要求1至9中任一项所述的CAN发射器,还包括:
第二共源共栅电路,所述第二共源共栅电路被配置为在所述输出级电路上提供输出信号以提供基于所述输入信号的显性状态或隐性状态;和
第二开关电路,所述第二开关电路被配置为基于所述输入信号来接通和切断所述第二共源共栅电路。
11.根据权利要求10所述的CAN发射器,其中所述第一开关电路和所述第二开关电路被配置为基于来自所述输入信号的输出隐性状态的指示,切断所述第一共源共栅电路和所述第二共源共栅电路,以使所述第一共源共栅电路的源极和所述第二共源共栅电路的源极短路。
12.根据权利要求1至11中任一项所述的CAN发射器,其中所述第一开关电路被配置为当所述第一共源共栅电路被切断时,产生到所述第一共源共栅电路的输出端口的高输入阻抗。
13.一种微控制器,包括根据权利要求1至12所述的发射器中的任一者。
14.一种操作控制器局域网(CAN)发射器的方法,包括权利要求1至13所述的发射器或微控制器中的任一者的操作。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063132511P | 2020-12-31 | 2020-12-31 | |
US63/132,511 | 2020-12-31 | ||
US17/548,666 | 2021-12-13 | ||
US17/548,666 US11936496B2 (en) | 2020-12-31 | 2021-12-13 | CAN transmitter with fast CANL loop and switched output cascode |
PCT/US2021/064786 WO2022146804A1 (en) | 2020-12-31 | 2021-12-22 | Can transmitter with fast canl loop and switched output cascode |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116420342A true CN116420342A (zh) | 2023-07-11 |
Family
ID=80119110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180060857.0A Pending CN116420342A (zh) | 2020-12-31 | 2021-12-22 | 具有快速canl回路和开关输出共源共栅结构的can发射器 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN116420342A (zh) |
DE (1) | DE112021006723T5 (zh) |
WO (1) | WO2022146804A1 (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9467303B2 (en) * | 2014-09-26 | 2016-10-11 | Linear Technology Corporation | Controller area network bus transmitter with complementary source follower driver |
US10341165B2 (en) * | 2017-05-23 | 2019-07-02 | Microchip Technology Incorporated | CAN transmitter with fast CANL control loop |
IT201800001660A1 (it) * | 2018-01-23 | 2019-07-23 | St Microelectronics Grenoble 2 | Circuito di pilotaggio, sistema e procedimento corrispondenti |
-
2021
- 2021-12-22 WO PCT/US2021/064786 patent/WO2022146804A1/en active Application Filing
- 2021-12-22 DE DE112021006723.0T patent/DE112021006723T5/de active Pending
- 2021-12-22 CN CN202180060857.0A patent/CN116420342A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE112021006723T5 (de) | 2023-11-02 |
WO2022146804A1 (en) | 2022-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110431808B (zh) | 具有快速canl控制回路的can发射器 | |
US7113759B2 (en) | Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection | |
US6600338B1 (en) | Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage | |
US11936496B2 (en) | CAN transmitter with fast CANL loop and switched output cascode | |
US7564270B1 (en) | Differential output driver | |
WO2003017112A2 (en) | Circuit and method for interfacing to a bus channel | |
JP6555208B2 (ja) | リンギング抑制回路 | |
US9608606B2 (en) | Slope control circuit | |
US7940102B2 (en) | Edge rate control for I2C bus applications | |
CN111953334A (zh) | 用于spmi总线的电平转换器 | |
US20190097681A1 (en) | Ringing suppression circuit | |
US7999569B2 (en) | Edge rate suppression for open drain buses | |
KR20050106907A (ko) | 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치 | |
US6084433A (en) | Integrated circuit SCSI input receiver having precision high speed input buffer with hysteresis | |
CN114747184A (zh) | 带环抑制的总线收发器 | |
KR100991386B1 (ko) | 배타적 논리합 회로 | |
US20150280712A1 (en) | Data output circuit of semiconductor apparatus | |
CN116420342A (zh) | 具有快速canl回路和开关输出共源共栅结构的can发射器 | |
US7480191B2 (en) | High speed logic level shifter | |
KR100310883B1 (ko) | 입력회로 | |
JP2621562B2 (ja) | Rs232cラインレシーバic | |
US7746096B1 (en) | Impedance buffer and method | |
US11442490B1 (en) | Low DCD clock signal generators | |
CN107395192B (zh) | 双向接口电路 | |
KR100293303B1 (ko) | 반도체 장치용 입력 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |