CN116417480A - 一种单光子雪崩二极管像素结构 - Google Patents
一种单光子雪崩二极管像素结构 Download PDFInfo
- Publication number
- CN116417480A CN116417480A CN202111661754.8A CN202111661754A CN116417480A CN 116417480 A CN116417480 A CN 116417480A CN 202111661754 A CN202111661754 A CN 202111661754A CN 116417480 A CN116417480 A CN 116417480A
- Authority
- CN
- China
- Prior art keywords
- avalanche
- junction
- doped region
- doping
- avalanche junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000001514 detection method Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 24
- 239000000969 carrier Substances 0.000 description 22
- 230000002829 reductive effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 6
- 238000010791 quenching Methods 0.000 description 6
- 230000000171 quenching effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开一种单光子雪崩二极管像素结构，包括采用第一类掺杂类型的硅衬底，具有第二类掺杂类型的雪崩结掺杂区；雪崩结掺杂区下部的雪崩结区由绝缘隔离层分离为多个；所述硅衬底的顶部具有采用第一类掺杂类型的像素顶部重掺杂区域，两侧具有采用第一类掺杂类型的像素侧壁重掺杂区域，底部具有采用第一类掺杂类型的像素底部重掺杂区域；还包括：位于所述像素侧壁重掺杂区域内的第一电极，沿所述像素侧壁重掺杂区域像素侧壁重掺杂区域向下延伸的侧壁电极，和位于所述雪崩结区的第二电极。本发明采用雪崩结离散分布，达到减小雪崩结面积和结电容的目的，抑制器件的后脉冲，减小器件探测时的死时间。
Description
技术领域
本发明涉及半导体集成电路、图像传感器领域，具体涉及一种单光子雪崩二极管像素结构。
背景技术
3D图像传感器可以极大地提升用户体验，增强相关产品竞争力。与普通的手机相机、摄像机等2D成像装置只能获取物体的二维图像信息不同，3D图像传感器可以获取物体的深度信息，从而构建物体的3D图像信息。因此，3D图像传感器被广泛应用于AR/VR、人脸识别、3D机器视觉、3D工业测量，零件建模，安防监控、医疗诊断等多个领域。直接型飞行时间(Direct time of flight,DTOF)测距/成像装置是主流的3D测距/成像装置之一，DTOF测距/成像装置可以实现对光子飞行时间的直接测量，在测距范围、抗干扰性、功耗方面，DTOF具有独特的优势，应用场景非常广泛，具有极大的商业应用价值。随着3D图像传感器市场的不断发展，直接型飞行时间(Direct time of flight,DTOF)测距/成像装置逐渐在扫地机器人、接近光传感器、手机Lidar相机、AR/VR等领域落地应用。
常见的DTOF测距/成像装置如图1所示，该系统包括：发射端11(TX)，需要测距或成像的物体12，接收端13(RX)，光子从发射端TX发射经过物体反射后被接收端RX接收的光子传播运动路径14。在该系统中，发射端11通常包含VCSEL激光芯片、准直lens、DOE衍射光学等子光学器件模块。对于接收端13，其组成部分包括：131为聚焦透镜组，起到将从物体反射过来的光聚焦到接收端的传感芯片的作用，132为滤光片，可以对入射光线进行滤波处理，让特定波长(如850nm、905nm、940nm等波长)的光穿过，被传感芯片接收；133为dTOF传感芯片，可以实现对光子的感测，进行光子计数和飞行时间的测量。
如图1所示的dTOF系统，工作原理概述如下：
测距开始时，dTOF传感芯片133内部的TDC电路记录下该时刻作为光子飞行时间的计时起始信号，与此同时对外输出一个同步触发信号Trigger，该信号经过驱动IC放大后，驱动发射端11的VCSEL激光芯片进行激光发射，形成激光脉冲信号。激光脉冲中的光子在传播路径14中遇见物体12后发生反射，转向接收端13的方向进行传播，经聚焦透镜组131后，被滤光片132滤除不感兴趣的波段，也称作噪声光信号，留下特定波长的光子被dTOF传感芯片133接收，dTOF传感芯片133接收光子后产生雪崩效应，雪崩效应导致的电脉冲信号作为光子飞行时间的计时终止信号，通过光子飞行时间来计算出前方物体的距离值d＝1/2*c*tTOF(式中c为光速值，tTOF为光子飞行时间值)。
单光子雪崩二极管(SPAD)是dTOF传感阵芯片中像素阵列的基本组成单元。
图2展示了一种传统的单光子雪崩二极管像素结构200。该像素各部分组成及功能描述如下：201a为高掺杂硅衬底，掺杂采用第一类掺杂类型(本申请所指掺杂类型可为p型或n型，如果第一类掺杂类型为p型掺杂，则第二类掺杂类型为n型掺杂，反之亦然)；201b为低掺杂硅衬底，掺杂采用第一类掺杂类型；202为雪崩结掺杂区，采用第二类掺杂类型；203为第一电极掺杂区，采用第一类掺杂类型；205为雪崩结区，由雪崩结掺杂区202与低掺杂硅衬底201b所形成的PN结，光生载流子进入雪崩结区后，在高电场(一般大于105V/cm)的作用下产生雪崩倍增效应；206为第一电极，207为第二电极，208为第三电极；第一电极206与第三电极208可施加反向偏压给器件；第二电极207输出雪崩电流信号至淬灭电路和读取电路。
如公开号为CN109713075A的专利申请提供的雪崩二极管包括：至少一个PN结；至少一个耗尽结构，该至少一个耗尽结构邻近PN结并且被配置为形成耗尽区；以及至少两个电极，该至少两个电极使该至少一个PN结极化。传统的单光子雪崩二极管像素结构200存在以下缺点：
(1)由雪崩结掺杂区202与低掺杂硅衬底201b所形成的雪崩结区，面积较大，结电容大，不仅导致后脉冲对器件的影响较为严重，也导致器件在光子探测过程中的死时间较久；
(2)在像素单元200内部，从雪崩结区205边缘至像素侧壁之间的横向间距d内的像素区域内，容易存在无法探测到入射光子的像素死区209(传统像素结构存在的问题)。
发明内容
本发明为了解决传统的单光子雪崩二极管雪崩结面积大、结电容大所导致的后脉冲严重、死时间长等问题以及像素内部存在死区的问题，提出一种采用浅槽隔离的方法使雪崩结离散分布，达到减小雪崩结面积和结电容的目的，抑制器件的后脉冲，减小器件探测时的死时间；另外，像素顶部的高掺杂区域，配合侧壁、底部的高掺杂区域形成趋向于不同位置的雪崩结的电势梯度，减小像素内部的无法探测光子的死区部分。
一种单光子雪崩二极管像素结构，包括采用第一类掺杂类型的硅衬底，具有第二类掺杂类型的雪崩结掺杂区；
所述硅衬底与雪崩结掺杂区所形成的雪崩结区由绝缘隔离层分离为多个；所述硅衬底的顶部具有采用第一类掺杂类型的像素顶部重掺杂区域，两侧具有采用第一类掺杂类型的像素侧壁重掺杂区域，底部具有采用第一类掺杂类型的像素底部重掺杂区域；
还包括：位于所述像素侧壁重掺杂区域内的第一电极，沿所述像素侧壁重掺杂区域像素侧壁重掺杂区域向下延伸的侧壁电极，和位于所述雪崩结区的第二电极。
本发明将像素结构的大雪崩结分隔成一个个小的雪崩结，减小了雪崩结的面积和结电容，一方面可以改善器件的后脉冲，另一方面更小的结电容可以减小器件的死时间，增加光子被探测到的概率；在反向偏压作用下，所采用的像素顶部重掺杂区，配合像素侧壁重掺杂区、底部重掺杂区的共同作用，可以有效地提升光子探测效率，减少无法探测光子的像素死区的面积。
以下还提供了若干可选方式，但并不作为对上述总体方案的额外限定，仅仅是进一步的增补或优选，在没有技术或逻辑矛盾的前提下，各可选方式可单独针对上述总体方案进行组合，还可以是多个可选方式之间进行组合。
进一步的，所述硅衬底的掺杂浓度范围为1E16-1E17cm-3，所述雪崩结掺杂区的掺杂浓度范围为1E19-1E20cm-3，所述像素顶部重掺杂区域、像素侧壁重掺杂区域和像素底部重掺杂区域的掺杂浓度范围为1E19-1E20cm-3。
本发明的重掺杂区域有助于形成趋向于雪崩结区的电势梯度，不仅有利于光生载流子的收集，也可以减小光生载流子到雪崩结区的漂移时间，减小雪崩光电二极管的时间抖动。
优选的，所述第二电极为并联的多个，分别连接分离的雪崩结掺杂区，该电极输出雪崩电流信号至淬灭电路和读取电路。
优选的，绝缘隔离层的为氧化硅、氮化硅或氧化硅与氮化硅的叠层，具有隔离每个分离的雪崩结区的作用。
在另一个优选的方案中，所述的雪崩结掺杂区包括采用第一类掺杂类型的雪崩结第一掺杂区，和采用采用第二类掺杂类型的雪崩结第二掺杂区，雪崩结第一掺杂区横跨在分离的雪崩结第二掺杂区下部，由雪崩结第一掺杂区与雪崩结第二掺杂区形成所述的雪崩结区。
本实施例中采用雪崩结第一掺杂区与雪崩结第二掺杂区来形成雪崩结，可以有效地减小雪崩击穿电压值，减少器件的功耗与发热，提升器件的温度系数，抑制雪崩击穿电压的温度漂移。
优选的，所述雪崩结第一掺杂区的掺杂浓度范围为1E17-5E17cm-3，所述雪崩结第二掺杂区的掺杂浓度范围为1E19-1E20cm-3。
在另一个优选的方案中，所述的雪崩结掺杂区包括采用第一类掺杂类型的雪崩结第一掺杂区，和采用第二类掺杂类型的雪崩结第二掺杂区；所述雪崩结第二掺杂区通过绝缘隔离层分离为多个，雪崩结第一掺杂区对应设置在每个雪崩结第二掺杂区的下部，由雪崩结第一掺杂区与雪崩结第二掺杂区形成所述的雪崩结区。
优选的，所述雪崩结第一掺杂区的掺杂浓度范围为1E17-5E17cm-3，所述雪崩结第二掺杂区的掺杂浓度范围为1E19-1E20cm-3。
优选的，所述雪崩结第一掺杂区小于雪崩结第二掺杂区。
本实施例中，采用雪崩结第一掺杂区与雪崩结第二掺杂区来形成雪崩结，且雪崩结第一掺杂区小于雪崩结第二掺杂区，可以进一步缩小雪崩结区的面积和雪崩结的电容值，进一步改善后脉冲和死时间对器件的影响。
优选的，所述单光子雪崩二极管像素结构用于前照式像素结构或背照式像素结构。进一步的，优选作为背照射式像素结构可以更有效地提升光子探测效率。
本发明采用雪崩结离散分布，达到减小雪崩结面积和结电容的目的，抑制器件的后脉冲，减小器件探测时的死时间；像素顶部的高掺杂区域，配合侧壁、底部的高掺杂区域形成趋向于不同位置的雪崩结的电势梯度，减小像素内部的无法探测光子的死区部分。
附图说明
图1常见的dTOF系统示意图；
图2一种传统的SPAD像素结构；
图3本发明实施例1的单光子雪崩二极管像素结构；
图4本发明实施例1所展示的像素器件内部的光生少数载流子的运动路径；
图5本发明实施例2中的单光子雪崩二极管像素结构；
图6本发明实施例3中的单光子雪崩二极管像素结构。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。本文中所涉及的方位词“上”、“下”、“左”和“右”，是以对应附图为基准而设定的，可以理解，上述方位词的出现并不限定本发明的保护范围。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
实施例1
如图3所示的一种单光子雪崩二极管像素结构。该像素结构300的各部分组成及功能描述如下：
301为硅衬底，衬底掺杂采用第一类掺杂类型(本申请所指掺杂类型可为p型或n型，如果第一类掺杂类型为p型掺杂，则第二类掺杂类型为n型掺杂，反之亦然)，掺杂浓度范围可选为1E16-1E17cm-3；302为雪崩结掺杂区，采用第二类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；303a为像素顶部重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；303b为像素侧壁重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；303c为像素底部重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；303a-303c所构成的重掺杂区域有助于形成趋向于雪崩结区305的电势梯度，不仅有利于光生载流子的收集，也可以减小光生载流子到雪崩结区的漂移时间，减小雪崩光电二极管的时间抖动；305为雪崩结区，其由雪崩结掺杂区302与硅衬底301所形成的PN结，光生载流子进入雪崩结区后，在高电场(一般大于105V/cm)的作用可产生雪崩倍增效应，从而产生雪崩电流；306a为第一电极，306b为侧壁电极；第一电极306a和侧壁电极306b可将施加的反向偏压传导至像素顶部重掺杂区303a、像素侧壁重掺杂区303b、像素底部重掺杂区303c，形成趋向于雪崩结区305的电势梯度；另外，侧壁电极306b还具有减小像素间串扰的重要作用；307为第二电极，该电极由多个离散的部分所组成，所有离散的部分可通过互连的方式并联到一起，该电极输出雪崩电流信号至淬灭电路和读取电路；308为绝缘隔离层，其材料可为氧化硅、氮化硅或氧化硅与氮化硅的叠层，起到隔离每个分离的雪崩结区305的作用。
与图2所示的传统的单光子像素结构相比较，图4所展示的本发明实施例1具有以下几个优势：
(1)传统的单光子像素结构200的雪崩结面积大，结电容大，本发明实施例1采用浅槽隔离技术将像素结构的大雪崩结分隔成一个个小的雪崩结，减小了雪崩结的面积和结电容，一方面可以改善器件的后脉冲，另一方面更小的结电容可以减小器件的死时间，增加光子被探测到的概率；
(2)在反向偏压作用下，本发明实施例1所采用的像素顶部重掺杂区303a，配合像素侧壁重掺杂区303b、底部重掺杂区303c的共同作用，可以有效地提升光子探测效率，减少无法探测光子的像素死区的面积；
(3)本发明实施例1既可以作为前照式像素结构，也可以作为背照式像素结构，但作为背照射式像素结构可以更有效地提升光子探测效率；
图4展示了本发明的实施例1所示的像素器件内部的光生载流子在电势梯度下的运动路径。图4所示像素各部分组成及功能描述如下：
401为硅衬底，衬底掺杂采用第一类掺杂类型(本申请所指掺杂类型可为p型或n型，如果第一类掺杂类型为p型掺杂，则第二类掺杂类型为n型掺杂，反之亦然)，掺杂浓度范围可选为1E16-1E17cm-3；402为雪崩结掺杂区，采用第二类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；403a为像素顶部重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；403b为像素侧壁重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；403c为像素底部重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；403a-403c所构成的重掺杂区域有助于形成趋向于雪崩结区405的电势梯度，不仅有利于光生载流子的收集，也可以减小光生载流子到雪崩结区的漂移时间，减小雪崩光电二极管的时间抖动；405为雪崩结区，其由雪崩结掺杂区402与硅衬底401所形成的PN结，光生载流子进入雪崩结区后，在高电场(一般大于105V/cm)的作用可产生雪崩倍增效应，从而产生雪崩电流；406a为第一电极，406b为侧壁电极，第一电极406a和侧壁电极406b可将施加的反向偏压传导至像素顶部重掺杂区403a、像素侧壁重掺杂区403b、像素底部重掺杂区403c，形成趋向于雪崩结区405的电势梯度；另外，侧壁电极406b还具有减小像素间串扰的重要作用；407为第二电极，该电极由多个离散的部分所组成，所有离散的部分可通过互连的方式并联到一起，该电极输出雪崩电流信号至淬灭电路和读取电路；408为绝缘隔离层，其材料可为氧化硅、氮化硅或氧化硅与氮化硅的叠层，起到隔离每个分离的雪崩结区405的作用；409a、409b、409c和409d分别为器件内部不同位置吸收光子后产生的光生少数载流子；410a、410b、410c和410d分别为器件内部不同位置吸收光子后产生的光生少数载流子在电势梯度下向处于不同位置的分离雪崩结漂移的最优运动路径。
由图4可见，施加的反向偏压由第一电极406a、侧壁电极406b传导至像素顶部重掺杂区403a、像素侧壁重掺杂区403b、底部重掺杂区403c，形成趋向于处于不同位置的分离的雪崩结的电势梯度，在电势梯度的引导下，在器件内部不同位置吸收光子所产生的光生少数载流子运动到位置距离最接近的雪崩结405；如图4所示，器件边缘位置产生的光生载流子409a、409b和409d在电势梯度引导下通过路径410a、410b和410d运动至相应位置的分离雪崩结405a、405b和405d；器件底部中间产生光生载流子409c在电势梯度引导下通过路径410c运动至相应位置的分离雪崩结405c，像素顶部重掺杂区403a在此过程中可以有效地减小光子探测的死区，提升光子探测的效率(本实施例的减小死区的说明)。
实施例2
图5展示了本发明的实施例2中的单光子雪崩二极管像素结构。该像素结构500的各部分组成及功能描述如下：
501为硅衬底，衬底掺杂采用第一类掺杂类型(本申请所指掺杂类型可为p型或n型，如果第一类掺杂类型为p型掺杂，则第二类掺杂类型为n型掺杂，反之亦然)，掺杂浓度范围可选为1E13-1E15cm-3；502a为雪崩结第一掺杂区，采用第一类掺杂类型，掺杂浓度范围可选为1E17-5E17cm-3；502b为雪崩结第二掺杂区，采用第二类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；503a为像素顶部重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；503b为像素侧壁重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；503c为像素底部重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；503a-503c所构成的重掺杂区域有助于形成趋向于雪崩结区505的电势梯度，不仅有利于光生载流子的收集，也可以减小光生载流子到雪崩结区的漂移时间，减小雪崩光电二极管的时间抖动；505为雪崩结区，其由雪崩结第一掺杂区502a与雪崩结第二掺杂区502b所形成的PN结，光生载流子进入雪崩结区后，在高电场(一般大于105V/cm)的作用可产生雪崩倍增效应，从而产生雪崩电流；506a为第一电极，506b为侧壁电极，第一电极506a和侧壁电极506b可将施加的反向偏压传导至像素顶部重掺杂区503a、像素侧壁重掺杂区503b、像素底部重掺杂区503c，形成趋向于雪崩结区505的电势梯度；另外，侧壁电极506b还具有减小像素间串扰的重要作用；507为第二电极，该电极由多个离散的部分所组成，所有离散的部分可通过互连的方式并联到一起，该电极输出雪崩电流信号至淬灭电路和读取电路；508为绝缘隔离层，其材料可为氧化硅、氮化硅或氧化硅与氮化硅的叠层，起到隔离每个分离的雪崩结区505的作用。
与图3所示实施例1的像素结构300相比较，本实施例的像素结构500除了具有实施例1所具有的优势以外，该实施例采用了雪崩结第一掺杂区502a与雪崩结第二掺杂区502b来形成雪崩结，而非采用雪崩结掺杂区302与衬底301来形成雪崩结；因此，相对于实施例1来说，实施例2可以有效地减小雪崩击穿电压值，减少器件的功耗与发热，提升器件的温度系数，抑制雪崩击穿电压的温度漂移；另外，实施例2可在一定程度上增加在相同过偏压下的器件的雪崩概率，从而增加器件的光子探测效率。
实施例3
图6展示了本发明实施例3的单光子雪崩二极管像素结构。该像素结构600的各部分组成及功能描述如下：
601为硅衬底，衬底掺杂采用第一类掺杂类型(本申请所指掺杂类型可为p型或n型，如果第一类掺杂类型为p型掺杂，则第二类掺杂类型为n型掺杂，反之亦然)，掺杂浓度范围可选为1E13-1E15cm-3；602a为雪崩结第一掺杂区，采用第一类掺杂类型，掺杂浓度范围可选为1E17-5E17cm-3；602b为雪崩结第二掺杂区，采用第二类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；603a为像素顶部重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；603b为像素侧壁重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；603c为像素底部重掺杂区域，采用第一类掺杂类型，掺杂浓度范围可选为1E19-1E20cm-3；603a-603c所构成的重掺杂区域有助于形成趋向于雪崩结区605的电势梯度，不仅有利于光生载流子的收集，也可以减小光生载流子到达雪崩结区的漂移时间，减小雪崩光电二极管的时间抖动；605为雪崩结区，其由雪崩结第一掺杂区602a与雪崩结第二掺杂区602b所形成的PN结，光生载流子进入雪崩结区后，在高电场(一般大于105V/cm)的作用可产生雪崩倍增效应，从而产生雪崩电流；606a为第一电极，606b为侧壁电极，第一电极606a和侧壁电极606b可将施加的反向偏压传导至像素顶部重掺杂区303a、像素侧壁重掺杂区603b、像素底部重掺杂区603c，形成趋向于雪崩结区605的电势梯度；另外，侧壁电极606b还具有减小像素间串扰的重要作用；607为第二电极，该电极由多个离散的部分所组成，所有离散的部分可通过互连的方式并联到一起，该电极输出雪崩电流信号至淬灭电路和读取电路；608为浅槽绝缘隔离层，其材料可为氧化硅、氮化硅或氧化硅与氮化硅的叠层，起到隔离每个分离的雪崩结区605的作用。
与图5所示实施例2相比较，本实施例3采用雪崩结第一掺杂区602a与雪崩结第二掺杂区602b来形成雪崩结，其中，雪崩结第一掺杂区602a小于雪崩结第二掺杂区602b；因此，相对于实施例2来说，实施例3除了具有实施例2所具有的优势以外，该实施例可以进一步缩小雪崩结区的面积和雪崩结的电容值，进一步改善后脉冲和死时间对器件的影响；另外，实施例3中的雪崩结第一掺杂区602a小于雪崩结第二掺杂区602b，可以在每个隔离开的雪崩结边缘形成虚拟保护环，可以有效地保护器件，防止边缘击穿的发生。
以上所述仅为本发明的较佳实施举例，并不用于限制本发明，凡在本发明精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种单光子雪崩二极管像素结构，其特征在于，包括采用第一类掺杂类型的硅衬底，具有第二类掺杂类型的雪崩结掺杂区；雪崩结掺杂区下部的雪崩结区由绝缘隔离层分离为多个；所述硅衬底的顶部具有采用第一类掺杂类型的像素顶部重掺杂区域，两侧具有采用第一类掺杂类型的像素侧壁重掺杂区域，底部具有采用第一类掺杂类型的像素底部重掺杂区域；
还包括：位于所述像素侧壁重掺杂区域内的第一电极，沿所述像素侧壁重掺杂区域像素侧壁重掺杂区域向下延伸的侧壁电极，和位于所述雪崩结区的第二电极。
2.根据权利要求1所述的单光子雪崩二极管像素结构，其特征在于，所述硅衬底的掺杂浓度范围为1E16-1E17cm-3，所述雪崩结掺杂区的掺杂浓度范围为1E19-1E20cm-3，所述像素顶部重掺杂区域、像素侧壁重掺杂区域和像素底部重掺杂区域的掺杂浓度范围为1E19-1E20cm-3。
3.根据权利要求1所述的单光子雪崩二极管像素结构，其特征在于，所述第二电极为并联的多个，分别连接分离的雪崩结掺杂区。
4.根据权利要求1所述的单光子雪崩二极管像素结构，其特征在于，绝缘隔离层为氧化硅、氮化硅或氧化硅与氮化硅的叠层，具有隔离每个分离的雪崩结区的作用。
5.根据权利要求1所述的单光子雪崩二极管像素结构，其特征在于，所述的雪崩结掺杂区包括采用第一类掺杂类型的雪崩结第一掺杂区，和采用采用第二类掺杂类型的雪崩结第二掺杂区，雪崩结第一掺杂区横跨在分离的雪崩结第二掺杂区下部，由雪崩结第一掺杂区与雪崩结第二掺杂区形成所述的雪崩结区。
6.根据权利要求5所述的单光子雪崩二极管像素结构，其特征在于，所述雪崩结第一掺杂区的掺杂浓度范围为1E17-5E17cm-3，所述雪崩结第二掺杂区的掺杂浓度范围为1E19-1E20cm-3。
7.根据权利要求1所述的单光子雪崩二极管像素结构，其特征在于，所述的雪崩结掺杂区包括采用第一类掺杂类型的雪崩结第一掺杂区，和采用第二类掺杂类型的雪崩结第二掺杂区；所述雪崩结第二掺杂区通过绝缘隔离层分离为多个，雪崩结第一掺杂区对应设置在每个雪崩结第二掺杂区的下部，由雪崩结第一掺杂区与雪崩结第二掺杂区形成所述的雪崩结区。
8.根据权利要求7所述的单光子雪崩二极管像素结构，其特征在于，所述雪崩结第一掺杂区的掺杂浓度范围为1E17-5E17cm-3，所述雪崩结第二掺杂区的掺杂浓度范围为1E19-1E20cm-3。
9.根据权利要求1所述的单光子雪崩二极管像素结构，其特征在于，所述雪崩结第一掺杂区小于雪崩结第二掺杂区。
10.根据权利要求1所述的单光子雪崩二极管像素结构，其特征在于，所述单光子雪崩二极管像素结构用于前照式像素结构或背照式像素结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111661754.8A CN116417480A (zh) | 2021-12-31 | 2021-12-31 | 一种单光子雪崩二极管像素结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111661754.8A CN116417480A (zh) | 2021-12-31 | 2021-12-31 | 一种单光子雪崩二极管像素结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116417480A true CN116417480A (zh) | 2023-07-11 |
Family
ID=87049906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111661754.8A Pending CN116417480A (zh) | 2021-12-31 | 2021-12-31 | 一种单光子雪崩二极管像素结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116417480A (zh) |
-
2021
- 2021-12-31 CN CN202111661754.8A patent/CN116417480A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11271031B2 (en) | Back-illuminated single-photon avalanche diode | |
| US11296137B2 (en) | High quantum efficiency Geiger-mode avalanche diodes including high sensitivity photon mixing structures and arrays thereof | |
| US20210273120A1 (en) | Photodetectors, preparation methods for photodetectors, photodetector arrays, and photodetection terminals | |
| KR102025522B1 (ko) | 3차원 센서, 시스템, 및 관련 방법 | |
| US11032496B2 (en) | Enhanced shutter efficiency time-of-flight pixel | |
| TW202001365A (zh) | 顯示裝置 | |
| US11978754B2 (en) | High quantum efficiency Geiger-mode avalanche diodes including high sensitivity photon mixing structures and arrays thereof | |
| CN115428152A (zh) | 一种单光子雪崩二极管及其制造方法、光检测器件及系统 | |
| Itzler et al. | Inp-based geiger-mode avalanche photodiode arrays for three-dimensional imaging at 1.06 um | |
| US20210263155A1 (en) | Apparatus and method for optical sensing using an optoelectronic device and optoelectronic device arrays | |
| WO2022061821A1 (zh) | 器件及其制备方法、接收芯片、测距装置、可移动平台 | |
| US11435452B2 (en) | Pixel for time-of-flight applications | |
| CN116417480A (zh) | 一种单光子雪崩二极管像素结构 | |
| CN213366608U (zh) | 集成电路 | |
| CN116454099A (zh) | 一种深槽隔离的spad像素单元 | |
| WO2022011694A1 (zh) | 一种单光子雪崩二极管及其制造方法、光检测器件及系统 | |
| KR101762431B1 (ko) | 크로스톡 방지 구조를 가지는 실리콘 광전자 증배센서 | |
| WO2022113515A1 (ja) | センサデバイス | |
| TWI838208B (zh) | 裝置及其操作方法 | |
| KR101762430B1 (ko) | 이면 조사형 실리콘 광전자 증배센서 및 그 제조방법 | |
| CN114551412A (zh) | 无串扰铟镓砷盖革模式焦平面探测芯片结构及制作方法 | |
| JP2022026845A (ja) | 撮像装置 | |
| JP2024041597A (ja) | 光検出器、光検出システム、ライダー装置、及び移動体 | |
| CN116964746A (zh) | 具有近红外（nir）光子检测效率改善的单光子雪崩二极管（spad）的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |