CN116415539A - 时钟树的版图及其形成方法 - Google Patents

时钟树的版图及其形成方法 Download PDF

Info

Publication number
CN116415539A
CN116415539A CN202111656065.8A CN202111656065A CN116415539A CN 116415539 A CN116415539 A CN 116415539A CN 202111656065 A CN202111656065 A CN 202111656065A CN 116415539 A CN116415539 A CN 116415539A
Authority
CN
China
Prior art keywords
clock
wire
phase
module
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111656065.8A
Other languages
English (en)
Inventor
郭迎冬
徐静
姜伟
单雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111656065.8A priority Critical patent/CN116415539A/zh
Priority to PCT/CN2022/074498 priority patent/WO2023123604A1/zh
Priority to US17/805,921 priority patent/US20230214572A1/en
Publication of CN116415539A publication Critical patent/CN116415539A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及一种时钟树的版图及其形成方法，时钟树的版图包括分频器模块版图、相位模块版图及导线图形层；分频器模块版图用于接收第一时钟信号，并对第一时钟信号进行分频处理，得到相位关联的若干个第二时钟采样信号；相位模块版图包括沿第一预设方向排布的第一数量个相位模块，各相位模块用于根据对应连接的第二时钟采样信号生成对应的第二时钟信号，各相位模块关于分频器模块版图对称分布；导线图形层用于电连接相位模块与对应的分频器模块版图中的分频器模块；任意两个第二时钟信号的相位差位于预设精度范围内，保证分频器模块提供的时钟信号经由相位模块到达后端电路的一致性，提高半导体集成电路工作的稳定性与可靠性。

Description

时钟树的版图及其形成方法
技术领域
本公开涉及半导体集成电路制造技术领域，特别是涉及时钟树的版图及其形成方法。
背景技术
随着集成电路技术的快速发展，市场对半导体产品的集成度、信号传输的准确度提出了更高的要求。集成电路内集成的多个电路模块需要时钟信号来触发相应的功能响应，一般需要将集成电路的输入时钟信号经由分频器分频后得到多个不同的分频时钟信号，以提供给对应的功能模块。
传统的分频器将输入时钟信号分频，得到的时钟树中多个分频时钟信号的相位误差较大，难以满足集成电路对信号传输准确度的需求。
发明内容
本公开实施例提供一种时钟树的版图及其形成方法，提高向后端电路提供的多个时钟信号到达后端电路的一致性，避免因时钟信号传输链路的不同导致多个时钟信号之间的相位误差增大。
根据一些实施例，本公开的一方面提供一种时钟树的版图，包括分频器模块版图、相位模块版图及导线图形层；所述分频器模块版图用于接收第一时钟信号，并对所述第一时钟信号进行分频处理，得到相位关联的若干个第二时钟采样信号；所述相位模块版图包括沿第一预设方向排布的第一数量个相位模块，各所述相位模块用于根据对应连接的第二时钟采样信号生成对应的第二时钟信号；各所述相位模块关于所述分频器模块版图对称分布；所述导线图形层用于电连接所述相位模块与对应的所述分频器模块版图中的分频器模块；其中，任意两个所述第二时钟信号的相位差位于预设精度范围内，保证分频器模块提供的时钟信号经由相位模块到达后端电路的一致性，避免因时钟信号传输链路的不同导致多个时钟信号之间的相位误差增大，从而能够对后端电路输入的第二时钟信号进行准确地相位差控制，提高半导体集成电路工作的稳定性与可靠性。
在一些实施例中，所述导线图形层包括第一导线图形层及第二导线图形层；所述第一导线图形层包括若干条时钟输出导线，所述分频器模块的各时钟输出端与对应设置的所述时钟输出导线电连接；所述第二导线图形层包括若干条时钟输入导线，各所述相位模块的时钟输入端与对应设置的所述时钟输入导线电连接；其中，所述分频器模块的各时钟输出端依次经由对应设置的所述时钟输出导线、对应设置的所述时钟输入导线向对应的所述相位模块提供第二时钟采样信号。
在一些实施例中，所述导线图形层包括第一导线、第二导线、第三导线及第四导线；所述相位关联的若干个第二时钟采样信号包括：与第一相位关联的第一子时钟采样信号，与第二相位关联的第二子时钟采样信号，与第三相位关联的第三子时钟采样信号，及与第四相位关联的第四子时钟采样信号；所述第二时钟信号包括：与第一相位关联的第一子时钟信号，与第二相位关联的第二子时钟信号，与第三相位关联的第三子时钟信号，及与第四相位关联的第四子时钟信号；所述相位模块包括：第一相位模块、第二相位模块、第三相位模块及第四相位模块；所述第一导线用于电连接所述分频器模块的第一时钟输出端与所述第一相位模块的时钟输入端，所述第二导线用于电连接所述分频器模块的第二时钟输出端与所述第二相位模块的时钟输入端，所述第三导线用于电连接所述分频器模块的第三时钟输出端与所述第三相位模块的时钟输入端，所述第四导线用于电连接所述分频器模块的第四时钟输出端与所述第四相位模块的时钟输入端；其中，所述第一导线、所述第二导线、所述第三导线及所述第四导线的宽度的差值位于预设宽度范围内，且所述第一导线、所述第二导线、所述第三导线及所述第四导线的长度差值位于预设第一长度范围内，使得所述第一子时钟采样信号、所述第二子时钟采样信号、所述第三子时钟采样信号及所述第四子时钟采样信号中任意两个的相位差位于预设精度范围内。
在一些实施例中，所述第一相位为0度；所述第二相位为90度；所述第三相位为180度；所述第四相位为270度。
在一些实施例中，所述时钟输出导线包括第一时钟输出导线、第二时钟输出导线、第三时钟输出导线及第四时钟输出导线；所述时钟输入导线包括第一时钟输入导线、第二时钟输入导线、第三时钟输入导线及第四时钟输入导线；其中，所述第一时钟输出导线与所述第一时钟输入导线构成所述第一导线，所述第二时钟输出导线与所述第二时钟输入导线构成所述第二导线，所述第三时钟输出导线与所述第三时钟输入导线构成所述第三导线，所述第四时钟输出导线与所述第四时钟输入导线构成所述第四导线；所述第一相位模块与所述第四相位模块沿所述第一预设方向，关于所述分频器模块版图对称分布；所述第二相位模块与所述第三相位模块沿所述第一预设方向，关于所述分频器模块版图对称分布。
在一些实施例中，所述时钟输出导线包括多条互相垂直的子时钟输出导线，所述分频器模块的时钟输出端依次经由多条所述子时钟输出导线、所述时钟输入导线与对应的所述相位模块的时钟输入端连接；各所述时钟输出导线的长度相等；和/或各所述时钟输入导线的长度相等。
在一些实施例中，所述时钟树的版图还包括数据传输模块版图，数据传输模块版图位于相位模块版图两侧且远离所述分频器模块版图，用于根据接收的若干个所述第二时钟信号生成对应的数据信号；所述导线图形层还包括第三导线图形层；所述第三导线图形层包括若干条输出导线，所述输出导线用于电连接所述相位模块的时钟信号输出端和所述数据传输模块版图中的数据传输模块，各所述输出导线的长度差值位于预设第二长度范围内，所述数据传输模块版图中的各所述数据传输模块沿所述第一预设方向关于所述分频器模块版图对称分布。
在一些实施例中，所述输出导线包括沿第二预设方向延伸的第一输出导线，及沿所述第一预设方向延伸的第二输出导线，其中，各所述第一输出导线的长度相等，所述第二预设方向垂直于所述第一预设方向。
在一些实施例中，至少一所述第二输出导线上设置有补偿电阻；所述补偿电阻的阻值与第一距离成反比，所述第一距离为所述相位模块与对应的数据传输模块在所述第一预设方向上的距离。
在一些实施例中，所述时钟树的版图还包括接地导线层；所述接地导线层包括若干条接地导线，所述接地导线位于所述相位模块内，使得任意两个所述相位模块产生的第二时钟信号的相位差位于预设精度范围内。
本公开的另一方面提供一种时钟树的版图形成方法，包括：提供分频器模块版图，所述分频器模块版图用于接收第一时钟信号，并对所述第一时钟信号进行分频处理，得到相位关联的若干个第二时钟采样信号；提供相位模块版图，所述相位模块版图包括沿第一预设方向排布的第一数量个相位模块，各所述相位模块用于根据对应连接的第二时钟采样信号生成对应的第二时钟信号，各所述相位模块关于所述分频器模块版图对称分布；对所述相位模块版图和/或所述分频器模块版图进行绕线，形成导线图形层，所述导线图形层用于电连接所述分频器模块版图中的分频器模块与对应的相位模块，其中，任意两个所述第二时钟信号的相位差位于预设精度范围内。
在一些实施例中，所述导线图形层包括第一导线图形层及第二导线图形层；形成所述导线图形层的步骤包括：于所述相位模块版图上形成所述第一导线图形层，并于所述第一导线图形层上形成第二导线图形层；或于所述相位模块版图上形成所述第二导线图形层，并于所述第二导线图形层上形成所述第一导线图形层；其中，所述第一导线图形层包括若干条时钟输出导线，所述分频器模块的各时钟输出端与对应设置的所述时钟输出导线电连接；所述第二导线图形层包括若干条时钟输入导线，各所述相位模块的时钟输入端与对应设置的所述时钟输入导线电连接；所述分频器模块的各时钟输出端依次经由对应设置的所述时钟输出导线、对应设置的所述时钟输入导线向对应的所述相位模块提供所述第二时钟采样信号。
在一些实施例中，所述导线图形层包括第一导线、第二导线、第三导线及第四导线；所述相位关联的若干个第二时钟采样信号包括：与第一相位关联的第一子时钟采样信号，与第二相位关联的第二子时钟采样信号，与第三相位关联的第三子时钟采样信号，与第四相位关联的第四子时钟采样信号；所述第二时钟信号包括：与第一相位关联的第一子时钟信号，与第二相位关联的第二子时钟信号，与第三相位关联的第三子时钟信号，与第四相位关联的第四子时钟信号；所述相位模块包括：第一相位模块、第二相位模块、第三相位模块、第四相位模块；所述第一导线用于电连接所述分频器模块的第一时钟输出端与所述第一相位模块的时钟输入端，所述第二导线用于电连接所述分频器模块的第二时钟输出端与所述第二相位模块的时钟输入端，所述第三导线用于电连接所述分频器模块的第三时钟输出端与所述第三相位模块的时钟输入端，所述第四导线用于电连接所述分频器模块的第四时钟输出端与所述第四相位模块的时钟输入端；其中，所述第一导线、所述第二导线、所述第三导线及所述第四导线的宽度的差值位于预设宽度范围内，且所述第一导线、所述第二导线、所述第三导线及所述第四导线的长度差值位于预设第一长度范围内，使得所述第一子时钟采样信号、所述第二子时钟采样信号、所述第三子时钟采样信号及所述第四子时钟采样信号中任意两个的相位差位于预设精度范围内。
在一些实施例中，所述时钟输出导线包括第一时钟输出导线、第二时钟输出导线、第三时钟输出导线及第四时钟输出导线；所述时钟输入导线包括第一时钟输入导线、第二时钟输入导线、第三时钟输入导线及第四时钟输入导线；其中，所述第一时钟输出导线与所述第一时钟输入导线构成所述第一导线，所述第二时钟输出导线与所述第二时钟输入导线构成所述第二导线，所述第三时钟输出导线与所述第三时钟输入导线构成所述第三导线，所述第四时钟输出导线与所述第四时钟输入导线构成所述第四导线。
在一些实施例中，所述时钟输出导线包括第一时钟输出导线、第二时钟输出导线、第三时钟输出导线及第四时钟输出导线；所述时钟输入导线包括第一时钟输入导线、第二时钟输入导线、第三时钟输入导线及第四时钟输入导线；其中，所述第一时钟输出导线与所述第一时钟输入导线构成所述第一导线，所述第二时钟输出导线与所述第二时钟输入导线构成所述第二导线，所述第三时钟输出导线与所述第三时钟输入导线构成所述第三导线，所述第四时钟输出导线与所述第四时钟输入导线构成所述第四导线；所述第一相位模块与所述第四相位模块沿所述第一预设方向，关于所述分频器模块版图对称分布；所述第二相位模块与所述第三相位模块沿所述第一预设方向，关于所述分频器模块版图对称分布。
在一些实施例中，所述时钟输出导线包括多条互相垂直的子时钟输出导线，所述分频器模块的时钟输出端依次经由多条所述子时钟输出导线、所述时钟输入导线与对应的所述相位模块的时钟输入端连接；各所述时钟输出导线的长度相等；和/或各所述时钟输入导线的长度相等。
在一些实施例中，所述时钟树的版图形成方法还包括：形成数据传输模块版图，所述数据传输模块版图位于相位模块版图两侧且远离所述分频器模块版图，用于根据接收的若干个所述第二时钟信号生成对应的数据信号；其中，所述导线图形层还包括第三导线图形层；所述第三导线图形层包括若干条输出导线，所述输出导线用于电连接所述相位模块的时钟信号输出端和所述数据传输模块版图中的数据传输模块，各所述输出导线的长度差值位于预设第二长度范围内，所述数据传输模块版图中的各所述数据传输模块沿所述第一预设方向关于所述分频器模块版图对称分布。
在一些实施例中，所述时钟树的版图形成方法还包括：形成接地导线层，所述接地导线层包括若干条接地导线，所述接地导线位于所述相位底层模块内，使得任意两个所述相位底层模块产生的第二时钟信号的相位差位于预设精度范围内。
在一些实施例中，所述输出导线包括沿第二预设方向延伸的第一输出导线，及沿所述第一预设方向延伸的第二输出导线，各所述第一输出导线的长度相等，所述第二预设方向垂直于所述第一预设方向；至少一所述第二输出导线上设置有补偿电阻；所述补偿电阻的阻值与第一距离成反比，所述第一距离为所述相位模块与对应的数据传输模块在所述第一预设方向上的距离。
附图说明
为了更好地描述和说明这里公开的那些申请的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的申请、目前描述的实施例和/或示例以及目前理解的这些申请的较佳模式中的任何一者的范围的限制。
图1-图4显示为本公开不同实施例中提供的时钟树的版图形成方法的示意图；
图5-图7显示为本公开不同实施例中提供的时钟树的版图的俯视图示意图；
图8a显示为传统实施例中相位模块提供的四个分频时钟信号的采样时间序列的波形曲线图；
图8b显示为本公开一实施例中相位模块向后端电路提供的四个第二时钟信号的采样时间序列的波形曲线图。
附图标记说明：
200、分频器模块；11、第一相位模块；12、第二相位模块；13、第三相位模块；14、第四相位模块；21、第一时钟输出导线；22、第二时钟输出导线；23、第三时钟输出导线；24、第四时钟输出导线；31、第一时钟输入导线；32、第二时钟输入导线；33、第三时钟输入导线；34、第四时钟输入导线；221、第一子时钟输出导线；222、第二子时钟输出导线；223、第三子时钟输出导线；231、第四子时钟输出导线；232、第五子时钟输出导线；233、第六子时钟输出导线；31、数据传输模块；32、输出导线。
具体实施方式
为了便于理解本公开，下面将参考相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
请参阅图1-图8b。需要说明的是，本实施例中所提供的图示仅以示意方式说明本公开的基本构想，虽图示中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，在本公开的一实施例中，提供了一种时钟树的版图形成方法，包括：
步骤S110，提供分频器模块版图，分频器模块版图用于接收第一时钟信号，并对第一时钟信号进行分频处理，得到相位关联的若干个第二时钟采样信号。
步骤S120，提供相位模块版图，相位模块版图包括沿第一预设方向排布的第一数量个相位模块，各相位模块用于根据对应连接的第二时钟采样信号生成对应的第二时钟信号，各相位模块关于分频器模块版图对称分布。
步骤S130，对相位模块版图和/或分频器模块版图进行绕线，形成导线图形层，导线图形层用于电连接分频器模块版图中的分频器模块与对应的相位模块，其中，任意两个第二时钟信号的相位差位于预设精度范围内。
具体地，请继续参阅图1，通过设置相位模块版图中相位模块、分频器模块版图中分频器模块的位置关系及导线图形层中的导线分布，使得各相位模块输出的第二时钟信号的时间差位于预设时间精度范围内，保证分频器模块提供的第二时钟采样信号经由相位模块输出的若干个第二时钟信号到达后端电路的一致性，避免因时钟信号传输链路的不同导致多个第二时钟信号之间的相位误差增大，从而能够对后端电路输入的第二时钟信号进行准确地相位差控制，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请参阅图2，导线图形层包括第一导线图形层及第二导线图形层；步骤S130中形成导线图形层的步骤包括：
步骤S131，于相位模块版图上形成第一导线图形层，并于第一导线图形层上形成第二导线图形层；或于相位模块版图上形成第二导线图形层，并于第二导线图形层上形成第一导线图形层；其中，第一导线图形层包括若干条时钟输出导线，分频器模块的各时钟输出端与对应设置的时钟输出导线电连接；第二导线图形层包括若干条时钟输入导线，各相位模块的时钟输入端与对应设置的时钟输入导线电连接；分频器模块的各时钟输出端依次经由对应设置的时钟输出导线、对应设置的时钟输入导线向对应的相位模块提供第二时钟采样信号。
具体地，请继续参阅图2，可以通过设置分频器模块的各时钟输出端与对应的相位模块的时钟输入端之间的信号传输通路的长度差位于预设长度精度范围内，保证分频器模块提供的第二时钟采样信号经由相位模块得到的若干个第二时钟信号到达后端电路的一致性，避免因时钟信号传输链路的不同导致多个时钟信号之间的相位误差增大，从而能够对后端电路输入的第二时钟信号进行准确地相位差控制，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请参阅图3，导线图形层还包括第三导线图形层；第三导线图形层包括若干条输出导线；步骤S130之后，还包括：
步骤S140，形成数据传输模块版图，数据传输模块版图位于相位模块版图两侧且远离分频器模块版图，用于根据接收的若干个第二时钟信号生成对应的数据信号；输出导线用于电连接相位模块的时钟信号输出端和数据传输模块版图中的数据传输模块，各输出导线的长度差值位于预设第二长度范围内，数据传输模块版图中的各数据传输模块沿第一预设方向关于分频器模块版图对称分布。
具体地，请继续参阅图3，数据传输模块版图中的各数据传输模块沿第一预设方向关于分频器模块版图对称分布，保证数据传输模块接收各相位模块提供的第二时钟信号的一致性，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请参阅图4，在形成导线图形层之后，还包括：
步骤S150，形成接地导线层，接地导线层包括若干条接地导线，接地导线位于相位模块内，使得任意两个相位底层模块产生的第二时钟信号的相位差位于预设精度范围内。
具体地，在各相位模块内绕线不一样的地方，使用接地导线进行覆盖，使得各相位模块的内部电源信号线网路环境保持一致，各相位模块之间的信号不受干扰。
作为示例，请参阅图5，导线图形层包括电气隔离的第一导线、第二导线、第三导线及第四导线；相位模块包括第一相位模块11、第二相位模块12、第三相位模块13及第四相位模块14；第一导线用于电连接分频器模块200的第一时钟输出端R0与第一相位模块的时钟输入端in1，第二导线用于电连接分频器模块200的第二时钟输出端R1与第二相位模块的时钟输入端in2，第三导线用于电连接分频器模块200的第三时钟输出端F0与第三相位模块的时钟输入端in3，第四导线用于电连接分频器模块200的第四时钟输出端F1与第四相位模块的时钟输入端in4；其中，第一导线、第二导线、第三导线及第四导线的宽度差值位于预设宽度范围内，且第一导线、第二导线、第三导线及第四导线的长度差值位于预设第一长度范围内；第二时钟采样信号包括：与第一相位关联的第一子时钟采样信号data1，与第二相位关联的第二子时钟采样信号data2，与第三相位关联的第三子时钟采样信号data3，与第四相位关联的第四子时钟采样信号data4；分频器模块200的第一时钟输出端R0经由第一导线向第一相位模块11的时钟输入端in1提供第一子时钟采样信号data1，分频器模块200的第二时钟输出端R1经由第二导线向第二相位模块12的时钟输入端in2提供第二子时钟采样信号data2；分频器模块200的第三时钟输出端F0经由第三导线向第三相位模块13的时钟输入端in3提供第三子时钟采样信号data3；分频器模块200的第四时钟输出端F1经由第四导线向第四相位模块14的时钟输入端in4提供第四子时钟采样信号data4。第二时钟信号包括：与第一相位关联的第一子时钟信号signal1，与第二相位关联的第二子时钟信号signal2，与第三相位关联的第三子时钟信号signal3，及与第四相位关联的第四子时钟信号signal4。第一相位模块11根据对应连接的第一子时钟采样信号data1生成对应的第一子时钟信号signal1，第二相位模块12根据对应连接的第二子时钟采样信号data2生成对应的第二子时钟信号signal2，第三相位模块13根据对应连接的第三子时钟采样信号data3生成对应的第三子时钟信号signal3，第四相位模块14根据对应连接的第四子时钟采样信号data4生成对应的第四子时钟信号signal4，第一子时钟信号signal1、第二子时钟信号signal2、第三子时钟信号signal3及第四子时钟信号signal4中任意两个的相位差位于预设精度范围内。本实施例保证分频器模块提供的若干个第二时钟采样信号经由相位模块生成的若干个第二时钟信号到达后端电路的一致性，避免因时钟信号传输链路的不同导致多个时钟信号之间的相位误差增大，从而能够对后端电路输入的第二时钟信号进行准确的相位差控制，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请继续参阅图5，时钟输出导线包括第一时钟输出导线21、第二时钟输出导线22、第三时钟输出导线23及第四时钟输出导线24；时钟输入导线包括第一时钟输入导线31、第二时钟输入导线32、第三时钟输入导线33及第四时钟输入导线34；其中，第一时钟输出导线21与第一时钟输入导线31构成第一导线，第二时钟输出导线22与第二时钟输入导线32构成第二导线，第三时钟输出导线23与第三时钟输入导线33构成第三导线，第四时钟输出导线24与第四时钟输入导线34构成第四导线；便于通过设置第一时钟输入导线31、第二时钟输入导线32、第三时钟输入导线33及第四时钟输入导线34中至少两个之间的对称关系，及/或第一时钟输出导线21、第二时钟输出导线22、第三时钟输出导线23及第四时钟输出导线24中至少两个之间的对称关系，来控制任意两个相位模块接收分频器模块200提供的第二时钟采样信号的时间差位于预设时间精度范围内，保证分频器模块200提供的若干个第二时钟采样信号经由相位模块生成的若干个第二时钟信号到达后端电路的一致性，并降低时钟树版图的结构复杂性及生产工艺的复杂度。
作为示例，请继续参阅图5，第一相位模块11与第四相位模块14沿第一预设方向ox，关于分频器模块版图200对称分布；第二相位模块12与第三相位模块13沿第一预设方向ox，关于分频器模块版图200对称分布。第一时钟输入导线31与第四时钟输入导线34沿第一预设方向ox关于分频器模块版图200对称分布。保证分频器模块200提供的若干个第二时钟采样信号经由相位模块得到的若干个第二时钟信号到达后端电路的一致性，减小分频器模块200的各时钟输出端与对应的相位模块的时钟输入端之间的信号传输通路的长度，并降低时钟树版图的结构复杂性及生产工艺的复杂度。
作为示例，请参阅图6，时钟树的版图还包括数据传输模块版图，数据传输模块版图位于相位模块版图两侧且远离分频器模块版图，数据传输模块版图用于根据接收的若干个所述第二时钟信号生成对应的数据信号；导线图形层还包括第三导线图形层；第三导线图形层包括若干条输出导线，输出导线用于电连接相位模块的时钟信号输出端和数据传输模块版图中的数据传输模块31，各输出导线的长度差值位于预设第二长度范围内。可以设置数据传输模块版图中各数据传输模块31沿第一预设方向ox关于分频器模块版图200对称分布。保证数据传输模块31接收各相位模块提供的第二时钟信号的一致性，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请继续参阅图6，输出导线包括沿第二预设方向oy延伸的第一输出导线321，及沿第一预设方向ox延伸的第二输出导线322，其中，各第一输出导线321的长度相等，第二预设方向oy垂直于第一预设方向ox。本实施例保证数据传输模块31接收各相位底层模块提供的第二时钟信号的一致性，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请继续参阅图6，至少一第二输出导线322上设置有补偿电阻(未图示)；补偿电阻的阻值与第一距离成反比，第一距离为相位模块与对应的数据传输模块在第一预设方向ox上的距离，保证数据传输模块31接收各相位底层模块提供的第二时钟信号的一致性，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请参阅图7，第二时钟输出导线22包括相互垂直的第一子时钟输出导线221、第二子时钟输出导线222，及垂直于第二子时钟输出导线222的第三子时钟输出导线223，分频器模块200的第二时钟输出端R1依次经由第一子时钟输出导线221、第二子时钟输出导线222、第三子时钟输出导线223及第二时钟输入导线32与第二相位模块12的时钟输入端in2连接，第一子时钟输出导线221的延伸方向、第三子时钟输出导线223的延伸方向与第一预设方向ox一致，第二子时钟输出导线222的延伸方向与第二预设方向oy一致；第三时钟输出导线23包括相互垂直的第四子时钟输出导线231、第五子时钟输出导线232，及垂直于第五子时钟输出导线232的第六子时钟输出导线233，分频器模块200的第三时钟输出端F0依次经由第四子时钟输出导线231、第五子时钟输出导线232、第六子时钟输出导线233及第三时钟输入导线33与第三相位模块的时钟输入端in3连接，第四子时钟输出导线231的延伸方向、第六子时钟输出导线233的延伸方向与第一预设方向ox一致，第五子时钟输出导线232的延伸方向与第二预设方向oy一致。保证分频器模块200提供的第二时钟采样信号经由相位模块输出的若干个第二时钟信号到达后端电路的一致性，减小分频器模块的各时钟输出端与对应的相位模块的时钟输入端之间的信号传输通路的长度，并降低时钟树版图的结构复杂性及生产工艺的复杂度。
作为示例，请继续参阅图7，第一子时钟输出导线221与第四子时钟输出导线231呈中心对称分布；第二子时钟输出导线222的长度小于第五子时钟输出导线232的长度。保证分频器模块200提供的第二时钟采样信号经由相位模块输出的若干个第二时钟信号到达后端电路的一致性，减小分频器模块的各时钟输出端与对应的相位模块的时钟输入端之间的信号传输通路的长度，并降低时钟树版图的结构复杂性及生产工艺的复杂度。
作为示例，请继续参阅图7，时钟输出导线位于第一导线图形层，时钟输入导线位于第二导线图形层，便于不同层的导线之间实现电性隔离，避免导线相互交叠的部分出现短路情况；形成时钟输出导线的材料与形成时钟输入导线的材料可以不同，避免不同层传输信号之间相互串扰。
作为示例，请继续参阅图7，第一时钟输出导线21、第二时钟输出导线22、第三时钟输出导线23及第四时钟输出导线24的制备材料，与第一时钟输入导线31、第二时钟输入导线32、第三时钟输入导线33及第四时钟输入导线34的制备材料不同，例如，第一时钟输出导线21、第二时钟输出导线22、第三时钟输出导线23及第四时钟输出导线24的制备材料为铜，第一时钟输入导线31、第二时钟输入导线32、第三时钟输入导线33及第四时钟输入导线34的制备材料为钨，避免第一时钟输出导线21与第二时钟输入导线32之间产生信号串扰，并避免第四时钟输出导线24与第三时钟输入导线33之间产生信号串扰。
本公开实施例提供一种时钟树的版图，包括分频器模块版图、相位模块版图及导线图形层；分频器模块版图用于接收第一时钟信号，并对第一时钟信号进行分频处理，得到相位关联的若干个第二时钟采样信号；相位模块版图包括沿第一预设方向排布的第一数量个相位模块，各相位模块用于根据对应连接的第二时钟采样信号生成对应的第二时钟信号，各相位模块关于分频器模块版图对称分布；导线图形层用于电连接相位模块与对应的分频器模块版图中的分频器模块；其中，任意两个第二时钟信号的相位差位于预设精度范围内，保证分频器模块提供的第二时钟采样信号经由相位模块输出的若干个第二时钟信号到达后端电路的一致性，避免因时钟信号传输链路的不同导致多个时钟信号之间的相位误差增大，从而能够对后端电路输入的第二时钟信号进行准确地相位差控制，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请参阅图5，导线图形层包括第一导线图形层及第二导线图形层；第一导线图形层包括若干条相互隔离的时钟输出导线，分频器模块200的各时钟输出端与对应的时钟输出导线电连接；第二导线图形层包括若干条相互隔离的时钟输入导线，各相位模块的时钟输入端与对应设置的时钟输入导线电连接；其中，分频器模块200的各时钟输出端依次经由对应设置的时钟输出导线、对应设置的时钟输入导线向对应的相位模块提供第二时钟采样信号。可以通过设置分频器模块200的各时钟输出端与对应的相位模块的时钟输入端之间的信号传输通路的长度差位于预设长度精度范围内，保证分频器模块200提供的第二时钟采样信号经由相位模块输出的若干个第二时钟信号到达后端电路的一致性，避免因时钟信号传输链路的不同导致多个时钟信号之间的相位误差增大，从而能够对后端电路输入的第二时钟信号进行准确地相位差控制，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请继续参阅图5，导线图形层包括电气隔离的第一导线、第二导线、第三导线及第四导线；相位模块包括第一相位模块11、第二相位模块12、第三相位模块13及第四相位模块14；第一导线用于电连接分频器模块200的第一时钟输出端R0与第一相位模块11的时钟输入端in1，第二导线用于电连接分频器模块200的第二时钟输出端R1与第二相位模块12的时钟输入端in2，第三导线用于电连接分频器模块200的第三时钟输出端F0与第三相位模块13的时钟输入端in3，第四导线用于电连接分频器模块200的第四时钟输出端F1与第四相位模块14的时钟输入端in4；其中，第一导线、第二导线、第三导线及第四导线的宽度的差值位于预设宽度范围内，且第一导线、第二导线、第三导线及第四导线的长度差值位于预设长度范围内，保证分频器模块200提供的第二时钟采样信号经由相位模块输出的若干个第二时钟信号到达后端电路的一致性，避免因时钟信号传输链路的不同导致多个时钟信号之间的相位误差增大，从而能够对后端电路输入的第二时钟信号进行准确地相位差控制，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请继续参阅图5，时钟输出导线包括第一时钟输出导线21、第二时钟输出导线22、第三时钟输出导线23及第四时钟输出导线24；时钟输入导线包括第一时钟输入导线31、第二时钟输入导线32、第三时钟输入导线33及第四时钟输入导线34；其中，第一时钟输出导线21与第一时钟输入导线31构成第一导线，第二时钟输出导线22与第二时钟输入导线32构成第二导线，第三时钟输出导线23与第三时钟输入导线33构成第三导线，第四时钟输出导线24与第四时钟输入导线34构成第四导线；便于通过设置第一时钟输入导线31、第二时钟输入导线32、第三时钟输入导线33及第四时钟输入导线34中至少两个之间的对称关系，及/或第一时钟输出导线21、第二时钟输出导线22、第三时钟输出导线23及第四时钟输出导线24中至少两个之间的对称关系，来控制任意两个相位模块接收分频器模块200提供的第二时钟采样信号的时间差位于预设时间精度范围内。第一相位模块11与第四相位模块14沿第一预设方向ox，关于分频器模块版图200对称分布；第二相位模块12与第三相位模块13沿第一预设方向ox，关于分频器模块版图200对称分布。第一时钟输入导线31与第四时钟输入导线34沿第一预设方向ox关于分频器模块版图200对称分布。保证分频器模块200提供的若干个第二时钟采样信号经由相位模块到达后端电路的一致性，并降低时钟树版图的结构复杂性及生产工艺的复杂度。减小分频器模块200的各时钟输出端与对应的相位模块的时钟输入端之间的信号传输通路的长度，并降低时钟树版图的结构复杂性及生产工艺的复杂度。
作为示例，请参阅图6，时钟树的版图还包括数据传输模块版图，数据传输模块版图位于相位模块版图两侧且远离分频器模块版图，数据传输模块版图用于根据接收的若干个所述第二时钟信号生成对应的数据信号；导线图形层还包括第三导线图形层；第三导线图形层包括若干条输出导线，输出导线用于电连接相位模块的时钟信号输出端和数据传输模块版图中的数据传输模块31，各输出导线的长度差值位于预设第二长度范围内。可以设置数据传输模块版图中各数据传输模块31沿第一预设方向ox关于分频器模块版图200对称分布。保证数据传输模块31接收各相位模块提供的第二时钟信号的一致性，提高半导体集成电路工作的稳定性与可靠性。
作为示例，请参阅图7，第二时钟输出导线22包括相互垂直的第一子时钟输出导线221、第二子时钟输出导线222，及垂直于第二子时钟输出导线222的第三子时钟输出导线223，分频器模块200的第二时钟输出端R1依次经由第一子时钟输出导线221、第二子时钟输出导线222、第三子时钟输出导线223及第二时钟输入导线32与第二相位模块12的时钟输入端in2连接，第一子时钟输出导线221的延伸方向、第三子时钟输出导线223的延伸方向与第一预设方向ox一致，第二子时钟输出导线222的延伸方向与第二预设方向oy一致；第三时钟输出导线23包括相互垂直的第四子时钟输出导线231、第五子时钟输出导线232，及垂直于第五子时钟输出导线232的第六子时钟输出导线233，分频器模块200的第三时钟输出端F0依次经由第四子时钟输出导线231、第五子时钟输出导线232、第六子时钟输出导线233及第三时钟输入导线33与第三相位模块的时钟输入端in3连接，第四子时钟输出导线231的延伸方向、第六子时钟输出导线233的延伸方向与第一预设方向ox一致，第五子时钟输出导线232的延伸方向与第二预设方向oy一致。可以设置第一子时钟输出导线221与第四子时钟输出导线231呈中心对称分布；并设置第二子时钟输出导线222的长度小于第五子时钟输出导线232的长度。保证分频器模块200提供的第二时钟采样信号经由相位模块输出的若干个第二时钟信号到达后端电路的一致性，减小分频器模块的各时钟输出端与对应的相位模块的时钟输入端之间的信号传输通路的长度，并降低时钟树版图的结构复杂性及生产工艺的复杂度。
作为示例，请参阅图8a及图8b，可以设置第一相位为0度，第二相位为90度，第三相位为180度，第四相位为270度。传统实施方式中得到的相位模块向后端电路提供的与第一相位关联的第一分频时钟信号s1、与第二相位关联的第二分频时钟信号s2、与第三相位关联的第三分频时钟信号s3及与第四相位关联的第四分频时钟信号s4的采样幅值序列随时间变化的波形曲线如图8a所示。本公开实施例中得到的相位模块提供的第二时钟采样信号经由相位模块输出的第一子时钟信号signal1、第二子时钟信号signal2、第三子时钟信号signal3及第四子时钟信号signal4的采样幅值序列随时间变化的波形曲线如图8b所示。通过对比图8a及图8b，可以明显地发现，本公开得到的与0度关联的第一子时钟信号signal1、与180度关联的第三子时钟信号signal3两者之间的一致性更好，且与90度关联的第二子时钟信号signal2、与270度关联的第四子时钟信号signal4两者之间的一致性更好。
作为示例，时钟树的版图还包括接地导线层；接地导线层包括若干条接地导线，接地导线位于相位模块内，使得任意两个所述相位模块产生的第二时钟信号的相位差位于预设精度范围内。通过设置接地导线，使得各相位模块的内部电源信号线网路环境保持一致，降低技术实现的复杂度，满足不同应用场景的结构需求。例如，在各相位模块内绕线不一样的地方，使用接地导线进行覆盖，并设置接地导线为高层导线，使得各相位模块的内部电源信号线网路环境保持一致，各相位模块之间的信号不受干扰。
应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。

Claims (19)

1.一种时钟树的版图，其特征在于，包括分频器模块版图、相位模块版图及导线图形层；
所述分频器模块版图用于接收第一时钟信号，并对所述第一时钟信号进行分频处理，得到相位关联的若干个第二时钟采样信号；
所述相位模块版图包括沿第一预设方向排布的第一数量个相位模块，各所述相位模块用于根据对应连接的第二时钟采样信号生成对应的第二时钟信号，各所述相位模块关于所述分频器模块版图对称分布；
所述导线图形层用于电连接所述相位模块与对应的所述分频器模块版图中的分频器模块；
其中，任意两个所述第二时钟信号的相位差位于预设精度范围内。
2.根据权利要求1所述的时钟树的版图，其特征在于，所述导线图形层包括第一导线图形层及第二导线图形层；
所述第一导线图形层包括若干条时钟输出导线，所述分频器模块的各时钟输出端与对应设置的所述时钟输出导线电连接；
所述第二导线图形层包括若干条时钟输入导线，各所述相位模块的时钟输入端与对应设置的所述时钟输入导线电连接；
其中，所述分频器模块的各时钟输出端依次经由对应设置的所述时钟输出导线、对应设置的所述时钟输入导线向对应的所述相位模块提供第二时钟采样信号。
3.根据权利要求2所述的时钟树的版图，其特征在于，所述导线图形层包括第一导线、第二导线、第三导线及第四导线；
所述相位关联的若干个第二时钟采样信号包括：与第一相位关联的第一子时钟采样信号，与第二相位关联的第二子时钟采样信号，与第三相位关联的第三子时钟采样信号，及与第四相位关联的第四子时钟采样信号；
所述第二时钟信号包括：与第一相位关联的第一子时钟信号，与第二相位关联的第二子时钟信号，与第三相位关联的第三子时钟信号，及与第四相位关联的第四子时钟信号；
所述相位模块包括：第一相位模块、第二相位模块、第三相位模块及第四相位模块；
所述第一导线用于电连接所述分频器模块的第一时钟输出端与所述第一相位模块的时钟输入端，所述第二导线用于电连接所述分频器模块的第二时钟输出端与所述第二相位模块的时钟输入端，所述第三导线用于电连接所述分频器模块的第三时钟输出端与所述第三相位模块的时钟输入端，所述第四导线用于电连接所述分频器模块的第四时钟输出端与所述第四相位模块的时钟输入端；
其中，所述第一导线、所述第二导线、所述第三导线及所述第四导线的宽度的差值位于预设宽度范围内，且所述第一导线、所述第二导线、所述第三导线及所述第四导线的长度差值位于预设第一长度范围内，使得所述第一子时钟采样信号、所述第二子时钟采样信号、所述第三子时钟采样信号及所述第四子时钟采样信号中任意两个的相位差位于预设精度范围内。
4.根据权利要求3所述的时钟树的版图，其特征在于：
所述第一相位为0度；
所述第二相位为90度；
所述第三相位为180度；
所述第四相位为270度。
5.根据权利要求3所述的时钟树的版图，其特征在于，
所述时钟输出导线包括第一时钟输出导线、第二时钟输出导线、第三时钟输出导线及第四时钟输出导线；
所述时钟输入导线包括第一时钟输入导线、第二时钟输入导线、第三时钟输入导线及第四时钟输入导线；
其中，所述第一时钟输出导线与所述第一时钟输入导线构成所述第一导线，所述第二时钟输出导线与所述第二时钟输入导线构成所述第二导线，所述第三时钟输出导线与所述第三时钟输入导线构成所述第三导线，所述第四时钟输出导线与所述第四时钟输入导线构成所述第四导线；
所述第一相位模块与所述第四相位模块沿所述第一预设方向，关于所述分频器模块版图对称分布；
所述第二相位模块与所述第三相位模块沿所述第一预设方向，关于所述分频器模块版图对称分布。
6.根据权利要求2所述的时钟树的版图，其特征在于：
所述时钟输出导线包括多条互相垂直的子时钟输出导线，所述分频器模块的时钟输出端依次经由多条所述子时钟输出导线、所述时钟输入导线与对应的所述相位模块的时钟输入端连接；
各所述时钟输出导线的长度相等；和/或
各所述时钟输入导线的长度相等。
7.根据权利要求1-6任一项所述的时钟树的版图，其特征在于，还包括：
数据传输模块版图，位于相位模块版图两侧且远离所述分频器模块版图，用于根据接收的若干个所述第二时钟信号生成对应的数据信号；
所述导线图形层还包括第三导线图形层；
所述第三导线图形层包括若干条输出导线，所述输出导线用于电连接所述相位模块的时钟信号输出端和所述数据传输模块版图中的数据传输模块，各所述输出导线的长度差值位于预设第二长度范围内，所述数据传输模块版图中的各所述数据传输模块沿所述第一预设方向关于所述分频器模块版图对称分布。
8.根据权利要求7所述的时钟树的版图，其特征在于，所述输出导线包括沿第二预设方向延伸的第一输出导线，及沿所述第一预设方向延伸的第二输出导线，其中，各所述第一输出导线的长度相等，所述第二预设方向垂直于所述第一预设方向。
9.根据权利要求8所述的时钟树的版图，其特征在于，至少一所述第二输出导线上设置有补偿电阻；
所述补偿电阻的阻值与第一距离成反比，所述第一距离为所述相位模块与对应的数据传输模块在所述第一预设方向上的距离。
10.根据权利要求1-6任一项所述的时钟树的版图，其特征在于，还包括接地导线层；
所述接地导线层包括若干条接地导线，所述接地导线位于所述相位模块内，使得任意两个所述相位模块产生的第二时钟信号的相位差位于预设精度范围内。
11.一种时钟树的版图形成方法，其特征在于，包括：
提供分频器模块版图，所述分频器模块版图用于接收第一时钟信号，并对所述第一时钟信号进行分频处理，得到相位关联的若干个第二时钟采样信号；
提供相位模块版图，所述相位模块版图包括沿第一预设方向排布的第一数量个相位模块，各所述相位模块用于根据对应连接的第二时钟采样信号生成对应的第二时钟信号，各所述相位模块关于所述分频器模块版图对称分布；
对所述相位模块版图和/或所述分频器模块版图进行绕线，形成导线图形层，所述导线图形层用于电连接所述分频器模块版图中的分频器模块与对应的相位模块，其中，任意两个所述第二时钟信号的相位差位于预设精度范围内。
12.根据权利要求11所述的时钟树的版图形成方法，其特征在于，所述导线图形层包括第一导线图形层及第二导线图形层；形成所述导线图形层的步骤包括：
于所述相位模块版图上形成所述第一导线图形层，并于所述第一导线图形层上形成第二导线图形层；或
于所述相位模块版图上形成所述第二导线图形层，并于所述第二导线图形层上形成所述第一导线图形层；
其中，所述第一导线图形层包括若干条时钟输出导线，所述分频器模块的各时钟输出端与对应设置的所述时钟输出导线电连接；所述第二导线图形层包括若干条时钟输入导线，各所述相位模块的时钟输入端与对应设置的所述时钟输入导线电连接；所述分频器模块的各时钟输出端依次经由对应设置的所述时钟输出导线、对应设置的所述时钟输入导线向对应的所述相位模块提供所述第二时钟采样信号。
13.根据权利要求12所述的时钟树的版图形成方法，其特征在于，所述导线图形层包括第一导线、第二导线、第三导线及第四导线；
所述相位关联的若干个第二时钟采样信号包括：与第一相位关联的第一子时钟采样信号，与第二相位关联的第二子时钟采样信号，与第三相位关联的第三子时钟采样信号，及与第四相位关联的第四子时钟采样信号；
所述第二时钟信号包括：与第一相位关联的第一子时钟信号，与第二相位关联的第二子时钟信号，与第三相位关联的第三子时钟信号，及与第四相位关联的第四子时钟信号；
所述相位模块包括：第一相位模块、第二相位模块、第三相位模块及第四相位模块；
所述第一导线用于电连接所述分频器模块的第一时钟输出端与所述第一相位模块的时钟输入端，所述第二导线用于电连接所述分频器模块的第二时钟输出端与所述第二相位模块的时钟输入端，所述第三导线用于电连接所述分频器模块的第三时钟输出端与所述第三相位模块的时钟输入端，所述第四导线用于电连接所述分频器模块的第四时钟输出端与所述第四相位模块的时钟输入端；
其中，所述第一导线、所述第二导线、所述第三导线及所述第四导线的宽度的差值位于预设宽度范围内，且所述第一导线、所述第二导线、所述第三导线及所述第四导线的长度差值位于预设第一长度范围内，使得所述第一子时钟采样信号、所述第二子时钟采样信号、所述第三子时钟采样信号及所述第四子时钟采样信号中任意两个的相位差位于预设精度范围内。
14.根据权利要求13所述的时钟树的版图形成方法，其特征在于，所述时钟输出导线包括第一时钟输出导线、第二时钟输出导线、第三时钟输出导线及第四时钟输出导线；
所述时钟输入导线包括第一时钟输入导线、第二时钟输入导线、第三时钟输入导线及第四时钟输入导线；
其中，所述第一时钟输出导线与所述第一时钟输入导线构成所述第一导线，所述第二时钟输出导线与所述第二时钟输入导线构成所述第二导线，所述第三时钟输出导线与所述第三时钟输入导线构成所述第三导线，所述第四时钟输出导线与所述第四时钟输入导线构成所述第四导线。
15.根据权利要求14所述的时钟树的版图形成方法，其特征在于：
所述时钟输出导线包括第一时钟输出导线、第二时钟输出导线、第三时钟输出导线及第四时钟输出导线；
所述时钟输入导线包括第一时钟输入导线、第二时钟输入导线、第三时钟输入导线及第四时钟输入导线；
其中，所述第一时钟输出导线与所述第一时钟输入导线构成所述第一导线，所述第二时钟输出导线与所述第二时钟输入导线构成所述第二导线，所述第三时钟输出导线与所述第三时钟输入导线构成所述第三导线，所述第四时钟输出导线与所述第四时钟输入导线构成所述第四导线；
所述第一相位模块与所述第四相位模块沿所述第一预设方向，关于所述分频器模块版图对称分布；
所述第二相位模块与所述第三相位模块沿所述第一预设方向，关于所述分频器模块版图对称分布。
16.根据权利要求14或15所述的时钟树的版图形成方法，其特征在于：
所述时钟输出导线包括多条互相垂直的子时钟输出导线，所述分频器模块的时钟输出端依次经由多条所述子时钟输出导线、所述时钟输入导线与对应的所述相位模块的时钟输入端连接；
各所述时钟输出导线的长度相等；和/或
各所述时钟输入导线的长度相等。
17.根据权利要求11-15任一项所述的时钟树的版图形成方法，其特征在于，所述导线图形层还包括第三导线图形层；所述第三导线图形层包括若干条输出导线；所述方法还包括：
形成数据传输模块版图，所述数据传输模块版图位于所述相位模块版图两侧且远离所述分频器模块版图，用于根据接收的若干个所述第二时钟信号生成对应的数据信号；
其中，所述输出导线用于电连接所述相位模块的时钟信号输出端和所述数据传输模块版图中的数据传输模块，各所述输出导线的长度差值位于预设第二长度范围内，所述数据传输模块版图中的各所述数据传输模块沿所述第一预设方向关于所述分频器模块版图对称分布。
18.根据权利要求11-15任一项所述的时钟树的版图形成方法，其特征在于，还包括：
形成接地导线层，所述接地导线层包括若干条接地导线，所述接地导线位于所述相位模块内，使得任意两个所述相位模块产生的第二时钟信号的相位差位于预设精度范围内。
19.根据权利要求17所述的时钟树的版图形成方法，其特征在于，所述输出导线包括沿第二预设方向延伸的第一输出导线，及沿所述第一预设方向延伸的第二输出导线，各所述第一输出导线的长度相等，所述第二预设方向垂直于所述第一预设方向；
至少一所述第二输出导线上设置有补偿电阻；
所述补偿电阻的阻值与第一距离成反比，所述第一距离为所述相位模块与对应的数据传输模块在所述第一预设方向上的距离。
CN202111656065.8A 2021-12-30 2021-12-30 时钟树的版图及其形成方法 Pending CN116415539A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111656065.8A CN116415539A (zh) 2021-12-30 2021-12-30 时钟树的版图及其形成方法
PCT/CN2022/074498 WO2023123604A1 (zh) 2021-12-30 2022-01-28 时钟树的版图及其形成方法
US17/805,921 US20230214572A1 (en) 2021-12-30 2022-06-08 Clock tree layout and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111656065.8A CN116415539A (zh) 2021-12-30 2021-12-30 时钟树的版图及其形成方法

Publications (1)

Publication Number Publication Date
CN116415539A true CN116415539A (zh) 2023-07-11

Family

ID=86997299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111656065.8A Pending CN116415539A (zh) 2021-12-30 2021-12-30 时钟树的版图及其形成方法

Country Status (2)

Country Link
CN (1) CN116415539A (zh)
WO (1) WO2023123604A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230046B2 (en) * 2012-03-30 2016-01-05 International Business Machines Corporation Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator
EP3228007B1 (en) * 2014-12-02 2019-02-20 Telefonaktiebolaget LM Ericsson (publ) An electronic latch, a method for an electronic latch, a frequency division by two and a 4-phase generator
CN106777437B (zh) * 2015-11-24 2020-05-19 龙芯中科技术有限公司 时钟系统的构造方法、装置和时钟系统
WO2021146946A1 (zh) * 2020-01-21 2021-07-29 华为技术有限公司 一种振荡器
CN112084733A (zh) * 2020-08-14 2020-12-15 深圳天狼芯半导体有限公司 芯片的时钟树布图方法及装置
CN113657065B (zh) * 2021-07-20 2023-08-25 长鑫存储技术有限公司 时钟电路、存储器及半导体结构的制作方法

Also Published As

Publication number Publication date
WO2023123604A1 (zh) 2023-07-06

Similar Documents

Publication Publication Date Title
JP6018423B2 (ja) 撚り合わされた導線を有する集積回路インダクター
CN105745742B (zh) 用于在装置与测试器之间传输信号的互连装置
US6194774B1 (en) Inductor including bonding wires
CN103165259B (zh) 线圈部件及制造线圈部件的方法
CN203040005U (zh) 印制电路板
GB2297624A (en) Multiple point test probe
CN116415539A (zh) 时钟树的版图及其形成方法
WO2023000467A1 (zh) 时钟电路、存储器及半导体结构的制作方法
US5787571A (en) Method of producing coil devices
US10840232B2 (en) Shielding in a unit capacitor array
JP2004236327A (ja) 接地導体板を組込んだマルチセグメント型平面アンテナ
JP5128204B2 (ja) 差動配線方法、差動配線装置、プログラムおよびコンピューター読み取り可能な記録媒体
KR20050067183A (ko) 전압 분배기 장치
US20230214572A1 (en) Clock tree layout and forming method thereof
US8614515B2 (en) Wiring method for semiconductor integrated circuit, semiconductor-circuit wiring apparatus and semiconductor integrated circuit
KR100668220B1 (ko) 반도체 소자용 인덕터
CN111226323B (zh) 用于超导谐振器的器件、方法和系统
CN1327460C (zh) 半导体基板上线圈及其制造方法
CN114097101A (zh) 电容器结构
Zheng et al. Scalable modeling of resistive losses 1n on-chip interconnects at mm-wave frequencies
CN217562554U (zh) 集成电路产品
JP2005223468A (ja) 準平面型マイクロ波伝送線路
CN117313629A (zh) 版图结构及其制备方法
CN101788573A (zh) 探针卡
JPH0716100B2 (ja) 多層配線モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination