CN116403532A - 栅极驱动电路及使用该栅极驱动电路的电致发光显示装置 - Google Patents

栅极驱动电路及使用该栅极驱动电路的电致发光显示装置 Download PDF

Info

Publication number
CN116403532A
CN116403532A CN202210973626.5A CN202210973626A CN116403532A CN 116403532 A CN116403532 A CN 116403532A CN 202210973626 A CN202210973626 A CN 202210973626A CN 116403532 A CN116403532 A CN 116403532A
Authority
CN
China
Prior art keywords
node
output
transistor
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210973626.5A
Other languages
English (en)
Inventor
李成秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116403532A publication Critical patent/CN116403532A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

本公开涉及栅极驱动电路及使用该栅极驱动电路的电致发光显示装置。电致发光显示装置包括栅极驱动电路。栅极驱动电路包括：第一下拉电路，其由Q节点控制并且被配置成将低电压传送至第一输出节点；第一上拉电路，其由QB1节点控制并且被配置成将高电压传送至第一输出节点；QB2节点控制电路，其被配置成将QB1节点的电压传送至QB2节点；第二下拉电路，其由Q节点控制并且被配置成将低电压传送至第二输出节点；以及第二上拉电路，其由QB2节点控制并且被配置成将第一输出时钟信号的高电压传送至第二输出节点。输出至第一输出节点的信号的脉冲宽度与Q节点的脉冲宽度相同，并且输出至第二输出节点的信号的脉冲宽度与第一输出时钟信号的脉冲宽度相同。

Description

栅极驱动电路及使用该栅极驱动电路的电致发光显示装置
相关申请的交叉引用
本申请要求2021年12月27日提交的韩国专利申请第2021-0188335号的优先权和权益，该韩国专利申请的公开内容通过引用整体并入本文。
技术领域
本说明书涉及具有低功耗和改善的图像质量的栅极驱动电路以及使用该栅极驱动电路的电致发光显示装置。
背景技术
随着信息技术的发展，作为用户与信息之间的连接媒介的显示装置的市场增长。因此，各种类型的显示装置例如电致发光显示装置、液晶显示装置、有机发光显示装置和量子点显示装置的使用日益增加。
在显示装置之中，电致发光显示装置具有响应时间快、发光效率高和视角宽的优点。通常，电致发光显示装置利用通过扫描信号导通的晶体管将数据电压施加至驱动晶体管的栅极电极，并将提供给驱动晶体管的数据电压充入存储电容器。此外，发光元件通过利用发射控制信号输出被充入存储电容器的数据电压来发光。发光元件可以包括有机发光元件、无机发光元件和量子点元件。
为了使发光元件以精确的颜色和亮度发光，已经以各种方式开发了包括驱动晶体管和电容器的像素电路，并且近来已经将使用氧化物的晶体管用于降低功耗。
电致发光显示装置包括分别用于向这样的像素电路提供栅极信号和数据信号的栅极驱动电路和数据驱动电路。在这些电路之中，栅极驱动电路可以提供至少一个发射信号和扫描信号。通常，生成扫描信号的栅极驱动电路可以包括用于顺序地输出栅极信号的移位寄存器。
栅极驱动电路有时以面板内栅极(GIP)的形式实现，面板内栅极由作为显示面板的非显示区域的边框区域中的晶体管的组合形成。对于栅极驱动电路，正在寻求适合于像素电路的变化特性的用于简化驱动以获得低功耗效果、确保窄的边框区域以及提高图像质量的方法。
发明内容
本说明书涉及提供下述栅极驱动电路以及使用该栅极驱动电路的电致发光显示装置：所述栅极驱动电路被配置成输出要提供给包括在像素电路中的氧化物晶体管的栅极信号。
本说明书还涉及提供下述栅极驱动电路以及使用该栅极驱动电路的电致发光显示装置：在所述栅极驱动电路中，通过集成被配置成输出两个或更多个扫描信号的扫描驱动电路以及简化该被配置成输出两个或更多个扫描信号的扫描驱动电路的驱动，来减小显示面板的非显示区域并降低功耗。
本说明书还涉及提供下述栅极驱动电路以及使用该栅极驱动电路的电致发光显示装置：所述栅极驱动电路在即使被以低速频率驱动的情况下也能够保持稳定的输出。
本说明书的目的不限于上述目的，并且本领域技术人员将根据以下公开内容清楚地理解未提及的其他目的。
根据本说明书的一个实施方式的栅极驱动电路包括：第一下拉电路，其由Q节点控制并且被配置成将低电压传送至第一输出节点；第一上拉电路，其由QB1节点控制并且被配置成将高电压传送至第一输出节点；QB2节点控制电路，其被配置成将QB1节点的电压传送至QB2节点；第二下拉电路，其由Q节点控制并且被配置成将低电压传送至第二输出节点；以及第二上拉电路，其由QB2节点控制并且被配置成将第一输出时钟信号的高电压传送至第二输出节点。输出至第一输出节点的信号的脉冲宽度与Q节点的脉冲宽度相同，并且输出至第二输出节点的信号的脉冲宽度与第一输出时钟信号的脉冲宽度相同。因此，可以确保栅极驱动电路的可靠性并减小电致发光显示装置的边框。
根据本说明书的一个实施方式的电致发光显示装置包括显示面板，该显示面板被划分为显示区域和非显示区域，显示区域包括具有多个像素的多条像素线，非显示区域包括向多条像素线提供栅极信号的栅极驱动电路，其中，多个像素中的每个像素包括像素电路和发光元件，像素电路包括多个n型晶体管，并且栅极驱动电路包括p型晶体管。像素电路包括在初始时段导通的第一晶体管、在采样及编程时段导通的第二晶体管以及在发射时段导通的第三晶体管和第四晶体管。栅极驱动电路提供用于使第一晶体管导通的第一扫描信号以及用于使第二晶体管导通的第二扫描信号，并且第一扫描信号和第二扫描信号使用从先前像素线输出的第一输出信号作为起始信号并通过与第一扫描信号同步的起始时钟信号和与第二扫描信号同步的第一输出时钟信号输出。因此，可以确保栅极驱动电路的可靠性并减小电致发光显示装置的边框。
其他实施方式的详细项目包括在具体实施方式和附图中。
附图说明
通过参照附图详细描述本公开内容的示例性实施方式，本公开内容的上述及其他目的、特征和优点对于本领域普通技术人员将变得更加明显，在附图中：
图1是根据本说明书的一个实施方式的电致发光显示装置的框图；
图2是根据本说明书的一个实施方式的像素电路的电路图；
图3是根据本说明书的一个实施方式的提供至像素电路的栅极信号的波形图；
图4是根据本说明书的一个实施方式的栅极驱动电路的电路图；
图5是根据本说明书的一个实施方式的提供至栅极驱动电路的信号的波形图；以及
图6是根据本说明书的另一实施方式的栅极驱动电路的电路图。
具体实施方式
参照结合附图详细描述的优选实施方式，本公开内容的优点和特征及其实现方法将变得明显。然而，本公开内容不限于下面将要描述的实施方式，而是可以以不同的形式实现，提供这些实施方式仅是为了完全公开本公开内容并将本公开内容的范围完全传达给本领域技术人员，并且本公开内容由所公开的权利要求限定。
由于用于描述本公开内容的实施方式的附图中公开的形状、大小、比例、角度、数目等仅是示例性的，因此本公开内容不限于所示项目。在整个说明书中，相同的附图标记指示相同的部件。此外，在描述本公开内容时，当确定相关已知技术的详细描述可能不必要地模糊本公开内容的原理时，将省略其详细描述。在使用本说明书中提及的“包括”、“具有”、“组成”等时，除非使用了“仅”，否则可以添加其他部分。除非另外明确说明，否则以单数形式表达部件的情况包括复数形式。
在对部件进行解释时，应当理解的是，即使没有单独的明确描述，也包括误差范围。
在描述位置关系的情况下，例如，当两个部分的位置关系被描述为“在……上”、“在上部”、“在下部”、“与……相邻”等时，除非使用“紧接”或“直接”，否则一个或更多个其他部分可以位于这两个部分之间。
在描述时间关系的情况下，例如，当时间关系被描述为“在……之后”、“接着”、“在……后”、“在……之前”等时，除非使用“立即”或“直接”，否则可以包括不连续的情况。
本说明书的各种实施方式的特征可以部分地或全部地彼此耦合或组合，可以在技术上进行各种紧密连接和驱动，并且这些实施方式可以彼此独立地实现或者可以以相关联的关系一起实现。
在本说明书中，形成在显示面板的基板上的栅极驱动电路可以实现为n型晶体管或p型晶体管。例如，可以将晶体管实现为具有金属氧化物半导体场效应晶体管(MOSFET)结构的晶体管。晶体管是包括栅极电极、源极电极和漏极电极的三电极元件。源极电极向晶体管供应载流子。在晶体管中，载流子从源极电极开始移动。漏极电极是载流子通过其离开晶体管的电极。晶体管的源极电极和漏极电极不是固定的，并且晶体管的源极电极和漏极电极可以根据所施加的电压而改变。本文中描述的晶体管可以包括薄膜晶体管(TFT)。
在下文中，将参照附图描述根据本说明书的实施方式的栅极驱动电路和使用该栅极驱动电路的电致发光显示装置。
图1是根据本说明书的一个实施方式的电致发光显示装置100的框图。
参照图1，根据本说明书的一个实施方式的电致发光显示装置100可以包括显示面板110和向显示面板110提供驱动信号的驱动电路，在显示面板110中，设置有多条数据线DL和多条栅极线GL并且布置有连接至多条数据线DL和多条栅极线GL的多个子像素PX。
该附图示出了子像素PX以矩阵形式布置并且构成像素阵列，但是本公开内容不限于此，并且子像素PX可以以各种形式布置。
驱动电路可以包括向多条数据线DL提供数据信号的数据驱动电路120、向多条栅极线GL提供栅极信号的栅极驱动电路GD以及控制数据驱动电路120和栅极驱动电路GD的控制器130。
显示面板110可以包括显示图像的显示区域DA和作为显示区域DA的外围区域的非显示区域NDA。多个子像素PX可以设置在显示区域DA中。提供数据信号的数据线DL和提供栅极信号的栅极线GL可以设置在多个子像素PX中。
设置在显示区域DA中的多条数据线DL可以延伸至非显示区域NDA并且可以电连接至数据驱动电路120。数据线DL将子像素PX和数据驱动电路120电连接，并且可以实现为单线，或者可以使用链接线通过接触孔连接多条线。
设置在显示区域DA中的多条栅极线GL可以延伸至非显示区域NDA并且可以电连接至栅极驱动电路GD。栅极线GL将子像素PX和栅极驱动电路GD电连接。另外，栅极驱动电路GD生成或驱动栅极信号所必需的栅极驱动相关线可以设置在非显示区域DA中。例如，栅极驱动相关线可以包括向栅极驱动电路GD提供高电平电压的一条或更多条高电压线、向栅极驱动电路GD提供低电平栅极电压的一条或更多条低电压线、向栅极驱动电路GD提供多个时钟信号的多条时钟线以及向栅极驱动电路GD提供起始信号的起始线。
在显示面板110中，多条数据线DL和多条栅极线GL设置在子像素PX中。例如，多条数据线DL和多条栅极线GL可以分别按行或按列设置，并且为了便于描述，假设多条数据线DL按列设置，并且多条栅极线(GL)按行设置。
控制器130根据每帧中实现的时序启动扫描，对从外部输入的输入图像数据进行转换以匹配数据驱动电路120所使用的数据信号格式来输出经转换的图像数据，以及根据所述扫描在适当的时间控制数据驱动。
控制器130从外部接收时序信号和输入图像数据，该时序信号包括垂直同步信号、水平同步信号、输入数据使能信号、时钟信号等。接收时序信号的控制器130生成并输出用于控制数据驱动电路120和栅极驱动电路GD的控制信号。
例如，控制器130输出包括源极起始脉冲、源极采样时钟、源极输出使能信号等的各种数据控制信号以对数据驱动电路120进行控制。源极起始脉冲控制构成数据驱动电路120的一个或更多个数据信号生成电路的数据采样起始时序。源极采样时钟是控制每个数据信号生成电路中的数据的采样时序的时钟信号。源极输出使能信号控制数据驱动电路120的输出时序。
此外，控制器130输出包括栅极起始脉冲、栅极移位时钟、栅极输出使能信号等的栅极控制信号以对栅极驱动电路GD进行控制。栅极起始脉冲控制构成栅极驱动电路GD的一个或更多个栅极信号生成电路的操作起始时序。栅极移位时钟是通常输入至一个或更多个栅极信号生成电路的时钟信号并且控制扫描信号的移位时序。栅极输出使能信号指定一个或更多个栅极信号生成电路的时序信息。
控制器130可以是在常规显示装置技术中使用的时序控制器，或者是能够进一步执行包括时序控制器在内的其他控制功能的控制装置。
控制器130可以实现为与数据驱动电路120分离的部件，或者可以与数据驱动电路120集成并实现为一个集成电路。
数据驱动电路120可以通过包括一个或更多个数据信号生成电路来实现。数据信号生成电路可以包括移位寄存器、锁存电路、数模转换器、输出缓冲器等。在一些情况下，数据信号生成电路还可以包括模数转换器。
数据信号生成电路可以通过带式自动接合(TAB)方法、玻璃上芯片(COG)方法或面板上芯片(COP)方法连接至显示面板110的接合焊盘，可以直接设置在显示面板110上，或者可以集成并设置在显示面板110上。另外，可以通过在与显示面板110连接的源极电路膜上进行安装的膜上芯片(COF)方法来实现多个数据信号生成电路。
栅极驱动电路GD顺序地向多条栅极线GL提供扫描信号以驱动连接至多条栅极线GL的子像素PX。栅极驱动电路GD可以包括移位寄存器、电平移位器等。
栅极驱动电路GD可以通过带式自动接合(TAB)方法、玻璃上芯片(COG)方法或面板上芯片(COP)方法连接至显示面板110的接合焊盘，或者可以以GIP类型实现并集成在显示面板110中。此外，可以通过在连接至显示面板110的栅极电路膜上进行安装的膜上芯片(COF)方法来实现多个栅极信号生成电路。在下文中，为了便于描述，例示了栅极驱动电路GD包括多个栅极信号生成电路，并且所述多个栅极信号生成电路以GIP类型实现并设置在显示面板110的非显示区域NDA中的情况。
栅极驱动电路GD在控制器130的控制下顺序地向多条栅极线GL提供具有晶体管导通电压或晶体管关断电压的扫描信号。当特定的栅极线被栅极驱动电路GD打开时，数据驱动电路120将从控制器130接收的图像数据转换成模拟数据信号并将该模拟数据信号提供至多条数据线DL。
数据驱动电路120可以位于显示面板110的一侧。例如，所述一侧可以是显示面板110的上侧、下侧、左侧或右侧。此外，根据驱动方法、面板设计方法等，数据驱动电路120可以位于显示面板110的两侧。例如，所述两侧可以是显示面板110的上侧和下侧，或者左侧和右侧。
栅极驱动电路GD可以位于显示面板110的一侧。例如，所述一侧可以是显示面板110的上侧、下侧、左侧或右侧。此外，根据驱动方法、面板设计方法等，栅极驱动电路GD可以位于显示面板110的两侧。例如，所述两侧可以是显示面板110的上侧和下侧，或者左侧和右侧。
在下文中，描述数据驱动电路120位于显示面板110的上侧并且栅极驱动电路GD位于显示面板110的左右两侧的示例。在这种情况下，显示面板110中被栅极驱动电路GD占据的区域的宽度W可以被称为边框，并且由于当边框较小时电致发光显示装置100具有美观效果，因此需要简化栅极驱动电路GD以减小边框。在栅极驱动电路GD简化的情况下，驱动也得以简化，并且因此可以降低功耗。
设置在显示面板110中的多条栅极线GL可以包括多条扫描线和多条发射控制线。多条扫描线和多条发射控制线是将不同类型的栅极信号传送至不同晶体管的栅极节点的线。
因此，栅极驱动电路GD可以包括：多个扫描驱动电路，其将扫描信号输出至作为一种类型的栅极线GL的多条扫描线；以及多个发射驱动电路，其将发射控制信号输出至作为另一种类型的栅极线GL的多条发射控制线。
图2是根据本说明书的一个实施方式的像素电路的电路图，并且图3是根据本说明书的一个实施方式的提供至像素电路的栅极信号的波形图。
显示区域DA包括多个子像素PX，并且基于由子像素PX分别显示的灰阶(gradation)来显示图像。如上所述，例如，每个子像素PX连接至沿列线布置的数据线DL，并且连接至沿行线(像素线)布置的栅极线GL。在这种情况下，位于同一行线上的子像素PX被称为像素线，并且位于同一像素线上的子像素PX共享同一栅极线GL并同时接收栅极信号。因此，连接至第一栅极线的子像素PX可以被称为第一像素线，并且连接至第n栅极线的子像素PX可以被称为第n像素线。在设置在显示区域DA中的像素线的数目为p的情况下，可以与栅极信号生成电路同步地顺序驱动第一像素线至第p像素线。
参照图2和图3，子像素PX包括发光元件EL和控制被施加至发光元件EL的阳极的电流的量的像素电路。像素电路包括六个晶体管T1、T2、T3、T4、T5和T6以及一个存储电容器Cst。包括在像素电路中的所有晶体管均为n型晶体管并且可以实现为氧化物晶体管。
将以包括在第n像素线中的像素电路为例来描述根据本说明书的一个实施方式的像素电路。向像素电路提供第一扫描信号Scan1(n)、第二扫描信号Scan2(n)、第一发射信号EM1(n)、第二发射信号EM2(n)、数据电压Vdata、高电位电压VDD、初始化电压Vini以及低电位电压VSS。第一扫描信号Scan1(n)和第二扫描信号Scan2(n)从包括在栅极驱动电路GD中的扫描驱动电路输出，并且第一发射信号EM1(n)和第二发射信号EM2(n)从包括在栅极驱动电路GD中的发射驱动电路输出。通常，分别提供针对每个信号输出信号的驱动电路，但是在根据本说明书的一个实施方式的栅极驱动电路GD中，输出第一扫描信号Scan1(n)和第二扫描信号Scan2(n)的驱动电路是单个扫描驱动电路。数据电压Vdata从数据驱动电路120输出。此外，高电位电压VDD、初始化电压Vini和低电位电压VSS作为电力电压从电力发生器输出并且被提供给像素电路。
像素电路在根据初始化时段Ini、采样及编程时段SaP、保持时段Hol1和Hol2以及发射时段Emi被驱动的同时，对驱动晶体管的阈值电压进行补偿，并且驱动晶体管向发光元件EL提供驱动电流。在这种情况下，驱动晶体管被称为第一晶体管T1。
第一晶体管T1包括栅极电极、源极电极和漏极电极，并且源极电极电连接至发光元件EL以提供驱动电流。
当第一发射信号EM1(n)切换至低电压时，发射时段结束，并且当第一扫描信号Scan1(n)切换至高电压时，初始化时段Ini开始。在初始化时段Ini中，第二发射信号EM2(n)保持高电压。
第二晶体管T2根据第一发射信号EM1(n)而关断以阻断从第一晶体管T1提供给发光元件EL的驱动电流。第二晶体管T2的栅极电极连接至提供有第一发射信号EM1(n)的第一发射线，源极电极连接至第一晶体管T1的源极电极，并且漏极电极连接至发光元件EL的阳极。
除了第一晶体管T1之外，其余晶体管T2、T3、T4、T5和T6为开关晶体管，并且在一些情况下可以改变源极电极和漏极电极。
随后，第三晶体管T3和第四晶体管T4根据第一扫描信号Scan1(n)而导通。此外，第五晶体管T5根据第二发射信号EM2(n)而保持导通状态。
第三晶体管T3的栅极电极连接至提供有第一扫描信号Scan1(n)的第一扫描线，并且源极电极和漏极电极分别连接至第一晶体管T1的栅极电极和漏极电极。
第四晶体管T4的栅极电极连接至第一扫描线，源极电极连接至提供有初始化电压Vini的初始化线，并且漏极电极连接至到发光元件EL的阳极。
第五晶体管T5的栅极电极连接至提供有第二发射信号EM2(n)的第二发射线，源极电极连接至第一晶体管T1的漏极电极，并且漏极电极连接至提供有高电位电压VDD的高电位线。
在初始化时段Ini中，第三晶体管T3导通以连接第一晶体管T1的栅极电极和漏极电极并将第一晶体管T1的栅极电极和漏极电极设置成同一电压。由于第五晶体管T5在初始化时段Ini中导通，所以第一晶体管T1的栅极电极和漏极电极通过第三晶体管T3变成高电位电压VDD。
在初始化时段Ini中，第四晶体管T4导通以向发光元件EL提供初始化电压Vini并使发光元件EL的阳极放电至初始化电压Vini。
随后，当第二发射信号EM2(n)切换至低电压并且第二扫描信号Scan2(n)切换至高电压时，采样及编程时段SaP开始。在采样及编程时段SaP中，第一扫描信号Scan1(n)保持高电压并且第一发射信号EM1(n)保持低电压。
第五晶体管T5根据第二发射信号EM2(n)而关断以切断提供给第一晶体管T1的高电位电压VDD。此外，第六晶体管T6根据第二扫描信号Scan2(n)而导通以将数据电压Vdata提供至第一晶体管T1的源极电极。
第六晶体管T6的栅极电极连接至第二扫描线，源极电极连接至第一晶体管T1的源极电极，并且漏极电极连接至提供有数据电压Vdata的数据线DL。
由于第一晶体管T1的栅极电极和漏极电极由在采样及编程时段SaP中保持导通状态的第三晶体管T3电连接，因此第一晶体管T1处于二极管连接状态，并且在这种情况下，由于第六晶体管T6导通以将数据电压Vdata提供至第一晶体管T1的漏极电极，因此第一晶体管T1的栅极电极的电压减小，直至第一晶体管T1的栅极电极的电压与源极电极的电压之间的差变成第一晶体管T1的阈值电压。
同时，存储电容器Cst的第一电极连接至第一晶体管T1的栅极电极，并且第二电极连接至发光元件EL的阳极。在采样及编程时段SaP中，作为数据电压Vdata与第一晶体管T1的阈值电压之差的电压被施加至存储电容器Cst的第一电极，并且初始化电压Vini通过第四晶体管T4施加至存储电容器Cst的第二电极，第四晶体管T4保持导通状态，从而对存储电容器Cst进行充电。
第一扫描信号Scan1(n)的高电压可以是四个水平周期4H，并且第二扫描信号Scan2(n)的高电压可以是一个水平周期1H，但本公开内容不限于此。可以将第一扫描信号Scan1(n)的高电压和第二扫描信号Scan2(n)的高电压实现为具有相同的长度。
根据第一扫描信号Scan1(n)和第二扫描信号Scan2(n)，初始化时段Ini是三个水平周期3H，并且采样及编程时段SaP是一个水平周期1H，但本公开内容不限于此。类似地，可以将初始化时段Ini和采样及编程时段SaP实现为具有相同的长度。
然而，在初始化时段Ini被设置成比采样及编程时段SaP长的情况下，当在电致发光显示装置上显示黑屏时，可以实现纯净的黑色。具体地，第一扫描信号Scan1(n)的脉冲宽度可以是第二扫描信号Scan2(n)的脉冲宽度的至少两倍。
随后，当第一扫描信号Scan1(n)和第二扫描信号Scan2(n)切换至低电压时，第一保持时段Hol1开始。在第一保持时段Hol1中，第一发射信号EM1(n)和第二发射信号EM2(n)均保持低电压。
在第一保持时段Hol1中，针对下述时间提供缓冲时间：所述时间为在所有晶体管T1、T2、T3、T4、T5和T6均为关断状态的状态下，将第一扫描信号Scan1(n)和第二扫描信号Scan2(n)切换至低电压的时间。当第一发射信号EM1(n)切换至高电压时，第一保持时段Hol1结束，并且第二保持时段Hol2开始。第一保持时段Hol1可以是7个水平周期7H，但本公开内容不限于此。
在第二保持时段Hol2中，第二晶体管T2通过第一发射信号EM1(n)导通，以电连接第一晶体管T1的源极电极和发光元件EL的阳极。初始化电压Vini被提供至第一晶体管T1的源极电极，并且第一晶体管T1的栅极电极的电压和源极电极的电压通过充入存储电容器Cst的电压而保持恒定。当第二发射信号EM2(n)切换至高电压时，第二保持时段Hol2结束，并且发射时段Emi开始。第二保持时段Hol2可以是四个水平周期4H，但不限于此。
在发射时段Emi中，第五晶体管T5通过第二发射信号EM2(n)而导通，以将高电位电压VDD提供至第一晶体管T1的漏极电极。因此，第一晶体管T1导通以向发光元件EL的阳极提供驱动电流，并且发光元件EL发光。
第一发射信号EM1(n)的低电压和第二发射信号EM2(n)的低电压可以具有相同的长度。例如，第一发射信号EM1(n)和第二发射信号EM(n)可以具有12个水平周期12H，但本公开内容不限于此。第一发射信号EM1(n)在第一扫描信号Scan1(n)和第二扫描信号Scan2(n)为高电压时保持低电压，并且第二发射信号EM2(n)在第二扫描信号Scan2(n)为高电压且第一发射信号EM1(n)切换至高电压时保持低电压。
根据本说明书的一个实施方式的像素电路包括受第一扫描信号Scan1(n)和第二扫描信号Scan2(n)控制的氧化物晶体管，并且经由第一扫描信号Scan1(n)和第二扫描信号Scan2(n)，可以降低功耗并且可以通过将初始化时段Ini设计成长于采样及编程时段SaP，实现更纯净的黑屏。在下文中，将描述输出第一扫描信号Scan1(n)和第二扫描信号Scan2(n)的栅极驱动电路GD。
图4是根据本说明书的一个实施方式的栅极驱动电路GD的电路图，并且图5是根据本说明书的一个实施方式的提供至栅极驱动电路GD的信号的波形图。
用于驱动包括在显示面板110中的子像素PX的栅极信号包括扫描信号和发射信号。因此，栅极驱动电路GD可以分别包括输出扫描信号的扫描信号生成电路和输出发射信号的发射信号生成电路。扫描信号经由扫描线施加至像素线，并且发射信号经由发射线施加至像素线。
图4仅示出了输出扫描信号的扫描信号生成电路。具体地，在显示区域DA中所包括的像素线的数目为p的情况下，根据本说明书的一个实施方式的扫描信号生成电路包括第一扫描信号生成电路至第p扫描信号生成电路。图4示出了扫描信号生成电路中的第n扫描信号生成电路，第n扫描信号生成电路输出被输入至第n像素线的扫描信号。在这种情况下，p和n是自然数，并且1≤n≤p。
第n扫描信号生成电路是输出第一扫描信号Scan1(n)和第二扫描信号Scan2(n)两者的单个电路。时钟信号和恒定电压输入至第n扫描信号生成电路。时钟信号是以恒定周期在低电压与高电压之间摆动的信号并且包括起始时钟信号GCLK、第一输出时钟信号OCLK1和第二输出时钟信号OCLK2，并且恒定电压包括低电压VGL和高电压VGH。例如，低电压VGL可以为-4.5V至-6.5V，并且高电压VGH可以为12V至13V。
起始时钟信号GCLK与输出时钟信号OCLK1和OCLK2具有不同的周期。输出时钟信号OCLK1和OCLK2是四相时钟信号，并且第一输出时钟信号OCLK1和第二输出时钟信号OCLK2用在第n扫描信号生成电路中。可以将扫描信号生成电路划分为奇数像素线和偶数像素线以顺序地输出扫描信号。例如，当n为奇数时，向偶数像素线提供扫描信号的扫描信号生成电路可以使用四相时钟之中除第一输出时钟信号OCLK1和第二输出时钟信号OCLK2之外的两个时钟信号。
第一输出时钟信号OCLK1和第二输出时钟信号OCLK2的高电压脉冲宽度对应于约一个水平周期。此外，起始时钟信号GCLK的高电压脉冲宽度大于输出时钟信号的高电压脉冲宽度。
第n扫描信号生成电路在响应于起始时钟信号GCLK而使起始信号移位的同时将第一扫描信号Scan1(n)提供至第n像素线，并且响应于第一输出时钟信号OCLK1而将第二扫描信号Scan2(n)提供至第n像素线。在这种情况下，起始信号是提供至第n-1像素线的第一扫描信号Scan1(n-1)。例如，当n为奇数时，作为起始信号提供至第n-1像素线的第一扫描信号Scan1(n-1)指的是n之前的奇数像素线。例如，当n是99时，n-1指的是97。此外，当n为偶数时，作为起始信号提供至第n-1像素线的第一扫描信号Scan1(n-1)指的是n之前的偶数像素线。例如，当n是104时，n-1指的是102。
根据本说明书的一个实施方式的扫描信号生成电路包括第一下拉电路、第一上拉电路、第二下拉电路、第二上拉电路、Q节点控制电路、QB1节点控制电路以及QB2节点控制电路。此外，根据本说明书的一个实施方式的扫描信号生成电路包括n型晶体管和p型晶体管两者。由于构成第n扫描信号生成电路的晶体管是切换电压的开关晶体管，因此在一些情况下，可以将源极电极和漏极电极互换。
第一下拉电路由Q节点的电压控制以将低电压VGL输出至第一输出节点O1，并且第一上拉电路由QB1节点的电压控制以将高电压VGH输出至第一输出节点O1。
第一下拉电路包括第一下拉晶体管Td41和第一电容器C41。第一下拉晶体管Td41是p型晶体管，栅极电极连接至Q节点，源极电极连接至提供有低电压VGL的线，并且漏极电极连接至第一输出节点O1。第一电容器C41的第一电极连接至Q节点，并且第一电容器C41的第二电极连接至第一输出节点O1。
第一上拉电路包括第一上拉晶体管Tu41。第一上拉晶体管Tu41是p型晶体管，栅极电极连接至QB1节点，源极电极连接至提供有高电压VGH的线，并且漏极电极连接至第一输出节点O1。
第二下拉电路由Q节点的电压控制以将低电压VGL输出至第二输出节点O2，并且第二上拉电路由QB2节点的电压控制以将第一输出时钟信号OCLK1输出至第二输出节点O2。
第二下拉电路包括第二下拉晶体管Td42。第二下拉晶体管Td42是p型晶体管，栅极电极连接至Q节点，源极电极连接至提供有低电压VGL的线，并且漏极电极连接至第二输出节点O2。
第二上拉电路包括第二上拉晶体管Tu42和第二电容器C42。第二上拉晶体管Tu42是p型晶体管，栅极电极连接至QB2节点，源极电极连接至提供有第一输出时钟信号OCLK1的线，并且漏极电极连接至第二输出节点O2。第二电容器C42的第一电极连接至QB2节点，并且第二电容器C42的第二电极连接至提供有第二输出时钟信号OCLK2的线。
Q节点控制电路是用于对Q节点进行充电或放电的电路，并且利用起始信号Scan1(n-1)将高电压或低电压施加至Q节点。
Q节点控制电路包括第一晶体管T41和第二晶体管T42。第一晶体管T41是p型晶体管，第一晶体管T41的栅极电极连接至提供有起始时钟信号GCLK的线，源极电极连接至提供有从第n-1扫描信号生成电路输出的作为起始信号的第一扫描信号Scan1(n-1)的线，并且漏极电极连接至第二晶体管T42的源极电极。第一晶体管T41由起始时钟信号GCLK控制，并且将从第n-1扫描信号生成电路输出的第一扫描信号Scan1(n-1)施加至第二晶体管T42的源极电极。
此外，第二晶体管T42是p型晶体管，第二晶体管T42的栅极电极连接至提供有低电压VGL的线，源极电极连接至第一晶体管T41的漏极电极，并且漏极电极连接至Q节点。第二晶体管T42总是由低电压VGL导通并且将第一晶体管T41的漏极电极和Q节点电连接。在根据本说明书的一个实施方式的扫描信号生成电路中，Q节点控制电路通过起始时钟信号GCLK将起始信号施加至Q节点。
QB1节点控制电路是用于对QB1进行节点充电或放电的电路，并且根据Q节点控制电路所施加的Q节点电压将高电压VGH或低电压VGL施加至QB1节点。
QB1节点控制电路包括第三晶体管T43和第四晶体管T44。第三晶体管T43是n型晶体管，第三晶体管T43的栅极电极连接至Q节点，源极电极连接至QB1节点，并且漏极电极连接至提供有低电压VGL的线。第三晶体管T43由Q节点控制以将低电压VGL施加至QB1节点。此外，第四晶体管T44是p型晶体管，第四晶体管T44的栅极电极连接至Q节点，源极电极连接至提供有高电压VGH的线，并且漏极电极连接至QB1节点。
第四晶体管T44由Q节点控制以将高电压VGH施加至QB1节点。在根据本说明书的一个实施方式的扫描信号生成电路中，QB1节点控制电路可以包括n型晶体管和p型晶体管，并且因此可以利用Q节点来调整QB1节点的电压。
QB2节点控制电路是用于对QB2节点进行充电或放电的电路，并且根据第一输出时钟信号OCLK1将QB1节点的电压施加至QB2节点。
QB2节点控制电路包括第五晶体管T45、第六晶体管T46和第二电容器C42。第五晶体管T45是n型晶体管，第五晶体管T45的栅极电极连接至提供有第一输出时钟信号OCLK1的线，源极电极连接至第六晶体管T46的源极电极，并且漏极电极连接至QB1节点。第五晶体管T45由第一输出时钟信号OCLK1控制以将QB1节点的电压施加至QB3节点。
第六晶体管T46是p型晶体管，第六晶体管T46的栅极电极连接至提供有低电压VGL的线，源极电极连接至QB3节点，并且漏极电极连接至QB2节点。第六晶体管T46总是通过低电压VGL导通并且将第五晶体管T45的源极电极和QB2节点电连接。此外，第二电容器C42的第一电极连接至QB2节点，并且第二电极连接至提供有第二输出时钟信号OCLK2的线。
在根据本说明书的一个实施方式的扫描信号生成电路中，QB2节点控制电路可以包括n型晶体管和p型晶体管，并且因此可以利用输出时钟信号来调整QB2节点的电压。
在下文中，在根据本说明书的一个实施方式的扫描信号生成电路中，将描述输入至扫描信号生成电路的信号以及各个部件(驱动电路)根据其的操作。
假设起始时钟信号GCLK从高电压切换至低电压的时间是第一点t1，则第一晶体管T41在第一点t1处导通，并且因此提供至第n-1像素线的第一扫描信号Scan1(n-1)被施加至Q节点。在这种情况下，由于提供至第n-1像素线的第一扫描信号Scan1(n-1)是高电压，所以Q节点处于高电压状态。第一下拉晶体管Td41、第四晶体管T44和第二下拉晶体管Td42通过Q节点的高电压关断，并且第三晶体管T43导通以将低电压施加至QB1节点。第一上拉晶体管Tu41通过QB1节点导通以将高电压VGH输出至第一输出节点O1。此外，由于第一输出时钟信号OCLK1在第一点t1处从高电压切换至低电压，因此第五晶体管T45也关断。
在根据本说明书的一个实施方式的扫描信号生成电路中，起始时钟信号GCLK与从高电压切换至低电压的脉冲边沿同步，并且高电压VGH被作为第一扫描信号Scan1(n)提供至第n像素线。
即使在起始时钟信号GCLK从低电压切换至高电压之后，也保持将第一扫描信号Scan1(n)输出为高电压VGH的状态。
随后，假设第一输出时钟信号OCLK1从低电压切换至高电压且第二输出时钟信号OCLK2为低电压的时间是第二点t2，第五晶体管T45在第二点t2处导通以将QB1节点的电压施加至QB2节点。在这种情况下，由于QB1节点的电压是低电压，因此QB2节点也处于低电压状态。由于第二上拉晶体管Tu42通过QB2节点的低电压导通，因此第一输出时钟信号OCLK1的高电压输出至第二输出节点O2。当输出第一输出时钟信号OCLK1的高电压时，由于第二输出时钟信号OCLK2是低电压，因此QB2节点处的电压由于第二电容器C42的自举现象而进一步降低，并且第二上拉晶体管Tu42良好地保持导通状态。此外，第二下拉晶体管Td42通过Q节点保持关断状态。
在根据本说明书的一个实施方式的扫描信号生成电路中，第一输出时钟信号OCLK1与从低电压切换至高电压的脉冲边沿同步，并且第一输出时钟信号OCLK1被作为第二扫描信号Scan2(n)提供至第n像素线。
假设起始时钟信号GCLK从高电压切换至低电压并且第一输出时钟信号OCLK1从高电压切换至低电压的时间是第三点t3，则在第三点t3处，在第五晶体管T45关断并且第一晶体管T41导通的同时，提供至第n-1像素线的第一扫描信号Scan1(n-1)被施加至Q节点。在这种情况下，由于提供至第n-1像素线的第一扫描信号Scan1(n-1)的电压是低电压，因此Q节点也处于低电压状态。第一下拉晶体管Td41通过Q节点的低电压导通，并且低电压VGL输出至第一输出节点O1。
通过Q节点的低电压，第三晶体管T43关断，并且第四晶体管T44和第二下拉晶体管Td42导通。导通的第四晶体管T44将高电压VGH施加至QB1节点。第一上拉晶体管Tu41通过QB1节点而关断。此外，由于第一输出时钟信号OCLK1在第三点t3处从高电压切换至低电压，因此第五晶体管T45也关断。另外，低电压VGL通过导通的第二下拉晶体管td42而输出至第二输出节点O2。
在根据本说明书的一个实施方式的扫描信号生成电路中，起始时钟信号GCLK与从高电压切换至低电压的脉冲边沿同步并且低电压VGL被作为第一扫描信号Scan1(n)提供至第n像素线，并且第一输出时钟信号OCLK1与从高电压切换至低电压的脉冲边沿同步，低电压VGL被作为第二扫描信号Scan2(n)提供至第n像素线。
在根据本说明书的一个实施方式的扫描信号生成电路中，第一扫描信号Scan1(n)的高电压的脉冲宽度对应于Q节点的高电压的脉冲宽度。即，第一扫描信号Scan1(n)的脉冲宽度与Q节点的脉冲宽度相同。
在根据本说明书的一个实施方式的扫描信号生成电路中，第二扫描信号Scan2(n)的高电压的脉冲宽度对应于第一输出时钟信号OCLK1的高电压的脉冲宽度。即，第二扫描信号Scan2(n)的脉冲宽度与第一输出时钟信号OCLK1的脉冲宽度相同。
根据本说明书的实施方式，由于可以通过在扫描信号生成电路中包括至少一个氧化物晶体管来确保晶体管的阈值电压偏移裕度，因此可以提高栅极驱动电路的可靠性。
图6是根据本说明书的另一实施方式的栅极驱动电路的电路图。根据本说明书的另一实施方式的提供至栅极驱动电路的信号的波形图与图5相同。将省略针对图5中的信号的重复描述。
与图4类似，图6示出了输出被输入至第n像素线的扫描信号的第n扫描信号生成电路。第n扫描信号生成电路是输出第一扫描信号Scan1(n)和第二扫描信号Scan2(n)两者的单个电路。第n扫描信号生成电路包括起始时钟信号GCLK、第一输出时钟信号OCLK1和第二输出时钟信号OCLK2，并且恒定电压包括低电压VGL和高电压VGH。
根据本说明书的另一实施方式的扫描信号生成电路包括第一下拉电路、第一上拉电路、第二下拉电路、第二上拉电路、Q节点控制电路、QB1节点控制电路以及QB2节点控制电路。此外，根据本说明书的另一实施方式的扫描信号生成电路包括p型晶体管。由于构成第n扫描信号生成电路的晶体管是切换电压的开关晶体管，因此在一些情况下，可以将源极电极和漏极电极互换。
第一下拉电路由Q节点的电压控制以将低电压VGL输出至第一输出节点O1，并且第一上拉电路由QB1节点的电压控制以将高电压VGH输出至第一输出节点O1。
第一下拉电路包括第一下拉晶体管Td61和第一电容器C61。第一下拉晶体管Td61是p型晶体管，栅极电极连接至Q节点，源极电极连接至提供有低电压VGL的线，并且漏极电极连接至第一输出节点O1。第一电容器C61的第一电极连接至Q节点，并且第一电容器C61的第二电极连接至第一输出节点O1。
第一上拉电路包括第一上拉晶体管Tu61和第二电容器C62。第一上拉晶体管Tu61是p型晶体管，栅极电极连接至QB1节点，源极电极连接至提供有高电压VGH的线，并且漏极电极连接至第一输出节点O1。第二电容器C62的第一电极连接至QB1节点，并且第二电容器C62的第二电极连接至提供有高电压VGH的线。
第二下拉电路由Q节点的电压控制以将低电压VGL输出至第二输出节点O2，并且第二上拉电路由QB2节点的电压控制以将第一输出时钟信号OCLK1输出至第二输出节点O2。
第二下拉电路包括第二下拉晶体管Td62。第二下拉晶体管Td62是p型晶体管，栅极电极连接至Q节点，源极电极连接至提供有低电压VGL的线，并且漏极电极连接至第二输出节点O2。
第二上拉电路包括第二上拉晶体管Tu62和第四电容器C64。第二上拉晶体管Tu62是p型晶体管，栅极电极连接至QB2节点，源极电极连接至提供有第一输出时钟信号OCLK1的线，并且漏极电极连接至第二输出节点O2。第四电容器C64的第一电极连接至QB2节点，并且第四电容器C64的第二电极连接至提供有第二输出时钟信号OCLK2的线。
Q节点控制电路是用于对Q节点进行充电或放电的电路，并且利用起始信号Scan1(n-1)将高电压或低电压施加至Q节点。
Q节点控制电路包括第一晶体管T61和第二晶体管T62。第一晶体管T61是p型晶体管，第一晶体管T61的栅极电极连接至提供有起始时钟信号GCLK的线，源极电极连接至提供有从第n-1扫描信号生成电路输出的作为起始信号的第一扫描信号Scan1(n-1)的线，并且漏极电极连接至Q1节点。第一晶体管T61由起始时钟信号GCLK控制，并且将从第n-1扫描信号生成电路输出的第一扫描信号Scan1(n-1)施加至Q1节点。此外，第二晶体管T62是p型晶体管，第二晶体管T62的栅极电极连接至提供有低电压VGL的线，源极电极连接至Q1节点，并且漏极电极连接至Q节点。第二晶体管T62总是通过低电压VGL而导通并且将Q1节点和Q节点电连接。在根据本说明书的另一实施方式的扫描信号生成电路中，Q节点控制电路通过起始时钟信号GCLK将起始信号Scan1(n-1)施加至Q节点。
QB1节点控制电路是用于对QB1节点进行充电或放电的电路，并且利用Q2节点、起始时钟信号GCKL和起始信号Scan1(n-1)将高电压或低电压施加至QB1节点。
QB1节点控制电路包括第三晶体管T63、第四晶体管T64、第五晶体管T65和第三电容器C63。第三晶体管T63是p型晶体管，第三晶体管T63的栅极电极连接至提供有起始信号Scan1(n-1)的线，源极电极连接至提供有高电压VGH的线，并且漏极电极连接至Q2节点。第三晶体管T63由起始信号Scan1(n-1)控制以将高电压VGH施加至Q2节点。
第四晶体管T64是p型晶体管，第四晶体管T64的栅极电极连接至Q2节点，源极电极连接至提供有起始时钟信号GCLK的线，并且漏极电极连接至QB1节点。第四晶体管T64由Q2节点控制以将起始时钟信号GCLK施加至QB1节点。
第五晶体管T65是p型晶体管，第五晶体管T65的栅极电极连接至Q1节点，源极电极连接至提供有高电压VGH的线，并且漏极电极连接至QB1节点。第五晶体管T65由Q1节点控制以将高电压VGH施加至QB1节点。
第三电容器C63的第一电极连接至起始时钟信号GCLK，并且第三电容器C63的第二电极连接至Q2节点。
在根据本说明书的另一实施方式的扫描信号生成电路中，QB1节点控制电路可以利用起始信号Scan1(n-1)、起始时钟信号GCKL和Q1节点来调整QB1节点的电压。
QB2节点控制电路是用于对QB2节点进行充电或放电的电路，并且根据Q节点的电压将QB1节点的电压施加至QB2节点。
QB2节点控制电路包括第六晶体管T66、第七晶体管T67和第四电容器C64。第六晶体管T66是p型晶体管，第六晶体管T66的栅极电极连接至Q节点，源极电极连接至QB1节点，并且漏极电极连接至QB3节点。第六晶体管T66由Q节点控制以将QB1节点的电压施加至QB3节点。
第七晶体管T67是p型晶体管，第七晶体管T67的栅极电极连接至提供有低电压VGL的线，源极电极连接至QB3节点，并且漏极电极连接至QB2节点。第七晶体管T67总是通过低电压VGL导通并将第六晶体管T66的漏极电极电连接至QB2节点。
第四电容器C64的第一电极连接至QB2节点，并且第四电容器C64的第二电极连接至提供有第二输出时钟信号OCLK2的线。
在根据本说明书的另一实施方式的扫描信号生成电路中，QB2节点控制电路可以利用Q节点和QB1节点来调整QB2节点的电压。
在下文中，在根据本说明书的另一实施方式的扫描信号生成电路中，将描述输入至扫描信号生成电路的信号以及各个部件(驱动电路)根据其的操作。
假设起始时钟信号GCLK从高电压切换至低电压的时间是第一点t1，则第一晶体管T61在第一点t1处导通，并且因此提供至第n-1像素线的第一扫描信号Scan1(n-1)被施加至Q节点。在这种情况下，由于提供至第n-1像素线的第一扫描信号Scan1(n-1)是高电压，所以Q节点处于高电压状态。第一下拉晶体管Td61、第六晶体管T66和第二下拉晶体管Td62通过Q节点的高电压而关断。此外，第五晶体管T65通过Q1节点的高电压而关断。另外，第三晶体管T63通过提供至第n-1像素线的第一扫描信号Scan1(n-1)而关断。
当起始时钟信号GCLK在第一点t1处从高电压切换至低电压时，由于第三电容器C63的耦合现象，处于浮置状态的Q2节点的电压降低。因此，第四晶体管T64导通，并且起始时钟信号GCLK的低电压被施加至QB1节点。第一上拉晶体管Tu61通过QB1节点的低电压而导通以将高电压VGH输出至第一输出节点O1。此外，即使在起始时钟信号GCLK变成高电压并且第四晶体管T64被关断的情况下，第二电容器C62也将QB1节点的电压保持在低电压处。
在根据本说明书的另一实施方式的扫描信号生成电路中，起始时钟信号GCLK与从高电压切换至低电压的脉冲边沿同步，并且高电压VGH被作为第一扫描信号Scan1(n)提供至第n像素线。
随后，假设第一输出时钟信号OCLK1从低电压切换至高电压并且第二输出时钟信号OCLK2为低电压的时间是第二点t2，则当第二输出时钟信号OCLK2在第二点t2处从高电压切换至低电压时，由于第四电容器C64的耦合现象，处于浮置状态的QB2节点的电压降低。因此，第二上拉晶体管Tu62导通以将第一输出时钟信号OCLK1的高电压输出至第二输出节点O2。此外，第二下拉晶体管Td62通过Q节点保持关断状态。
在根据本说明书的另一实施方式的扫描信号生成电路中，第一输出时钟信号OCLK1与从低电压切换至高电压的脉冲边沿同步，并且第一输出时钟信号OCLK1被作为第二扫描信号Scan2(n)提供至第n像素线。
假设起始时钟信号GCLK从高电压切换至低电压并且第一输出时钟信号OCLK1从高电压切换至低电压的时间是第三点t3，则当第一晶体管T61在第三点t3处导通的同时，提供至第n-1像素线的第一扫描信号Scan1(n-1)被施加至Q节点。在这种情况下，由于提供至第n-1像素线的第一扫描信号Scan1(n-1)的电压是低电压，因此Q节点也处于低电压状态。第一下拉晶体管Td61通过Q节点的低电压而导通，并且低电压VGL输出至第一输出节点O1。
由于Q节点与Q1节点具有相同的电压，因此第五晶体管T65通过Q1节点的低电压而导通并且高电压VGH被施加至QB1节点。第一上拉晶体管Tu61通过QB1节点而关断。
第六晶体管T66和第二下拉晶体管Td62通过Q节点而导通。QB1节点的低电压通过导通的第六晶体管T66施加至QB2节点，并且第二上拉晶体管Tu62通过QB2节点而导通，并且因此第一输出时钟信号OCLK1的低电压输出至第二输出节点O2。此外，低电压VGL通过导通的第二下拉晶体管Td62输出至第二输出节点O2。
在根据本说明书的另一实施方式的扫描信号生成电路中，起始时钟信号GCLK与从高电压切换至低电压的脉冲边沿同步并且低电压VGL被作为第一扫描信号Scan1(n)提供至第n像素线，第一输出时钟信号OCLK1与从高电压切换至低电压的脉冲边沿同步并且低电压VGL被作为第二扫描信号Scan2(n)提供至第n像素线。
在根据本说明书的另一实施方式的扫描信号生成电路中，第一扫描信号Scan1(n)的高电压的脉冲宽度对应于Q节点的高电压的脉冲宽度。即，第一扫描信号Scan1(n)的脉冲宽度与Q节点的脉冲宽度相同。
在根据本说明书的另一实施方式的扫描信号生成电路中，第二扫描信号Scan2(n)的高电压的脉冲宽度对应于第一输出时钟信号OCLK1的高电压的脉冲宽度。即，第二扫描信号Scan2(n)的脉冲宽度与第一输出时钟信号OCLK1的脉冲宽度相同。
可以如下描述根据本说明书的实施方式的栅极驱动电路和使用该栅极驱动电路的电致发光显示装置。
根据本说明书的一个实施方式的栅极驱动电路包括：第一下拉电路，其由Q节点控制并且将低电压传送至第一输出节点；第一上拉电路，其由QB1节点控制并且将高电压传送至第一输出节点；QB2节点控制电路，其将QB1节点的电压传送至QB2节点；第二下拉电路，其由Q节点控制并且将低电压传送至第二输出节点；以及第二上拉电路，其由QB2节点控制并且将第一输出时钟信号的高电压传送至第二输出节点。输出至第一输出节点的信号的脉冲宽度与Q节点的脉冲宽度相同，并且输出至第二输出节点的信号的脉冲宽度与第一输出时钟信号的脉冲宽度相同。因此，可以确保栅极驱动电路的可靠性并减小电致发光显示装置的边框。
根据本说明书的另一特征，输出至第一输出节点的信号的脉冲宽度可以是输出至第二输出节点的信号的脉冲宽度的至少两倍。
根据本说明书的另一特征，输出至第二输出节点的高电压可以是一个水平周期。
根据本说明书的另一特征，输出至第二输出节点的信号可以与第一输出时钟信号的脉冲边沿同步。
根据本说明书的另一特征，QB2节点控制电路可以包括：第一n型晶体管，其由第一输出时钟信号控制并且连接至QB1节点和QB3节点；p型晶体管，其由低电压控制并且连接至QB3节点和QB2节点；以及电容器，其连接至QB2节点以及提供有第二输出时钟信号的线。
根据本说明书的另一特征，栅极驱动电路还可以包括第二n型晶体管，该第二n型晶体管由Q节点控制并且连接至提供有低电压的线以及QB1节点。
根据本说明书的另一特征，第一n型晶体管和第二n型晶体管可以是氧化物晶体管，并且包括在第一下拉电路、第一上拉电路、第二下拉电路和第二上拉电路中的晶体管可以是p型晶体管。
根据本说明书的另一特征，QB2节点控制电路可以包括：第一晶体管，其由Q节点控制并且连接至QB1节点和QB3节点；第二晶体管，其由低电压控制并且连接至QB3节点和QB2节点；以及电容器，其连接至QB2节点以及提供有第二输出时钟信号的线。
根据本说明书的一个实施方式的电致发光显示装置包括被划分为显示区域和非显示区域的显示面板，显示区域包括具有多个像素的多条像素线，非显示区域包括向多条像素线提供栅极信号的栅极驱动电路，其中，所述多个像素中的每个像素包括像素电路和发光元件，像素电路包括多个n型晶体管，并且栅极驱动电路包括p型晶体管。像素电路包括在初始化时段中导通的第一晶体管、在采样及编程时段中导通的第二晶体管以及在发射时段中导通的第三晶体管和第四晶体管。栅极驱动电路提供用于使第一晶体管导通的第一扫描信号以及用于使第二晶体管导通的第二扫描信号，并且第一扫描信号和第二扫描信号使用从先前像素线输出的第一输出信号作为起始信号并通过与第一扫描信号同步的起始时钟信号和与第二扫描信号同步的第一输出时钟信号输出。因此，可以确保栅极驱动电路的可靠性并减小电致发光显示装置的边框。
根据本说明书的另一特征，第一扫描信号可以经由第一输出节点输出，并且第二扫描信号可以经由第二输出节点输出。
根据本说明书的实施方式，通过实现适合于用氧化物晶体管实现的像素电路的栅极驱动电路，可以提高显示面板的图像质量并且可以降低功耗。
此外，根据本说明书的实施方式，可以通过使用包括n型晶体管和p型晶体管两者的栅极信号生成电路来减小显示面板的边框区域。
另外，根据本说明书的实施方式，可以通过将输出两个或更多个扫描信号的驱动电路集成来减小显示面板的边框区域。
另外，根据本说明书的实施方式，由于栅极驱动电路可以通过包括至少一个氧化物晶体管来确保晶体管的阈值电压偏移裕度，因此可以提高栅极驱动电路的可靠性。
由于上述问题、问题的解决方案以及在要解决的效果中公开的说明书的内容不指定权利要求的必要特征，因此权利要求的范围不受在说明书的内容中描述的项目的限制。
尽管已经参照附图较详细地描述了本公开内容的实施方式，但本公开内容不必限于这些实施方式，并且在不脱离本公开内容的技术精神的范围的情况下，可以在该范围内进行各种修改。因此，在本公开内容中公开的实施方式不旨在限制而是描述本公开内容的技术精神，并且本公开内容的技术精神的范围不受这些实施方式的限制。因此，应当理解的是，上述实施方式在所有方面都是示例性的，而不是限制性的。本公开内容的范围应当通过权利要求来理解，并且应当理解的是，相同范围内的所有技术构思都包括在本公开内容的范围内。

Claims (21)

1.一种栅极驱动电路，包括：
第一下拉电路，其由Q节点控制并且被配置成将低电压传送至第一输出节点；
第一上拉电路，其由QB1节点控制并且被配置成将高电压传送至所述第一输出节点；
QB2节点控制电路，其被配置成将所述QB1节点的电压传送至QB2节点；
第二下拉电路，其由所述Q节点控制并且被配置成将低电压传送至第二输出节点；以及
第二上拉电路，其由所述QB2节点控制并且被配置成将第一输出时钟信号的高电压传送至所述第二输出节点，
其中，输出至所述第一输出节点的信号的脉冲宽度与所述Q节点的脉冲宽度相同，并且
输出至所述第二输出节点的信号的脉冲宽度与所述第一输出时钟信号的脉冲宽度相同。
2.根据权利要求1所述的栅极驱动电路，其中，输出至所述第一输出节点的信号的脉冲宽度是输出至所述第二输出节点的信号的脉冲宽度的至少两倍。
3.根据权利要求1所述的栅极驱动电路，其中，输出至所述第二输出节点的高电压是一个水平周期。
4.根据权利要求1所述的栅极驱动电路，其中，输出至所述第二输出节点的信号与所述第一输出时钟信号的脉冲边沿同步。
5.根据权利要求1所述的栅极驱动电路，其中，所述QB2节点控制电路包括：
第一n型晶体管，其由所述第一输出时钟信号控制并且连接至所述QB1节点和QB3节点；
p型晶体管，其由所述低电压控制并且连接至所述QB3节点和所述QB2节点；以及
电容器，其连接至所述QB2节点以及提供有第二输出时钟信号的线。
6.根据权利要求5所述的栅极驱动电路，还包括第二n型晶体管，所述第二n型晶体管由所述Q节点控制并且连接至提供有所述低电压的线以及所述QB1节点。
7.根据权利要求6所述的栅极驱动电路，其中：
所述第一n型晶体管和所述第二n型晶体管为氧化物晶体管；并且
包括在所述第一下拉电路、所述第一上拉电路、所述第二下拉电路和所述第二上拉电路中的晶体管是p型晶体管。
8.根据权利要求1所述的栅极驱动电路，其中，所述QB2节点控制电路包括：
第一晶体管，其由所述Q节点控制并且连接至所述QB1节点和QB3节点；
第二晶体管，其由所述低电压控制并且连接至所述QB3节点和所述QB2节点；以及
电容器，其连接至所述QB2节点以及提供有第二输出时钟信号的线。
9.一种电致发光显示装置，包括：
显示面板，其被划分为显示区域和非显示区域，所述显示区域包括具有多个像素的多条像素线，所述非显示区域包括向所述多条像素线提供栅极信号的栅极驱动电路，
其中，所述多个像素中的每个像素包括像素电路和发光元件，
所述像素电路包括多个n型晶体管，
所述栅极驱动电路包括p型晶体管，
所述像素电路包括：
在初始化时段中导通的第一晶体管；
在采样及编程时段中导通的第二晶体管；以及
在发射时段中导通的第三晶体管和第四晶体管，
所述栅极驱动电路提供用于使所述第一晶体管导通的第一扫描信号和用于使所述第二晶体管导通的第二扫描信号，并且
所述第一扫描信号和所述第二扫描信号使用从先前像素线输出的第一输出信号作为起始信号，并且所述第一扫描信号和所述第二扫描信号通过与所述第一扫描信号同步的起始时钟信号和与所述第二扫描信号同步的第一输出时钟信号输出。
10.根据权利要求9所述的电致发光显示装置，其中，所述起始时钟信号的脉冲宽度大于所述第一输出时钟信号的脉冲宽度。
11.根据权利要求9所述的电致发光显示装置，其中，所述第一扫描信号的脉冲宽度是所述第二扫描信号的脉冲宽度的倍数。
12.根据权利要求9所述的电致发光显示装置，其中，所述第一扫描信号的脉冲宽度为一个水平周期。
13.根据权利要求9所述的电致发光显示装置，其中，所述栅极驱动电路包括：
第一下拉电路，其由Q节点控制并且被配置成向第一输出节点输出低电压；
第一上拉电路，其由QB1节点控制并且被配置成向所述第一输出节点输出高电压；
QB2节点控制电路，其被配置成将所述QB1节点的电压传送至QB2节点；
第二下拉电路，其由所述Q节点控制并且被配置成向第二输出节点输出低电压；以及
第二上拉电路，其由所述QB2节点控制并且被配置成向所述第二输出节点输出第一输出时钟信号。
14.根据权利要求13所述的电致发光显示装置，其中：
所述第一扫描信号经由所述第一输出节点输出；并且
所述第二扫描信号经由所述第二输出节点输出。
15.根据权利要求13所述的电致发光显示装置，其中，所述QB2节点控制电路包括：
第一氧化物晶体管，其由所述第一输出时钟信号控制并且连接至所述QB1节点和QB3节点；
多晶晶体管，其由所述低电压控制并且连接至所述QB3节点和所述QB2节点；以及
电容器，其连接至所述QB2节点以及提供有第二输出时钟信号的线。
16.根据权利要求15所述的电致发光显示装置，还包括第二氧化物晶体管，所述第二氧化物晶体管由所述Q节点控制并且连接至提供有所述低电压的线以及所述QB1节点。
17.根据权利要求16所述的电致发光显示装置，其中：
所述第一氧化物晶体管和所述第二氧化物晶体管为n型晶体管；并且
包括在所述第一下拉电路、所述第一上拉电路、所述第二下拉电路和所述第二上拉电路中的晶体管是p型晶体管。
18.根据权利要求13所述的电致发光显示装置，其中，所述QB2节点控制电路包括：
第一晶体管，其由所述Q节点控制并且连接至所述QB1节点和QB3节点；
第二晶体管，其由所述低电压控制并且连接至所述QB3节点和所述QB2节点；以及
电容器，其连接至所述QB2节点以及提供有第二输出时钟信号的线。
19.一种电致发光显示装置，包括：
显示面板，其被划分为显示区域和非显示区域，所述显示区域包括具有多个像素的多条像素线，所述非显示区域包括向所述多条像素线提供栅极信号的栅极驱动电路，
其中，所述多个像素中的每个像素包括像素电路和发光元件，并且所述栅极驱动电路用于向所述像素电路提供栅极信号，并且
其中，所述栅极驱动电路包括：
第一下拉电路，其由Q节点控制并且被配置成将低电压传送至第一输出节点；
第一上拉电路，其由QB1节点控制并且被配置成将高电压传送至所述第一输出节点；
QB2节点控制电路，其被配置成将所述QB1节点的电压传送至QB2节点；
第二下拉电路，其由所述Q节点控制并且被配置成将低电压传送至第二输出节点；以及
第二上拉电路，其由所述QB2节点控制并且被配置成将第一输出时钟信号的高电压传送至所述第二输出节点，
其中，输出至所述第一输出节点的信号的脉冲宽度与所述Q节点的脉冲宽度相同，并且
其中，输出至所述第二输出节点的信号的脉冲宽度与所述第一输出时钟信号的脉冲宽度相同。
20.根据权利要求19所述的电致发光显示装置，其中，所述QB2节点控制电路包括：
第一n型晶体管，其由所述第一输出时钟信号控制并且连接至所述QB1节点和QB3节点；
p型晶体管，其由所述低电压控制并且连接至所述QB3节点和所述QB2节点；以及
电容器，其连接至所述QB2节点以及提供有第二输出时钟信号的线。
21.根据权利要求19所述的电致发光显示装置，其中，所述QB2节点控制电路包括：
第一晶体管，其由所述Q节点控制并且连接至所述QB1节点和QB3节点；
第二晶体管，其由所述低电压控制并且连接至所述QB3节点和所述QB2节点；以及
电容器，其连接至所述QB2节点以及提供有第二输出时钟信号的线。
CN202210973626.5A 2021-12-27 2022-08-15 栅极驱动电路及使用该栅极驱动电路的电致发光显示装置 Pending CN116403532A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210188335A KR20230099185A (ko) 2021-12-27 2021-12-27 게이트 구동 회로 및 이를 이용한 전계발광 표시장치
KR10-2021-0188335 2021-12-27

Publications (1)

Publication Number Publication Date
CN116403532A true CN116403532A (zh) 2023-07-07

Family

ID=86897006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210973626.5A Pending CN116403532A (zh) 2021-12-27 2022-08-15 栅极驱动电路及使用该栅极驱动电路的电致发光显示装置

Country Status (4)

Country Link
US (1) US20230206825A1 (zh)
JP (1) JP2023097335A (zh)
KR (1) KR20230099185A (zh)
CN (1) CN116403532A (zh)

Also Published As

Publication number Publication date
US20230206825A1 (en) 2023-06-29
KR20230099185A (ko) 2023-07-04
JP2023097335A (ja) 2023-07-07

Similar Documents

Publication Publication Date Title
EP3493189B1 (en) Electroluminescent display device
US9454935B2 (en) Organic light emitting diode display device
KR20190061356A (ko) Oled 표시패널
CN113053281A (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
KR20200013923A (ko) 게이트 구동부 및 이를 이용한 전계발광 표시장치
US11610530B2 (en) Gate driving circuit and electroluminescence display apparatus including the same
US11538379B2 (en) Foldable display panel and driving method thereof, display device and electronic apparatus
US11205389B2 (en) Scan driver and display device having same
US11676528B2 (en) Gate driving circuit and electroluminescent display device using the same
CN114694577A (zh) 栅极驱动电路以及使用栅极驱动电路的电致发光显示装置
KR102662343B1 (ko) 발광 표시 장치
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
CN116403532A (zh) 栅极驱动电路及使用该栅极驱动电路的电致发光显示装置
KR20220032767A (ko) 게이트 구동 장치와 이를 이용한 표시장치
US11869433B2 (en) Pixel and display apparatus including the same
US11929026B2 (en) Display device comprising pixel driving circuit
US11315485B2 (en) Shift register circuit and light emitting display device including the shift register circuit
KR102658432B1 (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치
KR20220074700A (ko) 게이트 구동 회로 및 이를 이용한 전계발광 표시장치
KR20220075738A (ko) 전계발광 표시장치
KR20220075735A (ko) 전계발광 표시장치
CN116386506A (zh) 包括像素驱动电路的显示设备
KR20230101466A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20220075737A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination