CN116388558A - 电荷泵升压电路、h桥电路及设备 - Google Patents

电荷泵升压电路、h桥电路及设备 Download PDF

Info

Publication number
CN116388558A
CN116388558A CN202310428781.3A CN202310428781A CN116388558A CN 116388558 A CN116388558 A CN 116388558A CN 202310428781 A CN202310428781 A CN 202310428781A CN 116388558 A CN116388558 A CN 116388558A
Authority
CN
China
Prior art keywords
voltage
module
charge pump
clock signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310428781.3A
Other languages
English (en)
Inventor
黄雷
龙继志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yaohuo Microelectronics Co Ltd
Original Assignee
Shanghai Yaohuo Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yaohuo Microelectronics Co Ltd filed Critical Shanghai Yaohuo Microelectronics Co Ltd
Priority to CN202310428781.3A priority Critical patent/CN116388558A/zh
Publication of CN116388558A publication Critical patent/CN116388558A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供了一种电荷泵升压电路、H桥电路及设备，该电荷泵升压电路包括电性连接的电压相减模块、时钟产生模块以及电荷泵模块；电压相减模块接收并对第一供电电压以及参考电压进行第一处理，输出第一电压差信号；时钟产生模块接收并选择输出第一供电电压以及第一电压差信号，形成第一时钟信号以及第二时钟信号；电荷泵模块接收第一供电电压，并将其作为电荷泵模块的初始电压，采用所述第一时钟信号以及所述第二时钟信号对初始电压进行交替升压，以使得电荷泵模块输出的参考驱动电压信号符合预设的电压要求。从而针对自举升压技术，本发明可以独立产生稳定的参考驱动电压信号以满足后续的电路取用需求。

Description

电荷泵升压电路、H桥电路及设备
技术领域
本发明涉及电力电子技术领域，特别是涉及一种电荷泵升压电路、H桥电路及设备。
背景技术
近些年来，自举电路在驱动电路领域中被广泛应用，目前常运用自举电路的电路有开关电源电路、射极跟随器、H桥电路等等。
现有的自举电路一般采用自举电容实现电压的升高。这是利用了电容两端电压不能突变的特性，当自举电容两端保持有一定电压时，提高自举电容的负端的电压，其正端的电压仍保持于负端的原始压差，从而抬高供电电压。
目前常用的自举升压驱动架构中，为了使输出效率最大化，需要功率管的导通电阻足够小，故一般选用NMOS管作为高侧(High-side)的功率管，同时为了保证高侧的功率管导通压降较低，高侧的功率管的栅极驱动电压必须高于供电电压；在该情况下，需要通过正常的周期性PWM脉冲信号控制低侧的功率管以及高侧的功率管的导通或关断，使得自举电容上的储能电压达到需求，一次循环中，先使得低侧的功率管导通，高侧的功率管断开，使得供电电压通过自举电阻、自举二极管对自举电容充电，再使得低侧的功率管断开，高侧的功率管导通，使得自举电容高侧的电压为自举电容的放电电压和供电电压叠加，从而实现了电压抬升，以作为高侧的功率管的栅极驱动电压。
然而，自举电容需要周期性的补充电荷以保证电压抬升，这是因为控制高侧的功率管的导通会使得自举电容上的能量产生消耗，若自举电容无法周期性的补充电荷(如高侧的功率管处于连续完全导通的状态)，随着自举电容上的能量消耗，自举电容不能保持所需要的电荷，自举电容高侧的电压降低至供电电压，使得高侧的功率管最终处于的不完全导通状态，进而可能损坏高侧的功率管。
因而，如何在不影响后续电路的取用的情况下，为后续电路提供稳定的抬升电压，已成为业界目前亟需解决的技术问题。
发明内容
本发明提供一种电荷泵升压电路、H桥电路及设备，以解决如何在不影响后续电路的取用的情况下，为后续电路提供稳定的抬升电压的技术问题。
根据本发明的第一方面，提供了一种电荷泵升压电路，包括：
电压相减模块，用于接收第一供电电压以及参考电压，并将所述第一供电电压以及所述参考电压进行第一处理，形成第一电压差信号；其中，所述第一处理至少包括电压相减处理，以使得所述第一电压差信号的电压值小于所述第一供电电压的电压值，且差值为所述参考电压的电压值；
时钟产生模块，用于接收所述第一供电电压以及所述第一电压差信号，并对接收到所述第一供电电压以及所述第一电压差信号进行选择输出，以形成第一时钟信号以及第二时钟信号；其中，所述第一时钟信号以及所述第二时钟信号互为一一对应的反相信号；
电荷泵模块，用于接收所述第一供电电压、所述第一时钟信号以及所述第二时钟信号，所述第一供电电压输入所述电荷泵模块，作为所述电荷泵模块的初始电压，并采用所述第一时钟信号以及所述第二时钟信号对所述初始电压进行交替升压，以使得所述电荷泵模块输出的参考驱动电压信号符合预设的电压要求，其中，所述参考驱动电压信号的电压值高于所述第一供电电压的电压值，且差值为所述参考电压的电压值。
可选的，所述第一时钟信号以及所述第二时钟信号为方波信号，其中，所述第一供电电压的电压值作为所述第一时钟信号以及所述第二时钟信号的高电平信号，所述第一电压差信号的电压值作为所述第一时钟信号以及所述第二时钟信号的低电平信号。
可选的，所述电荷泵模块包括第一电容、第二电容、第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管；
所述第一NMOS晶体管的源极以及所述第二NMOS晶体管的源极分别接收所述第一供电电压，所述第一NMOS晶体管的漏极以及所述第一PMOS晶体管的漏极耦接于第一节点，所述第一NMOS晶体管的栅极分别耦接所述第一PMOS晶体管的栅极以及所述第二PMOS晶体管的漏极，所述第一节点通过所述第一电容接收所述第一时钟信号；
所述第二NMOS晶体管的漏极以及所述第二PMOS晶体管的漏极耦接于第二节点，所述第二NMOS晶体管的栅极分别耦接所述第二PMOS晶体管的栅极以及所述第一NMOS晶体管的漏极，所述第二节点通过所述第二电容接收所述第二时钟信号，所述第一PMOS晶体管的源极以及所述第二PMOS晶体管的源极耦接于输出节点，以输出所述参考驱动电压信号。
可选的，所述电荷泵模块还包括储能滤波电容；
所述储能滤波电容的第一端耦接至所述输出节点，其第二端耦接至所述第一供电电压。
可选的，所述电压相减模块包括减法运算电路；
所述减法运算电路的反相输入端接收所述参考电压，其同相输入端接收所述第一供电电压，其输出端用于输出所述第一电压差信号。
可选的，所述参考电压的电压值为一设定电压值。
可选的，还包括电压差值放大模块；
所述电压差值放大模块用于接收所述第一供电电压以及所述第一电压差信号，放大所述第一供电电压的电压值以及所述第一电压差信号的电压值之间的差值，输出第二电压差信号；其中，所述第二电压差信号的电压值小于所述第一供电电压的电压值，且差值为若干倍所述参考电压的电压值。
可选的，所述时钟产生模块被配置为用于接收所述第一供电电压以及所述第二电压差信号，并对接收到所述第一供电电压以及所述第二电压差信号进行选择输出，以形成所述第一时钟信号以及所述第二时钟信号。
根据本发明的第二方面，提供了一种H桥电路，包括本发明第一方面任一项提供的电路、电动机以及N个功率管模块；其中的N为正整数；
每个功率管模块包括高边驱动单元、低边驱动单元、高边开关以及低边开关；
所述高边开关的第一端接收所述第一供电电压，其第二端分别耦接至所述低边开关的第一端以及所述电动机对应的端子，所述低边开关的第二端接地；
所述高边驱动模块的第一端以及所述低边驱动模块第一端分别接收控制信号，所述高边驱动模块的第二端接收所述参考驱动电压信号，其第三端耦接至所述高边开关的控制端，其第四端接地；所述低边驱动模块的第二端接收第二供电电压，其第三端耦接至所述低边开关的控制端，其第四端接地。
可选的，所述功率管模块的数量为两个，其中，第一功率管模块或第二功率管模块接收速度控制信号，以控制所述电动机的转速，所述第二功率管模块或所述第一功率管模块接收一固定高电平信号或一固定低电平信号，以控制所述电动机的转向。
可选的，所述功率管模块的数量为三个；其中，所述第一功率管模块、所述第二功率管模块以及第三功率管模块分别接收第一控制信号、第二控制信号以及第三控制信号，以控制所述电动机的转向以及转速。
可选的，所述电荷泵升压电路以及N个所述功率管模块集成于同一芯片内。
可选的，所述高边开关以及所述低边开关均为NMOS开关管。
根据本发明的第三方面，提供了一种电子设备，包括本发明第一方面任一项提供的电路。
本发明提供的电荷泵升压电路及设备中，通过电压相减模块接收并对第一供电电压以及参考电压进行第一处理，输出第一电压差信号；时钟产生模块接收并选择输出第一供电电压以及第一电压差信号，形成第一时钟信号以及第二时钟信号；电荷泵模块接收第一供电电压，并将其作为电荷泵模块的初始电压，采用所述第一时钟信号以及所述第二时钟信号对初始电压进行交替升压，以使得电荷泵模块输出的参考驱动电压信号符合预设的电压要求。从而针对自举升压技术，本发明可以独立产生稳定的参考驱动电压信号以满足后续的电路取用需求。
本发明提供的H桥电路中，包括前述的电荷泵升压电路、电动机以及N个功率管模块，每个功率管模块包括高边驱动单元、低边驱动单元、高边开关以及低边开关；高边开关的第一端接收第一供电电压，其第二端分别耦接至低边开关的第一端以及电动机对应的端子，低边开关的第二端接地；高边驱动模块的第一端以及低边驱动模块第一端分别接收控制信号，高边驱动模块的第二端接收参考驱动电压信号，其第三端耦接至高边开关的控制端，其第四端接地；低边驱动模块的第二端接收第二供电电压，其第三端耦接至低边开关的控制端，其第四端接地；由于本发明的电荷泵升压电路独立产生参考驱动电压信号，后续电路可以对其直接取用，从而使得该H桥电路可以使得高边开关连续完全导通，进而可以支持电动机在最高转速下工作。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例中电荷泵升压电路构造示意图；
图2是本发明实施例中时钟产生模块工作中的时序示意图；
图3是本发明实施例中电荷泵模块电路构造示意图一；
图4是本发明实施例中电荷泵模块电路构造示意图二；
图5是本发明实施例中减法运算电路构造示意图；
图6是本发明另一实施例中电荷泵升压电路构造示意图；
图7是本发明实施例中的H桥电路构造示意图；
图8是本发明另一实施例中的H桥电路构造示意图；
附图标记说明：
10-电压相减模块；
20-时钟产生模块；
30-电荷泵模块；
40-电压差值放大模块；
101-减法运算电路；
1011-运算放大器；
51-第一功率管模块；
52-第二功率管模块；
53-第三功率管模块；
511-第一高边驱动单元；
512-第一低边驱动单元；
521-第二高边驱动单元；
522-第二低边驱动单元；
531-第三高边驱动单元；
532-第三低边驱动单元；
VCC-第一供电电压；
Vref1-参考电压；
VCC-Vref1-第一电压差信号；
VCC-a*Vref1-第二电压差信号；
CLK_P-第一时钟信号；
CLK_N-第二时钟信号；
Vref2-参考驱动电压信号；
C0-储能滤波电容；
C1-第一电容；
C2-第二电容；
M1-第一NMOS晶体管；
M2-第二NMOS晶体管；
M3-第一PMOS晶体管；
M4-第二PMOS晶体管；
R1-第一电阻；
R2-第二电阻；
R3-第三电阻；
RF-反馈电阻；
PGND-功率地线；
NH1-第一高边开关；
NH2-第二高边开关；
NH3-第三高边开关；
NL1-第一低边开关；
NL1-第二低边开关；
NL1-第三低边开关。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面以具体的实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
鉴于现有技术中，无法在不影响后续电路的取用的情况下，为后续电路提供稳定的抬升电压，本发明提供了一种电荷泵升压电路，包括电性连接的电压相减模块、时钟产生模块以及电荷泵模块；电压相减模块接收并对第一供电电压以及参考电压进行第一处理，输出第一电压差信号；时钟产生模块接收并选择输出第一供电电压以及第一电压差信号，形成第一时钟信号以及第二时钟信号；电荷泵模块接收第一供电电压，并将其作为电荷泵模块的初始电压，采用所述第一时钟信号以及所述第二时钟信号对初始电压进行交替升压，以使得电荷泵模块输出的参考驱动电压信号符合预设的电压要求。从而针对自举升压技术，本发明可以独立产生稳定的参考驱动电压信号以满足后续的电路取用需求。
请参考图1，本实施例提供了一种电荷泵升压电路，其特征在于，包括：
电压相减模块10，用于接收第一供电电压VCC以及参考电压Vref1，并将所述第一供电电压VCC以及所述参考电压Vref1进行第一处理，形成第一电压差信号VCC-Vref1；其中，所述第一处理至少包括电压相减处理，以使得所述第一电压差信号VCC-Vref1的电压值小于所述第一供电电压VCC的电压值，且差值为所述参考电压Vref1的电压值；
时钟产生模块20，用于接收所述第一供电电压VCC以及所述第一电压差信号VCC-Vref1，并对接收到所述第一供电电压VCC以及所述第一电压差信号VCC-Vref1进行选择输出，以形成第一时钟信号CLK_P以及第二时钟信号CLK_N；其中，所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N互为一一对应的反相信号；
电荷泵模块30，用于接收所述第一供电电压VCC、所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N，所述第一供电电压VCC输入所述电荷泵模块30，作为所述电荷泵模块30的初始电压，并采用所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N对所述初始电压进行交替升压，以使得所述电荷泵模块30输出的参考驱动电压信号Vref2符合预设的电压要求，其中，所述参考驱动电压信号Vref2的电压值高于所述第一供电电压VCC的电压值，且差值为所述参考电压Vref1的电压值。
其中，所述第一供电电压VCC、所述第一电压差信号VCC-Vref1、所述第一时钟信号CLK_P、所述第二时钟信号CLK_N以及所述参考驱动电压信号Vref2均以功率地线为参考基准；所述反相信号可以理解为所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N的相位差为180°，当其中一个时钟信号为高电平时，另一个时钟信号为低电平。
一种实施方式中，请参考图2，所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N为方波信号，其中，所述第一供电电压VCC的电压值作为所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N的高电平信号，所述第一电压差信号VCC-Vref1的电压值作为所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N的低电平信号。
作为一种优选的实施方式，所述第一时钟信号CLK_P的占空比以及所述第二时钟信号CLK_N的占空比均为50％。
所述电荷泵模块30利用所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N形成稳定的所述参考驱动电压信号Vref2，在一种实施方式中，请参考图3，所述电荷泵模块30包括第一电容C1、第二电容C2、第一PMOS晶体管M3、第二PMOS晶体管M4、第一NMOS晶体管M1以及第二NMOS晶体管M2；
所述第一NMOS晶体管M1的源极以及所述第二NMOS晶体管M2的源极分别接收所述第一供电电压VCC，所述第一NMOS晶体管M1的漏极以及所述第一PMOS晶体管M3的漏极耦接于第一节点vp，所述第一NMOS晶体管M1的栅极分别耦接所述第一PMOS晶体管M3的栅极以及所述第二PMOS晶体管M4的漏极，所述第一节点vp通过所述第一电容C1接收所述第一时钟信号CLK_P；
所述第二NMOS晶体管M2的漏极以及所述第二PMOS晶体管M4的漏极耦接于第二节点vm，所述第二NMOS晶体管M2的栅极分别耦接所述第二PMOS晶体管M4的栅极以及所述第一NMOS晶体管M1的漏极，所述第二节点vm通过所述第二电容C2接收所述第二时钟信号CLK_N，所述第一PMOS晶体管M3的源极以及所述第二PMOS晶体管M4的源极耦接于输出节点vh，以输出所述参考驱动电压信号Vref2。
其中，所述第一PMOS晶体管M3、所述第二PMOS晶体管M4、所述第一NMOS晶体管M1以及所述第二NMOS晶体管M2构成交叉耦合电荷泵，该交叉耦合电荷泵为现有的公开的技术，本申请在此不再赘述。
由于所述电荷泵模块30的低电压端(即所述第一NMOS晶体管M1的源极以及所述第二NMOS晶体管M2的源极)接收所述第一供电电压VCC，故在上电时，所述电荷泵模块30的输出电压即为所述第一供电电压VCC，在该情况下，当存在所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N时，所述第一电容C1以及所述第二电容C2被周期性充电至所述参考电压Vref1，将所述参考电压Vref1与所述第一供电电压VCC叠加，以实现所述电荷泵模块30的输出节点vh输出所述参考驱动电压信号Vref2。在图3所示的示例中，以所述第一时钟信号CLK_P为高电平，所述第二时钟信号CLK_N为低电平为第一时间段，所述第一时钟信号CLK_P为低电平，所述第二时钟信号CLK_N为高电平为第二时间段为例进行举例说明，具体为：
处于第一时间段时，所述第一时钟信号CLK_P为高电平，所述第二NMOS晶体管M2以及所述第一PMOS晶体管M3导通，所述第一NMOS晶体管M1以及所述第二PMOS晶体管M4断开，所述电荷泵模块30输出所述第一节点vp的电压值Vvp＝VCC+VC1，其中，VCC为所述第一供电电压VCC的电压值，VC1为所述第一电容C1两端的电压值；同时，由于所述第二时钟信号CLK_N为低电平，所述第一供电电压VCC通过第二NMOS晶体管M2在所述第二节点vm对所述第二电容C2进行充电，将所述第二电容C2两端的电压充电至所述参考电压Vref1；
一种举例中，若所述第一电容C1两端的电压在上一时间段(即第二时间段)被充电至所述参考电压Vref1，在这种情况下，所述电荷泵模块30输出所述参考驱动电压信号Vref2；
处于第二时间段时，所述第二时钟信号CLK_N为高电平，所述第一NMOS晶体管M1以及所述第二PMOS晶体管M4导通，所述第二NMOS晶体管M2以及所述第一PMOS晶体管M3断开，所述电荷泵模块30输出所述第二节点vm的电压值Vvm＝VCC+VC2，其中，VCC为所述第一供电电压VCC的电压值，VC2为所述第二电容C2两端的电压值；同时，由于所述第一时钟信号CLK_P为低电平，所述第一供电电压VCC通过第一NMOS晶体管M1在所述第一节点vp对所述第一电容C1进行充电，将所述第一电容C1两端的电压充电至所述参考电压Vref1；
一种举例中，若所述第二电容C2两端的电压在上一时间段(即第一时间段)被充电至所述参考电压Vref1，在这种情况下，所述电荷泵模块30输出所述参考驱动电压信号Vref2。
故本发明可以在每个时钟周期对所述第一供电电压VCC进行抬升，独立输出稳定的所述参考驱动电压信号Vref2，且所述参考驱动电压信号Vref2高于所述第一供电电压VCC的电压值。
其中，所述第一电容C1以及所述第二电容C2可以选用较小的无极性的电容，从而降低电路的损坏率。
作为一种优选实施方式，在图4所示的示例中，所述电荷泵模块30还包括储能滤波电容C0；
所述储能滤波电容C0的第一端耦接至所述输出节点vh，其第二端耦接至所述第一供电电压VCC。
关于电压相减模块10，在一种具体的实施方式中，所述电压相减模块10包括减法运算电路101，所述减法运算电路101的反相输入端接收所述参考电压Vref1，其同相输入端接收所述第一供电电压VCC，其输出端用于输出所述第一电压差信号VCC-Vref1。
具体地，在图5所示的示例中，所述减法运算电路101包括运算放大器1011、第一电阻R1、第二电阻R2、第三电阻R3、反馈电阻RF；
所述运算放大器1011的反相输入端耦接至所述第一电阻R1的第一端，所述第一电阻R1的第二端接收所述参考电压Vref1，所述运算放大器1011的同相输入端耦接至所述第二电阻R2的第一端，所述第二电阻R2的第二端接收所述第一供电电压VCC，所述第二电阻R2的第二端还耦接至所述第三电阻R3的第一端，所述第三电阻R3的第二端接地，所述运算放大器1011的输出端输出所述第一电压差信号VCC-Vref1，所述运算放大器1011的输出端还耦接至所述反馈电阻RF的第一端，所述反馈电阻RF的第二端耦接至所述运算放大器1011的反相输入端；
其中，所述第一电阻R1的电阻值、所述第二电阻R2的电阻值、所述第三电阻R3的电阻值以及所述反馈电阻RF的电阻值相等。
当然，本发明并不以此为限制，在其他举例中，所述电压相减模块10还可以选择其它的元件实现电压相减，例如可以为通过电容来执行电压的减法运算的操作等等。
关于所述参考电压Vref1，具体阐述如下：
所述参考电压Vref1一般为一设定电压值，在小型电路中，其值可以被任意设定；而在复杂电路中，一般是由带隙基准源电路产生一较小的固定电压值作为电路的参考电压Vref1值，在这种情况下，作为一种实施方式，请参考图6，所述电荷泵升压电路还包括电压差值放大模块40；
所述电压差值放大模块40用于接收所述第一供电电压VCC以及所述第一电压差信号VCC-Vref1，放大所述第一供电电压VCC的电压值以及所述第一电压差信号VCC-Vref1的电压值之间的差值，输出第二电压差信号；其中，所述第二电压差信号的电压值小于所述第一供电电压VCC的电压值，且差值为若干倍所述参考电压Vref1的电压值。
其中，所述第二电压差信号以功率地线为参考基准。
在此情况下，请参考图6，所述时钟产生模块20被配置为用于接收所述第一供电电压VCC以及所述第二电压差信号，并对接收到所述第一供电电压VCC以及所述第二电压差信号进行选择输出，以形成所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N。
类似的，所述电荷泵模块30利用所述第一时钟信号CLK_P以及所述第二时钟信号CLK_N形成稳定的所述参考驱动电压信号Vref2，其处理方式与前述相同，本申请在此不再赘述。
此外，本发明实施例还提供了一种H桥电路，请参考图7-图8，包含了上述的电荷泵升压电路、电动机Motor以及N个功率管模块；其中的N为正整数；
每个功率管模块包括高边驱动单元、低边驱动单元、高边开关以及低边开关；
所述高边开关的第一端接收所述第一供电电压VCC，其第二端分别耦接至所述低边开关的第一端以及所述电动机Motor对应的端子，所述低边开关的第二端接地；
所述高边驱动模块的第一端以及所述低边驱动模块第一端分别接收控制信号，所述高边驱动模块的第二端接收所述参考驱动电压信号Vref2，其第三端耦接至所述高边开关的控制端，其第四端接地；所述低边驱动模块的第二端接收第二供电电压VDD，其第三端耦接至所述低边开关的控制端，其第四端接地。
其中，所述功率管模块取用上述电荷泵升压电路产生的所述参考驱动电压信号Vref2驱动对应的高边开关闭合，取用功率地线的电平驱动对应的高边开关断开，从而针对现有的自举H桥电路，本发明可以控制对应的高边开关长时间闭合，以支持电动机Motor在需要时在最高转速下工作时。
一种举例中，所述高边开关以及所述低边开关均为NMOS开关管。当然，所述高边开关以及所述低边开关也可以选用其它的元器件，例如可以为三极管等等，本发明对此不做任何限制。
在所述高边开关以及所述低边开关均为NMOS开关管的情况下，作为一种示例，请参考图7，所述功率管模块的数量为两个，其中，所述第一功率管模块51接收第一控制信号PWM1，所述第二功率管模块52接收第二控制信号PWM2；
在所述第一控制信号PWM1为逻辑高电平时，所述第一功率管模块51中，第一低边驱动模块512输出的第一低边控制信号GL1为低电平电压(其电压值大小与所述功率地线PGND的电压一致)，以控制第一低边开关NL1断开，第一高边驱动模块511输出的第一高边控制信号GH1为高电平电压(其电压值大小与所述参考驱动电压信号Vref2的电压一致)，以控制第一高边开关NH1闭合；
为防止短路，在所述第一控制信号PWM1为逻辑高电平时，一般配置所述第二控制信号PWM2为逻辑低电平，以使得所述第二功率管模块52对应的第二低边开关NL2闭合，第二高边开关NH2断开。
类似的，在所述第二控制信号PWM2为逻辑高电平时，使得所述第二功率管模块52对应的第二低边开关NL2断开，第二高边开关NH2闭合，并配置所述第一控制信号PWM2为逻辑低电平，以使得所述第一功率管模块51对应的第一低边开关NL1闭合，第一高边开关NH1断开。
当然，其它示例中也可以将所述第一功率管模块51配置为在所述第一控制信号PWM1为逻辑高电平时，控制对应的第一低边开关NL1闭合，第一高边开关NH1断开，并配置所述第二控制信号PWM2为逻辑低电平，以使得所述第二功率管模块52对应的第二低边开关NL2断开，第二高边开关NH2闭合，本发明对此不做任何限制。
一种实施方式中，所述第二供电电压VDD的电压值被配置为低于所述第一供电电压VCC的电压值。作为优选的实施方式，所述第一控制信号PWM1或所述第二控制信号PWM2的逻辑高电平的电压值为所述第二供电电压VDD的电压值。
在一种具体的实施方式中，请参考图7，所述功率管模块的数量为两个，其中，第一功率管模块51或第二功率管模块52接收速度控制信号，以控制所述电动机Motor的转速，所述第二功率管模块52或所述第一功率管模块51接收一固定高电平信号或一固定低电平信号，以控制所述电动机Motor的转向。
在另一种具体的实施方式中，请参考图8，所述功率管模块的数量为三个；其中，所述第一功率管模块51、所述第二功率管模块52以及第三功率管模块53分别接收第一控制信号PWM1、第二控制信号PWM2以及第三控制信号PWM3，以控制所述电动机Motor的转向以及转速。
针对所述电动机Motor为三相电动机的情况，一种具体的举例中，所述第一功率管模块51、所述第二功率管模块52以及第三功率管模块53分别输出第一电压驱动波形OUT1、第二电压驱动波形OUT2以及第三电压驱动波形OUT3至所述电动机Motor的一相，每个功率管模块输出的对应的驱动电动机的电压驱动波形依次相位相差120°，一种举例中，所述第一电压驱动波形OUT1、所述第二电压驱动波形OUT2以及所述第三电压驱动波形OUT3的相位依次相差120°，在该情况下，通过调整所述第一电压驱动波形OUT1、所述第二电压驱动波形OUT2以及所述第三电压驱动波形OUT3之间的相位先后即可改变直流电动机的旋转方向，例如将所述第二电压驱动波形OUT2的相位领先于所述第一电压驱动波形OUT1的相位120°；且可以通过控制所述第一控制信号PWM1、所述第二控制信号PWM2以及所述第三控制信号PWM3的占空比进而调节所述电动机Motor的转速。
应当理解的是，关于H桥电路的控制并不限于上述的具体的实施方式，本领域的技术人员可以依据实际情况设置不同的电动机Motor控制方式，本发明并不以此为限，只要采用了本发明的技术构思，引入的电荷泵升压电路提供稳定的抬升电压的电路形式，取用所述电荷泵模块30生成的所述参考驱动电压信号Vref2作为高边开关的控制电压，则均在本发明的保护范围之内。
为在实际使用中简化电路，一种实施方式中，所述电荷泵升压电路以及N个所述功率管模块还可集成于同一芯片内。相较于现有的自举H桥电路中，其需要在芯片增加额外的2个外接管脚以实现与两个外接自举电容相连，本发明提供的实施例可以简化外围电路。
此外，本发明实施例还提供了一种电子设备，包含了上述的电荷泵升压电路。作为举例，该电子设备可以包括开关电源电路、射极跟随器、H桥电路等等，可以应用在其它需要对高边开关进行控制的系统中。
综上所述，本发明提供的一种电荷泵升压电路、H桥电路及设备中，该电荷泵升压电路包括电性连接的电压相减模块、时钟产生模块以及电荷泵模块；电压相减模块接收并对第一供电电压以及参考电压进行第一处理，输出第一电压差信号；时钟产生模块接收并选择输出第一供电电压以及第一电压差信号，形成第一时钟信号以及第二时钟信号；电荷泵模块接收第一供电电压，并将其作为电荷泵模块的初始电压，采用所述第一时钟信号以及所述第二时钟信号对初始电压进行交替升压，以使得电荷泵模块输出的参考驱动电压信号符合预设的电压要求。从而针对自举升压技术，本发明可以独立产生稳定的参考驱动电压信号以满足后续的电路取用需求。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种电荷泵升压电路，其特征在于，包括：
电压相减模块，用于接收第一供电电压以及参考电压，并将所述第一供电电压以及所述参考电压进行第一处理，形成第一电压差信号；其中，所述第一处理至少包括电压相减处理，以使得所述第一电压差信号的电压值小于所述第一供电电压的电压值，且差值为所述参考电压的电压值；
时钟产生模块，用于接收所述第一供电电压以及所述第一电压差信号，并对接收到所述第一供电电压以及所述第一电压差信号进行选择输出，以形成第一时钟信号以及第二时钟信号；其中，所述第一时钟信号以及所述第二时钟信号互为一一对应的反相信号；
电荷泵模块，用于接收所述第一供电电压、所述第一时钟信号以及所述第二时钟信号，所述第一供电电压输入所述电荷泵模块，作为所述电荷泵模块的初始电压，并采用所述第一时钟信号以及所述第二时钟信号对所述初始电压进行交替升压，以使得所述电荷泵模块输出的参考驱动电压信号符合预设的电压要求，其中，所述参考驱动电压信号的电压值高于所述第一供电电压的电压值，且差值为所述参考电压的电压值。
2.根据权利要求1所述的电荷泵升压电路，其特征在于，所述第一时钟信号以及所述第二时钟信号为方波信号，其中，所述第一供电电压的电压值作为所述第一时钟信号以及所述第二时钟信号的高电平信号，所述第一电压差信号的电压值作为所述第一时钟信号以及所述第二时钟信号的低电平信号。
3.根据权利要求2所述的电荷泵升压电路，其特征在于，所述电荷泵模块包括第一电容、第二电容、第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管；
所述第一NMOS晶体管的源极以及所述第二NMOS晶体管的源极分别接收所述第一供电电压，所述第一NMOS晶体管的漏极以及所述第一PMOS晶体管的漏极耦接于第一节点，所述第一NMOS晶体管的栅极分别耦接所述第一PMOS晶体管的栅极以及所述第二PMOS晶体管的漏极，所述第一节点通过所述第一电容接收所述第一时钟信号；
所述第二NMOS晶体管的漏极以及所述第二PMOS晶体管的漏极耦接于第二节点，所述第二NMOS晶体管的栅极分别耦接所述第二PMOS晶体管的栅极以及所述第一NMOS晶体管的漏极，所述第二节点通过所述第二电容接收所述第二时钟信号，所述第一PMOS晶体管的源极以及所述第二PMOS晶体管的源极耦接于输出节点，以输出所述参考驱动电压信号。
4.根据权利要求3所述的电荷泵升压电路，其特征在于，所述电荷泵模块还包括储能滤波电容；
所述储能滤波电容的第一端耦接至所述输出节点，其第二端耦接至所述第一供电电压。
5.根据权利要求1所述的电荷泵升压电路，其特征在于，所述电压相减模块包括减法运算电路；
所述减法运算电路的反相输入端接收所述参考电压，其同相输入端接收所述第一供电电压，其输出端用于输出所述第一电压差信号。
6.根据权利要求1-5任一项所述的电荷泵升压电路，其特征在于，所述参考电压的电压值为一设定电压值。
7.根据权利要求6所述的电荷泵升压电路，其特征在于，还包括电压差值放大模块；
所述电压差值放大模块用于接收所述第一供电电压以及所述第一电压差信号，放大所述第一供电电压的电压值以及所述第一电压差信号的电压值之间的差值，输出第二电压差信号；其中，所述第二电压差信号的电压值小于所述第一供电电压的电压值，且差值为若干倍所述参考电压的电压值。
8.根据权利要求7所述的电荷泵升压电路，其特征在于，所述时钟产生模块被配置为用于接收所述第一供电电压以及所述第二电压差信号，并对接收到所述第一供电电压以及所述第二电压差信号进行选择输出，以形成所述第一时钟信号以及所述第二时钟信号。
9.一种H桥电路，其特征在于，包括权利要求1-8任一项所述的电荷泵升压电路、电动机以及N个功率管模块；其中的N为正整数；
每个功率管模块包括高边驱动单元、低边驱动单元、高边开关以及低边开关；
所述高边开关的第一端接收所述第一供电电压，其第二端分别耦接至所述低边开关的第一端以及所述电动机对应的端子，所述低边开关的第二端接地；
所述高边驱动模块的第一端以及所述低边驱动模块第一端分别接收控制信号，所述高边驱动模块的第二端接收所述参考驱动电压信号，其第三端耦接至所述高边开关的控制端，其第四端接地；所述低边驱动模块的第二端接收第二供电电压，其第三端耦接至所述低边开关的控制端，其第四端接地。
10.根据权利要求9所述的H桥电路，其特征在于，所述功率管模块的数量为两个，其中，第一功率管模块或第二功率管模块接收速度控制信号，以控制所述电动机的转速，所述第二功率管模块或所述第一功率管模块接收一固定高电平信号或一固定低电平信号，以控制所述电动机的转向。
11.根据权利要求9所述的H桥电路，其特征在于，所述功率管模块的数量为三个；其中，所述第一功率管模块、所述第二功率管模块以及第三功率管模块分别接收第一控制信号、第二控制信号以及第三控制信号，以控制所述电动机的转向以及转速。
12.根据权利要求9所述的H桥电路，其特征在于，所述电荷泵升压电路以及N个所述功率管模块集成于同一芯片内。
13.根据权利要求9所述的H桥电路，其特征在于，所述高边开关以及所述低边开关均为NMOS开关管。
14.一种电子设备，其特征在于，包括权利要求1-8任一项所述的电荷泵升压电路。
CN202310428781.3A 2023-04-20 2023-04-20 电荷泵升压电路、h桥电路及设备 Pending CN116388558A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310428781.3A CN116388558A (zh) 2023-04-20 2023-04-20 电荷泵升压电路、h桥电路及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310428781.3A CN116388558A (zh) 2023-04-20 2023-04-20 电荷泵升压电路、h桥电路及设备

Publications (1)

Publication Number Publication Date
CN116388558A true CN116388558A (zh) 2023-07-04

Family

ID=86975042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310428781.3A Pending CN116388558A (zh) 2023-04-20 2023-04-20 电荷泵升压电路、h桥电路及设备

Country Status (1)

Country Link
CN (1) CN116388558A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116545239A (zh) * 2023-07-06 2023-08-04 芯耀辉科技有限公司 一种电荷泵系统、电源装置、存储器及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116545239A (zh) * 2023-07-06 2023-08-04 芯耀辉科技有限公司 一种电荷泵系统、电源装置、存储器及电子设备
CN116545239B (zh) * 2023-07-06 2024-01-16 芯耀辉科技有限公司 一种电荷泵系统、电源装置、存储器及电子设备

Similar Documents

Publication Publication Date Title
US8710819B2 (en) Low offset, fast response voltage controlled current source and controlling method thereof
CN101330253B (zh) 开关调节器及其动作控制方法
US6917240B2 (en) Reconfigurable topology for switching and charge pump negative polarity regulators
CN100514809C (zh) 电荷泵电路
CN107465339A (zh) 软启动大功率电荷泵的方法和电路
US20050184707A1 (en) Capacitor charge sharing charge pump
JP2007074797A (ja) スイッチング電源装置およびそれを用いた電子機器
JP2007013916A (ja) 信号生成装置
Su et al. Component-efficient multiphase switched-capacitor DC–DC converter with configurable conversion ratios for LCD driver applications
CN116388558A (zh) 电荷泵升压电路、h桥电路及设备
US7724073B2 (en) Charge pump circuit
JPH05249916A (ja) 低電力駆動回路
US20220321009A1 (en) Voltage converter
US20070052452A1 (en) Sample/hold circuit module
US20140132314A1 (en) Triangular waveform generating apparatus
US20090309650A1 (en) Booster circuit
US9379605B2 (en) Clocking circuit, charge pumps, and related methods of operation
CN216904672U (zh) 电子设备
JP2005525077A (ja) チャージポンプ
US11474789B2 (en) Power supplier circuit and operation method
JP2017216813A (ja) チャージポンプ回路用の駆動回路、及びチャージポンプ回路
US11611276B2 (en) Charge pump circuit
CN115425844B (zh) 可调制输出电压的电荷泵及采用该电荷泵的电池保护电路
JP2005117830A (ja) チャージポンプ回路
TW200928659A (en) Power converting device and method with boosted outputs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination