CN116387321A - 发光显示设备 - Google Patents

发光显示设备 Download PDF

Info

Publication number
CN116387321A
CN116387321A CN202211686305.3A CN202211686305A CN116387321A CN 116387321 A CN116387321 A CN 116387321A CN 202211686305 A CN202211686305 A CN 202211686305A CN 116387321 A CN116387321 A CN 116387321A
Authority
CN
China
Prior art keywords
pad
auxiliary
connection line
substrate
emitting display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211686305.3A
Other languages
English (en)
Inventor
慎旼縡
郑裕锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116387321A publication Critical patent/CN116387321A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种发光显示设备，包括：包括像素和沿第一方向布置的信号线的第一基板；以及设置在第一基板的背面上的第二基板，其中在第一基板的第1‑1侧面和第二基板的第2‑1侧面上设置有包括布线的布线部分。在第一基板中，与第1‑1侧面相邻的第一焊盘部分包括：与信号线和布线连接的第一焊盘、设置在第一焊盘之间的第一辅助焊盘、以及设置为与第一焊盘和第一辅助焊盘重叠的第一连接线。在第二基板中，与第2‑1侧面相邻的第二焊盘部分包括：与布线连接的第二焊盘、设置在第二焊盘之间的第二辅助焊盘、以及设置为与第二焊盘和第二辅助焊盘重叠的第二连接线。布线部分包括将第一辅助焊盘与第二辅助焊盘连接的辅助布线。

Description

发光显示设备
相关申请的交叉引用
本申请要求于2021年12月31日提交的韩国专利申请No.10-2021-0194752的权益，通过引用将该申请并入本文，如同在本文完全阐述一样。
技术领域
本发明涉及一种发光显示设备。
背景技术
在发光显示面板的边界或边缘设置有不显示图像的非显示区域。
为了增加用户的沉浸感(immersion)，非显示区域的宽度已逐渐减小，并且近来提出了不包括非显示区域的发光显示面板。
为了制造不包括非显示区域的发光显示面板，用于将显示图像的第一基板连接至与第一基板结合且装配有各种驱动器的第二基板的布线应设置在第一基板的侧面和第二基板的侧面上。
在制造发光显示面板的工序的后期执行在发光显示面板中形成布线的工序。因此，当由于布线而产生错误时，必须丢弃发光显示面板，由于该原因，会增加损失。
发明内容
因此，本发明旨在提供一种基本上克服了由于相关技术的局限性和缺点而导致的一个或多个问题的发光显示设备。
本发明的一个方面旨在提供一种包括用于代替损坏的布线的辅助焊盘和辅助布线的发光显示设备。
在下面的描述中将部分列出本发明的其它优点和特征，这些优点和特征的一部分在研究以下内容之后对于所属领域普通技术人员将变得显而易见或者可通过本发明的实践领会到。本发明的目的和其他优点可通过所撰写的说明书及其权利要求书以及附图中具体指出的结构来实现和获得。
为了实现这些和其他优点并根据本发明的目的，如在此具体化和概括描述的，提供了一种发光显示设备，包括：包括像素和沿第一方向布置的信号线的第一基板；以及设置在所述第一基板的背面上的第二基板，其中在所述第一基板的第1-1侧面和所述第二基板的第2-1侧面上设置有包括布线的布线部分。在所述第一基板中，与所述第1-1侧面相邻的第一焊盘部分包括：与所述信号线和所述布线连接的第一焊盘、设置在所述第一焊盘之间的第一辅助焊盘、以及设置为与所述第一焊盘和所述第一辅助焊盘重叠的第一连接线。在所述第二基板中，与所述第2-1侧面相邻的第二焊盘部分包括：与所述布线连接的第二焊盘、设置在所述第二焊盘之间的第二辅助焊盘、以及设置为与所述第二焊盘和所述第二辅助焊盘重叠的第二连接线。所述布线部分包括将所述第一辅助焊盘与所述第二辅助焊盘连接的辅助布线。
应当理解，本发明前面的概括描述和下面的详细描述都是例示性的和解释性的，旨在对本发明提供进一步的解释。
附图说明
被包括用来提供本发明的进一步理解并且并入本申请组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。
在附图中：
图1是图解根据本发明的发光显示设备的配置的示例图；
图2是图解应用于根据本发明的发光显示设备的像素的结构的示例图；
图3是图解根据本发明的发光显示设备的正面和侧面的透视图；
图4是图解根据本发明的发光显示设备的背面和侧面的透视图；
图5是图解根据本发明的发光显示设备的正面的示例图；
图6A和图6B是示意性图解根据本发明的发光显示设备的背面和侧面的示例图；
图7是图解沿图6A和图6B中所示的线A-A’截取的剖面的示例图；
图8是图解沿图6B中所示的线B-B’截取的剖面的示例图；
图9是图解沿图6A和图6B中所示的线C-C’截取的剖面的示例图；
图10是图解沿图6A和图6B中所示的线D-D’截取的剖面的示例图。
具体实施方式
现在将详细参考本发明的示例性实施方式，附图中图解了这些实施方式的一些例子。在整个附图中将尽可能使用相同的参考标记指代相同或相似的部件。
将通过参照附图描述的以下实施方式阐明本发明的优点和特征以及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使本公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。
为了描述本发明的实施方式而在附图中公开的形状、大小、比例、角度和数量仅仅是示例，因而本发明不限于图解的细节。相同的参考标记通篇指代相同的要素。在下面的描述中，当确定对相关已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。当在本申请中使用“包括”、“具有”和“包含”描述时，可添加其他部分，除非使用了“仅”。单数形式的术语可包括复数形式，除非有相反指示。
在解释一要素时，该要素解释为包含误差或公差范围，尽管没有明确说明这种误差或公差范围。
在描述位置关系时，例如，当两部分之间的位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在这两部分之间设置一个或多个其他部分，除非使用了诸如“正好”或“直接”之类的更限制性的术语。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情况，除非使用了诸如“紧接”或“直接”之类的更限制性的术语。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种要素，但这些要素不应被这些术语限制。这些术语仅仅是用来将一要素与另一要素区分开。例如，在不背离本发明的范围的情况下，第一要素可能被称为第二要素，类似地，第二要素可能被称为第一要素。
在描述本发明的要素时，可使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等。这些术语旨在将相应要素与其他要素区分开，这些术语不限制相应要素的本质、次序或序号。当一要素或层“连接至”、“结合至”或“附着至”另一要素或层时，该一要素或层不仅可直接连接或附着至该另一要素或层，而且还可在这些要素或层之间“设置”或“插置”一个或多个中间要素或层的情况下间接连接或附着至该另一要素或层，除非另有说明。
术语“至少一个”应当理解为包括相关所列项目中的一个或多个中的任意一个和所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”表示选自第一项目、第二项目和第三项目中的两个或更多个项目的所有组合以及第一项目、第二项目或第三项目。
所属领域技术人员能够充分理解到，本发明各实施方式的特征可彼此部分或整体地结合或组合，且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
下文中，将参照附图详细描述本发明的实施方式。
图1是图解根据本发明的发光显示设备的配置的示例图，图2是图解应用于根据本发明的发光显示设备的像素的结构的示例图。
根据本发明的发光显示设备可构成各种电子装置。电子装置例如可包括智能电话、平板电脑(PC)、电视(TV)和显示器。
如图1中所示，根据本发明的发光显示设备可包括：发光显示面板100，发光显示面板100包括显示图像的显示区域120和设置在显示区域120外部的非显示区域130；栅极驱动器200，栅极驱动器200给设置在发光显示面板100的显示区域120中的多条栅极线GL1至GLg提供栅极信号；数据驱动器300，数据驱动器300给设置在发光显示面板100中的多条数据线DL1至DLd提供数据电压；控制器400，控制器400控制栅极驱动器200和数据驱动器300的驱动；以及电源500，电源500给控制器、栅极驱动器、数据驱动器和发光显示面板提供电力。特别是，在根据本发明的发光显示设备中，栅极驱动器200中包括的各级可设置在显示区域120中，并且与各级连接的栅极线GL1至GLg可设置在发光显示面板100中。
首先，发光显示面板100可包括显示区域120和非显示区域130。
在显示区域120中可设置有显示图像的多个像素109，并且非显示区域130可围绕显示区域120。
在本发明中，因为栅极驱动器200中包括的各级设置在显示区域120中，所以非显示区域130的宽度可被最小化。
特别是，在本发明中，可省略非显示区域130。就是说，显示区域120可设置在发光显示面板100的正面的整个表面中。在这种情况下，如上所述，因为与栅极线连接的栅极驱动器200设置在显示区域中，所以可省略用于栅极驱动器200的非显示区域。此外，例如，与数据驱动器300连接的数据线的端部可延伸到图1中所示的发光显示面板100的上端并经由与上端连接的侧面延伸到发光显示面板的背面，并且可连接至在发光显示面板的背面处的数据驱动器300。因此，在发光显示面板100的正面中可不设置用于栅极驱动器200和数据驱动器300的非显示区域以及用于将栅极线和数据线与栅极驱动器200和数据驱动器300连接的焊盘。因此，在本发明中，可省略非显示区域130。
然而，本发明不限于此。因此，可在显示区域120外部设置用于布置各种线和焊盘的非显示区域130。
栅极线GL1至GLg、数据线DL1至DLd和像素109可设置在显示区域120中。此外，构成栅极驱动器200的各级可设置在显示区域120中。因此，显示区域120可显示图像。在此，g和d可分别为自然数。
如图2中所示，发光显示面板100中包括的像素109可包括发光区域，发光区域包括像素驱动电路PDC和发光器件ED，像素驱动电路PDC包括开关晶体管Tsw1、存储电容器Cst、驱动晶体管Tdr和感测晶体管Tsw2。
驱动晶体管Tdr的第一端子可连接至提供高电压EVDD的高电压电源线PLA，并且驱动晶体管Tdr的第二端子可连接至发光器件ED。发光器件ED的阳极可连接至驱动晶体管Tdr的第二端子，并且发光器件ED的阴极可连接至提供低电压EVSS的低电压电源线PLB。
开关晶体管Tsw1的第一端子可连接至数据线DL，开关晶体管Tsw1的第二端子可连接至驱动晶体管Tdr的栅极，并且开关晶体管Tsw1的栅极可连接至栅极线GL。
数据线DL可被提供数据电压Vdata，并且栅极线GL可被提供栅极信号GS。
感测晶体管Tsw2可设置为用于测量驱动晶体管的阈值电压或迁移率。感测晶体管Tsw2的第一端子可连接至驱动晶体管Tdr的第二端子和发光期间ED，感测晶体管Tsw2的第二端子可连接至提供基准电压Vref的基准电压线SL，并且感测晶体管Tsw2的栅极可连接至提供感测控制信号SS的感测控制线SCL。
发光显示面板100中包括的像素109的结构不限于图2中示出的结构。因此，像素109的结构可变为各种形态。
构成像素109的各种绝缘层和电极可设置在诸如玻璃基板或膜之类的衬底基板(下文中简称为基板)上。就是说，发光显示面板100可包括：基板、设置在基板上的多个绝缘层、以及设置在基板上的多个电极。
数据驱动器300可给数据线提供数据电压。
控制器400可通过使用从外部系统传输的时序同步信号重新排列从外部系统传输的输入视频数据并且可产生要被提供至数据驱动器300的数据控制信号DCS和要被提供至栅极驱动器200的栅极控制信号GCS。
为此，控制器400可包括：数据排列器(data aligner)，数据排列器重新排列输入视频数据以产生图像数据Data并且将图像数据Data提供至数据驱动器300；控制信号产生器，控制信号产生器通过使用时序同步信号产生栅极控制信号GCS和数据控制信号DCS；输入单元，输入单元接收从外部系统传输的时序同步信号和输入视频数据，并且分别将时序同步信号和输入视频数据传输至控制信号产生器和数据排列器；以及输出单元，输出单元将由数据排列器产生的图像数据Data和由控制信号产生器产生的数据控制信号DCS提供给数据驱动器300，并且将由控制信号产生器产生的栅极控制信号GCS提供给栅极驱动器200。
外部系统可执行驱动控制器400和电子装置的功能。例如，当电子装置是TV时，外部系统可通过通信网络接收各种语音信息、影像信息和文字信息并且可将接收的影像信息传输至控制器400。在这种情况下，图像信息可包括输入的影像信息。
电源500可产生各种电力并且可将产生的电力提供至控制器400、栅极驱动器200、数据驱动器300和发光显示面板100。
栅极驱动器200可给栅极线GL1至GLg提供栅极脉冲。当由栅极驱动器200产生的栅极脉冲提供至像素109中包括的开关晶体管Tsw1的栅极时，开关晶体管Tsw1可导通。当开关晶体管Tsw1导通时，通过数据线提供的数据电压可被提供至像素109。当由栅极驱动器200产生的栅极截止信号(gate-off signal)提供至开关晶体管Tsw1的栅极时，开关晶体管Tsw1可截止。当开关晶体管Tsw1截止时，可不再给像素109提供数据电压。被提供至栅极线GL的栅极信号GS可包括栅极脉冲和栅极截止信号。
栅极驱动器200可包括多个级，并且这些级可连接至栅极线GL1至GLg。
这些级可包括在发光显示面板100中，特别是，可设置在显示区域120中。
图3是图解根据本发明的发光显示设备的正面和侧面的透视图，图4是图解根据本发明的发光显示设备的背面和侧面的透视图。图5是图解根据本发明的发光显示设备的正面的示例图。
根据本发明的发光显示设备可包括：包括沿第一方向布置的信号线190的第一基板100；以及设置在第一基板100的背面上的第二基板600。第一基板100可通过结合构件900结合至第二基板600。
第一基板100可以是上面参照图1和图2描述的发光显示面板100。因此，在下面的描述中，被分配给发光显示面板的参考标记“100”可被用作第一基板的参考标记。
信号线190可包括：给像素109传输数据电压的数据线DL1至DLd、给像素109传输驱动电压的电源线、给栅极驱动器200传输栅极时钟的栅极时钟线、和给栅极驱动器200传输栅极驱动电压的栅极电源线。
电源线可包括图1和图2中所示的高电压电源线PLA和低电压电源线PLB。
首先，可在第一基板100的第1-1侧面和第二基板600的第2-1侧面上设置包括多条布线710的布线部分700。
因此，在图3和图4中，第1-1侧面和第2-1侧面可表示设置布线部分700的侧面。
在第一基板100中，与第1-1侧面相邻的第一焊盘部分110可包括：与信号线190和布线710连接的多个第一焊盘101、设置在第一焊盘101之间的至少一个第一辅助焊盘112、以及设置为与第一焊盘101和至少一个第一辅助焊盘112重叠的至少一条第一连接线113。
第一焊盘部分110可包括第一焊盘101、第一辅助焊盘112和第一连接线113。
例如，在图3和图5中所示的第一基板100中，可设置两条第一连接线113，并且第一辅助焊盘112可设置在两条第一连接线113的每一条的第一侧端以与第一连接线113重叠。
第一连接线113的数量可根据第一基板100的尺寸、信号线190的数量和布线710的缺陷率而进行各种设定。
第一辅助焊盘112可设置在与第一连接线113对应的区域中。在这种情况下，可在设置一条第一连接线113的区域中设置至少一个第一辅助焊盘112。例如，当在设置一条第一连接线113的区域中设置两个或更多个第一辅助焊盘112时，可通过使用两个或更多个第一辅助焊盘112之中的、设置在与发生错误的布线710靠近的位置处的第一辅助焊盘112执行修复。在这种情况下，可减小第一辅助焊盘112和与发生错误的布线710连接的第一焊盘101之间的第一连接线113的长度，因而可降低第一连接线113的电阻。在图3和图5中，作为本发明的示例图解了其中在设置一条第一连接线113的区域中设置一个第一辅助焊盘112的第一基板100。
此外，在图3和图5所示的第一基板100中，第一辅助焊盘112可设置在第一连接线113的一端以与第一连接线113重叠。
当在设置第一连接线113的区域中设置一个第一辅助焊盘112时，第一辅助焊盘112可设置在各种位置，但是如图5中所示，第一辅助焊盘112可设置在与第一连接线113的一端对应的区域中。
然而，第一辅助焊盘112可设置在第一连接线113的中央部分而不是第一连接线113的一端。
例如，在设置于第一连接线113的另一端的第一焊盘101应当与设置在第一连接线113的一端的第一辅助焊盘112连接的情况下，第一连接线113的长度会被最大化。在这种情况下，由于第一连接线113中的电阻导致的负载，通过第一连接线113传输的信号的强度会减小，或者信号传输速度会降低。
为了解决这种问题，第一辅助焊盘112可设置在第一连接线113的中央部分而不是第一连接线113的一端。因此，通过第一连接线113连接的第一辅助焊盘112与第一焊盘101之间的长度不会大于第一连接线113的长度的1/2。因此，可防止第一连接线113导致的信号的延迟。
第一连接线113可与第一焊盘101和至少一个第一辅助焊盘112绝缘。
在第二基板600中，与第2-1侧面相邻的第二焊盘部分610可包括：与布线710连接的多个第二焊盘601、设置在第二焊盘601之间的至少一个第二辅助焊盘612、以及设置为与第二焊盘601和至少一个第二辅助焊盘612重叠的至少一条第二连接线613。
例如，在图4中所示的第二基板600中，可设置两条第二连接线613，并且第二辅助焊盘612可设置在两条第二连接线613的每一条的第一侧端以与第二连接线613重叠。
第二连接线613的数量可根据第二基板600的尺寸、信号线190的数量和布线710的缺陷率而进行各种设定，并且可设为等于第一连接线113的数量。
第二辅助焊盘612可设置在与第二连接线613对应的区域中。在这种情况下，可在设置一条第二连接线613的区域中设置至少一个第二辅助焊盘612。例如，当在设置一条第二连接线613的区域中设置两个或更多个第二辅助焊盘612时，可通过使用两个或更多个第二辅助焊盘612之中的、设置在与发生错误的布线710靠近的位置处的第二辅助焊盘612执行修复。在这种情况下，可减小第二辅助焊盘612和与发生错误的布线710连接的第二焊盘601之间的第二连接线613的长度，因而可降低第二连接线613的电阻。在图4中，作为本发明的示例图解了其中在设置一条第二连接线613的区域中设置一个第二辅助焊盘612的第二基板600。
就是说，在设置第二连接线613的区域中设置一个第二辅助焊盘612的情况下，第二辅助焊盘612可设置在各种位置，但是如图4中所示，第二辅助焊盘612可设置在与第二连接线613的一端对应的区域中。
然而，与第一辅助焊盘112相同，第二辅助焊盘612可设置在第二连接线613的中央部分而不是第二连接线613的一端。
第二连接线613可与第二焊盘601和至少一个第二辅助焊盘612绝缘。
在这种情况下，第二连接线613可设置在与第一连接线113对应的区域中，并且第二辅助焊盘612可设置在与第一辅助焊盘112对应的区域中。
就是说，第一辅助焊盘112与第二辅助焊盘612可成对地设置，特别是，可在发光显示设备中设置在彼此面对的位置处。
第一焊盘101与第二焊盘601可成对地设置，特别是，可在发光显示设备中设置在彼此面对的位置处。
布线部分700可包括将至少一个第一辅助焊盘112与至少一个第二辅助焊盘612连接的至少一条辅助布线720。在图3和图4中，作为本发明的示例图解了设置有两条辅助布线720的发光显示设备。就是说，设置在图3和图4中所示的发光显示设备的第1-1侧面和第2-1侧面中的线之中的除两条辅助布线720之外的线可以是布线710。
辅助布线720可形成为与布线710相同的形状。
最后，如图4中所示，可在第二基板600中设置包括与第二焊盘601连接的连线640的连线部分690。
至少一个驱动器可连接至连线640。
连线中的一些连线可连接至数据驱动器300，连线中的一些连线可连接至控制器400，并且连线中的一些连线可连接至电源500。
例如，在图4中，作为本发明的示例，发光显示设备被图解为其中连线640经由装配有数据驱动器300的第一印刷电路板(PCB)301连接至数据驱动器300，并且第一PCB 301连接至装配有控制器400的第二PCB 410。
在这种情况下，电源500可安装在第二PCB 410上。
此外，连线640之中的与控制器400和电源500连接的连线640可经由第一PCB 301和第二PCB 410连接至控制器400和电源500。
为此，在第一PCB 301和第二PCB 410中可设置有与连线640连接的线。
第二辅助焊盘612可不与连线640连接。
就是说，第二辅助焊盘612可与辅助布线720连接而不与连线640连接。
下文中，将参照图1至图5描述包括上述要素的根据本发明的发光显示设备的结构(特别是，第一基板100的结构)。
如上所述，根据本发明的发光显示设备可包括：包括像素109和沿第一方向布置的信号线190的第一基板100；以及设置在第一基板100的背面上的第二基板600。
在第一基板100中可包括信号线190和像素109。信号线190可包括：给像素109传输数据电压的数据线DL1至DLd、给像素109传输驱动电压的电源线、给栅极驱动器200传输栅极时钟的栅极时钟线、和给栅极驱动器200传输栅极驱动电压的栅极电源线。下文中，为了便于描述，作为本发明的示例，将描述信号线190是数据线的发光显示设备。
就是说，如图3和图5中所示，在第一基板100中可设置有像素109，并且在第一基板100中可设置有与第一焊盘101连接的数据线DL。
第一焊盘部分110中可包括第一焊盘101，并且除了第一焊盘101以外，在第一焊盘部分110中还可设置有至少一个第一辅助焊盘112和至少一条第一连接线113。
栅极驱动器200可包括用于顺序地输出栅极脉冲的级。
每个级可包括多个级晶体管。
在这种情况下，这些级晶体管可设置在第一基板的显示区域120中。
例如，如图5中所示，第m级Stage m可包括多个第m分支电路单元(branch circuitunit)BCm，每个第m分支电路单元BCm都可包括第m级Stage m中所包括的至少一个级晶体管。然而，当第m级Stage m中包括的级晶体管的数量小于第m分支电路单元BCm的数量时，可在至少一个第m分支电路单元BCm中不包括级晶体管。
如图5中所示，第m分支电路单元BCm可设置在由四个像素109构成的单位像素109a之间。
就是说，单位像素109a可沿着布置在与数据线DL1至DLd不同的方向上的栅极线GL设置，因而第m分支电路单元BCm也可沿着栅极线GL设置。
在这种情况下，包括与第m分支电路单元BCm连接的级线(stageline)的级线部分可沿着栅极线GL设置。
此外，可与数据线DL1至DLd平行布置与所有级连接并且给所有级传输栅极时钟的栅极时钟线以及给栅极驱动器200传输栅极驱动电压的栅极电源线。栅极时钟线和栅极电源线可与第一焊盘101连接。在这种情况下，栅极时钟线和栅极电源线可包括在信号线190中。
就是说，在根据本发明的发光显示设备中，栅极驱动器200可设置在第一基板100的显示区域120中，并且上述的各种线可以是信号线190。
在这种情况下，信号线190可与第一基板100的第一焊盘部分110中包括的第一焊盘101连接。
第一焊盘101可通过设置在第一基板100的第1-1侧面和第二基板600的第2-1侧面处的布线710与第二基板600的第二焊盘部分610中包括的第二焊盘601连接。
与第二焊盘601连接的连线640可连接至设置在第二基板600的背面上的数据驱动器300、控制器400和电源500。
第一辅助焊盘112可通过设置在第一基板100的第1-1侧面和第二基板600的第2-1侧面的每一个中的辅助布线720与第二辅助焊盘612连接。
在第一辅助焊盘112不与第一连接线113连接的情况下，第一辅助焊盘112可不与信号线190连接。
在第二辅助焊盘612不与第二连接线613连接的情况下，第二辅助焊盘612可不与连线640连接。
下文中，将参照图6至图10描述修复前后的根据本发明的发光显示设备。在下面的描述中，省略或将简要描述与上面参照图1至图5描述的细节相同或相似的细节。
图6A和图6B是示意性图解根据本发明的发光显示设备的背面和侧面的示例图，图7是图解沿图6A和图6B中所示的线A-A’截取的剖面的示例图，图8是图解沿图6B中所示的线B-B’截取的剖面的示例图,图9是图解沿图6A和图6B中所示的线C-C’截取的剖面的示例图,图10是图解沿图6A和图6B中所示的线D-D’截取的剖面的示例图。
特别是，为了便于描述，作为本发明的示例在图6A和图6B中图解了其中设置在侧面中的布线710和辅助布线720的数量为18的发光显示设备。然而，布线710和辅助布线720的数量可根据发光显示设备的尺寸而进行各种设定。
此外，作为本发明的示例在图6A中图解了包括一条第一连接线113和一条第二连接线613的发光显示设备，并且作为本发明的示例在图6B中图解了包括两条第一连接线113和两条第二连接线613的发光显示设备。然而，第一连接线113和第二连接线613的数量可根据发光显示设备的尺寸而进行各种设定。
此外，在图6A中图解了修复的第一连接线113和第二连接线613，在图6B中图解了未修复的第一连接线113和第二连接线613以及修复的第一连接线113和第二连接线613。
如上所述，第一焊盘部分110可包括与信号线190和布线710连接的第一焊盘101、设置在第一焊盘101之间的第一辅助焊盘112、以及设置为与第一焊盘101和第一辅助焊盘112重叠的第一连接线113。此外，第二焊盘部分610可包括与布线710连接的第二焊盘601、设置在第二焊盘601之间的第二辅助焊盘612、以及设置为与第二焊盘601和第二辅助焊盘612重叠的第二连接线613。
当与分别与第一连接线113和第二连接线613重叠的第一焊盘101和第二焊盘601连接的布线710正常时，可不对第一连接线113和第二连接线613执行修复工序。在这种情况下，第一连接线113可不与第一焊盘101和第一辅助焊盘112连接，并且第二连接线613可不与第二焊盘601和第二辅助焊盘612连接。此外，第一辅助焊盘112可不与信号线190连接，并且第二辅助焊盘612可不与连线640连接。此外，第一连接线113可与第一焊盘101和第一辅助焊盘112绝缘，并且第二连接线613可与第二焊盘601和第二辅助焊盘612绝缘。
图7中图解了当不对第一连接线113和第二连接线613执行修复工序时，第一焊盘101与第二焊盘601之间的剖面图，图8中图解了当不对第一连接线113和第二连接线613执行修复工序时，第一辅助焊盘112与第二辅助焊盘612之间的剖面图。
图9中图解了当对第一连接线113和第二连接线613执行修复工序时，第一焊盘101与第二焊盘601之间的剖面图，图10中图解了当对第一连接线113和第二连接线613执行修复工序时，第一辅助焊盘112与第二辅助焊盘612之间的剖面图。
首先，参照图7，当不对第一连接线113和第二连接线613执行修复工序时，第一连接线113可与第一焊盘101绝缘，并且第二连接线613可与第二焊盘601绝缘。
例如，如图7中所示，第一连接线113可隔着绝缘层193与第一焊盘101重叠，并且第二连接线613可隔着第一层692与第二焊盘601重叠。
提供额外的描述，在图7中，第一基板100可包括第一衬底基板191、缓冲层192、绝缘层193、第一钝化层194、堰部(dam)195、第二钝化层196和封装层197。例如，可在缓冲层192、绝缘层193和第一钝化层194之间设置各种电极。因此，可提供构成上面参照图2描述的像素驱动电路PDC的各种晶体管和上面参照图5描述的级晶体管。发光器件ED可设置在第一钝化层194上并且可被第二钝化层196保护，最后可在第二钝化层196上设置封装层197。此外，用于支撑第二钝化层196的堰部195可设置在显示区域120的端部。
在这种情况下，第一连接线113可设置在缓冲层192与绝缘层193之间，信号线190可设置在绝缘层193与第一钝化层194之间，并且第一焊盘101可设置在第一钝化层194上。
因此，第一连接线113可隔着绝缘层193与第一焊盘101重叠。
然而，除图7中所示的结构以外，第一基板100还可形成为各种结构。
此外，在图7中，第二基板600可包括第二衬底基板691、连接线保护层694、第一层692和第二层693。
例如，第二连接线613可设置在第二衬底基板691与连接线保护层694之间，并且连线640可设置在连接线保护层694与第一层692之间。
第二焊盘601可设置在第一层692和第二层693之一上。
在这种情况下，如图7中所示，布线710可被涂层800保护。
就是说，当不对第一连接线113和第二连接线613执行修复工序时，第一连接线113可与第一焊盘101绝缘，第二连接线613可与第二焊盘601绝缘，并且第一焊盘101可通过布线710与第二焊盘601连接。
因此，通过连线640传输的信号可通过第二焊盘601和布线710传输至第一焊盘101，并且传输至第一焊盘101的信号可通过信号线190传输至像素109。
其次，参照图8，当不对第一连接线113和第二连接线613执行修复工序时，第一连接线113可与第一辅助焊盘112绝缘，并且第二连接线613可与第二辅助焊盘612绝缘。
例如，如图8中所示，第一连接线113可隔着绝缘层193与第一辅助焊盘112重叠，并且第二连接线613可隔着连接线保护层694与第二辅助焊盘612重叠。
提供额外的描述，在图8中，第一基板100可包括第一衬底基板191、缓冲层192、绝缘层193、第一钝化层194、堰部195、第二钝化层196和封装层197。图8中所示的第一衬底基板191、缓冲层192、绝缘层193、第一钝化层194、堰部195、第二钝化层196和封装层197可与图7中所示的第一衬底基板191、缓冲层192、绝缘层193、第一钝化层194、堰部195、第二钝化层196和封装层197相同。
第一连接线113可设置在缓冲层192与绝缘层193之间，并且第一辅助焊盘112可设置在第一钝化层194上。
在这种情况下，可在绝缘层193与第一钝化层194之间设置第一辅助焊盘金属114。就是说，第一辅助焊盘金属114可形成在与信号线190相同的层上。
第一辅助焊盘金属114可与第一辅助焊盘112连接以与第一连接线113重叠，并且可用于将第一连接线113与第一辅助焊盘112连接。
因此，第一连接线113可隔着绝缘层193与第一辅助焊盘112重叠。
然而，除图8中所示的结构以外，第一基板100还可形成为各种结构。
此外，在图8中，第二基板600可包括第二衬底基板691、连接线保护层694、第一层692和第二层693。
例如，第二连接线613可设置在第二衬底基板691与连接线保护层694之间，并且可在连接线保护层694与第一层692之间设置第二辅助焊盘金属614。就是说，第二辅助焊盘金属614可形成在与连线640相同的层上。
第二辅助焊盘金属614可与第二辅助焊盘612连接以与第二连接线613重叠，并且可用于将第二连接线613与第二辅助焊盘612连接。
第二辅助焊盘612可设置在第一层692和第二层693之一上。
在这种情况下，如图8中所示，辅助布线720可被涂层800保护。
就是说，当不对第一连接线113和第二连接线613执行修复工序时，第一连接线113可与第一辅助焊盘112绝缘，第二连接线613可与第二辅助焊盘612绝缘，并且第一辅助焊盘112可通过辅助布线720与第二辅助焊盘612连接。
因此，不会在第二辅助焊盘612与第一辅助焊盘112之间传输任何信号。
第三，如图9中所示，当将第一焊盘101与第二焊盘601连接的布线710打开时，可对第一连接线113和第二连接线613执行修复工序。在此，布线710打开可表示布线710断开，或者可表示布线710损坏。当布线710打开或布线710损坏时，信号无法通过布线710正常地传输。
当对第一连接线113和第二连接线613执行修复工序时，可将被确定为打开或损坏的布线710修复为完全打开。因此，修复的布线710可不连接至与第一焊盘101连接的信号线190，而且可不连接至与第二焊盘601连接的连线640。在图9中，由参考标记CR示出了布线710的断开部分。
当对第一连接线113执行修复工序时，可将与打开的布线710连接的第一焊盘101连接至第一连接线113。
例如，在修复工序中，可对与第一连接线113重叠的信号线190照射激光束，因而随着信号线190凹陷，如图9中所示，信号线190可连接至第一连接线113。
此外，在修复工序中，可对与第一连接线113重叠的信号线190和第一焊盘101照射激光束，因而随着第一焊盘101和信号线190凹陷，信号线190可连接至第一连接线113。
就是说，当对第一连接线113执行修复工序时，第一连接线113可连接至信号线190，因而第二连接线113可连接至与信号线190连接的第一焊盘101。
当对第二连接线613执行修复工序时，可将与打开的布线710连接的第二焊盘601连接至第二连接线613。
例如，在修复工序中，可对与第二连接线613重叠的连线640照射激光束，因而随着连线640凹陷，如图9中所示，连线640可连接至第二连接线613。
此外，在修复工序中，可对与第二连接线613重叠的连线640和第二焊盘601照射激光束，因而随着第二焊盘601和连线640凹陷，连线640可连接至第二连接线613。
就是说，当对第二连接线613执行修复工序时，第二连接线613可连接至连线640，因而第二连接线613可连接至与连线640连接的第二焊盘601。
就是说，当对第一连接线113和第二连接线613执行修复工序时，第一连接线113可连接至第一焊盘101和与第一焊盘101连接的信号线190，第二连接线613可连接至第二焊盘601和与第二焊盘601连接的连线640。在这种情况下，被执行了修复工序的第一焊盘101无法通过布线710连接至被执行了修复工序的第二焊盘601。
因此，通过连线640传输的信号无法通过第二焊盘601和布线710传输至第一焊盘101，通过连线640传输的信号可通过第二连接线613传输至第二辅助焊盘612。
在这种情况下，第二焊盘601可与第二连接线613电连接，或者可不与第二连接线613连接。
此外，第一焊盘101可与第一连接线113电连接，或者可不与第一连接线113连接。
第四，如图10中所示，当将第一焊盘101与第二焊盘601连接的布线710打开时，可对第一辅助焊盘112和第二辅助焊盘612执行修复工序。
当对第一连接线113执行修复工序时，可将第一辅助焊盘112连接至第一连接线113。
例如，在修复工序中，可对与第一连接线113重叠的第一辅助焊盘金属114照射激光束，因而随着第一辅助焊盘金属114凹陷，如图10中所示，第一辅助焊盘金属114可连接至第一连接线113。因此，与第一辅助焊盘金属114连接的第一辅助焊盘112可连接至第一连接线113。
此外，在修复工序中，可对与第一连接线113重叠的第一辅助焊盘112照射激光束，因而随着第一辅助焊盘112凹陷，第一辅助焊盘112可连接至第一连接线113。
此外，在修复工序中，可对与第一连接线113重叠的第一辅助焊盘112和第一辅助焊盘金属114照射激光束，因而随着第一辅助焊盘112和第一辅助焊盘金属114凹陷，第一辅助焊盘112和第一辅助焊盘金属114可连接至第一连接线113。
就是说，当对第一连接线113执行修复工序时，第一连接线113可连接至第一辅助焊盘112。
当对第二连接线613执行修复工序时，可将第二连接线613连接至第二辅助焊盘612。
例如，在修复工序中，可对与第二连接线613重叠的第二辅助焊盘金属614照射激光束，因而随着第二辅助焊盘金属614凹陷，如图10中所示，第二辅助焊盘金属614可连接至第二连接线613。因此，与第二辅助焊盘金属614连接的第二辅助焊盘612可连接至第二连接线613。
此外，在修复工序中，可对与第二连接线613重叠的第二辅助焊盘612照射激光束，因而随着第二辅助焊盘612凹陷，第二辅助焊盘612可连接至第二连接线613。
此外，在修复工序中，可对与第二连接线613重叠的第二辅助焊盘612和第二辅助焊盘金属614照射激光束，因而随着第二辅助焊盘612和第二辅助焊盘金属614凹陷，第二辅助焊盘612和第二辅助焊盘金属614可连接至第二连接线613。
就是说，当对第二连接线613执行修复工序时，第二连接线613可连接至第二辅助焊盘612。在这种情况下，第一辅助焊盘112可通过辅助布线720与第二辅助焊盘612连接。
因此，当对第一连接线113和第二连接线613执行修复工序时，通过连线640传输的信号可通过第二连接线613、第二辅助焊盘612和辅助布线720传输至第一辅助焊盘112，并且传输第一辅助焊盘112的信号可通过第一连接线113和信号线190传输至像素109。
就是说，根据如上所述的本发明，即使当布线710损坏时，通过连线640提供的信号也可通过第二连接线613、第二辅助焊盘612、辅助布线720、第一辅助焊盘112、第一连接线113和信号线190传输至像素109。
因此，根据本发明，即使当布线710损坏时，发光显示设备也可被正常驱动，因而可提高发光显示设备的良率。
根据本发明，即使当布线损坏时，与损坏的布线连接的信号线也可通过辅助焊盘连接至辅助布线。因此，即使当布线损坏时，信号也可正常地提供至信号线，因而可降低发光显示设备的缺陷率。
就是说，在制造发光显示设备的工序的后期执行的布线工序中，即使当由于布线而产生错误时，也可将发光显示设备修复为正常状态，因而可降低发光显示设备的缺陷率。
本发明的上述特征、结构和效果包括在本发明的至少一个实施方式中，但不仅限于一个实施方式。此外，所属领域技术人员可通过其他实施方式的组合或修改实现在本发明的至少一个实施方式中描述的特征、结构和效果。因此，与组合和修改相关的内容应当解释为在本发明的范围内。
在不背离本发明的精神或范围的情况下，可在本发明中进行各种修改和变化，这对于所属领域技术人员来说将是显而易见的。因而，本发明旨在覆盖落入所附权利要求的范围及其等同范围内的本发明的修改和变化。

Claims (14)

1.一种发光显示设备，包括：
包括像素和沿第一方向布置的信号线的第一基板；以及
设置在所述第一基板的背面上的第二基板，
其中在所述第一基板的第1-1侧面和所述第二基板的第2-1侧面上设置有包括布线的布线部分，
在所述第一基板中，与所述第1-1侧面相邻的第一焊盘部分包括：与所述信号线和所述布线连接的第一焊盘、设置在所述第一焊盘之间的第一辅助焊盘、以及设置为与所述第一焊盘和所述第一辅助焊盘重叠的第一连接线，
在所述第二基板中，与所述第2-1侧面相邻的第二焊盘部分包括：与所述布线连接的第二焊盘、设置在所述第二焊盘之间的第二辅助焊盘、以及设置为与所述第二焊盘和所述第二辅助焊盘重叠的第二连接线，并且
所述布线部分包括将所述第一辅助焊盘与所述第二辅助焊盘连接的辅助布线。
2.根据权利要求1所述的发光显示设备，其中所述信号线包括：
给所述像素传输数据电压的数据线；和
给所述像素传输驱动电压的电源线。
3.根据权利要求2所述的发光显示设备，其中在所述第一基板中设置有栅极驱动器，所述栅极驱动器包括沿着与所述像素连接的栅极线布置的级晶体管。
4.根据权利要求3所述的发光显示设备，其中所述信号线进一步包括：
给所述栅极驱动器传输栅极时钟的栅极时钟线；和
给所述栅极驱动器传输栅极驱动电压的栅极电源线。
5.根据权利要求1所述的发光显示设备，其中所述第一连接线与所述第一焊盘和所述第一辅助焊盘绝缘，并且
所述第二连接线与所述第二焊盘和所述第二辅助焊盘绝缘。
6.根据权利要求1所述的发光显示设备，其中在所述第二基板中设置有与所述第二焊盘连接的连线，并且至少一个驱动器连接至所述连线。
7.根据权利要求1所述的发光显示设备，其中所述第一辅助焊盘设置在所述第一连接线的中央部分。
8.根据权利要求1所述的发光显示设备，其中所述第一连接线与所述信号线之一和所述第一辅助焊盘连接，并且
所述第二连接线与设置在所述第二基板中的连线之一和所述第二辅助焊盘连接。
9.根据权利要求8所述的发光显示设备，其中所述布线之一打开，或者不连接至与所述第一焊盘连接的信号线，或者不连接至与所述第二焊盘连接的连线。
10.根据权利要求8所述的发光显示设备，其中所述第一辅助焊盘通过所述辅助布线与所述第二辅助焊盘连接。
11.根据权利要求10所述的发光显示设备，其中设置在所述第二基板中并且与所述第二焊盘连接的所述连线之一连接至所述辅助布线。
12.根据权利要求1所述的发光显示设备，其中所述第一辅助焊盘与第一辅助焊盘金属连接，
所述第一辅助焊盘金属与所述第一连接线重叠，
所述第二辅助焊盘与第二辅助焊盘金属连接，并且
所述第二辅助焊盘金属与所述第二连接线重叠。
13.根据权利要求12所述的发光显示设备，其中所述第一辅助焊盘金属设置在与所述信号线相同的层上，并且
所述第二辅助焊盘金属设置在与设置在所述第二基板中并且与所述第二焊盘连接的连线相同的层上。
14.根据权利要求12所述的发光显示设备，其中所述第一辅助焊盘金属与所述第一连接线连接，并且
所述第二辅助焊盘金属与所述第二连接线连接。
CN202211686305.3A 2021-12-31 2022-12-26 发光显示设备 Pending CN116387321A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210194752A KR20230103702A (ko) 2021-12-31 2021-12-31 발광표시장치
KR10-2021-0194752 2021-12-31

Publications (1)

Publication Number Publication Date
CN116387321A true CN116387321A (zh) 2023-07-04

Family

ID=86960300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211686305.3A Pending CN116387321A (zh) 2021-12-31 2022-12-26 发光显示设备

Country Status (3)

Country Link
US (1) US20230215878A1 (zh)
KR (1) KR20230103702A (zh)
CN (1) CN116387321A (zh)

Also Published As

Publication number Publication date
KR20230103702A (ko) 2023-07-07
US20230215878A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US11056041B2 (en) Display panel redundancy schemes
US10559603B2 (en) Display panel and display apparatus thereof
US11514845B2 (en) Light-emitting diode display panel and light-emitting diode display device
US9373299B2 (en) Display device and method of forming a display device
CN106531765B (zh) 显示设备
US9930784B2 (en) Display device having dummy terminals
CN110911443B (zh) 平铺显示装置
JP7247392B2 (ja) 表示装置
US20220093694A1 (en) Display device
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
CN113745284A (zh) 显示装置
KR20170036942A (ko) 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
CN116387321A (zh) 发光显示设备
US20220165217A1 (en) Display device
CN114649373A (zh) 发光显示装置
KR20210129765A (ko) 표시 장치
CN116347928A (zh) 发光显示设备
KR20200097868A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
US11621311B2 (en) Display device
US20240096252A1 (en) Display Apparatus
WO2023063164A1 (ja) 表示装置
KR20220094770A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
CN116417428A (zh) 发光显示面板和发光显示设备
CN116417463A (zh) 发光显示设备
KR20200073052A (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination