CN116364814A - 一种led芯片及其制备方法 - Google Patents
一种led芯片及其制备方法 Download PDFInfo
- Publication number
- CN116364814A CN116364814A CN202310348992.6A CN202310348992A CN116364814A CN 116364814 A CN116364814 A CN 116364814A CN 202310348992 A CN202310348992 A CN 202310348992A CN 116364814 A CN116364814 A CN 116364814A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- led chip
- manufacturing
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000003475 lamination Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 117
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000003698 laser cutting Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种LED芯片及其制备方法，通过深蚀刻所述外延叠层至裸露所述衬底表面，形成通过沟道相互间隔排布的若干个LED单元；接着，沉积第一电极和第二电极，所述第一电极层叠于所述凹槽，所述第二电极层叠于所述台面；接着，在所述沟道内预留划片道区域，并在所述划片道区域的表面制作粘附层；接着，制作钝化层，所述钝化层覆盖所述外延叠层，并通过刻蚀工艺裸露所述粘附层、第一电极以及第二电极的至少部分表面；接着，沿所述划片道进行划片、裂片加工，以获得若干个LED单元；在划片、裂片过程中，通过所述粘附层增加所述钝化层与外延叠层的粘附性，以用于缓解所述钝化层的翘曲。
Description
技术领域
本发明涉及发光二极管领域，尤其涉及一种LED芯片及其制备方法。
背景技术
在LED芯片制备工艺中，切割就是将经过光刻、镀膜、减薄等工艺制程后的整个芯片分割成所需求尺寸的单一晶粒的过程，这是半导体发光二极管芯片制备工艺中不可或缺的一道工序。
对于LED芯片，比较传统的也是目前业界采用最广泛的切割方式是激光切割；激光切割是随着激光技术的发展而出现的一种新型的切割技术，主要有激光表面切割和隐形切割两种，激光切割是通过一定能量密度和波长的激光束聚焦在芯片表面或内部，通过激光在芯片表面或内部灼烧出划痕，然后再用裂片机沿划痕裂开，形成若干小的芯片，该方法在裂片过程中因裂片机劈刀下能量过大易造成切割不良。尤其是设置于外延结构表面作为绝缘保护的钝化层，在裂片切割过程中，其容易产生分层、开裂、脱落等问题；如此导致：LED芯片在潮湿环境中工作，容易被水汽侵蚀，进而影响LED芯片的可靠性。
有鉴于此，为克服现有技术LED芯片的上述缺陷，本发明人专门设计了一种LED芯片及其制备方法，本案由此产生。
发明内容
本发明的目的在于提供一种LED芯片及其制备方法，以解决裂片切割过程钝化层易产生分层、开裂、脱落的问题。
为了实现上述目的，本发明采用的技术方案如下：
一种LED芯片的制备方法，用于形成通过沟道相互间隔排布的若干个LED单元，所述制备方法包括如下步骤：
步骤S01、提供一外延结构，所述外延结构包括衬底及设置于所述衬底表面的外延叠层，所述外延叠层至少包括在所述衬底表面依次堆叠的第一型半导体层、有源区和第二型半导体层；
步骤S02、通过蚀刻所述外延叠层，使部分所述第一型半导体层裸露，从而形成若干个凹槽及台面，所述凹槽与台面相对设置；
步骤S03、通过深蚀刻所述外延叠层至裸露所述衬底表面，形成通过沟道相互间隔排布的若干个LED单元；
步骤S04、沉积第一电极和第二电极，所述第一电极层叠于所述凹槽，所述第二电极层叠于所述台面；
步骤S05、在所述沟道内预留划片道区域，并在所述划片道区域的表面制作粘附层；
步骤S06、制作钝化层，所述钝化层覆盖所述外延叠层，并通过刻蚀工艺裸露所述粘附层、第一电极以及第二电极的至少部分表面；
步骤S07、沿所述划片道进行划片、裂片加工，以获得若干个LED单元；在划片、裂片过程中，所述粘附层用于缓解所述钝化层的翘曲。
优选地，在所述步骤S07中，沿所述粘附层裸露面所对应的划片道区域进行激光划片。
优选地，在所述第一电极、第二电极的侧壁亦设有所述粘附层；则在步骤S06所述的刻蚀工艺过程中，所述粘附层作为所述钝化层的刻蚀截止，以避免所述第一电极、第二电极被刻蚀。
优选地，所述粘附层从所述划片道的表面延伸至所述第一电极的侧壁。
优选地，所述粘附层延伸至所述凹槽的侧壁。
优选地，所述粘附层包括TiO2、Al2O3、SiN中的一种或多种；所述钝化层包括所述钝化层包括SiO2、Si C中的一种或多种。
优选地，所述钝化层通过层叠于所述粘附层表面的方式环绕所述外延叠层的四周。
优选地，所述沟道的宽度为10μm-20μm，包括端点值。
优选地，所述划片道的宽度为5μm-18μm，包括端点值。
本发明还提供了一种LED芯片，所述LED芯片通过上述任一项所述的制备方法而获得。
经由上述的技术方案可知，本发明提供的LED芯片及其制备方法，通过深蚀刻所述外延叠层至裸露所述衬底表面，形成通过沟道相互间隔排布的若干个LED单元；接着，沉积第一电极和第二电极，所述第一电极层叠于所述凹槽，所述第二电极层叠于所述台面；接着，在所述沟道内预留划片道区域，并在所述划片道区域的表面制作粘附层；接着，制作钝化层，所述钝化层覆盖所述外延叠层，并通过刻蚀工艺裸露所述粘附层、第一电极以及第二电极的至少部分表面；接着，沿所述划片道进行划片、裂片加工，以获得若干个LED单元；在划片、裂片过程中，通过所述粘附层增加所述钝化层与外延叠层的粘附性，以用于缓解所述钝化层的翘曲。
进一步地，沿所述粘附层裸露面所对应的划片道区域进行激光划片，可更好地避免激光划片过程中所述钝化层的翘曲。
进一步地，在所述第一电极、第二电极的侧壁亦设有所述粘附层；则所述粘附层在步骤S07所述的划片、裂片过程中用于缓解所述钝化层的翘曲，同时，还可在步骤S06所述的刻蚀工艺过程中，作为所述钝化层的刻蚀截止，以避免所述第一电极、第二电极被刻蚀。在实现上述LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的LED芯片的制备方法的流程示意图；
图2至图8为本发明实施例所提供的LED芯片的制备方法步骤所对应的结构示意图；
图中符号说明：
1、衬底，
2、第一型半导体层，
3、有源区，
4、第二型半导体层，
5、凹槽，
6、台面，
7、沟道，
8、透明导电层，
9、第一电极，
10、第二电极，
11、粘附层，
12、钝化层。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，一种LED芯片的制备方法，用于形成通过沟道相互间隔排布的若干个LED单元，所述制备方法包括如下步骤：
步骤S01、如图2所示，提供一外延结构，所述外延结构包括衬底1及设置于所述衬底1表面的外延叠层，所述外延叠层至少包括在所述衬底1表面依次堆叠的第一型半导体层2、有源区3和第二型半导体层4；
需要说明的是，本实施例中对于衬底1的具体类型不做限制，可选的，衬底1可以是蓝宝石衬底1、硅衬底1或碳化硅衬底1等半导体衬底1，衬底1的具体材质可以根据需求进行选择使用，本实施例中对此不做限定。
值得一提的是，在上述实施例中，外延叠层的第一型半导体层2、有源层以及第二型半导体层4的类型在本实施例的LED芯片中也可以不受限制，例如，第一型半导体层2可以是但不限于氮化镓层，相应地，第二型半导体层4可以是但不限于氮化镓层。
值得一提的是，在上述实施例中，不限定外延结构的具体层数以及结构，外延结构至少包括第一型半导体层2、有源区3和第二型半导体层4，在其他实施例中，为了提高晶体质量，LED芯片的外延结构还可以包括非故意掺杂层以及缓冲层等，本申请对此不做限定。
步骤S02、如图3所示，通过蚀刻所述外延叠层，使部分所述第一型半导体层2裸露，从而形成若干个凹槽5及台面6，所述凹槽5与台面6相对设置；
具体包括：在所述外延叠层表面沉积形成光刻胶图形，以所述光刻胶图形为掩膜进行蚀刻所述外延叠层，使部分所述第一型半导体层2裸露以形成若干个相对设置的凹槽5及台面6。在本申请的一个实施例中，可利用电感耦合等离子体(ICP)工艺，刻蚀气体包括：Cl2、Ar和O2。但本申请对此并不做限定，具体视情况而定。
步骤S03、如图4所示，通过深蚀刻所述外延叠层至裸露所述衬底1表面，形成通过沟道7相互间隔排布的若干个LED单元；
在上述实施例的基础上，在本申请一个实施例中，所述沟道7的宽度为10μm-20μm，包括端点值。
具体包括：在所述外延叠层表面沉积形成光刻胶图形，以所述光刻胶图形为掩膜进行蚀刻所述外延叠层至裸露所述衬底1表面，形成通过沟道7相互间隔排布的若干个LED单元。在本申请的一个实施例中，可利用电感耦合等离子体(ICP)工艺，刻蚀气体包括：Cl2、Ar和O2。但本申请对此并不做限定，具体视情况而定。
需要强调的是，本发明实施例中，为了突显本发明的技术点，图中仅示意了LED芯片的2个LED单元，在实际使用过程中，衬底1表面可含有成千上万个LED单元，具体视情况而定，本申请对此并不做限定。
步骤S04、如图5所示，沉积第一电极9和第二电极10，所述第一电极9层叠于所述凹槽5，所述第二电极10层叠于所述台面6；
本实施例中第一电极9和第二电极10的材质可以相同，也可以不相同。为了能使第一电极9和第二电极10可以采用同一个步骤制作形成，简化LED芯片的工艺步骤，降低制作成本，本实施例中，可选地，第一电极9和第二电极10为高电导率的材料，如Cr、Ni、Al、T i、Pt、Au等金属材料中的一种或多种。
值得一提的是，在上述实施例的基础上，在本申请一个实施例中，在各所述台面6还设有用于实现电流扩展的透明导电层8以及电流扩展条。透明导电层8的材料可以是ITO，其形成工艺可以是电子束蒸镀工艺、溅射蒸镀等工艺，具体视情况而定，本申请对此并不做限定。所述第二电极10层叠于所述透明导电层8的表面。
步骤S05、如图6所示，在所述沟道7内预留划片道区域，并在所述划片道区域的表面制作粘附层11；
在上述实施例的基础上，在本申请一个实施例中，所述划片道的宽度为5μm-18μm，包括端点值。
在上述实施例的基础上，在本申请一个实施例中，所述粘附层11从所述划片道的表面延伸至所述第一电极9的侧壁。
进一步地，所述粘附层11延伸至所述凹槽5的侧壁。
在上述实施例的基础上，在本申请一个实施例中，所述粘附层11包括TiO2、Al2O3、SiN中的一种或多种。
步骤S06、如图7所示，制作钝化层12，所述钝化层12覆盖所述外延叠层，并通过刻蚀工艺裸露所述粘附层11、第一电极9以及第二电极10的至少部分表面；
在上述实施例的基础上，在本申请一个实施例中，所述钝化层12通过层叠于所述粘附层11表面的方式环绕所述外延叠层的四周。
在上述实施例的基础上，在本申请一个实施例中，所述钝化层12包括所述钝化层12包括SiO2、SiC中的一种或多种。
值得一提的是，在上述实施例的基础上，在本申请一个实施例中，当LED芯片作为倒装LED芯片时，在所述钝化层12与所述外延叠层之间还设有反射镜结构，进一步地所述反射镜可包括DBR反射镜。
步骤S07、如图8所示，沿所述划片道进行划片、裂片加工，以获得若干个LED单元；在划片、裂片过程中，所述粘附层11用于缓解所述钝化层12的翘曲。
在上述实施例的基础上，在本申请一个实施例中，在所述步骤S07中，沿所述粘附层11裸露面所对应的划片道区域进行激光划片。
在上述实施例的基础上，在本申请一个实施例中，在所述第一电极9、第二电极10的侧壁亦设有所述粘附层11；则在步骤S06所述的刻蚀工艺过程中，所述粘附层11作为所述钝化层12的刻蚀截止，以避免所述第一电极9、第二电极10被刻蚀。
本发明实施例还提供了一种LED芯片，所述LED芯片通过上述任一项所述的制备方法而获得。
经由上述的技术方案可知，本发明提供的LED芯片及其制备方法，通过深蚀刻所述外延叠层至裸露所述衬底1表面，形成通过沟道7相互间隔排布的若干个LED单元；接着，沉积第一电极9和第二电极10，所述第一电极9层叠于所述凹槽5，所述第二电极10层叠于所述台面6；接着，在所述沟道7内预留划片道区域，并在所述划片道区域的表面制作粘附层11；接着，制作钝化层12，所述钝化层12覆盖所述外延叠层，并通过刻蚀工艺裸露所述粘附层11、第一电极9以及第二电极10的至少部分表面；接着，沿所述划片道进行划片、裂片加工，以获得若干个LED单元；在划片、裂片过程中，通过所述粘附层11增加所述钝化层12与外延叠层的粘附性，以用于缓解所述钝化层12的翘曲。
进一步地，沿所述粘附层11裸露面所对应的划片道区域进行激光划片，可更好地避免激光划片过程中所述钝化层12的翘曲。
进一步地，在所述第一电极9、第二电极10的侧壁亦设有所述粘附层11；则所述粘附层11在步骤S07所述的划片、裂片过程中用于缓解所述钝化层12的翘曲，同时，还可在步骤S06所述的刻蚀工艺过程中，作为所述钝化层12的刻蚀截止，以避免所述第一电极9、第二电极10被刻蚀。在实现上述LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种LED芯片的制备方法，用于形成通过沟道相互间隔排布的若干个LED单元，其特征在于，所述制备方法包括如下步骤：
步骤S01、提供一外延结构，所述外延结构包括衬底及设置于所述衬底表面的外延叠层，所述外延叠层至少包括在所述衬底表面依次堆叠的第一型半导体层、有源区和第二型半导体层；
步骤S02、通过蚀刻所述外延叠层，使部分所述第一型半导体层裸露，从而形成若干个凹槽及台面，所述凹槽与台面相对设置；
步骤S03、通过深蚀刻所述外延叠层至裸露所述衬底表面，形成通过沟道相互间隔排布的若干个LED单元；
步骤S04、沉积第一电极和第二电极，所述第一电极层叠于所述凹槽，所述第二电极层叠于所述台面；
步骤S05、在所述沟道内预留划片道区域，并在所述划片道区域的表面制作粘附层；
步骤S06、制作钝化层，所述钝化层覆盖所述外延叠层，并通过刻蚀工艺裸露所述粘附层、第一电极以及第二电极的至少部分表面；
步骤S07、沿所述划片道进行划片、裂片加工，以获得若干个LED单元；在划片、裂片过程中，所述粘附层用于缓解所述钝化层的翘曲。
2.根据权利要求1所述的LED芯片的制备方法，其特征在于，在所述步骤S07中，沿所述粘附层裸露面所对应的划片道区域进行激光划片。
3.根据权利要求1或2所述的LED芯片的制备方法，其特征在于，在所述第一电极、第二电极的侧壁亦设有所述粘附层；则在步骤S06所述的刻蚀工艺过程中，所述粘附层作为所述钝化层的刻蚀截止，以避免所述第一电极、第二电极被刻蚀。
4.根据权利要求3所述的LED芯片的制备方法，其特征在于，所述粘附层从所述划片道的表面延伸至所述第一电极的侧壁。
5.根据权利要求4所述的LED芯片的制备方法，其特征在于，所述粘附层延伸至所述凹槽的侧壁。
6.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述粘附层包括TiO2、Al2O3、SiN中的一种或多种；所述钝化层包括所述钝化层包括SiO2、SiC中的一种或多种。
7.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述钝化层通过层叠于所述粘附层表面的方式环绕所述外延叠层的四周。
8.根据权利要求1所述的LED芯片的制备方法，其特征在于，所述沟道的宽度为10μm-20μm，包括端点值。
9.根据权利要求8所述的LED芯片的制备方法，其特征在于，所述划片道的宽度为5μm-18μm，包括端点值。
10.一种LED芯片，其特征在于，所述LED芯片通过权利要求1至9任一项所述的制备方法而获得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310348992.6A CN116364814A (zh) | 2023-04-04 | 2023-04-04 | 一种led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310348992.6A CN116364814A (zh) | 2023-04-04 | 2023-04-04 | 一种led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116364814A true CN116364814A (zh) | 2023-06-30 |
Family
ID=86936675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310348992.6A Pending CN116364814A (zh) | 2023-04-04 | 2023-04-04 | 一种led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116364814A (zh) |
-
2023
- 2023-04-04 CN CN202310348992.6A patent/CN116364814A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107195747B (zh) | 一种微米尺寸倒装led芯片及其制备方法 | |
| EP2860779B1 (en) | Vertical-structure light-emitting device | |
| CN101188265B (zh) | 半导体发光元件及其制造方法 | |
| CN109216399B (zh) | 倒装结构微尺寸光子晶体led阵列芯片及其制备方法 | |
| CN112510126B (zh) | 深紫外发光二极管及其制造方法 | |
| CN108172673B (zh) | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 | |
| JP2015500562A (ja) | マイクロ発光ダイオード | |
| JP6100598B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| CN113451476B (zh) | 一种微型发光元件及其制备方法 | |
| WO2010020066A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| KR102562063B1 (ko) | 발광 다이오드 | |
| WO2023005203A1 (zh) | 垂直结构led芯片及其制造方法 | |
| CN108631153A (zh) | 一种全反射光波导半导体激光器芯片及其制备方法 | |
| CN113764456A (zh) | Led芯片光源及其制备方法 | |
| KR20050089120A (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR100691186B1 (ko) | 수직구조 발광 다이오드의 제조 방법 | |
| US20210143306A1 (en) | Semiconductor light-emitting device | |
| JP2004228290A (ja) | 半導体発光素子及びその製造方法 | |
| CN116364814A (zh) | 一种led芯片及其制备方法 | |
| JP2009283762A (ja) | 窒化物系化合物半導体ｌｅｄの製造方法 | |
| TW202013766A (zh) | 半導體元件以及其相關之製造方法 | |
| US20210296535A1 (en) | Composite substrate, method for manufacturing the same and method for manufacturing light-emitting device using the same | |
| JP4284722B2 (ja) | 半導体発光素子の製造方法 | |
| TW201324843A (zh) | 發光二極體之製作方法 | |
| CN114023856B (zh) | 发光二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |