CN116364732A - 感测器封装结构 - Google Patents

感测器封装结构 Download PDF

Info

Publication number
CN116364732A
CN116364732A CN202210691249.6A CN202210691249A CN116364732A CN 116364732 A CN116364732 A CN 116364732A CN 202210691249 A CN202210691249 A CN 202210691249A CN 116364732 A CN116364732 A CN 116364732A
Authority
CN
China
Prior art keywords
light
layer
shielding
transmitting
sensing chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210691249.6A
Other languages
English (en)
Inventor
张嘉帅
李建成
王建元
李怡志
洪立群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tong Hsing Electronic Industries Ltd
Original Assignee
Tong Hsing Electronic Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111122116A external-priority patent/TWI828192B/zh
Application filed by Tong Hsing Electronic Industries Ltd filed Critical Tong Hsing Electronic Industries Ltd
Publication of CN116364732A publication Critical patent/CN116364732A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)

Abstract

本申请公开一种感测器封装结构，包含一基板、设置于所述基板的一感测芯片、设置于所述感测芯片上的一光固化层、设置在所述光固化层上的一透光层、呈环形且设置于所述透光层内表面的一遮蔽层及形成于所述基板的一封装体。所述遮蔽层正投影至所述感测芯片顶面所形成的一投影区域，其围绕于所述感测芯片的感测区域的外侧。接触于所述光固化层的所述遮蔽层的部位定义有一环形配置区，其形成至少一个透光槽孔。所述感测芯片、所述光固化层、所述透光层、及所述遮蔽层皆埋置于所述封装体内，并裸露所述透光层的至少部分。据此，利于所述光固化层完全固化而避免所述透光层产生倾斜，并能够有效地避免分层缺陷产生，据以提升所述感测器封装结构的良率。

Description

感测器封装结构
技术领域
本申请涉及一种封装结构，尤其涉及一种感测器封装结构。
背景技术
现有的感测器封装结构是将玻璃板通过胶层而设置于感测芯片上，并且所述胶层是围绕在所述感测芯片的感测区域外围。然而，由于穿过所述玻璃板的光线有可能部分会被所述胶层所反射，因而对所述感测芯片的所述感测区域会造成影响(如：眩光现象)。
依上所述，现有感测器封装结构是在所述玻璃板与所述胶层之间形成有遮蔽层，据以降低所述眩光现象。然而，埋置于所述胶层内的所述遮蔽层易导致所述胶层难以被完全固化、并且易产生分层(delamination)缺失。
于是，申请人认为上述缺陷可改善，乃特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的感测器封装结构。
发明内容
本申请旨在于提供一种感测器封装结构，其能有效地改善现有感测器封装结构所可能产生的缺陷。
本申请公开一种感测器封装结构，其包括：一基板；一感测芯片，沿一默认方向设置于基板上，并且感测芯片电性耦接于基板；其中，感测芯片的一顶面包含有一感测区域；一光固化层，呈环形且设置于感测芯片的顶面上并围绕于感测区域的外侧；一透光层，具有位于相反侧的一外表面与一内表面，并且透光层以内表面设置在光固化层上，以位于感测芯片的上方；其中，透光层的内表面、光固化层、及感测芯片的顶面共同包围形成有一封闭空间；一遮蔽层，呈环形且设置于透光层的内表面，并且遮蔽层沿预设方向正投影至顶面所形成的一投影区域，其围绕于感测区域的外侧；其中，接触于光固化层的遮蔽层的部位定义有一环形配置区，并且环形配置区形成有至少一个透光槽孔；以及一封装体，形成于基板；其中，感测芯片、光固化层、透光层、及遮蔽层皆埋置于封装体内，并且透光层的至少部分外表面裸露于封装体之外。
可选地，环形配置区与遮蔽层的内边缘相隔有90微米～110微米的距离，并且环形配置区与遮蔽层的外边缘相隔有90微米～110微米的距离。
可选地，环形配置区与光固化层的内边缘相隔有45微米～55微米的距离，并且环形配置区与光固化层的外边缘相隔有45微米～55微米的距离。
可选地，环形配置区的宽度为光固化层的内边缘与外边缘之间的距离的25％～100％。
可选地，至少一个透光槽孔呈环形且其占环形配置区的25％～100％区域。
可选地，至少一个透光槽孔的数量进一步限定为一个且其占环形配置区的100％区域。
可选地，至少一个透光槽孔的数量进一步限定为多个且其占环形配置区的25％～100％区域。
可选地，至少一个透光槽孔呈C字形且其占环形配置区的25％～95％区域。
可选地，感测芯片呈方形，至少一个透光槽孔的数量进一步限定为多个且其各呈长条状，并且多个透光槽孔的位置分别对应于感测芯片的多个边。
可选地，感测芯片的每个边对应且平行于一个透光槽孔，并且多个透光槽孔占环形配置区的25％～100％区域。
可选地，感测芯片的每个边对应且垂直于至少两个透光槽孔，并且多个透光槽孔占环形配置区的25％～100％区域。
本申请还公开一种感测器封装结构，其包括：一基板；一感测芯片，呈方形且沿一预设方向设置于基板上，并且感测芯片电性耦接于基板；其中，感测芯片的一顶面包含有一感测区域；一光固化层，呈环形且设置于感测芯片的顶面上并围绕于感测区域的外侧；一透光层，具有位于相反侧的一外表面与一内表面，并且透光层以安装区域设置在光固化层上，以位于感测芯片的上方；其中，透光层的内表面、光固化层、及感测芯片的顶面共同包围形成有一封闭空间；一遮蔽层，设置于透光层的内表面，遮蔽层包含有彼此间隔设置的多个遮蔽条；其中，相邻的两个遮蔽条彼此间隔的区域是对应于感测芯片的一个角落，并且每个遮蔽条形成有至少一个透光槽孔；其中，遮蔽层沿预设方向正投影至顶面所形成的一投影区域，其围绕于感测区域的外侧；以及一封装体，形成于基板；其中，感测芯片、光固化层、透光层、及遮蔽层皆埋置于封装体内，并且透光层的至少部分外表面裸露于封装体之外。
可选地，感测芯片的每个边对应且平行于一个遮蔽条，并且每个遮蔽条的至少25％区域形成有至少一个透光槽孔。
可选地，于每个遮蔽条中，至少一个透光槽孔与光固化层的内边缘相隔有45微米～55微米的距离，并且至少一个透光槽孔与光固化层的外边缘相隔有45微米～55微米的距离。
可选地，于每个遮蔽条中，至少一个透光槽孔的宽度为光固化层的内边缘与外边缘之间的距离的25％～100％。
可选地，于每个遮蔽条中，至少一个透光槽孔呈长条状且沿相对应遮蔽条的长度方向呈贯穿状。
可选地，于每个遮蔽条中，至少一个透光槽孔的数量进一步限定为多个且其彼此平行。
可选地，于每个遮蔽条中，至少一个透光槽孔邻近于相对应遮蔽条的一末端。
可选地，于每个遮蔽条中，至少一个透光槽孔的数量进一步限定为多个且其各呈长条状，并且每个透光槽孔沿相对应遮蔽条的宽度方向呈贯穿状。
可选地，感测芯片的每个边对应且垂直于至少两个透光槽孔。
综上所述，本申请所公开的感测器封装结构，其在实现以所述遮蔽层阻挡光线，来降低因为所述光固化层反光而产生的眩光现象的前提之下，所述遮蔽层的至少一个所述透光槽孔能用来供光线穿过而照射于所述光固化层，以利于其完全固化而避免所述透光层产生倾斜，并且所述遮蔽层与所述光固化层之间也能够有效地避免分层缺陷产生，据以提升所述感测器封装结构的良率。
为能更进一步了解本申请的特征及技术内容，请参阅以下有关本申请的详细说明与附图，但是此等说明与附图仅用来说明本申请，而非对本申请的保护范围作任何的限制。
附图说明
图1为本申请实施例一的感测器封装结构的立体示意图。
图2为图1的俯视示意图。
图3为图2沿剖线III-III的剖视示意图。
图4为图3的区域IV的放大示意图。
图5为图1省略透光层与封装体的俯视示意图。
图6为图5的遮蔽层的变化配置示意图(一)。
图7为图5的遮蔽层的变化配置示意图(二)。
图8为图5的遮蔽层的变化配置示意图(三)。
图9为图5的遮蔽层的变化配置示意图(四)。
图10为本申请实施例二的感测器封装结构的立体示意图。
图11为图10省略透光层与封装体的俯视示意图。
图12为图11的区域XII的放大示意图。
图13为图10的遮蔽层的变化配置示意图(一)。
图14为图10的遮蔽层的变化配置示意图(二)。
图15为图10的遮蔽层的变化配置示意图(三)。
具体实施方式
以下是通过特定的具体实施例来说明本申请所公开有关“感测器封装结构”的实施方式，本领域技术人员可由本说明书所公开的内容了解发明的优点与效果。本申请可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本申请的构思下进行各种修改与变更。另外，本申请的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本申请的相关技术内容，但所公开的内容并非用以限制本申请的保护范围。
应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
实施例一请参阅图1至图9所示，其为本申请的实施例一。如图1和图2所示，本实施例公开一种感测器封装结构100；也就是说，内部非为封装感测器的任何结构，其结构设计基础不同于本实施例所指的感测器封装结构100，所以两者之间并不适于进行对比。
如图3至图5所示，所述感测器封装结构100包含有一基板1、设置于所述基板1上的一感测芯片2、电性耦接所述感测芯片2与所述基板1的多条金属线3、呈环形且设置于所述感测芯片2上的一光固化层4、设置于所述光固化层4上的一透光层5、设置于所述透光层5的一遮蔽层6、及形成于所述基板1上的一封装体7。
其中，所述感测器封装结构100于本实施例中虽是以包含上述组件来做说明，但所述感测器封装结构100也可以依据设计需求而加以调整变化。举例来说，在本申请未绘示的其他实施例中，所述感测器封装结构100可以省略多个所述金属线3，并且所述感测芯片2通过覆晶方式固定且电性耦接于所述基板1上；或者，所述感测器封装结构100也可以省略或以其他构造替代所述封装体7。以下将分别就本实施例中的所述感测器封装结构100的各个组件构造与连接关系作一说明。
所述基板1于本实施例中为呈正方形或矩形，但本申请不受限于此。其中，所述基板1于其上表面11的大致中央处设有一芯片固定区111，并且所述基板1于所述上表面11形成有位于所述芯片固定区111外侧的多个接合垫112。多个所述接合垫112于本实施例中是大致排列呈环状，但本申请不限于此。举例来说，在本申请未绘示的其他实施例中，多个所述接合垫112也可以是在所述芯片固定区111的相反两侧分别排成两列。
此外，所述基板1也可以于其下表面12设有多个焊接球8，并且所述感测器封装结构100能通过多个所述焊接球8而焊接固定于一电子构件(图中未示出)上，据以使所述感测器封装结构100能够电性连接于所述电子构件。
所述感测芯片2于本实施例中呈方形(如：长方形或正方形)且以一影像感测芯片来说明，但不以此为限。其中，所述感测芯片2(的底面22)是沿一预设方向P固定于所述基板1的所述芯片固定区111；也就是说，所述感测芯片2是位于多个所述接合垫112的内侧。再者，所述感测芯片2的一顶面21包含有一感测区域211及围绕于所述感测区域211(且呈环形)的一承载区域212，并且所述感测芯片2包含有位于所述承载区域212的多个连接垫213(也就是，多个所述连接垫213位于所述感测区域211的外侧)。
其中，所述感测芯片2的多个所述连接垫213的数量及位置于本实施例中是分别对应于所述基板1的多个所述接合垫112的数量及位置。再者，多个所述金属线3的一端分别连接于多个所述接合垫112，并且多个所述金属线3的另一端分别连接于多个所述连接垫213(也就是说，每条所述金属线3的两端分别连接于一个所述接合垫112及相对应的所述连接垫213)，据以使所述基板1能通过多个所述金属线3而电性耦接于所述感测芯片2。
所述光固化层4设置于所述感测芯片2的所述顶面21上并围绕于所述感测芯片2的外侧。其中，所述光固化层4于本实施例中位于多条所述金属线3的内侧、且未接触于任一条所述金属线3，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，至少一条所述金属线3的局部也可以埋置于所述光固化层4内。此外，所述光固化层4于本实施例中进一步限定为一紫外光固化层，其意指是通过一紫外光照射而固化的结构。
所述透光层5于本实施例中是以呈透明状的一平板玻璃来说明，但本申请不受限于此。所述透光层5于本实施例中包含有一外表面51、及位于所述外表面51相反侧的一内表面52。其中，所述透光层5以所述内表面52设置在所述光固化层4上以位于所述感测芯片2的上方；也就是说，所述光固化层4夹持于所述透光层5与所述基板1之间，并且所述透光层5的所述内表面52、所述光固化层4、及所述感测芯片2的所述顶面21共同包围形成有一封闭空间E。
所述遮蔽层6呈环形且设置于所述透光层5的所述内表面52，用以阻挡光线穿过。其中，所述遮蔽层6沿所述预设方向P正投影至所述顶面21所形成的一投影区域，其围绕于所述感测区域211的外侧。换个角度来说，所述遮蔽层6的内边缘形成有位于所述感测区域211正上方的一开口。
进一步地说，接触于所述光固化层4的所述遮蔽层6的部位定义有一环形配置区6a，并且所述环形配置区6a形成有至少一个透光槽孔61。其中，所述光固化层4填入至少一个所述透光槽孔61内，进而连接于所述透光层5的所述内表面52。
据此，本申请实施例所公开的所述感测器封装结构100，其在实现以所述遮蔽层6阻挡光线，来降低因为所述光固化层4反光而产生的眩光现象的前提之下，所述遮蔽层6的至少一个所述透光槽孔61能用来供光线穿过而照射于所述光固化层4，以利于其完全固化而避免所述透光层5产生倾斜，并且所述遮蔽层6与所述光固化层4之间也能够有效地避免分层缺陷产生，据以提升所述感测器封装结构100的良率。
需说明的是，为使形成于所述环形配置区6a的至少一个所述透光槽孔61能够更为利于同时兼顾降低所述眩光现象、并有助于所述光固化层4的完全固化，所述环形配置区6a较佳是符合下述结构条件的至少其中之一，但不以此为限。
具体来说，所述环形配置区6a与所述遮蔽层6的所述内边缘相隔有90微米(μm)～110微米的距离D1-1，并且所述环形配置区6a与所述遮蔽层6的外边缘相隔有90微米～110微米的距离D1-2。所述环形配置区6a与所述光固化层4的内边缘相隔有45微米～55微米的距离D1-3，并且所述环形配置区6a与所述光固化层4的外边缘相隔有45微米～55微米的距离D1-4。所述环形配置区6a的宽度W6a为所述光固化层4的所述内边缘与所述外边缘之间的宽度W4的25％～100％。
此外，形成于所述环形配置区6a的至少一个所述透光槽孔61的数量与外形于本实施例中可以依据不同设计需求而加以调整变化，但为了有利于同时兼顾降低所述眩光现象,并有助于所述光固化层4的完全固化，本实施例于以下内容将列举所述遮蔽层6较为可行的几种实施态样，但本申请不以此为限。
如图5和图6所示，至少一个透光槽孔61呈环形且其占所述环形配置区6a的25％～100％区域。进一步地说，如图5所示，至少一个所述透光槽孔61的数量限定为一个且其占所述环形配置区6a的100％区域。或者，如图6所示，至少一个所述透光槽孔61的数量限定为多个(如：两个)且其占所述环形配置区6a的25％～100％区域。
如图7所示，至少一个所述透光槽孔61呈C字形且其占所述环形配置区6a的25％～95％区域。于本实施例的图7中，至少一个所述透光槽孔61的数量是以一个来说明，但本申请不以此为限。举例来说，在本申请未绘示的其他实施例中，呈C字形的所述透光槽孔61数量也可以是多个。
如图8和图9所示，至少一个所述透光槽孔61的数量限定为多个且其各呈长条状，并且多个所述透光槽孔61的位置分别对应于所述感测芯片2的多个边23。进一步地说，如图9所示，所述感测芯片2的每个所述边23对应且垂直于至少两个所述透光槽孔61，并且多个所述透光槽孔61占所述环形配置区6a的25％～100％区域。
或者，如图8所示，所述感测芯片2的每个所述边23对应且平行于一个所述透光槽孔61，并且多个所述透光槽孔61占所述环形配置区6a的25％～100％区域，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，所述感测芯片2的每个所述边23也可以对应且平行于至少两个所述透光槽孔61。
所述封装体7于本实施例中为不透光状，用以阻挡可见光穿过。所述封装体7是以一模制封胶(molding compound)来说明，并且所述封装体7形成于所述基板1的所述上表面11且其边缘切齐于所述基板1的边缘。其中，所述感测芯片2、所述光固化层4、所述透光层5、及所述遮蔽层6皆埋置于所述封装体7内，并且所述透光层5的至少部分所述外表面51裸露于所述封装体7之外，但本申请不受限于此。
实施例二请参阅图11至图12所示，其为本申请的实施例二。由于本实施例类似于上述实施例一，所以两个实施例的相同处不再加以赘述(如：所述基板1、所述感测芯片2、多条所述金属线3、所述光固化层4、所述透光层5、及所述封装体7)，而本实施例相较于上述实施例一的差异主要在于：
所述遮蔽层6。
于本实施例的图9至图11中，所述遮蔽层6形成于所述透光层5的所述内表面(未标示)，并且所述遮蔽层6包含有彼此间隔设置的多个遮蔽条6b。其中，所述遮蔽层6(或多个所述遮蔽条6b)沿所述预设方向P正投影至所述顶面21所形成的一投影区域，其围绕于所述感测区域211的外侧；也就是说，所述感测区域211是大致位于所述投影区域的内侧，据以能通过所述遮蔽层6来降低上述眩光现象的产生。
更详细地说，所述感测芯片2的每个所述边23对应且平行于一个所述遮蔽条6b，并且相邻的两个所述遮蔽条6b彼此间隔的区域是对应于所述感测芯片2的一个角落24。据此，位在每个所述角落24上的所述光固化层4部位能够不被所述遮蔽层6所覆盖，以利于其被完全固化。
再者，所述遮蔽层6于每个所述遮蔽条6b形成有至少一个透光槽孔61，并且所述光固化层4填入每个所述遮蔽条6b的至少一个所述透光槽孔61内，进而连接于所述透光层5的所述内表面(未标示)。换个角度来看，由于所述感测芯片2的多个所述角落24于本实施例中并未被所述遮蔽层6所遮蔽，所以所述遮蔽层6所形成的所述透光槽孔61于本实施例中的配置方式不同于实施例一。
需说明的是，形成于每个所述遮蔽条6b的至少一个所述透光槽孔61的数量与外形于本实施例中可依据不同设计需求而加以调整变化，但为了有利于同时兼顾降低所述眩光现象、并有助于所述光固化层4的完全固化，以下内容将列举所述遮蔽层6较为可行的几种实施态样，但本申请不以此为限。
如图11和图13所示，每个所述遮蔽条6b的至少25％区域形成有至少一个所述透光槽孔61；于每个所述遮蔽条6b之中，至少一个所述透光槽孔61呈长条状且沿相对应所述遮蔽条6b的长度方向呈贯穿状，并且至少一个所述透光槽孔61的数量可以是一个(如：图11)、或是多个(如：图13)且其彼此平行。
进一步地说，于图11和图12所示的每个所述遮蔽条6b之中，至少一个所述透光槽孔61与所述遮蔽层6的内边缘相隔有90微米～110微米的距离D2-1，并且至少一个所述透光槽孔61与与所述遮蔽层6的外边缘相隔有90微米～110微米的距离D2-2，至少一个所述透光槽孔61与所述光固化层4的内边缘相隔有45微米～55微米的距离D2-3，至少一个所述透光槽孔61与所述光固化层4的外边缘相隔有45微米～55微米的距离D2-4。再者，于图11和图12所示的每个所述遮蔽条6b之中，至少一个所述透光槽孔61的宽度W61为所述光固化层4的所述内边缘与所述外边缘之间的宽度W4的25％～100％。
此外，于图14所示的每个所述遮蔽条6b之中，至少一个所述透光槽孔61可以是邻近于相对应所述遮蔽条6b的末端、也就是邻近于所述感测芯片2的一个所述角落24。需额外说明的是，任一个所述遮蔽条6b的至少一个所述透光槽孔61的数量与尺寸可依据设计需求而加以调整变化，不以上述实施例的图式为限。
于图15所示的每个所述遮蔽条6b之中，每个所述遮蔽条6b的至少25％区域形成有至少一个所述透光槽孔61，并且至少一个所述透光槽孔61的数量限定为多个且其各呈长条状。其中，每个所述透光槽孔61沿相对应所述遮蔽条6b的宽度方向呈贯穿状。所述感测芯片2的每个所述边23对应且垂直于至少两个所述透光槽孔61。
发明的有益效果综上所述，本申请所公开的感测器封装结构，其在实现以所述遮蔽层阻挡光线，来降低因为所述光固化层反光而产生的眩光现象的前提之下，所述遮蔽层的至少一个所述透光槽孔能用来供光线穿过而照射于所述光固化层，以利于其完全固化而避免所述透光层产生倾斜，并且所述遮蔽层与所述光固化层之间也能够有效地避免分层缺陷产生，据以提升所述感测器封装结构的良率。
以上所公开的内容仅为本申请的可选可行实施例，并非因此局限本申请的专利范围，所以凡是运用本申请说明书及图式内容所做的等效技术变化，均包含于本申请的专利范围内。

Claims (20)

1.一种感测器封装结构，其特征在于，所述感测器封装结构包括：
一基板；
一感测芯片，沿一默认方向设置于所述基板上，并且所述感测芯片电性耦接于所述基板；其中，所述感测芯片的一顶面包含有一感测区域；
一光固化层，呈环形且设置于所述感测芯片的所述顶面上并围绕于所述感测区域的外侧；
一透光层，具有位于相反侧的一外表面与一内表面，并且所述透光层以所述内表面设置在所述光固化层上，以位于所述感测芯片的上方；其中，所述透光层的所述内表面、所述光固化层、及所述感测芯片的所述顶面共同包围形成有一封闭空间；
一遮蔽层，呈环形且设置于所述透光层的所述内表面，并且所述遮蔽层沿所述预设方向正投影至所述顶面所形成的一投影区域，其围绕于所述感测区域的外侧；其中，接触于所述光固化层的所述遮蔽层的部位定义有一环形配置区，并且所述环形配置区形成有至少一个透光槽孔；以及
一封装体，形成于所述基板；其中，所述感测芯片、所述光固化层、所述透光层、及所述遮蔽层皆埋置于所述封装体内，并且所述透光层的至少部分所述外表面裸露于所述封装体之外。
2.依据权利要求1所述的感测器封装结构，其特征在于，所述环形配置区与所述遮蔽层的内边缘相隔有90微米～110微米的距离，并且所述环形配置区与所述遮蔽层的外边缘相隔有90微米～110微米的距离。
3.依据权利要求1所述的感测器封装结构，其特征在于，所述环形配置区与所述光固化层的内边缘相隔有45微米～55微米的距离，并且所述环形配置区与所述光固化层的外边缘相隔有45微米～55微米的距离。
4.依据权利要求1所述的感测器封装结构，其特征在于，所述环形配置区的宽度为所述光固化层的内边缘与外边缘之间的距离的25％～100％。
5.依据权利要求1所述的感测器封装结构，其特征在于，至少一个所述透光槽孔呈环形且其占所述环形配置区的25％～100％区域。
6.依据权利要求5所述的感测器封装结构，其特征在于，至少一个所述透光槽孔的数量进一步限定为一个且其占所述环形配置区的100％区域。
7.依据权利要求5所述的感测器封装结构，其特征在于，至少一个所述透光槽孔的数量进一步限定为多个且其占所述环形配置区的25％～100％区域。
8.依据权利要求1所述的感测器封装结构，其特征在于，至少一个所述透光槽孔呈C字形且其占所述环形配置区的25％～95％区域。
9.依据权利要求1所述的感测器封装结构，其特征在于，所述感测芯片呈方形，至少一个所述透光槽孔的数量进一步限定为多个且其各呈长条状，并且多个所述透光槽孔的位置分别对应于所述感测芯片的多个边。
10.依据权利要求9所述的感测器封装结构，其特征在于，所述感测芯片的每个所述边对应且平行于一个所述透光槽孔，并且多个所述透光槽孔占所述环形配置区的25％～100％区域。
11.依据权利要求9所述的感测器封装结构，其特征在于，所述感测芯片的每个所述边对应且垂直于至少两个所述透光槽孔，并且多个所述透光槽孔占所述环形配置区的25％～100％区域。
12.一种感测器封装结构，其特征在于，所述感测器封装结构包括：
一基板；
一感测芯片，呈方形且沿一预设方向设置于所述基板上，并且所述感测芯片电性耦接于所述基板；其中，所述感测芯片的一顶面包含有一感测区域；
一光固化层，呈环形且设置于所述感测芯片的所述顶面上并围绕于所述感测区域的外侧；
一透光层，具有位于相反侧的一外表面与一内表面，并且所述透光层以所述安装区域设置在所述光固化层上，以位于所述感测芯片的上方；其中，所述透光层的所述内表面、所述光固化层、及所述感测芯片的所述顶面共同包围形成有一封闭空间；
一遮蔽层，设置于所述透光层的所述内表面，所述遮蔽层包含有彼此间隔设置的多个遮蔽条；其中，相邻的两个所述遮蔽条彼此间隔的区域是对应于所述感测芯片的一个角落，并且每个所述遮蔽条形成有至少一个透光槽孔；其中，所述遮蔽层沿所述预设方向正投影至所述顶面所形成的一投影区域，其围绕于所述感测区域的外侧；以及
一封装体，形成于所述基板；其中，所述感测芯片、所述光固化层、所述透光层、及所述遮蔽层皆埋置于所述封装体内，并且所述透光层的至少部分所述外表面裸露于所述封装体之外。
13.依据权利要求12所述的感测器封装结构，其特征在于，所述感测芯片的每个边对应且平行于一个所述遮蔽条，并且每个所述遮蔽条的至少25％区域形成有至少一个所述透光槽孔。
14.依据权利要求12所述的感测器封装结构，其特征在于，于每个所述遮蔽条中，至少一个所述透光槽孔与所述光固化层的内边缘相隔有45微米～55微米的距离，并且至少一个所述透光槽孔与所述光固化层的外边缘相隔有45微米～55微米的距离。
15.依据权利要求12所述的感测器封装结构，其特征在于，于每个所述遮蔽条中，至少一个所述透光槽孔的宽度为所述光固化层的内边缘与外边缘之间的距离的25％～100％。
16.依据权利要求12所述的感测器封装结构，其特征在于，于每个所述遮蔽条中，至少一个所述透光槽孔呈长条状且沿相对应所述遮蔽条的长度方向呈贯穿状。
17.依据权利要求16所述的感测器封装结构，其特征在于，于每个所述遮蔽条中，至少一个所述透光槽孔的数量进一步限定为多个且其彼此平行。
18.依据权利要求12所述的感测器封装结构，其特征在于，于每个所述遮蔽条中，至少一个所述透光槽孔邻近于相对应所述遮蔽条的一末端。
19.依据权利要求12所述的感测器封装结构，其特征在于，于每个所述遮蔽条中，至少一个所述透光槽孔的数量进一步限定为多个且其各呈长条状，并且每个所述透光槽孔沿相对应所述遮蔽条的宽度方向呈贯穿状。
20.依据权利要求19所述的感测器封装结构，其特征在于，所述感测芯片的每个所述边对应且垂直于至少两个所述透光槽孔。
CN202210691249.6A 2021-12-21 2022-06-17 感测器封装结构 Pending CN116364732A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163292015P 2021-12-21 2021-12-21
US63/292,015 2021-12-21
TW111122116 2022-06-15
TW111122116A TWI828192B (zh) 2021-12-21 2022-06-15 感測器封裝結構

Publications (1)

Publication Number Publication Date
CN116364732A true CN116364732A (zh) 2023-06-30

Family

ID=86768961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210691249.6A Pending CN116364732A (zh) 2021-12-21 2022-06-17 感测器封装结构

Country Status (2)

Country Link
US (1) US20230197744A1 (zh)
CN (1) CN116364732A (zh)

Also Published As

Publication number Publication date
US20230197744A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
CN111863843B (zh) 感测器封装结构及其感测模块
CN107591420B (zh) 感测器封装结构
CN110262701B (zh) 一种显示面板及显示装置
US20090194783A1 (en) Light emitting element, production method thereof, backlight unit having the light emitting element, and production method thereof
CN112782889B (zh) 背光模组及其制作方法、液晶显示装置
JP2013211507A (ja) フォトインタラプタ、フォトインタラプタの製造方法、およびフォトインタラプタの実装構造
TW201710948A (zh) 感測晶片封裝結構及其製造方法
CN116364732A (zh) 感测器封装结构
US11069838B2 (en) Light-emitting device with light-emitting element mounted on supporting member and display apparatus
TWI782830B (zh) 感測器封裝結構
TWI828192B (zh) 感測器封裝結構
TW202245188A (zh) 感測器封裝結構
CN102299236B (zh) 发光装置
JP2016213504A (ja) フォトインタラプタおよびフォトインタラプタの実装構造
KR102102075B1 (ko) 이동 통신 장치 및 그의 광학 패키지 구조
US20240047491A1 (en) Sensor package structure
CN116504795A (zh) 感测器封装结构
CN117199041A (zh) 感测器封装结构
JP2013080860A (ja) Ｌｅｄ光源装置
TWI787999B (zh) 感測器封裝結構及其製造方法
TWI808691B (zh) 光學感測器封裝組件
US20230395634A1 (en) Sensor package structure
CN118588646A (zh) 感测器封装结构
JP2022057790A (ja) バックライト光源
CN116417482A (zh) 感测器封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination