CN116364708A - 双向耐高压esd保护器件 - Google Patents
双向耐高压esd保护器件 Download PDFInfo
- Publication number
- CN116364708A CN116364708A CN202111622826.8A CN202111622826A CN116364708A CN 116364708 A CN116364708 A CN 116364708A CN 202111622826 A CN202111622826 A CN 202111622826A CN 116364708 A CN116364708 A CN 116364708A
- Authority
- CN
- China
- Prior art keywords
- field effect
- dnw
- esd protection
- protection device
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 title abstract description 15
- 230000005669 field effect Effects 0.000 claims abstract description 74
- 230000003071 parasitic effect Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Abstract
本发明实施例提供了一种双向耐高压ESD保护器件，包括：N个第一场效应管，第一个第一场效应管到第N个第一场效应管依次级联，相邻的第一场效应管之间通过深阱隔离并通过源极和漏极相连；第二场效应管，第二场效应管的漏极和所述第N个第一场效应管的漏极连接；在第一电压方向下，所述第二场效应管的寄生二极管反偏，从而阻断漏电；在与所述第一电压方向相反的第二电压方向下，所述第一个第一场效应管和深阱之间形成的寄生二极管反偏，从而阻断漏电。本发明实施例提供的技术方案，所施加两端电压方向相互变化时，该双向耐高压ESD保护器件不会发生漏电现象，并且ESD保护能力可达到2000V以上。
Description
技术领域
本发明涉及芯片的静电释放保护技术领域，尤其涉及一种双向耐高压ESD保护器件。
背景技术
静电放电(Electronic Static Discharge，ESD)是大量静电电荷在短时间内在不等电势的物体之间发生转移的过程，当ESD事件发生在芯片的不同IO引脚之间时，常常引起相应IO引脚之间的过压事件，由ESD事件引起的过压击穿是芯片失效的一大重要因素。
随着芯片在各种场景的使用，耐压的静电放电(ESD)防护需求日益迫切，设计具有高ESD鲁棒性、高维持电压、高单位面积泄放效率的耐高压ESD保护器件，是当前ESD防护领域的重要研究方向。
在耐高压ESD防护领域中，LDMOS(laterally-diffused metal-oxidesemiconductor)因其具有较强的耐高压能力和驱动能力，一直都是ESD防护的研究热点。当LDMOS用于ESD保护时，主要依靠寄生的NPN三极管泄放ESD电流。但是，LDMOS ESD保护特性一般，LDMOS的mask层数都比较多，且要专门的mask要做耐压测试，成本较高。
发明内容
本发明的目的在于提供一种双向耐高压ESD保护器件，可以解决上述技术问题。
本发明实施例的一个方面提供了一种双向耐高压ESD保护器件，包括：
N个第一场效应管，第一个第一场效应管到第N个第一场效应管依次级联，相邻的第一场效应管之间通过深阱隔离并通过源极和漏极相连；
第二场效应管，第二场效应管的漏极和所述第N个第一场效应管的漏极连接；
在第一电压方向下，所述第二场效应管的寄生二极管反偏，从而阻断漏电；在与所述第一电压方向相反的第二电压方向下，所述第一个第一场效应管和深阱之间形成的寄生二极管反偏，从而阻断漏电。
可选地，所述N个第一场效应管以及所述第二场效应管均为NMOS管。
可选地，N为3，所述N个第一场效应管包括第一NMOS管、第二NMOS管以及第三NMOS管，所述第二场效应管为第四NMOS管。
可选地，还包括：
P型衬底；
第一DNW、第二DNW、第三DNW和第四DNW，分别位于所述P型衬底内，其中：
所述第一DNW内用于形成所述第一NMOS管；
所述第二DNW内用于形成所述第二NMOS管；
所述第三DNW内用于形成所述第三NMOS管；
所述第四DNW内用于形成所述第四NMOS管；
其中，所述第一NMOS管的漏极和所述第二NMOS管的源极相连；所述第二NMOS管的漏极和所述第三NMOS管的源极相连；所述第三NMOS管的漏极和所述第四NMOS管的漏极相连。
可选地，所述第一DNW、所述第二DNW、所述第三DNW和第四DNW通过导线共连。
可选地，所述第一DNW、所述第二DNW和所述第三DNW一体成型。
可选地，所述第三DNW和所述第四DNW之间隔开设置并具有预定距离。
本发明实施例的再一个方面提供了一种双向耐高压ESD保护器件，包括：
半导体衬底；
注入到所述半导体衬底内的N个第一深阱，以及第二深阱，相邻的第一深阱电连接，所述第二深阱和所述N个第一深阱电连接；
N个第一场效应管，一一对应地形成于所述N个深阱中；其中，所述N个第一场效应管中的第一个第一场效应管到第N个第一场效应管依次级联，且相邻的第一场效应管之间通过源极和漏极相连；
第二场效应管，形成于所述第二深阱中，第二场效应管的漏极和所述第N个第一场效应管的漏极连接。
可选地：
所述半导体衬底为P型衬底；
所述N个第一深阱和所述第二深阱均为DNW；
所述N个第一场效应管和所述第二场效应管具有相同的导电类型。
可选地：
所述N个第一场效应管以及所述第二场效应管均为GGNMOS管。
本发明实施例提供的双向耐高压ESD保护器件，在第一电压方向下，第二场效应管的寄生二极管反偏，从而阻断漏电；在第二电压方向下，第一个第一场效应管和DNW之间形成的寄生二极管反偏，从而阻断漏电。经过验证，本发明实施例提供的技术方案，所施加两端电压方向相互变化时，该双向耐高压ESD保护器件不会发生漏电现象，并且ESD保护能力可达到2000V以上。
而且，本发明实施例提供的双向耐高压ESD保护器件可以采用GGNMOS管等常规部件构成，mask更简化，可选工艺更多，成本低。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示意性示出了根据本发明实施例一的双向耐高压ESD保护器件的剖面图。
图2示意性示出了根据本发明实施例一的双向耐高压ESD保护器件的等效电路图。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“电连接”应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本发明涉及的术语解释：
ESD：静电释放(Electronic Static Discharge，ESD)。
NMOS：N型MOS管，N沟道的场效应管(N-metal-oxide semiconductor，NMOS)。
PMOS：P型MOS管，P沟道的场效应管(P-metal-oxide semiconductor，PMOS)。
DNW：深N阱(deep N-well，DNW)。
PW：P阱(P-well，PW)。
本发明人了解到：
在耐高压ESD防护领域中，LDMOS(laterally-diffused metal-oxidesemiconductor)因其具有较强的耐压能力和驱动能力，一直都是ESD防护的研究热点。当LDMOS用于ESD保护时，主要依靠寄生的NPN三极管泄放ESD电流。但是，LDMOS ESD保护特性一般，LDMOS的mask层数都比较多，且专门的mask要做耐压测试，成本较高。
因此，本发明实施例提供一种新的ESD保护器件，在提高击穿负电压和正电压的同时，降低生产成本。该ESD保护器件具体请参考下文。
本发明实施例一的双向耐高压ESD保护器件，包括如下：
(1)半导体衬底。
该半导体衬底可以包括：硅、砷化镓(“GaAs"”)或者锗硅(“SiGe"”)，或者其他半导体材料。作为示例，可以为P型衬底。通过替换诸如硼(“B”)的适当掺杂原子来形成P型半导体材料。
(2)注入到所述半导体衬底内的N个第一深阱，以及第二深阱，相邻的第一深阱电连接，所述第二深阱和所述N个第一深阱电连接。
N个第一深阱可以一体成型。
所述第二深阱和第N个第一深阱可以间隔设置，以利于区分和架构扩展。
(3)N个第一场效应管，一一对应地形成于所述N个深阱中；其中，所述N个第一场效应管中的第一个第一场效应管到第N个第一场效应管依次级联，且相邻的第一场效应管之间通过源极和漏极相连。
N的数量取决于本ESD保护器件需要达到的耐压指标。
(4)第二场效应管，形成于所述第二深阱中，第二场效应管的漏极和所述第N个第一场效应管的漏极连接。
作为示例，所述半导体衬底为P型衬底；
所述N个第一深阱和所述第二深阱均为DNW；
所述N个第一场效应管和所述第二场效应管具有相同的导电类型。
在本实施例中，由于NMOS迁移率高、速度快点等优势，所述N个第一场效应管和所述第二场效应管均可以为NMOS管。在其他实施方式中，也可以根据电路设计的需要，在双向耐高压ESD保护器件中，以不同类型的场效应管或者晶体管对本电路设计加以修改。
为节省成本，所述N个第一场效应管和所述第二场效应管均可以采用常见的NMOS管，如GGNMOS(gate-grounded NMOS)管。
具体实施例时，如图1所示，其提供了一个具体的双向耐高压ESD保护器件20的剖面图。所述双向耐高压ESD保护器件20可以包括如下：
P型衬底11；
注入到P型衬底11内的第一DNW 21、第二DNW 22和第三DNW 23；
第四DNW 24；
第一NMOS管31，形成于第一DNW 21；
第二NMOS管32，形成于第二DNW 22；
第三NMOS管33，形成于第三DNW 23；
第四NMOS管34，形成于第四DNW 24。
第一至第四NMOS管结构相同，以第一NMOS管为例：
其一：形成于第一DNW 21内，从而和其他NMOS物理隔离，提升耐压性。
其二：包括PW，第一N+扩散区域、第二N+扩散区域、P+扩散区域和多晶。其中，PW和第一N+扩扩散区域短接以保持相同电位。第一N+扩散区域对应第一NMOS管的源极(S)、第二N+扩散区域对应第一NMOS管的漏极(D)、多晶对应第一NMOS管的栅极(G)。
上述第一至第四NMOS管结构之间的连接如下：
第一NMOS管31的漏极和第二NMOS管32的源极相连；
第二NMOS管32的漏极和第三NMOS管33的源极相连；
第三NMOS管33的漏极和第四NMOS管34的漏极相连。
上述第一至第四DNW的结构如下：
第一DNW 21、第二DNW 22、第三DNW 23和第四DNW24共连，以保持相同电位VN。第一DNW 21、第二DNW 22、第三DNW 23可以一体成型。第四DNW24可以直接或通过导线电连接其他DNW。
以下解释图1所示的ESD保护器件的工作原理。
如图2所示，其提供了图1所示ESD保护器件的等效电路图。具体如下：
在该等效电路中：P型衬底接地端VSS；第四NMOS管34的源极接正电压端VDD；第一NMOS管31的源极接负电压端VM。
第一NMOS管31在其源极和漏极之间形成寄生二极管D1；
第二NMOS管32在其源极和漏极之间形成寄生二极管D2；
第三NMOS管33在其源极和漏极之间形成寄生二极管D3；
第四NMOS管34在其源极和漏极之间形成寄生二极管D6；
在第一NMOS管的PW和共连的DNW 31、32、33、34之间形成寄生二极管D5；
在P型衬底11和共连的DNW 31、32、33、34之间形成寄生二极管D7。
从等效电路可知：
第一电压方向：寄生二极管D1～D3导通，寄生二极管D6反偏，阻断漏电。
第二电压方向：寄生二极管D6导通，寄生二极管D5反偏，阻断漏电。
具体的，在VM-VDD之间形成了D5-D6的back-to-back diode(背对背二极管)结构。具体的，当VM>VDD，寄生二极管D6反偏，VM到VDD电路不漏电，不需要任何外部钳位电路和限流电阻。当VDD>VM，寄生二极管D5反偏，VDD到VM电路不漏电。
VDD对VM有负ESD，ESD有第四NMOS管34和寄生二极管D5保护。具体的，第四NMOS管34的寄生NPN击穿提供ESD保护。
VM对VDD有负ESD，ESD有寄生二极管D6和第一NOMS管31、第二NMOS管32和第三NMOS管33保护。
经实践测试，基于施加在图1所示ESD保护器件两端的电压远高于工作电压并且所施加两端电压方向相互变化时，该ESD保护器件不会发生漏电现象，并且ESD保护能力可达到2000V以上。
以上等效电路对应于图1所示ESD保护器件。该ESD保护器件提供的第一NMOS管31、第二NMOS管32和第三NMOS管33形成级联电路，若一个5V NMOS能耐压-10V，则由该第一至第三NMOS管形成的级联电路可以耐压-30V。需要说明的是，NMOS管的数量可以根据实际情况进行相应地增加或减少。利用本实施例的解决方法可以有效地解决双向耐高压的问题，且各个NMOS管(如第一至第四NMOS管31,32,33,34)可以采用普通结构的器件，如GGNMOS等常用场效应管，而不需要采用LDOMS管，可以简化mask，减少mask层数，工艺选择多，节省成本。
本发明实施例二的双向耐高压ESD保护器件，具体细节可参考上文。
所述双向耐高压ESD保护器件，包括：
N个第一场效应管，第一个第一场效应管到第N个第一场效应管依次级联，相邻的第一场效应管之间通过深阱隔离并通过源极和漏极相连；
第二场效应管，第二场效应管的漏极和所述第N个第一场效应管的漏极连接；
在第一电压方向下，所述第二场效应管的寄生二极管反偏，从而阻断漏电；在与所述第一电压方向相反的第二电压方向下，所述第一个第一场效应管和深阱之间形成的寄生二极管反偏，从而阻断漏电。
作为示例，所述N个第一场效应管以及所述第二场效应管均为NMOS管。
作为示例，N为3，所述N个第一场效应管包括第一NMOS管、第二NMOS管以及第三NMOS管，所述第二场效应管为第四NMOS管。
作为示例，还包括：
P型衬底；
第一DNW、第二DNW、第三DNW和第四DNW，分别位于所述P型衬底内，其中：
所述第一DNW内用于形成所述第一NMOS管；
所述第二DNW内用于形成所述第二NMOS管；
所述第三DNW内用于形成所述第三NMOS管；
所述第四DNW内用于形成所述第四NMOS管；
其中，所述第一NMOS管的漏极和所述第二NMOS管的源极相连；所述第二NMOS管的漏极和所述第三NMOS管的源极相连；所述第三NMOS管的漏极和所述第四NMOS管的漏极相连。
作为示例，所述第一DNW、所述第二DNW、所述第三DNW和第四DNW通过导线共连。
作为示例，所述第一DNW、所述第二DNW和所述第三DNW一体成型。
作为示例，所述第三DNW和所述第四DNW之间隔开设置并具有预定距离。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种双向耐高压ESD保护器件，其特征在于，包括：
N个第一场效应管，第一个第一场效应管到第N个第一场效应管依次级联，相邻的第一场效应管之间通过深阱隔离并通过源极和漏极相连；
第二场效应管，第二场效应管的漏极和所述第N个第一场效应管的漏极连接；
在第一电压方向下，所述第二场效应管的寄生二极管反偏，从而阻断漏电；在与所述第一电压方向相反的第二电压方向下，所述第一个第一场效应管和深阱之间形成的寄生二极管反偏，从而阻断漏电。
2.根据权利要求1所述的双向耐高压ESD保护器件，其特征在于，所述N个第一场效应管以及所述第二场效应管均为NMOS管。
3.根据权利要求2所述的双向耐高压ESD保护器件，其特征在于，N为3，所述N个第一场效应管包括第一NMOS管、第二NMOS管以及第三NMOS管，所述第二场效应管为第四NMOS管。
4.根据权利要求3所述的双向耐高压ESD保护器件，其特征在于，还包括：
P型衬底；
第一DNW、第二DNW、第三DNW和第四DNW，分别位于所述P型衬底内，其中：
所述第一DNW内用于形成所述第一NMOS管；
所述第二DNW内用于形成所述第二NMOS管；
所述第三DNW内用于形成所述第三NMOS管；
所述第四DNW内用于形成所述第四NMOS管；
其中，所述第一NMOS管的漏极和所述第二NMOS管的源极相连；所述第二NMOS管的漏极和所述第三NMOS管的源极相连；所述第三NMOS管的漏极和所述第四NMOS管的漏极相连。
5.根据权利要求4所述的双向耐高压ESD保护器件，其特征在于，所述第一DNW、所述第二DNW、所述第三DNW和第四DNW通过导线共连。
6.根据权利要求5所述的双向耐高压ESD保护器件，其特征在于，所述第一DNW、所述第二DNW和所述第三DNW一体成型。
7.根据权利要求5所述的双向耐高压ESD保护器件，其特征在于，所述第三DNW和所述第四DNW之间隔开设置并具有预定距离。
8.一种双向耐高压ESD保护器件，其特征在于，包括：
半导体衬底；
注入到所述半导体衬底内的N个第一深阱，以及第二深阱，相邻的第一深阱电连接，所述第二深阱和所述N个第一深阱电连接；
N个第一场效应管，一一对应地形成于所述N个深阱中；其中，所述N个第一场效应管中的第一个第一场效应管到第N个第一场效应管依次级联，且相邻的第一场效应管之间通过源极和漏极相连；
第二场效应管，形成于所述第二深阱中，第二场效应管的漏极和所述第N个第一场效应管的漏极连接。
9.根据权利要求8所述的双向耐高压ESD保护器件，其特征在于：
所述半导体衬底为P型衬底；
所述N个第一深阱和所述第二深阱均为DNW；
所述N个第一场效应管和所述第二场效应管具有相同的导电类型。
10.根据权利要求9所述的双向耐高压ESD保护器件，其特征在于：
所述N个第一场效应管以及所述第二场效应管均为GGNMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111622826.8A CN116364708A (zh) | 2021-12-28 | 2021-12-28 | 双向耐高压esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111622826.8A CN116364708A (zh) | 2021-12-28 | 2021-12-28 | 双向耐高压esd保护器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116364708A true CN116364708A (zh) | 2023-06-30 |
Family
ID=86928896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111622826.8A Pending CN116364708A (zh) | 2021-12-28 | 2021-12-28 | 双向耐高压esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116364708A (zh) |
-
2021
- 2021-12-28 CN CN202111622826.8A patent/CN116364708A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605431B2 (en) | Electrostatic discharge protection apparatus for semiconductor devices | |
| US9105477B2 (en) | ESD protection structure and ESD protection circuit | |
| US7106568B2 (en) | Substrate-triggered ESD circuit by using triple-well | |
| US9343413B2 (en) | ESD protection for high voltage applications | |
| KR20050107753A (ko) | 저 전압 ｎｍｏｓ－기반 정전기 방전 클램프 | |
| Liang et al. | Design of a gate diode triggered SCR for dual-direction high-voltage ESD protection | |
| TWI229933B (en) | High voltage device for electrostatic discharge protective circuit and high voltage device | |
| US7420252B2 (en) | LDMOS device with improved ESD performance | |
| WO1993012544A1 (en) | Scr protection structure and circuit with reduced trigger voltage | |
| US9451669B2 (en) | CMOS adjustable over voltage ESD and surge protection for LED application | |
| US6800906B2 (en) | Electrostatic discharge protection circuit | |
| KR20020079565A (ko) | 과전압 보호회로 | |
| US20130285196A1 (en) | Esd protection circuit providing multiple protection levels | |
| JP2018120955A (ja) | 半導体装置 | |
| WO2011108445A1 (ja) | Ｅｓｄ保護回路及びこれを備えた半導体装置 | |
| US8368186B2 (en) | Device and methods for electrostatic discharge protection | |
| US7068482B2 (en) | BiCMOS electrostatic discharge power clamp | |
| US20030048588A1 (en) | Output buffer and I/O protection circuit for CMOS technology | |
| CN109216344B (zh) | 具低压基极触发静电电流放电电路的高压静电保护电路 | |
| CN116364708A (zh) | 双向耐高压esd保护器件 | |
| US8941959B2 (en) | ESD protection apparatus | |
| CN110349948B (zh) | 静电放电保护装置及其应用 | |
| CN113437064A (zh) | 电压保护电路 | |
| US20060284256A1 (en) | Layout structure for ESD protection circuits | |
| CN110620109B (zh) | 高静电放电耐受力的静电保护元件布局结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |